CN103094324B - 沟槽型绝缘栅双极型晶体管及其制备方法 - Google Patents

沟槽型绝缘栅双极型晶体管及其制备方法 Download PDF

Info

Publication number
CN103094324B
CN103094324B CN201110349631.0A CN201110349631A CN103094324B CN 103094324 B CN103094324 B CN 103094324B CN 201110349631 A CN201110349631 A CN 201110349631A CN 103094324 B CN103094324 B CN 103094324B
Authority
CN
China
Prior art keywords
layer
trench
groove
dielectric layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110349631.0A
Other languages
English (en)
Other versions
CN103094324A (zh
Inventor
刘少鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201110349631.0A priority Critical patent/CN103094324B/zh
Priority to PCT/CN2012/083411 priority patent/WO2013067888A1/zh
Publication of CN103094324A publication Critical patent/CN103094324A/zh
Application granted granted Critical
Publication of CN103094324B publication Critical patent/CN103094324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种沟槽型绝缘栅双极型晶体管（Insulated？Gate？Bipolar？Transistor，IGBT）及其制备方法，属于IGBT技术领域。该沟槽型IGBT包括集电极层、漂移层、发射极层、沟槽、以及形成于沟槽的栅介质层和栅电极，该沟槽中的栅电极的上表面被回刻蚀至低于所述基极层的上表面、以使所述发射极层可操作地被倾角式离子注入形成。因此，该制备方法中包括栅电极的回刻蚀步骤以及以所述栅电极为掩膜倾角式离子注入形成发射极层的步骤。采用该方法制备形成的沟槽型IGBT的导通电阻小，并能兼顾减低其芯片面积。

Description

沟槽型绝缘栅双极型晶体管及其制备方法
技术领域
本发明属于绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，IGBT）技术领域，涉及一种栅电极下沉的、倾斜式离子注入形成发射极层的IGBT及其制备方法。
背景技术
IGBT是一种常见的功率型器件，其是大电流开关主流器件之一，广泛应用于高压大电流情况下，例如，应用于工作电压在1200V的情况下。
图1所述为现有技术的穿通（PunchThrough，PT）沟槽型IGBT的单元结构示意图。在该实施例中，PT沟槽型IGBT100是在N-衬底上形成，N-衬底部分地用于形成漂移层140；在N-衬底的背面掺杂形成集电极层120，从集电极（Collector）层120的一面引出金属电极，即集电极电极110；集电极层120之上依次形成了缓冲层130和漂移层140，该缓冲层130和漂移层140为低N（N-）掺杂；在漂移层140的主表面上，形成P型的基极层151，P型的基极层151之上形成相对高掺杂的P+型的基极层152，P型的基极层151和P+型的基极层152共同组成基极层150；沟槽190通过构图刻蚀形成，其从基极层152的主表面穿过基极层152到达漂移层140中，即沟槽190被刻蚀至漂移层140中；沟槽190中形成栅电极192以及栅介质层191；同时在基极层152的主表面构图掺杂形成发射极（Emitter）层160，发射极层160与栅介质层191相邻地形成；层间介质层170覆盖于栅电极192之上并部分地露出发射极层160；发射极电极180构图形成并与发射极层160电性接触。图1中仅示出了其中一个IGBT单元的结构，本领域技术人员理解的是，在漂移层140上可以形成多个沟槽190、基极层150以及发射极层160，也即在同一衬底上可以形成多个IGBT单元。
PT沟槽型IGBT100的沟道长度Lch由基极层150的深度和发射极层160在栅介质层191相邻处的深度决定。通过IGBT的饱和区电流计算公式可知，Lch越长，导通电阻越大，导通电流越小。
因此，考虑到导通电流的要求，需要将Lch设置为较小的长度；例如，在基极层150的深度被设置为5微米或5微米以上（由于IGBT工作于高电压、结深要求至少达到5微米）的情况下、要想达到2微米的沟道长度，现有技术中，在构图掺杂形成发射极层160时，发射极层160在栅介质层191相邻处的深度需达到3微米左右。因此，只能采用扩散系数较高的杂质磷来离子注入掺杂形成发射极层160；同时由于扩散系数较高，在发射极层160的纵向深度达到3微米时，其横向宽度也会达到2.4微米左右。但是，在PT沟槽型IGBT100中，为了避免闩锁（Latch-up）效应，还要为基极区152设置足够的面积，因此，发射极层160的横向宽度会导致发射极层160的面积大大增加，进而导致PT沟槽型IGBT100的面积增加，并且，发射极层160的面积过大还会导致关断时的漏电流增加。另外，采用扩散系数较低的砷（As）掺杂形成发射极层160时，虽然发射极层160的面积足够小，但是其深度也比较短（例如0.5微米），沟道长度Lch至少达到4.5微米，IGBT100的导通电阻因此会急剧增加。
发明内容
本发明的目的在于，降低沟槽型IGBT的导通电阻并减小其发射极层的面积。
为实现以上目的或者其他目的，本发明提供以下技术方案：
按照本发明的一方面，提供一种沟槽型IGBT，其包括集电极层、漂移层、发射极层、沟槽、以及形成于沟槽的栅介质层和栅电极，所述沟槽中的栅电极的上表面被回刻蚀至低于所述基极层的上表面、以使所述发射极层可操作地被倾角式离子注入形成。
按照本发明提供的沟槽型IGBT的一实施例，其还包括：形成于所述沟槽中的、位于所述栅电极之上的层间介质层；
其中，所述层间介质层的上表面以及栅介质层的上表面被回刻蚀至低于所述集电极层的上表面，所述层间介质层用于实现所述栅电极和发射极电极之间的绝缘隔离。
较佳地，所述栅介质层被回刻蚀的高度是所述栅电极被回刻蚀的高度的40%至60%。
较佳地，所述层间介质层为硼磷硅玻璃（Boro-phospho-silicate-glass，BPSG）。
所述沟槽型IGBT可以为N沟道的沟槽IGBT；较佳地，发射极层中被离子注入的掺杂元素为砷。
按照本发明提供的沟槽型IGBT的较佳实施例，所述倾角相对于垂直于基极层表面的方向偏向所述沟槽的中央，所述倾角的角度范围为5°至20°。
具体地，所述栅电极为多晶硅栅电极。
较佳地，所述发射极层的掺杂浓度范围为1×1014离子/cm3至1×1015离子/cm3。
较佳地，所述栅介质层为通过干法氧化形成的氧化层。
按照本发明提供的沟槽型IGBT的较佳实施例，所述沟槽中的栅电极的上表面低于所述基极层的上表面2.5-3微米。
较佳地，发射极层的宽度范围为0.3微米至0.6微米。
按照本发明的又一方面，提供一种沟槽型IGBT的制备方法，其包括以下步骤：
提供用于形成漂移层的半导体衬底；
在所述漂移层上形成基极层；
构图刻蚀形成穿过所述基极层至所述漂移层中的沟槽；
在所述沟槽中形成栅介质层；
在所述沟槽中填充形成栅电极，
回刻蚀所述栅电极；
以所述栅电极为掩膜倾角式离子注入形成发射极层；
形成层间介质层以及发射极电极；以及
对所述半导体衬底的背面掺杂形成集电极层，并形成集电极电极。
较佳地，所述半导体衬底的掺杂浓度范围可以为1×1014离子/cm3至2×1014离子/cm3。
较佳地，所述基极层通过两次离子注入形成；其中，一次离子注入用于形成相对低掺杂浓度的第一部分基极层，另一次离子注入用于形成相对高掺杂浓度的第二部分基极层。
较佳地，形成栅介质层的步骤中，包括以下步骤：
湿法氧化形成形成牺牲氧化层；
刻蚀去除该牺牲氧化层；以及
干法氧化形成所述栅介质层。
较佳地，回刻蚀的所述栅电极的高度范围基本为2.5-3微米。
按照本发明提供的制备方法的一实施例，所述倾角相对于垂直于基极层表面的方向偏向所述沟槽的中央，所述倾角的角度范围为5°至20°。所述倾角的角度可以为20°。
较佳地，通过两次所述倾角式离子注入形成所述沟槽两旁的发射极层。
较佳地，所述发射极层中被离子注入的掺杂元素为砷。
较佳地，形成层间介质层的步骤包括：
沉积层间介质层；以及
回刻蚀所述层间介质层和栅介质层、以使所述发射极层的上表面全部暴露。
较佳地，所述栅介质层被回刻蚀的高度是所述栅电极被回刻蚀的高度的40%至60%。
本发明的技术效果是，该沟槽型IGBT的栅电极采用下沉式结构，并结合采用倾角式离子注入形成发射极层，因此，发射极层的深度可以根据沟道长度要求得到保证，并且发射极层的宽度小，也即其横向面积小。因此，采用该方法制备形成的沟槽型IGBT的导通电阻小，并能兼顾减低其芯片面积。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是现有技术的PT沟槽型IGBT的单元结构示意图。
图2是按照本发明一实施例提供的制备沟槽型IGBT的方法流程示意图。
图3至图13是对应于图2所示流程过程的结构变化示意图，其中，图13是按照图2所示方法形成的沟槽型IGBT200的基本结构示意图。
图14是图13所示沟槽型IGBT200的输出特性示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。
以下以N沟道的沟槽型IGBT为例对本发明的沟槽型IGBT的制备方法及其结构进行说明。由于该IGBT通常应用于高压情况，因此对IGBT的基极层的深度（也反映结深）有着一定的厚度要求，例如，基极层的深度选择为5微米。
图2所示为按照本发明一实施例提供的制备沟槽型IGBT的方法流程示意图。图3至图13所示为对应于图2所示流程过程的结构变化示意图，因此，通过图2所示的方法，最终地形成如图13所示的本发明实施例的沟槽型IGBT。以下图3至图13中，定义垂直于半导体衬底表面的方向为z坐标方向，并且z坐标的正方向为指向半导体衬底上用于形成发射极电极的一面的方向，并且z坐标的负方向为指向半导体衬底上用于形成集电极电极的一面（即半导体衬底的背面）的方向；定义平行于半导体衬底表面的方向为x坐标方向。需要说明的是，本发明中提到的“上”、“下”、“背面”、“横向”等方位术语是相对如图中所述的z坐标方向或x坐标方向来定义的。以下结合图2至图13对制备图13所示实施例沟槽型IGBT的方法进行详细说明，并同时说明图13所示的沟槽型IGBT单元结构。
首先，步骤S510，提供用于形成漂移层的半导体衬底。
参阅图3，半导体衬底30可以选择采用N型低掺杂的晶圆（wafer），也即N-单晶晶圆，其掺杂浓度为欲形成的IGBT的漂移层的掺杂浓度，因此，半导体衬底30的掺杂浓度范围选择为1×1014离子/cm3至2×1014离子/cm3，例如为5.43×1013离子/cm3。最终地，半导体衬底30中的部分区域会被用来形成IGBT的漂移层，漂移层的具体结构将在其后说明。半导体衬底30厚度具体可以设置为210微米。
进一步，步骤S520，在漂移层上形成基极层。
参阅图4，在N-漂移层240上进行P型掺杂形成基极层250，具体地可以通过离子注入掺杂形成。优选地，采用两次离子注入的方式形成第一部分基极层251和第二部分基极层252；在该实例中，第一次离子注入的剂量为3×1013离子/cm2、离子注入能量为150KeV，从而掺杂形成相对低掺杂的P-基极层251；第二次离子注入的剂量为1×1015离子/cm2、离子注入能量为400KeV，从而掺杂形成相对高掺杂的P+基极层252。P-基极层251和P+基极层252共同形成基极层250，第二部分基极层252相对高掺杂，有利于防止二次击穿、降低接触电阻。
进一步，步骤S530，构图刻蚀形成穿过基极层至漂移层中的沟槽。
参阅图5，在半导体衬底上构图刻蚀沟槽290，沟槽290基本垂直地、通过刻蚀穿过基极层250并至漂移层240中的方式形成，因此，沟槽290底部部分伸入漂移层240中。沟槽290的具体形状大小不是限制性的，沟槽290在构图刻蚀的过程中，可以采用氮化硅层作为掩膜层（图中未示出）。
进一步，步骤S540，在沟槽中形成栅介质层。
参阅图6，在该实施例中，栅介质层291是通过氧化衬底形成的，因此栅介质层291在此也被称为栅氧化层。优选地，在该步骤中，首先通过氧化速率较快的湿法氧化形成厚度约1150埃的牺牲氧化层，然后，湿法刻蚀去除该牺牲氧化层；进一步通过干法氧化的方法形成栅介质层291。具体地，湿法氧化的条件可以设置为：850℃、80分钟，干法氧化的条件可以设置为：1000℃、81分钟；通过引入牺牲氧化层步骤，可以去除沟槽表面因刻蚀而形成的大量缺陷，提高干法氧化形成的栅介质层291的质量。并且，湿法氧化形成牺牲氧化层的温度的方法的热预算小，其能尽可能减小该过程对杂质分布的影响。栅介质层291的厚度范围可以为600埃至700埃，例如其可以为650埃。
需要说明的是，步骤S520中离子注入后的高温推结步骤可以在以上去除牺牲氧化层后进行，具体地，在1150℃的高温条件下推结100分钟。
进一步，步骤S550，填充沟槽形成栅电极。
参阅图7，通过生长多晶硅、化学机械抛光工艺后，可以填充沟槽290形成栅电极292a。因此，在该实施例中，栅电极292a为高掺杂的多晶硅栅极。
进一步，步骤S560，回刻蚀栅电极。
参阅图8，通过回刻蚀栅电极292a，从而最终形成栅电极292，栅电极292的上表面的高度低于基极层250的上表面的高度h，也即，栅电极292相对于栅电极292a被回刻蚀了高度h，从而形成了下沉式结构的栅电极292。在本发明中，高度h影响其后离子注入形成的发射极260的深度，进而影响该IGBT的沟道长度Lch。因此，本领域技术人员可以根据沟槽长度Lch的设置要求来选择h的尺寸大小。在该实例中，回刻蚀的高度h为2.5-3微米左右。
进一步，步骤S570，以栅电极为掩膜倾角式离子注入形成发射极层。
参阅图9，与栅介质层291接触的半导体衬底区域将会在栅电极292的控制下形成沟道，不同于传统的垂直于基极层250表面的离子注入方式，该发明中采用倾角式离子注入形成发射极层260。具体地，离子注入时，如图9所示，离子注入的角度相对于z方向偏向沟槽的中央一定角度β，β的角度范围为5°至20°，例如，β大致为20°。离子注入的掺杂过程中，以被回刻的多晶硅栅电极292作为掩膜，在部分介质层被暴露并且倾角注入的情况下，掺杂离子可以注入比较深的深度（即使掺杂元素的扩散系数比较小），并且不会增加发射极层260的宽度（也即不会增加其面积），沟道长度Lch可以得到有效保证。在该实施例中，发射极层260的深度达到3微米时，发射极层260的宽度W可以在0.3微米至0.6微米之间（在本发明中，发射极层260的宽度定义为栅介质层与发射极层260的边沿之间在x方向的距离），沟道长度Lch小于或等于2微米，IGBT的导通电阻小。因此，本发明中，通过栅电极292的下沉式结构设计，并结合倾角式离子注入，可以降低IGBT的导通电阻，同时，可以保证发射极层260的面积足够小，减小芯片的面积。
优选地，可以选择扩散系数小的掺杂元素来离子注入掺杂，例如，在发射极层260为N+型掺杂层时，采用As作为掺杂元素，这样，发射极层260的横向面积更能得到保证。在发射极层260为P+型掺杂层时（即沟槽型IGBT为P型沟道时），可以选择采用硼、二氟化硼（BF2），铟等扩散系数相对小的元素。
需要说明的是，倾角式离子注入的过程中，沟槽两旁的两个发射极层260是各自分别通过一次倾角式离子注入形成，每次离子注入的倾角均相对于z方向偏向沟槽的中央。发射极层260的掺杂浓度范围为1×1014离子/cm3至1×1015离子/cm3，根据离子注入掺杂特性，发射极层260内杂质浓度分布并不是均匀的，例如，离栅介质层291越近，掺杂浓度越高。
进一步，步骤S580，在沟槽中形成层间介质层。
参阅图10，在该实施例中，层间介质层270选择采用BPSG来形成。首先，沉积一定厚度的BPSG层，然后对BPSG层回刻蚀（例如采用湿法刻蚀），控制回刻蚀时间，可以使一定厚度的BPSG层留于沟槽中，从而形成层间介质层270；在回刻蚀BPSG层的同时，暴露的部分的栅介质层291也回被刻蚀去除，例如，如图10所示，栅介质层291从基极层250的上表面刻蚀至层间介质层270的上表面，栅介质层291的上表面与层间介质层270的上表面基本在同一高度。这种层间介质层结构避免了发射极层260被层间介质层270覆盖，在发射极层260横向面积相对较小的情况下，发射极层260上表面和部分沟槽内侧表面（相对于沟槽290来定义）能暴露，从而，在其后步骤中能有效增加发射极电极与发射极层260的接触面积，降低接触电阻。并且，层间介质层270也能实现栅电极292与发射极电极之间的电性隔离。选择使用BPSG作为层间介质层270时，其中的P可以吸附金属可以移动离子，B可以降低其沉积时的回流温度，从而降低热预算。在该实施例中，优选地，层间介质层270的厚度范围是栅电极292a被回刻蚀的高度h的40%至60%，也即栅介质层291被回刻蚀的高度范围基本是栅电极292a被回刻蚀的高度h的40%至60%。
进一步，步骤S590，形成发射极电极。
参阅图11，沉积铝等金属层覆盖发射极层260、基极层250以及层间介质层270，从而形成发射极电极280，发射极电极280与发射极层260的上表面全部直接接触、并且与发射极层260在层间介质层270之上的沟槽内侧面直接接触。发射极电极280上偏置的电信号可以输入至发射极层260上。
进一步，步骤S594，背面掺杂形成集电极层。
参阅图12，在该实施例中，通过对半导体衬底30的背面进行P+高掺杂形成集电极层220，集电极层220与基极层250之间的半导体衬底区域主要地形成了漂移层240。具体地，还可以在漂移层240和集电极层220之间形成一层缓冲层230。
进一步，步骤S599，形成集电极电极。
参阅图13，图13所示为按照图2所示方法形成的沟槽型IGBT200的基本结构示意图，沉积铝等金属层覆盖集电极层220，从而形成集电极电极210，集电极电极210与集电极层220之间为欧姆接触，集电极电极210上偏置的电信号可以输入至集电极层220上。
至此，N沟道的沟槽型IGBT基本形成。
继续参阅图13，沟槽型IGBT200的具体结构在以上制备方法中已经进行了描述，在此不再一一赘述。沟槽型IGBT200工作的过程中：
导通状态时，可以对发射极电极280接地、集电极电极210偏置正电压，于是，漂移层240与基极层250之间的PN结反向偏置，但是，对于栅电极292偏置阈值电压以上的正电压时，在基极层251上沿着栅介质层291的部分被反型形成N型的沟道。因而，电子可以通过该沟道从发射极层260注入到漂移层240，由此，集电极层220与n型的漂移层240之间的PN结为正偏压，空穴将从集电极层220注入到漂移层240，于是，在漂移层240中产生电导调制。图14所示为图13所示沟槽型IGBT200的输出特性示意图，其中，Vce为集电极电极和发射极电极之间的偏置电压，Ice为集电极电极和发射极电极之间的电流，Vg为偏置于栅电极之上的电压。
截止状态时，栅电极292相对于发射极电极280所偏置的电压低于阈值电压，基极层250中不会形成沟道，于是，不会从发射极层260向漂移层240提供电子，与此同时，也不会从集电极层220向漂移层240注入空穴。
因此，在导通状态时，由于发射极电极280的深度较大，在结深足够保证高压工作条件的情况下，沟道长度Lch越短，因此导通电阻越低，并且，发射极电极280的横向面积较小，沟槽型IGBT200的单元面积也更小。
需要说明是，沟槽型IGBT200中，各区域（例如发射电极层260、集电极层251和252、漂移层240、集电极层220）中的掺杂浓度并不一定均匀分布的，根据掺杂的浓度分布特性，其可以在一定范围内以一定的浓度分布曲线分布。
以上实施例中尽管以N型沟道的沟槽型IGBT为例对其结构和制备方法进行了说明，本领域技术人员应当理解的是，P型沟道的沟槽型IGBT也具有基本相同的结构和制备方法过程。
以上例子主要说明了本发明制备沟槽型IGBT的方法及通过该方法制备形成的沟槽型IGBT。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (22)

1.一种沟槽型绝缘栅双极型晶体管，包括集电极层、漂移层、发射极层、漂移层之上形成的基极层、沟槽、以及形成于沟槽的栅介质层和栅电极，其特征在于，所述沟槽中的栅电极的上表面被回刻蚀至低于基极层的上表面、以使所述发射极层可操作地被倾角式离子注入形成。
2.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，还包括：形成于所述沟槽中的、位于所述栅电极之上的层间介质层；
其中，所述层间介质层的上表面以及栅介质层的上表面被回刻蚀至低于所述基极层的上表面，所述层间介质层用于实现所述栅电极和发射极电极之间的绝缘隔离。
3.如权利要求2所述的沟槽型绝缘栅双极型晶体管，所述栅介质层被回刻蚀的高度是所述栅电极被回刻蚀的高度的40%至60%。
4.如权利要求2所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述层间介质层为硼磷硅玻璃。
5.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述沟槽型绝缘栅双极型晶体管为N沟道的沟槽型绝缘栅双极型晶体管。
6.如权利要求5所述的沟槽型绝缘栅双极型晶体管，其特征在于，发射极层中被离子注入的掺杂元素为砷。
7.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述倾角相对于垂直于基极层表面的方向偏向所述沟槽的中央，所述倾角的角度范围为5°至20°。
8.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述栅电极为多晶硅栅电极。
9.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述发射极层的掺杂浓度范围为1×1014离子/cm3至1×1015离子/cm3。
10.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述栅介质层为通过干法氧化形成的氧化层。
11.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述沟槽中的栅电极的上表面低于所述基极层的上表面2.5-3微米。
12.如权利要求1所述的沟槽型绝缘栅双极型晶体管，其特征在于，所述发射极层的宽度范围为0.5微米至0.6微米。
13.一种沟槽型绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
提供用于形成漂移层的半导体衬底；
在所述漂移层上形成基极层；
构图刻蚀形成穿过所述基极层至所述漂移层中的沟槽；
在所述沟槽中形成栅介质层；
在所述沟槽中填充形成栅电极；
回刻蚀所述栅电极；
以所述栅电极为掩膜倾角式离子注入形成发射极层；
形成层间介质层以及发射极电极；以及
对所述半导体衬底的背面掺杂形成集电极层，并形成集电极电极。
14.如权利要求13所述的制备方法，其特征在于，所述漂移层的掺杂浓度范围为1×1014离子/cm3至2×1014离子/cm3。
15.如权利要求13所述的制备方法，其特征在于，所述基极层通过两次离子注入形成；其中，一次离子注入用于形成相对低掺杂浓度的第一部分基极层，另一次离子注入用于形成相对高掺杂浓度的第二部分基极层。
16.如权利要求13所述的制备方法，其特征在于，形成栅介质层的步骤中，包括以下步骤：
湿法氧化形成形成牺牲氧化层；
刻蚀去除该牺牲氧化层；以及
干法氧化形成所述栅介质层。
17.如权利要求13所述的制备方法，其特征在于，回刻蚀的所述栅电极的高度范围为2.5-3微米。
18.如权利要求13所述的制备方法，其特征在于，所述倾角相对于垂直于基极层表面的方向偏向所述沟槽的中央，所述倾角的角度范围为5°至20°。
19.如权利要求13或18所述的制备方法，其特征在于，通过两次所述倾角式离子注入形成所述沟槽两旁的发射极层。
20.如权利要求13所述的制备方法，其特征在于，所述发射极层中被离子注入的掺杂元素为砷。
21.如权利要求13所述的制备方法，其特征在于，形成层间介质层的步骤包括：
沉积层间介质层；以及
回刻蚀所述层间介质层和栅介质层、以使所述发射极层的上表面和部分沟槽内侧面暴露。
22.如权利要求21所述的制备方法，其特征在于，所述栅介质层被回刻蚀的高度是所述栅电极被回刻蚀的高度的40%至60%。
CN201110349631.0A 2011-11-08 2011-11-08 沟槽型绝缘栅双极型晶体管及其制备方法 Active CN103094324B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110349631.0A CN103094324B (zh) 2011-11-08 2011-11-08 沟槽型绝缘栅双极型晶体管及其制备方法
PCT/CN2012/083411 WO2013067888A1 (zh) 2011-11-08 2012-10-24 沟槽型绝缘栅双极型晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110349631.0A CN103094324B (zh) 2011-11-08 2011-11-08 沟槽型绝缘栅双极型晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103094324A CN103094324A (zh) 2013-05-08
CN103094324B true CN103094324B (zh) 2016-03-23

Family

ID=48206696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110349631.0A Active CN103094324B (zh) 2011-11-08 2011-11-08 沟槽型绝缘栅双极型晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN103094324B (zh)
WO (1) WO2013067888A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103187A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241356B (zh) * 2013-06-17 2017-05-24 北大方正集团有限公司 一种dmos器件及其制作方法
CN104347397B (zh) 2013-07-23 2018-02-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
WO2017193321A1 (zh) * 2016-05-12 2017-11-16 中山港科半导体科技有限公司 绝缘栅双极晶体管结构
CN108292677B (zh) 2016-09-17 2020-09-29 电子科技大学 一种具有体内场板的折叠型终端
CN106876453A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 沟槽栅igbt及制作方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114551589B (zh) * 2022-04-26 2022-09-09 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722461A (zh) * 2004-07-16 2006-01-18 三洋电机株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2002110978A (ja) * 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
JP2003273354A (ja) * 2002-03-18 2003-09-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
US7416948B2 (en) * 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
US8278702B2 (en) * 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722461A (zh) * 2004-07-16 2006-01-18 三洋电机株式会社 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103187A (zh) * 2020-09-22 2020-12-18 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN112103187B (zh) * 2020-09-22 2021-12-07 深圳市芯电元科技有限公司 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构

Also Published As

Publication number Publication date
CN103094324A (zh) 2013-05-08
WO2013067888A1 (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103094324B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
CN1812121B (zh) 绝缘栅半导体器件及其制造方法
TWI464883B (zh) 形成具深溝式電荷補償區域之半導體裝置之方法
US8178920B2 (en) Semiconductor device and method of forming the same
CN102439725B (zh) 一种绝缘栅双极型晶体管及其制造方法
CN109920854B (zh) Mosfet器件
US11081575B2 (en) Insulated gate bipolar transistor device and method for manufacturing the same
CN102789987B (zh) 低米勒电容的超级接面功率晶体管制造方法
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN103107194A (zh) 沟槽型功率晶体管组件及其制作方法
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
CN103985746B (zh) 沟槽型igbt器件及其制造方法
CN102163622A (zh) 包含具有超级结的沟槽mosfet的半导体器件
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN103295907A (zh) 半导体装置及其制造方法
CN103219237A (zh) 一种自对准绝缘栅双极型晶体管的制作方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
CN111211168A (zh) 一种rc-igbt芯片及其制造方法
CN109037071A (zh) 一种屏蔽栅功率器件的制备方法
CN113193039A (zh) 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构
CN102842502A (zh) 绝缘栅双极晶体管及其制作方法
CN203871337U (zh) 沟槽型igbt器件
US7923330B2 (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Address before: No. 5, Hanjiang Road, Wuxi national high and New Technology Industrial Development Zone

Patentee before: CSMC TECHNOLOGIES FAB1 Co.,Ltd.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Grooved insulated gate bipolar transistor and its preparation method

Effective date of registration: 20231007

Granted publication date: 20160323

Pledgee: Bank of China Limited Wuxi Branch

Pledgor: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Registration number: Y2023980059915

PE01 Entry into force of the registration of the contract for pledge of patent right