CN1812121B - 绝缘栅半导体器件及其制造方法 - Google Patents
绝缘栅半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1812121B CN1812121B CN200510103685.3A CN200510103685A CN1812121B CN 1812121 B CN1812121 B CN 1812121B CN 200510103685 A CN200510103685 A CN 200510103685A CN 1812121 B CN1812121 B CN 1812121B
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor
- semiconductor region
- insulated gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009413 insulation Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000004807 localization Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000005435 mesosphere Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 210000002421 cell wall Anatomy 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
根据本发明的槽MOSFET包括：槽之间的台面区，该台面区与发射电极相连以固定台面区电位使得台面区不会引起任何浮动结构；分布在台面区内的p型基极区；和设有发射极结构的分布的p型基极区(台面区内的限定区域)。根据本发明的槽MOSFET有利于在将槽IGBT的导通状态压降抑制得和IEGT的导通状态压降一样低的同时降低开关损耗，减少总损耗，并提高其导通属性。根据本发明的槽MOSFET还有利于减少栅极与其发射极之间的电容，因为减少了栅电极面向发射极结构的区域。以有点窄的间隔设置槽栅极结构的根据本发明的槽MOSFET有利于缓解在槽的底部的电场局部化并获得高击穿电压。根据本发明的槽MOSFET使槽之间的台面区宽度变窄使得可以通过施加约几伏的电压容易地耗尽延伸到槽之间的台面区中的n型层的延伸部分。
Description
技术领域
本发明涉及用于电功率转换器及这种半导体器件的绝缘栅半导体器件。本发明涉及该绝缘栅半导体器件的制造方法。
背景技术
在开发显示低耗电量的电功率转换器期间，要求在电功率转换器中起重要作用的功率器件显示出低耗电量。在这些功率器件中，使用了绝缘栅双极晶体管(下文称为“IGBT”)，因为IGBT由于其电导调制效应而便于实现低导通状态压降并因为IGBT是通过控制施加于其栅极上的电压容易地驱动的。近来，槽IGBT的应用领域越来越多。槽IGBT具有槽结构，包括从晶片表面形成的槽和嵌入各自的槽中的栅电极，在该栅电极和槽壁之间插入了一层氧化薄膜。因为在槽的两侧形成沟道，与在晶片表面上具有栅电极的所谓的平面型IGBT相比，槽IGBT便于增加其沟道密度并降低其导通状态压降。
下面将参照图14说明该槽IGBT结构。图14示出垂直于其条形槽切出的传统的n沟道IGBT的横截面。
现参见图14，在由重掺杂的p型硅基片1和轻掺杂质的n型漂移层2所形成的硅晶片的表面部分中形成p型基极区3。在该p型基极区3的表面部分中，选择性地形成n+型发射极区4。从n+型发射极区4向下通过p型基极区3直到n型漂移层2形成槽。在槽中形成多晶硅栅电极6，在该栅电极6和槽壁之间插入了栅氧化薄膜5。形成中间层绝缘薄膜7使中间层绝缘薄膜7覆盖栅电极6的上部分。在中间层绝缘薄膜7上形成片状发射电极8使发射电极8同时和n+型发射极区4和p型基极区3接触。虽然有时在发射电极8上形成诸如氮化物薄膜之类的钝化薄膜和非晶硅薄膜，在图14中未示出钝化薄膜。在p型硅基片1的背面形成集电极9。
因为下面将说明IGBT操作，稍后再说明由标号11指定的区域。
首先，将对使槽IGBT进入其导通状态的操作进行说明。
当栅电极6的电压低于在发射电极8通常是接地的且将比发射电极8的电压高的电压施加至集电极9的状态中的阈值时IGBT处于截止状态。在通过栅电阻将高于阈值的电压从栅极驱动器电路施加至栅电极6时，电荷开始在栅电极6上积累。在电荷在栅电极6上积累的同时，通过栅氧化薄膜5面向栅电极6的那部分p型基极区3被转换成n型，从而形成沟道区。当形成沟道区时，电子通过n+型发射极区4和p型基极区3从发射电极8注入n型漂移层2。注入的电子使p型硅基片1和n型漂移层2正向偏压且空穴从集电极9注入，导致IGBT的导通状态。在发射电极8和集电极9之间引起的压降为导通状态压降。
为了使IGBT从导通状态到截止状态，通过将发射电极8和栅电极6之间的电压设定成低于阈值，将栅电极6上积累的电荷通过栅电阻放电至栅极驱动器电路。当栅电极6上积累的电荷放电时，转化成n型的沟道区重新变成p型。因为沟道区消失，电子供给停止。因为空穴供给也停止了，累积在n型漂移层2中的电子和空穴分别射入集电极9和发射电极8，或由于电子和空穴的复合电流消失，使IGBT进入其截止状态。
提出了各种改进措施来进一步减少槽IGBT的导通状态压降。下列专利文件1中所公开的注入增强的栅双极晶体管(下文称为“IEGT”)促使显示出与二极管的导通状态压降接近的主要属性。IEGT用绝缘薄膜覆盖n+型发射极区和p型基极区的部分表面使被覆盖的区域和发射电极相互不接触。虽然IEGT的操作基本上与槽IGBT的相同，在其中的n+型发射极区和p型基极区不接触发射电极的那部分中，在p型基极区下方的空穴很难射入发射电极。那些很难射入发射电极的空穴累积起来，且n型漂移层中的载流子浓度分布变得接近二极管中的载流子浓度分布。因此，IEGT帮助使其导通状态压降低于通常的槽IGBT的导通状态压降。然而，除了低导通状态压降之外，还需要功率器件显示出高速开关性能。因此，提高功率器件的高速开关性能也很重要。在槽IGBT和IEGT中，栅电极和发射电极之间引起大电容，因为在槽IGBT和IEGT中形成很高密度的槽结构。
如以上结合图14所示的IGBT的操作所述，在从导通操作转换到截止操作时，或从截止操作转换到导通操作时，需要对栅电极和发射电极之间的电容充电和放电。当栅电极和发射电极之间的电容大时，用于充电和放电的周期加长了，使得损耗增加。功率器件中所引起的损耗包括由导通状态压降所确定的稳态损耗和由导通截止操作引起的开关损耗。因此，减少引起开关损耗的栅电极和发射电极之间的电容很重要。下列专利文件2中公开了一个与图14所示的结构相似的结构。现在参照图14来说明在专利文件2中所公开的结构。通过设置一个用绝缘薄膜7覆盖的且不接触发射电极8的区域11，很难射入发射电极8的空穴积累在区域11中使得n型漂移层中的载流子浓度分布可以接近二极管中的载流子浓度分布。另外，因为在区域11中不形成任何用绝缘薄膜7覆盖的且不为控制电极工作的槽栅极结构，栅电极和发射电极之间的电容减小，充电周期和放电周期缩短，且开关损耗减少(比较专利文件2)。
[专利文件1]JP P Hei.5(1993)-243561 A(图101)
[专利文件2]JP P 2001-308327 A(图1)
然而，专利文件2中所公开的结构包括浮动台面区11。如非专利文件1中所述(M.Yamaguchi等人，“IEGT Design Criterion for Reducing EMI Noise”，在Proc.：ISPSD’2004，pp.115-119，(2004)中)通常在专利文件1和2所公开的结构上，还有存在着改善专利文件1和2中所公开的结构的导通属性的空间。因此，有必要改进IGBT的导通属性。
图14中所示的结构基本上很难获得高的击穿电压。因为槽以不等的间隔设置，电场分布不均匀且易于局部化于槽栅极的底部。
因此，希望提供一种便于将槽IGBT的导通状态压降抑制在和IEGT的导通状态压降一样低，减少开关损耗、减少总损耗、改善导通属性并获得高击穿电压的绝缘栅半导体器件。
发明内容
根据所附权利要求1的主题，提供了一种绝缘栅半导体器件，包括：
第一导电类型的第一半导体层；
在所述第一半导体层上的第二导电类型的第二半导体层；
在所述第二半导体层上的表面部分中形成的条形槽；
在槽之间的第一导电类型的第三半导体区，在槽的纵向上选择性地形成所述第三半导体区；
选择性地在所述第三半导体区的一个或多个表面部分中形成的第二导电类型的一个或多个第四半导体区；
在所述槽中栅电极，具有在所述栅电极和所述槽之间之间插入的一层绝缘薄膜；
与所述第三半导体区和所述第四半导体区接触的发射电极；和
与所述第一半导体层接触的集电极。
根据所附权利要求2的主题，在相邻的第三半导体区之间用绝缘层覆盖在相邻槽之间延伸的所述第二半导体层的延伸部分。
根据所附权利要求3的主题，所述第三半导体区和所述第四半导体区的表面面积之和与所述第一半导体层的表面面积的比小于等于80％并且大于等于10％。
根据所附权利要求4的主题，所述第三半导体区和所述第四半导体区通过所述发射电极的公共部分相互电连接。
根据所附权利要求5的主题，槽以相同间隔设置且夹在槽之间的区域的宽度满足下列条件W＜0.186V1/2，其中，V表示绝缘栅半导体器件的额定电压。
根据所附权利要求6的主题，所述第三半导体区与所述槽对角地排列以形成棋盘形图案。
根据所附权利要求7的主题，提供了一种制造绝缘栅半导体器件的方法，所述方法包括以下步骤：
从第一导电类型的第一半导体层上所形成的第二导电类型的第二半导体层的表面形成槽；
在所述槽中形成绝缘层并在所述槽中形成栅电极，绝缘层插在它们之间；并
用杂质扩散选择性地形成第三半导体区和第四半导体区使所述第三半导体区和所述第四半导体区的扩散层不越过所述槽。
根据本发明，获得一种帮助将槽IGBT的导通状态压降抑制得和IEGT的导通状态压降一样低，减少开关损耗，减少总损耗并获得高击穿电压的绝缘栅半导体器件。
附图说明
图1为根据本发明的第一实施例的n沟道IGBT的透视图。
图2为沿图1的线段A-A的横截面视图。
图3为沿图1的线段B-B的横截面视图。
图4为沿图1的线段C-C的横截面视图。
图5(a)为示出形成槽的步骤的横截面视图。
图5(b)为示出在槽壁上形成栅氧化薄膜的步骤的横截面视图。
图5(c)为示出在各自的槽中形成栅电极的步骤的横截面视图。
图6(a)为示出注入硼离子的步骤的横截面视图。
图6(b)为示出形成p型基极区的步骤的横截面视图。
图6(c)为示出形成n+型发射极区的步骤的横截面视图。
图7(a)为示出形成中间层绝缘薄膜的步骤的横截面视图。
图7(b)为示出形成发射电极的步骤的横截面视图。
图8为根据本发明的第二实施例的n沟道IGBT的透视图。
图9为沿图8的线段D-D的横截面视图。
图10为沿图8的线段E-E的横截面视图。
图11为示出由图1中所示的结构中台面的宽度变化引起的并由器件模拟技术估计的属性变化的曲线。
图12为将施加的0.6V电压下的台面区电阻率与耗尽层宽度相关联的计算曲线。
图13为将最大台面宽度与击穿电压等级的平方根相关联的线。
图14为传统的n沟道槽IGBT的横截面视图。
具体实施方式
为了解决上述问题，提供的垂直IGBT的表面结构具有下列三个具体特征。
根据用于改善导通属性的本发明的第一个具体特征，通过将夹在槽之间的台面区连接至发射电极来固定台面区电位使该台面区不浮动(在本发明的下列实施例中，台面区与槽之间的p型基极区或与槽之间延伸的n型漂移层的延伸部分相对应)。如非专利文件1所述，在导通过程中浮动台面区电位改变栅极电位，使IGBT的导通操作不稳定并损害IGBT的可控制性。因此，通过去除浮动区基本上改善了导通属性。如果简单地去除浮动区，该结构会变回通常的槽IGBT，失去了IE效果且提高了导通状态压降。因此，浮动区去除技术不能单独使用。必需将浮动区去除与附加的方法一起使用，以不失去IE效果。
根据本发明的第二个具体特征，减少开关损耗，同时将槽IGBT的导通状态压降保持得与IEGT的导通状态压降一样低且通过将p型基极区分布在槽之间的台面区中并通过为台面区中分布的p型基极区提供发射极结构以不失去IE效果。因为栅电极面向发射极结构的区域减少了，栅电极和发射电极之间的电容就减少了。
如果p型基极区分布在台面区中并将为分布的p型基极区提供发射极结构与去除浮动区简单地结合，电场分布在p型基极区之间和槽栅极底部变得不均匀，损害了器件的击穿电压和槽栅极的稳定性。因此，最好也使电场分布均匀。
根据本发明的第三个具体特征，通过合适地以有点窄的间隔设置槽栅极结构来缓解在槽栅极的底部的电场局部化。即，使槽之间的台面区域宽度变窄使得可以通过施加几伏的电压容易地耗尽延伸到槽之间的台面区中的n型漂移层的延伸部分。通过以有点窄的间隔合适地设置槽栅极结构，使得在器件的截止状态中器件表面附近的电场分布均匀，特别是减少了栅电极和集电极之间的电容。
第一实施例
图1为根据本发明的第一实施例的n沟道IGBT的剖视图。图1中示出与根据第一实施例的n沟道IGBT的条形槽栅极垂直的横截面。图2为沿图1的线段A-A的横截面视图。图3为沿图1的线段B-B的横截面视图。图4为沿图1的线段C-C的横截面视图。图1-图4示出根据第一实施例的n沟道IGBT的有源区。虽然边缘终端包括保护环、场电极、RESURF结构且该装置设置在半导体芯片的周围区域，该边缘终端未在示出本发明的实施例的附图中示出。
现参见这些附图，选择性地在由重掺杂的p型硅基片1和轻掺杂的n型漂移层2形成的硅晶片的表面部分中形成p型基极区3。在p型基极区3的表面部分中，选择性地形成n+型发射极区4。在根据第一实施例的IGBT中，分布p型基极区3，使得p型基极区3和轻掺杂的n型漂移层2的延伸部分在槽的纵向方向上交替地曝露于台面表面。在与槽垂直的方向上，也交替地设置p型基极区3和n型漂移层2的延伸部分，在p型基极区3和n型漂移层2的延伸部分之间插有槽。在整个有源区上，p型基极区3成棋盘形图案。通过以成棋盘形图案设置p型基极区3，均匀地设置了p型基极区3。通过均匀地设置p型基极区3，电场均匀地分布并最好地防止器件的击穿电压降低。为控制电极工作的多晶硅电极6在槽中，栅氧化薄膜5插在栅电极6和槽壁之间。在栅电极6上和延伸至p型基极区3之间的台面表面的n型漂移层2的延伸部分上形成中间层绝缘薄膜7。在中间层绝缘薄膜7上形成发射电极8使发射电极8同时和n+型发射极区4和p型基极区3接触。有时，在发射电极8上形成诸如氮化物薄膜和聚酰亚胺薄膜之类的未示出的钝化薄膜。在p型硅基片的背面形成集电极9。
因为p型基极区3分布在槽之间，p型基极区3在图3中所示的槽的纵向方向上横向扩散。因为只在槽的侧壁上形成n+型发射极区4，n+型发射极区4不出现在图3所示的B-B横截面中而出现在图4所示的C-C横截面中。发射电极8在发射极接触件10中同时与n+型发射极区4和p型基极区3接触。
下面将参照图5(a)至7(b)说明用于制造显示1200V等级的击穿电压并具有上述结构的IGBT的步骤。图5(a)至7(b)为沿图1的线段A-A的横截面视图。
首先，准备电阻率为60-80Ωcm的硅晶片。通过用各向异性的蚀刻技术(比较图5(a))将硅晶片蚀刻约5μm深来形成槽。通过槽中的热氧化形成厚度约为100nm的栅氧化薄膜5(比较图5(b))。然后，用CVD方法沉积多晶硅以在槽中形成栅电极6(比较图5(c))。在形成上述槽栅极后，用光刻胶薄膜12注入硼离子13来形成分布的p型基极扩散层3(比较图6(a)).为了将p型基极扩散层3的结深度设定在4μm左右，通过在约1100℃的高温几个小时的驱动来扩散注入的硼原子。因为已形成了槽栅极，栅氧化薄膜防止越过槽栅极引起杂质扩散。因此，p型基极扩散层3仅与槽相平行地横向扩散(在槽的纵向上)。槽之间没有注入硼离子的区域维持n型(比较图6(b))。然后，一次去除光刻胶12。用光刻胶14注入砷离子15。然后，通过在约1000℃退火来形成发射极区4(比较图6(c))。然后，去除光刻胶14并通过CVD法沉积SiO2以形成约1μm厚的中间层绝缘薄膜(比较图7(a))。然后，用光刻胶图形通过中间层薄膜7形成接触件并通过沉积A1和这样的电极材料来形成发射电极8(比较图7(b))。
第二实施例
图8为根据本发明的n沟道IGBT的剖视图。图8中示出与根据第二实施例的n沟道IGBT的条形槽栅极垂直的横截面。图9为沿图8的线段D-D的横截面视图。图10为沿图8的线段E-E的横截面视图。图8-10示出根据第二实施例的n沟道IGBT的有源区域。
现参见这些附图，根据第二实施例的n沟道IGBT与根据第一实施例的n沟道IGBT的不同之处在于n+型发射极区4的形状和发射电极8的接触件。在根据第一实施例的IGBT中，n+型发射极区4沿着槽侧壁局部地设置。在根据第二实施例的IGBT中，n+型发射极区4在p型基极区3中形成并在相邻槽之间延伸。形成的发射极槽通过n+型发射极区4并在该发射极槽中形成发射极接触件16使得发射电极8同时与发射极槽中的n+型发射极区4和p型基极区3接触。虽然发射极接触件16的发射极槽的形成导致根据第二实施例的制造步骤比根据第一实施例的制造步骤多，但安全并容易地实现了电接触。
第三实施例
图11为示出由图1中所示的结构中台面的宽度变化引起的并由器件模拟技术估计的属性变化的曲线。在图11中，水平轴表示发射极区与集电极区的面积比而垂直轴表示在室温下且电流密度为120A/cm2时的导通状态压降。在图1中，发射极面积为p型基极区3的总面积(包括n+型发射极区4的面积)。如图11中清楚显示，导通状态压降随发射极面积比的下降而下降。现在认为导通状态压降高于2.5V的IGBT不适合用于通常的马达驱动器电路中的低损耗开关，因为导通状态压降高于2.5V引起大损耗。从上述观点来看，发射极面积比最好小于等于80％。当发射极面积比小于10％时，会损害器件的击穿经受能力。以与结合根据第三实施例的IGBT说明的相同的方式，施加至通常马达驱动器电路的IGBT的额定电流密度为100至150A/cm2。虽然在根据第三实施例的估计中将额定电流密度设定在120A/cm2，此电流密度为在集电极的电流密度。当发射极面积比为10％时，在发射电极处的电流密度达到1200A/cm2。通常，IGBT需要在是额定电流密度的两倍的电流密度时操作。当IGBT在是额定电流密度的两倍的电流密度操作时，在发射电极一边的电流密度为2400A/cm2。当在发射电极一边的电流密度高达2400A/cm2时，容易引起其中有寄生晶闸管工作的称为“闭锁”的器件的击穿。因此，为了确保一定的闭锁击穿经受能力，理想的发射极面积比至少大于等于10％。
下面将调查槽之间的台面区宽度与属性之间的关系。在根据本发明的IGBT结构中，由于由台面区的耗尽所实现的均匀的电场分布，获得一个高击穿电压。即，为了获得高击穿电压，需要防止任何耗尽层进入夹在槽之间的台面区。也就是说，需要用轻微电位耗尽台面区。图12为将施加的0.6V电压下的台面区电阻率与耗尽层宽度相关联的计算曲线。当将某电位
施加至某电阻ρ时通过下列等式(1)从理论上估算在单侧的突变结耗尽层宽度W。
当采用由等式(1)表达的关系时，使用了结合根据第一实施例的IGBT所述的当基片电阻率为60-80Ωcm时结电位为0.6V时的耗尽层宽度是从3.2至3.7μm。因为在台面区两个侧面的上的栅电极都夹着台面区，耗尽层从台面区的两个侧面扩张。因此，如果台面区的宽度为从6.4至7.4μm，则可以用和pn结电位一样低的电压耗尽台面区。在将IGBT用于从600V至3300V的击穿电压等级的情况下，常常用等式r＝V/20将硅晶片的电阻值r与击穿电压等级V相关联。当在室温下应用由等式(1)表达的关系时，获得将最大台面宽度与击穿电压等级的平方根相关联的图13.图13中所述的关系由关系式W＜0.186V1/2表示。为了获得高击穿电压，最好将台面设置在满足上述关系式的范围内。
结合由重掺杂的p型硅基片1和轻掺杂的n型漂移层2所形成的硅晶片对根据本发明的实施例的IGBT进行了说明。另选地，采用n型FZ晶片也没有问题。用下列方法制造使用n型FZ晶片的槽IGBT。在n型FZ晶片的一个主表面形成槽MOS结构。然后，通过从其另一主表面化学机械抛光(CMP)来抛光在其中形成的具有槽MOS结构的n型FZ晶片。最后，通过从抛光的主表面注入p型掺杂物来形成p型集电极层。
Claims (9)
1.一种绝缘栅半导体器件，其特征在于，包括：
第一导电类型的第一半导体层；
在所述第一半导体层上的第二导电类型的第二半导体层；
在所述第二半导体层上的表面部分中形成的条形槽；
在槽之间的第一导电类型的第三半导体区，所述第三半导体区在槽的纵向上选择性地形成；
选择性地在所述第三半导体区的一个或多个表面部分中形成的第二导电类型的一个或多个第四半导体区；
在每个所述槽中的一个栅电极，在所述栅电极和所述槽之间插入了一层绝缘薄膜；
与所述第三半导体区和所述第四半导体区接触的发射电极；和
与所述第一半导体层接触的集电极，
其中，用在相邻的第三半导体区之间的绝缘层直接覆盖在相邻槽之间延伸的所述第二半导体层的延伸部分。
2.如权利要求1所述的绝缘栅半导体器件，其特征在于，所述第三半导体区和所述第四半导体区的表面面积之和与所述第一半导体层的表面面积的比小于等于80％并且大于等于10％。
3.如权利要求1或2所述的绝缘栅半导体器件，其特征在于，所述第三半导体区和所述第四半导体区通过所述发射电极的公共部分相互电连接。
4.如权利要求1或2所述的绝缘栅半导体器件，其特征在于，槽以相同间隔设置且夹在槽之间的区域的宽度满足下列条件W＜0.186V1/2，其中，V表示绝缘栅半导体器件的额定电压。
5.如权利要求3所述的绝缘栅半导体器件，其特征在于，槽以相同间隔设置且夹在槽之间的区域的宽度满足下列条件W＜0.186V1/2，其中，V表示绝缘栅半导体器件的额定电压。
6.如权利要求1或2所述的绝缘栅半导体器件，其特征在于，所述第三半导体区与所述槽对角地排列以形成棋盘形图案。
7.如权利要求3所述的绝缘栅半导体器件，其特征在于，所述第三半导体区与所述槽对角地排列以形成棋盘形图案。
8.如权利要求4所述的绝缘栅半导体器件，其特征在于，所述第三半导体区与所述槽对角地排列以形成棋盘形图案。
9.一种制造绝缘栅半导体器件的方法，其特征在于，包括以下步骤：
从第一导电类型的第一半导体层上所形成的第二导电类型的第二半导体层的表面形成槽；
在所述槽中形成绝缘层并在每个所述槽中形成一个栅电极，使绝缘层位于所述槽与所述栅电极之间；并
用杂质扩散选择性地形成第三半导体区和第四半导体区，使所述第三半导体区和所述第四半导体区的扩散层不越过所述槽，
其中，用在相邻的第三半导体区之间的绝缘层直接覆盖在相邻槽之间延伸的所述第二半导体层的延伸部分。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005019169 | 2005-01-27 | ||
| JP2005019169A JP4857566B2 (ja) | 2005-01-27 | 2005-01-27 | 絶縁ゲート型半導体装置とその製造方法 |
| JP2005-019169 | 2005-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812121A CN1812121A (zh) | 2006-08-02 |
| CN1812121B true CN1812121B (zh) | 2011-05-18 |
Family
ID=36686510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510103685.3A Active CN1812121B (zh) | 2005-01-27 | 2005-09-09 | 绝缘栅半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7633122B2 (zh) |
| JP (1) | JP4857566B2 (zh) |
| CN (1) | CN1812121B (zh) |
| DE (1) | DE102005042048B4 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857566B2 (ja) | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
| JP5984282B2 (ja) | 2006-04-27 | 2016-09-06 | 富士電機株式会社 | 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP5261980B2 (ja) * | 2007-05-17 | 2013-08-14 | 富士電機株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| JP5596278B2 (ja) * | 2007-07-10 | 2014-09-24 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2009135224A (ja) * | 2007-11-29 | 2009-06-18 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| JP2010232335A (ja) * | 2009-03-26 | 2010-10-14 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| JP5568904B2 (ja) * | 2009-06-26 | 2014-08-13 | 富士電機株式会社 | 半導体装置 |
| JP5516600B2 (ja) * | 2009-12-18 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
| WO2011111500A1 (ja) | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
| CN102280474B (zh) * | 2010-06-09 | 2014-02-19 | 尹海洲 | 一种igbt器件及其制造方法 |
| CN102804385B (zh) | 2010-11-30 | 2016-08-03 | 富士电机株式会社 | 半导体器件 |
| JP5879732B2 (ja) * | 2011-04-18 | 2016-03-08 | 富士電機株式会社 | トレンチ絶縁ゲート型半導体装置 |
| JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
| JP2013251468A (ja) * | 2012-06-01 | 2013-12-12 | Fuji Electric Co Ltd | 半導体装置および半導体装置の制御方法 |
| JP5867617B2 (ja) * | 2012-10-17 | 2016-02-24 | 富士電機株式会社 | 半導体装置 |
| CN105531825B (zh) | 2013-12-16 | 2019-01-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP6320808B2 (ja) | 2014-03-19 | 2018-05-09 | 富士電機株式会社 | トレンチｍｏｓ型半導体装置 |
| WO2015177910A1 (ja) * | 2014-05-22 | 2015-11-26 | 三菱電機株式会社 | 半導体装置 |
| JP2016063048A (ja) | 2014-09-17 | 2016-04-25 | 富士電機株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| WO2016098409A1 (ja) | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6406361B2 (ja) | 2015-02-03 | 2018-10-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP6448434B2 (ja) | 2015-03-25 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6495751B2 (ja) | 2015-06-10 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6606364B2 (ja) | 2015-07-02 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6797005B2 (ja) * | 2016-11-24 | 2020-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6950186B2 (ja) | 2017-01-17 | 2021-10-13 | 富士電機株式会社 | 半導体装置 |
| JP6963982B2 (ja) | 2017-12-07 | 2021-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6971868B2 (ja) | 2018-01-26 | 2021-11-24 | 三菱電機株式会社 | 半導体装置 |
| CN110459596B (zh) * | 2019-08-29 | 2023-02-07 | 电子科技大学 | 一种横向绝缘栅双极晶体管及其制备方法 |
| JP6791337B2 (ja) * | 2019-10-24 | 2020-11-25 | 富士電機株式会社 | トレンチｍｏｓ型半導体装置 |
| US20220336594A1 (en) * | 2021-04-14 | 2022-10-20 | Infineon Technologies Austria Ag | Transistor device having charge compensating field plates in-line with body contacts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380586B1 (en) * | 1999-02-05 | 2002-04-30 | Fuji Electric Co., Ltd. | Trench-type insulated gate bipolar transistor |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171861A (ja) * | 1982-04-01 | 1983-10-08 | Toshiba Corp | 半導体装置 |
| EP1469524A3 (en) | 1991-08-08 | 2005-07-06 | Kabushiki Kaisha Toshiba | Insulated trench gate bipolar transistor |
| JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
| JP3410913B2 (ja) | 1996-11-29 | 2003-05-26 | 株式会社東芝 | 電力用半導体装置 |
| DE19705276A1 (de) * | 1996-12-06 | 1998-08-20 | Semikron Elektronik Gmbh | IGBT mit Trench-Gate-Struktur |
| JP3545590B2 (ja) | 1997-03-14 | 2004-07-21 | 株式会社東芝 | 半導体装置 |
| US6005271A (en) * | 1997-11-05 | 1999-12-21 | Magepower Semiconductor Corp. | Semiconductor cell array with high packing density |
| JPH11204781A (ja) * | 1998-01-07 | 1999-07-30 | Nec Yamagata Ltd | 半導体装置 |
| JP3523056B2 (ja) * | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
| JP3400348B2 (ja) * | 1998-05-19 | 2003-04-28 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP2000183340A (ja) * | 1998-12-15 | 2000-06-30 | Fuji Electric Co Ltd | 半導体装置およびその駆動方法 |
| EP1835542A3 (en) * | 1999-09-30 | 2007-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate |
| JP2001274400A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置 |
| JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
| JP2003197912A (ja) * | 2001-12-25 | 2003-07-11 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| DE10203164B4 (de) * | 2002-01-28 | 2005-06-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
| JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
| JP3971327B2 (ja) * | 2003-03-11 | 2007-09-05 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| US7075147B2 (en) * | 2003-06-11 | 2006-07-11 | International Rectifier Corporation | Low on resistance power MOSFET with variably spaced trenches and offset contacts |
| JP4857566B2 (ja) | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
-
2005
- 2005-01-27 JP JP2005019169A patent/JP4857566B2/ja active Active
- 2005-09-02 DE DE102005042048.6A patent/DE102005042048B4/de active Active
- 2005-09-09 CN CN200510103685.3A patent/CN1812121B/zh active Active
- 2005-09-14 US US11/226,860 patent/US7633122B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380586B1 (en) * | 1999-02-05 | 2002-04-30 | Fuji Electric Co., Ltd. | Trench-type insulated gate bipolar transistor |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2001-274400A 2001.10.05 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005042048A1 (de) | 2006-08-03 |
| US20060163649A1 (en) | 2006-07-27 |
| JP4857566B2 (ja) | 2012-01-18 |
| DE102005042048B4 (de) | 2014-04-24 |
| JP2006210547A (ja) | 2006-08-10 |
| US7633122B2 (en) | 2009-12-15 |
| CN1812121A (zh) | 2006-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812121B (zh) | 绝缘栅半导体器件及其制造方法 | |
| CN106252396B (zh) | 半导体器件及其制造方法 | |
| US9748229B2 (en) | Semiconductor device | |
| JP6311723B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9941395B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
| CN102792448B (zh) | 半导体器件 | |
| US7714353B2 (en) | Insulated gate semiconductor device and the method of manufacturing the same | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| EP3659180B1 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| KR20150066517A (ko) | 반도체 장치 | |
| US9013005B2 (en) | Semiconductor device and method for manufacturing same | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| JP2002246597A (ja) | 半導体装置 | |
| US8530300B2 (en) | Semiconductor device with drift regions and compensation regions | |
| US11575032B2 (en) | Vertical power semiconductor device and manufacturing method | |
| US20220320323A1 (en) | Reverse conducting igbt with controlled anode injection | |
| KR100910798B1 (ko) | 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법 | |
| EP4042484A1 (en) | Semiconductor device and method for producing same | |
| JP4696327B2 (ja) | 絶縁ゲート形半導体素子 | |
| CN117637827B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN117038450A (zh) | 一种具有载流子存储夹层器件的制造方法、半导体器件和绝缘栅双极晶体管 | |
| JP2009158643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJI MOTOR SYSTEM CO., LTD. Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD. Effective date: 20100524 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20100524 Address after: Tokyo, Japan Applicant after: Fuji Electric Systems Co., Ltd. Address before: Tokyo, Japan Applicant before: Fuji Electronic Device Technol |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJI ELECTRIC CO., LTD. Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD. Effective date: 20110921 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20110921 Address after: Kanagawa Patentee after: Fuji Electric Co., Ltd. Address before: Tokyo, Japan Patentee before: Fuji Electric Systems Co., Ltd. |