CN102280474B - 一种igbt器件及其制造方法 - Google Patents

一种igbt器件及其制造方法 Download PDF

Info

Publication number
CN102280474B
CN102280474B CN201010200705.XA CN201010200705A CN102280474B CN 102280474 B CN102280474 B CN 102280474B CN 201010200705 A CN201010200705 A CN 201010200705A CN 102280474 B CN102280474 B CN 102280474B
Authority
CN
China
Prior art keywords
substrate
region
doping type
groove
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010200705.XA
Other languages
English (en)
Other versions
CN102280474A (zh
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Poly Day (suzhou) Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201010200705.XA priority Critical patent/CN102280474B/zh
Publication of CN102280474A publication Critical patent/CN102280474A/zh
Application granted granted Critical
Publication of CN102280474B publication Critical patent/CN102280474B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种IGBT器件,包括基板,在所述基板中形成有一个双极管器件和至少一个MOS管器件,所述基板具有第一表面和与其相对的第二表面,以及第三表面和与其相对的第四表面;分别形成于所述第一表面和第二表面至少一个之上的、所述至少一个MOS器件的栅极区;以及分别形成于所述第三表面和第四表面上的、所述IGBT器件的集电极接触层和发射极接触层。本发明有效地利用了衬底的各个表面来形成IGBT器件的各个接触极,提高了器件的电流密度。相应地,本发明还提出了一种IGBT器件的制造方法,该方法能够有效地利用衬底的厚度,提高了衬底的表面积利用率,从而不必额外地引入减薄衬底的步骤而能够制造更薄的IGBT器件。

Description

一种IGBT器件及其制造方法
技术领域
本发明涉及半导体制造领域,特别涉及一种IGBT器件及其制造方法。
背景技术
近年来,随着半导体产业的迅速发展,功率器件IGBT(Insulated-gatebipolar transistor)的应用越来越广泛,IGBT不仅应用于开关电路,还广泛应用于放大电路、变频调速等方面。IGBT器件一般而言由一个双极管和一个晶体管(MOS管)构成,如图1A、B所示。为了制造性能更好的IGBT器件,通常需要它的衬底厚度低于200微米,甚至要到80微米。目前有尝试使用薄衬底去制造IGBT,但是当衬底厚度低于180微米时,衬底很容易在IGBT器件制造过程中破裂,影响产品良率。所以在现有技术中,通常是先形成衬底及其上的器件,而后从背部减薄衬底,从而制造具有较薄衬底的IGBT器件,然而通过这样的方法形成的IGBT器件会导致衬底材料的浪费,降低生产效率和材料利用率。在另一现有的IGBT器件中,如图1B所示,为了形成MOS管的栅极,通常在衬底中形成容纳栅极的凹槽,然而所述凹槽会占据衬底的部分面积,导致器件中单位面积的电流密度没能极大化。
发明内容
为了克服上述技术问题,需要提出一种不利用凹槽来形成栅极区并能够有效地利用通常厚度衬底来形成等效薄衬底的IGBT的器件及其制造方法。
为了解决上述问题之一,本发明提供了一种IGBT器件,包括基板,在所述基板中形成有一个双极管器件和两个MOS管器件,所述基板具有第一表面和与其相对的第二表面,以及第三表面和与其相对的第四表面;分别形成于所述第一表面和第二表面上的、所述两个MOS器件的栅极区;以及分别形成于所述第三表面和第四表面上的、所述IGBT器件的集电极接触层和发射极接触层。其中,所述基板包括具有第一掺杂类型的衬底,以及分别在接近第一表面的衬底中和接近第二表面的衬底中形成的一个第一掺杂类型的区域和一个第二掺杂类型的区域,以使所述第一、第二掺杂类型的区域与衬底形成MOS管器件;以及所述基板还包括分别在接近第三表面的衬底中或衬底上和接近第四表面的衬底中或衬底上形成的第二掺杂类型的区域,以形成双极管器件。
特别地,所述基板包括:单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合的情况下,所述基板的第一表面和所述第二表面的晶向为{110}或{112};所述基板的第三表面和第四表面的晶向为{111}。
根据本发明的另一个方面,提供一种形成IGBT器件的方法,包括:A、提供具有第一掺杂类型的衬底,所述衬底包括第一表面和与第一表面相对的第二表面;B、在第一表面下方的衬底中形成至少一个第二掺杂类型的区域,在所述第一表面下方的第二掺杂类型的区域的每一个中形成第一掺杂类型的区域;C、在所述第一表面上形成多个栅极区,其中每个栅极区覆盖衬底中的第一掺杂区、第二掺杂区和衬底,以形成多个MOS器件;覆盖所述器件形成刻蚀停止层,构图并刻蚀所述刻蚀停止层,以在所述第一表面下具有掺杂区的相邻栅极区之间形成开口,以及在所述第二表面下、在第一表面的相邻开口之间的对应位置形成开口;E、从所述衬底的第一表面的开口刻蚀至少一个第一沟槽以及从所述衬底的第二表面的开口刻蚀至少一个第二沟槽,并停止在所述刻蚀停止层上;F、在所述第一沟槽的侧壁形成第二掺杂类型的区域,以及在所述第二沟槽的侧壁形成第二掺杂类型的区域;G、在所述第一沟槽和第二沟槽的侧壁分别形成发射极接触层和集电极接触层;以及H、切割所述相邻栅极区之间的刻蚀停止层,以形成多个长条IGBT器件。可选择地,还可以在此后根据需要将单个长条IGBT器件沿横截面方向切割成多个分立的IGBT器件。
根据本发明的IGBT器件,其利用了基板的四个表面分别形成IGBT器件的各个接触极,有效地利用的衬底的各个表面,并且由于本发明的IGBT器件没有采用凹槽来形成栅极,因此不受到产生器件单位面积的电流密度变小的不利影响,提高了器件的电流密度。此外,根据本发明的IGBT器件的制造方法,从发射极到集电极的距离,也就是大致为它等效衬底的厚度,由光刻技术决定,因此不必从背部减薄衬底,因此节省了制造材料和工艺,有效地利用了衬底的厚度,提高了衬底的表面积利用率,从而不必额外地引入减薄衬底的步骤而能够制造更薄的IGBT器件。并且,由于所述加工过程中产生了具有不同开口方向的第一沟槽和第二沟槽,可以利用所形成的第一沟槽和第二沟槽在后续的加工工艺中很容易地对基板的双侧分别进行不同材料的沉积和处理工艺,从而适于各种加工工艺和要求、适应于大规模IGBT器件的制造,提高了产出和降低了成本。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1A、1B示出了现有技术中的IGBT器件结构的示意图;
图2-4示出了根据本发明的实施例的IGBT器件结构的示意图;
图5-18示出了根据本发明的IGBT器件的制造方法的各个阶段的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
图2示出了本发明实施例的IGBT器件的示意图,所述IGBT器件包括基板400,所述基板可以是任意半导体基板,可以包括例如硅、锗以及化合物半导体的一种或其组合。包括但不限于单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合。所述基板中形成有一个双极管器件(104、101和105)和两个MOS管器件(101、102和103),所述基板400具有第一表面301和与其相对的第二表面302,以及第三表面303和与其相对的第四表面304;分别形成于所述第一表面301和第二表面302上的、所述两个MOS器件的栅极区106;以及分别形成于所述第三表面303和第四表面304上的、所述IGBT器件的集电极接触层107和发射极接触层108。特别地,所述基板包括具有第一掺杂类型的衬底101,例如为N型衬底或P型衬底,以及分别在接近第一表面301的衬底中和接近第二表面302的衬底中形成的一个第一掺杂类型的区域103和一个第二掺杂类型的区域102,以使所述第一、第二掺杂类型的区域102、103与衬底101形成MOS管器件;以及所述基板400还包括分别在接近第三表面303的衬底中和接近第四表面304的衬底中形成的第二掺杂类型的区域104、105,以形成双极管器件。
可替代地,所述IGBT器件也可以使用单个MOS管器件来进行控制,这样可以获得更简单的器件结构,简化形成工艺。所述IGBT器件仅包含单个MOS管器件,即仅在第一表面301中形成上形成第一掺杂类型的区域103和第二掺杂类型的区域102,以使所述第一、第二掺杂类型的区域102、103与衬底101形成单个MOS管器件,并在第一表面301上形成栅极区106。
可选择地,还可以在衬底101和接近第四表面304的第二掺杂类型的区域104之间形成的重掺杂的第一掺杂类型的区域109,例如,当所述第一掺杂类型为N型时,可以是As或P,如图3所示,这样可以减少双极管中注入少子的寿命,提高IGBT器件的关闭速度,从而增加它的工作频率。
特别地,所述栅极区可以包括栅介质层和栅电极层。所述栅介质层可以包括SiO2、SiON、高k栅介质材料等或其组合,所述栅电极层可以包括多晶硅或金属栅电极,这些均不脱离本发明的保护范围。
所述第一掺杂类型与所述第二掺杂类型相反,所述第一掺杂类型可以为N型掺杂或P型掺杂,优选为N型掺杂。
特别地,当所述基板包括单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合时,所述基板的第三表面和第四表面的晶向为{111},所述基板的第一表面和所述第二表面的晶向为{110}或{112}。
以上已经根据附图描述根据本发明的实施例的IGBT器件。本发明的IGBT器件利用了基板的四个表面分别形成MOS管的栅极区和IGBT器件的集电极接触层和发射极接触层,有效地利用的衬底的各个表面,并且由于本发明的IGBT器件的MOS管的栅极区与IGBT器件的发射极不在同一侧,因此不必采用凹槽来形成栅极,因此不受到产生器件单位面积的电流密度变小的不利影响,提高了单位面积的电流密度。
需要注意的是,本领域技术人员能够根据上述的IGBT器件可以选择多种工艺进行制造,例如不同类型的产品线,不同的工艺流程等等,但是这些工艺制造的IGBT器件只要具有与本发明的IGBT器件具有基本相同的结构,达到基本相同的效果,那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明,以下将具体描述形成本发明上述的IGBT器件的方法及工艺,还需要说明的是,以下步骤仅是示意性的,并不是对本发明的限制,本领域技术人员还可通过其他工艺实现。以下实施例是本发明的优选实施例,能够有效降低制造成本。
所述IGBT器件,可以利用加工衬底而一次获得多块IGBT器件。首先,在步骤101,提供具有第一掺杂类型的衬底100,所述衬底包括第一表面301和与第一表面相对的第二表面302,如图4所示。所述衬底100可以是半导体衬底,可以包括例如硅、锗以及化合物半导体的一种或其组合。包括但不限于单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合。该半导体衬底的厚度可为0.2-0.8mm。所述第一掺杂类型可以为N型掺杂或者P型掺杂,在本发明中优选为N型掺杂。
而后,在步骤102,在第一表面301下方的衬底中形成至少一个第二掺杂类型的区域102,以及在与该第二掺杂类型的区域的位置对应的第二表面下方的衬底中形成至少一个第二掺杂类型的区域102,如图7所示,特别地,当所述第二掺杂类型为P型时,所述掺杂离子可以包括B、Al、In或其组合,当所述第二掺杂类型为N型时,所述掺杂离子可以包括As、P或其组合。而后在所述第二掺杂类型的区域102的每一个中形成第一掺杂类型的区域103,如图9所示。特别地,当所述第一掺杂类型为P型时,所述掺杂剂可以包括B、Al、In或其组合,当所述第一掺杂类型为N型时,所述掺杂剂可以包括As、P或其组合。上述形成所述第一、二掺杂类型的区域的方法可以是离子注入或者进行气相或固相离子扩散退火等,这些均不脱离本发明的保护范围。
具体来说,可以通过如下方式来形成所述第二掺杂类型的区域102和第一掺杂类型的区域103。在步骤102-1,在所述衬底100的第一表面301和第二表面302上形成注入阻挡层201,如图5所示。所述注入阻挡层可以是例如SiN或SiO2或其组合,可以通过热氧化或者沉积的方式形成所述注入阻挡层201。而后,在步骤102-2,构图并刻蚀所述注入阻挡层201,以在第一表面301上形成至少一个开口,并在第二表面302的相应位置上形成开口,如图6所示,可以通过在所述注入阻挡层201上形成光致抗蚀剂层,而后对所述光致抗蚀剂层进行构图,以暴露需要去除的注入阻挡层,而后对所述注入阻挡层进行刻蚀,可以包括干法刻蚀或者湿法刻蚀,以去除暴露的注入阻挡层。在步骤102-3,沿每个所述开口进行离子注入或离子扩散以形成第二掺杂类型的区域102,如图7所示。接着,在步骤102-4,可以去除所述注入阻挡层201,并在所述衬底的第一表面301和第二表面302上形成新的注入阻挡层202,或者不去除所述注入阻挡层而直接形成新的注入阻挡层202。在步骤102-5,构图并刻蚀所述注入阻挡层202,以在第一表面301上形成开口尺寸小于其下方的第二掺杂类型的区域102尺寸的开口,并在第二表面302的相应位置上形成开口,如图8所示。而后,在步骤102-6,沿每个所述开口进行离子注入或离子扩散以在所述第二掺杂类型的区域102内形成第一掺杂类型的区域103,如图9所示。以及最后去除所述注入阻挡层202。
以上仅仅说明了形成第二掺杂类型的区域102和第一掺杂类型的区域103的方法的例子。本领域的技术人员应该知道,也可以不同于上述方法和步骤的方式来形成所述掺杂区102和103,例如,可以调整上述步骤的顺序,首先在第一表面下方的衬底中形成掺杂区102和103,而后再在第二表面下方的衬底中形成掺杂区102和103,或者反之。这些均可以根据设计需要和工艺要求进行调整,本发明对此不做限制。
此后流程进入步骤103,在所述第一表面301和第二表面302上形成多个栅极区106,其中每个栅极区覆盖衬底中的第一掺杂区103、第二掺杂区102和衬底100,以形成多个MOS器件。例如,可以在所述衬底100的第一表面301和第二表面302上覆盖栅堆叠,如图10所示,所述栅堆叠可以包括栅介质层和栅电极层。所述栅介质层可以包括例如SiO2、SiON、高k栅介质层或其组合,所述栅电极层可以包括例如多晶硅或金属栅电极。而后构图所述栅堆叠并刻蚀所述栅堆叠以形成多个栅极区106,从而形成如图11所示的多个MOS器件,其中每个栅极区106覆盖衬底中的第一掺杂类型的区域103、第二掺杂类型的区域102和衬底100。
接着,进入步骤104,覆盖所述器件形成刻蚀停止层203,例如,SiN,如图12所示。而后构图并刻蚀所述刻蚀停止层203,以在所述第一表面301下具有掺杂区的相邻栅极区之间形成开口,以及在所述第二表面302下不具有掺杂区的相邻栅极区之间形成开口,如图13所示。
在步骤105中,从所述衬底101的第一表面301的开口刻蚀至少一个第一沟槽150以及从所述衬底的第二表面的开口刻蚀至少一个第二沟槽151,并停止在所述刻蚀停止层203上,如图14所示。特别的,当所述衬底100为单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合,所述衬底的第一表面和所述第二表面的晶向为{110}或{112}时,可以采用各向同性刻蚀,例如采用KOH的湿法刻蚀来形成所述第一沟槽和第二沟槽,此时所述第一沟槽和第二沟槽侧壁所对应的表面的晶向为{111}。
接着进入步骤106,在所述第一沟槽150的侧壁形成第二掺杂类型的区域105,以及在所述第二沟槽151的侧壁形成第二掺杂类型的区域104,如图15所示。例如,可以沿第一沟槽150的开口进行气相或固相离子扩散退火或原位掺杂的选择性外延生长,以在所述第一沟槽侧壁形成第二掺杂类型的区域105,而后沿第二沟槽151的开口进行气相或固相离子扩散退火或原位掺杂的选择性外延生长,以在所述第二沟槽151侧壁形成重掺杂的第二掺杂类型的区域104,可选择地,可以在形成所述区域104之前在所述第二沟槽151的侧壁形成重掺杂的第一掺杂类型的区域。这样可以减少双极管中注入少子的寿命,提高IGBT器件的关闭速度,从而增加它的工作频率。
继而,在步骤107,在所述第一沟槽150和第二沟槽151的侧壁分别形成发射极接触层和集电极接触层,如图16所示。例如,可以首先在所述第一沟槽150和第二沟槽151中沉积金属,例如Ni、Ti、Co或其组合,而后进行热退火以形成金属硅化物层,去除未反应的金属,从而在第一沟槽150和第二沟槽151的侧壁分别形成发射极接触层和集电极接触层。
最后,切割所述相邻栅极区之间的刻蚀停止层203,以形成多个长条IGBT器件,如图17所示。可选择地,也可以去除所述刻蚀停止层,例如通过干法或湿法刻蚀,从而分割出多个长条IGBT器件,然后可以可选择地包括如下步骤:即根据需要将所述单个长条IGBT器件沿横截面方向切割成多个分立的IGBT器件。
以上仅描述根据本发明的实施例的具有两个MOS管器件的IGBT器件的优选形成方法,如图2所示。本领域的技术人员可以容易地根据以上描述的各个步骤进行调整和改变从而获得仅具有单个MOS管器件的IGBT器件。例如,可以在步骤102中,仅在第一表面下方形成第二掺杂类型的区域和第一掺杂类型的区域,而不在第二表面下方形成所述区域,同时在步骤103中,仅在第一表面上形成栅极区106。这样所获得的IGBT器件将仅在第一表面附近具有MOS管器件。此外,在步骤104中,由于第二表面附近没有形成MOS管器件,可以在第二表面下、在第一表面的相邻开口之间的对应位置形成开口,以便于后续步骤进行刻蚀加工。这样就可以容易地形成仅具有单个MOS管器件的IGBT器件。由于具有单个MOS管器件的IGBT器件不必在第二表面形成MOS管器件,因此其器件结构更加简单,加工工艺也可以被大大简化。
以上已经描述了根据本发明的IGBT器件的制造方法。本方法不必从背部减薄衬底,因此节省了制造材料和工艺,有效地利用了衬底的厚度,提高了衬底的表面积利用率,从而能够制造尺寸更小、更薄的IGBT器件。并且,由于所述加工过程中产生了具有不同开口方向的第一沟槽和第二沟槽,可以利用所形成的第一沟槽和第二沟槽在后续的加工工艺中很容易地对基板的双侧分别进行不同材料的沉积和处理工艺,从而适于各种加工工艺和要求、适应于大规模IGBT器件的制造,提高了产出和降低了成本。
以上已经根据本发明的方法形成了IGBT器件。虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (26)

1.一种IGBT器件,包括基板,在所述基板中形成有一个双极管器件和至少一个MOS管器件,所述基板具有第一表面和与其相对的第二表面,以及第三表面和与其相对的第四表面; 
形成于所述第一表面和第二表面至少一个之上的、所述至少一个MOS管器件的栅极区;以及 
分别形成于所述第三表面和第四表面上的、所述IGBT器件的集电极接触层和发射极接触层。 
2.根据权利要求1所述的IGBT器件,其中,所述MOS管器件为一个,所述MOS管器件的栅极区形成于第一表面或第二表面之上。 
3.根据权利要求1所述的IGBT器件,其中,所述MOS管器件为两个,所述MOS管器件的栅极区分别形成于第一表面和第二表面之上。 
4.根据权利要求1所述的IGBT器件,所述基板包括具有第一掺杂类型的衬底,以及至少在接近第一表面的衬底和接近第二表面的衬底之一中形成的一个第一掺杂类型的区域和一个第二掺杂类型的区域,第一掺杂类型的区域在第二掺杂类型的区域内形成,以使所述第一、第二掺杂类型的区域与衬底形成MOS管器件;以及 
所述基板还包括分别在接近第三表面的衬底中或衬底上和接近第四表面的衬底中或衬底上形成的第二掺杂类型的区域,以形成双极管器件。 
5.根据权利要求1所述的IGBT器件,还包括在所述衬底和接近第四表面的第二掺杂类型的区域之间形成的第一掺杂类型的区域,所述第一掺杂类型的区域为重掺杂区域。 
6.根据权利要求4所述的IGBT器件,其中所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。 
7.根据权利要求4所述的IGBT器件,其中所述第一掺杂类型为P型掺杂,所述第二掺杂类型为N型掺杂。 
8.根据权利要求1所述的IGBT器件,其中所述基板包括:单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合。 
9.根据权利要求8所述的IGBT器件,其中所述基板的第一表面和所述第二表面的晶向为{110}或{112}。
10.根据权利要求9所述的IGBT器件,其中所述基板的第三表面和第四表面的晶向为{111}。
11.一种形成IGBT器件的方法,包括:
A、提供具有第一掺杂类型的衬底,所述衬底包括第一表面和与第一表面相对的第二表面;
B、在第一表面下方的衬底中形成至少一个第二掺杂类型的区域,在所述第一表面下方的第二掺杂类型的区域的每一个中形成第一掺杂类型的区域;
C、在所述第一表面上形成多个栅极区,其中每个栅极区覆盖衬底中的第一掺杂区、第二掺杂区和衬底,以形成多个MOS器件;
D、覆盖所述器件形成刻蚀停止层,构图并刻蚀所述刻蚀停止层,以在所述第一表面下具有掺杂区的相邻栅极区之间形成开口,以及在所述第二表面下、在第一表面的相邻开口之间的对应位置形成开口;
E、从所述衬底的第一表面的开口刻蚀至少一个第一沟槽以及从所述衬底的第二表面的开口刻蚀至少一个第二沟槽,并停止在所述刻蚀停止层上;
F、在所述第一沟槽的侧壁形成第二掺杂类型的区域,以及在所述第二沟槽的侧壁形成第二掺杂类型的区域;以及
G、在所述第一沟槽和第二沟槽的侧壁分别形成发射极接触层和集电极接触层;
H、切割所述相邻栅极区之间的刻蚀停止层,以形成多个长条IGBT器件。
12.根据权利要求11所述的方法,其中所述步骤B还包括:在与第一表面下方的第二掺杂类型的区域的位置对应的第二表面下方的衬底中形成至少一个第二掺杂类型的区域,以及在所述第二表面下方的第二掺杂类型的区域的每一个中形成第一掺杂类型的区域。
13.根据权利要求12所述的方法,所述步骤B包括:
在所述衬底的第一表面和第二表面上形成注入阻挡层; 
构图并刻蚀所述注入阻挡层,以在第一表面上形成至少一个开口,并在第二表面的相应位置上形成开口;
沿每个所述开口进行离子注入或离子扩散以形成第二掺杂类型的区域;
去除所述注入阻挡层;
在所述衬底的第一表面和第二表面上形成新的注入阻挡层;
构图并刻蚀所述注入阻挡层,以在第一表面上形成开口尺寸小于其下方的第二掺杂类型的区域尺寸的开口,并在第二表面的相应位置上形成开口;
沿每个所述开口进行离子注入或离子扩散以在所述第二掺杂类型的区域内形成第一掺杂类型的区域;以及
去除所述注入阻挡层。
14.根据权利要求12所述的方法,其中所述步骤C还包括:在所述第二表面上形成多个栅极区,其中每个栅极区覆盖衬底中的第一掺杂区、第二掺杂区和衬底,以形成多个MOS器件。
15.根据权利要求14所述的方法,所述步骤C包括:
在所述衬底的第一表面和第二表面上覆盖栅堆叠;以及
构图并刻蚀所述栅堆叠以形成多个栅极区,其中每个栅极区覆盖衬底中的第一掺杂类型的区域、第二掺杂类型的区域和衬底,以形成多个MOS器件。
16.根据权利要求14所述的方法,其中所述步骤D在所述第二表面下形成开口的步骤包括:在所述第二表面下不具有掺杂区的相邻栅极区之间形成开口。
17.根据权利要求11所述的方法,所述步骤F还包括:
在所述第二沟槽的侧壁形成第二掺杂类型的区域前在所述第二沟槽的侧壁形成重掺杂的第一掺杂类型的区域。
18.根据权利要求11所述的方法,所述步骤F包括:
沿第一沟槽和第二沟槽的开口进行离子扩散退火或原位掺杂的外延生长,以在所述第一沟槽和第二沟槽的侧壁形成第二掺杂类型的区域。
19.根据权利要求11所述的方法,所述步骤G包括:
在所述第一沟槽和第二沟槽中沉积金属;
进行热退火以形成金属硅化物层;以及
去除未反应的金属,以在第一沟槽和第二沟槽的侧壁分别形成发射极接触层和集电极接触层。
20.根据权利要求11所述的方法,其中所述步骤H包括:
去除所述刻蚀停止层的步骤。
21.根据权利要求11所述的方法,所述步骤H后还包括:
I、将所述单个长条IGBT器件沿横截面方向切割成多个IGBT器件。
22.根据权利要求11所述的方法,其中所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。
23.根据权利要求11所述的方法,其中所述第一掺杂类型为P型掺杂,所述第二掺杂类型为N型掺杂。
24.根据权利要求11所述的方法,其中所述衬底包括:单晶Si、单晶Ge、单晶SiGe、单晶SiC或其组合。
25.根据权利要求11所述的方法,其中所述衬底的第一表面和所述第二表面的晶向为{110}或{112}。
26.根据权利要求25所述的方法,其中所述第一沟槽和第二沟槽侧壁所对应的表面的晶向为{111}。
CN201010200705.XA 2010-06-09 2010-06-09 一种igbt器件及其制造方法 Expired - Fee Related CN102280474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010200705.XA CN102280474B (zh) 2010-06-09 2010-06-09 一种igbt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010200705.XA CN102280474B (zh) 2010-06-09 2010-06-09 一种igbt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102280474A CN102280474A (zh) 2011-12-14
CN102280474B true CN102280474B (zh) 2014-02-19

Family

ID=45105800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010200705.XA Expired - Fee Related CN102280474B (zh) 2010-06-09 2010-06-09 一种igbt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102280474B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290404A (zh) * 1998-12-04 2001-04-04 通用电气公司 用于零电压开关的绝缘栅双极晶体管
CN1296292A (zh) * 2000-12-21 2001-05-23 北京工业大学 低功耗半导体功率开关器件及其制造方法
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
US7084020B2 (en) * 2002-07-02 2006-08-01 Hitachi, Ltd. Manufacturing method of a thin-film semiconductor device
CN1812121A (zh) * 2005-01-27 2006-08-02 富士电机电子设备技术株式会社 绝缘栅半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290404A (zh) * 1998-12-04 2001-04-04 通用电气公司 用于零电压开关的绝缘栅双极晶体管
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
CN1296292A (zh) * 2000-12-21 2001-05-23 北京工业大学 低功耗半导体功率开关器件及其制造方法
US7084020B2 (en) * 2002-07-02 2006-08-01 Hitachi, Ltd. Manufacturing method of a thin-film semiconductor device
CN1812121A (zh) * 2005-01-27 2006-08-02 富士电机电子设备技术株式会社 绝缘栅半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102280474A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
US7982224B2 (en) Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
US7060576B2 (en) Epitaxially deposited source/drain
US10043878B2 (en) Vertical field-effect-transistors having multiple threshold voltages
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
JP2008103636A (ja) 縦型トランジスタ、および縦型トランジスタを作製する方法
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
US20120286324A1 (en) Manufacturing method for insulated-gate bipolar transitor and device using the same
JP2006286953A (ja) 半導体装置およびその製造方法
JP2006128191A (ja) 半導体装置及びその製造方法
CN104425591B (zh) 晶体管及其形成方法
CN105552125A (zh) 半导体结构及其制造方法
US8174074B2 (en) Asymmetric embedded silicon germanium field effect transistor
SE517833C2 (sv) Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden
US20130178012A1 (en) Method for manufacturing a gate-control diode semiconductor device
CN101796632A (zh) 晶体管及其制造方法
US20150108503A1 (en) Semiconductor device and method for manufacturing same
US7745273B2 (en) Semiconductor device and method for forming same
CN108010964B (zh) 一种igbt器件及制造方法
CN102280474B (zh) 一种igbt器件及其制造方法
CA1154543A (en) Mesh gate v-mos power fet
KR101682420B1 (ko) 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법
CN108922888A (zh) 一种功率器件的终端结构及其制作方法
CN210575962U (zh) 一种SiC MOSFET器件
JP5354692B2 (ja) 複数のタイプのショットキ接合部を有するトランジスタの製造方法
CN112310188A (zh) 横向变掺杂终端结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUNOVEL (SUZHOU) TECHNOLOGIES LIMITED

Free format text: FORMER OWNER: YIN HAIZHOU

Effective date: 20140307

Free format text: FORMER OWNER: LUO ZHIJIONG ZHU HUILONG

Effective date: 20140307

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410007 CHANGSHA, HUNAN PROVINCE TO: 215123 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140307

Address after: 215123 Suzhou City, Suzhou Province Industrial Park, No. love road, No. 188

Patentee after: Poly day (Suzhou) Technology Co. Ltd.

Address before: 410007 Hunan province Changsha Tianxin District of Shaoshan Road No. 22 Meiling Village building 303 room 38

Patentee before: Yin Haizhou

Patentee before: Luo Zhijiong

Patentee before: Zhu Huilong

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140219

Termination date: 20210609