JP2008103636A - 縦型トランジスタ、および縦型トランジスタを作製する方法 - Google Patents

Abstract

【課題】再成長界面へのコンタミネーションの影響を低減可能であると共にゲート絶縁層下に実質的な平坦な表面を提供可能な構造を有する縦型トランジスタを提供する。
【解決手段】第１〜第３の領域１３ｂ〜１３ｄは、Ｘ軸方向に規定されるｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}を有する。窒化ガリウム系半導体エピタキシャル層１３は、窒化ガリウム系半導体領域２１の主面２１ａ上に設けられ、位置Ｐ_１〜Ｐ_３において、実質的に同じｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}を有する。位置Ｐ_１での第１の領域１３ｂに添加されているｎ型ドーパントは、濃度プロファイルＰＦ_{ＮＤＯＰＥ１}により規定される。このｎ型ドーパント濃度は、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}により規定されるｐ型ドーパント濃度を越え、この結果、第１の領域１３ｂはｎ導電性を示す。
【選択図】図２

Description

本発明は、縦型トランジスタ、および縦型トランジスタを作製する方法に関する。

非特許文献１には、パワーＭＯＳトランジスタが記載されている。シリコン半導体を用いるパワーＭＯＳトランジスタが実用化されている。パワーＭＯＳトランジスタには様々な構造が提案されている。高出力性に優れたパワートランジスタのためには、縦型ＤＭＯＳ構造が用いられ、またＤＭＯＳ構造のパワートランジスタは、優れたノーマリオフ特性を示す。また、炭化シリコン半導体を用いるパワートランジスタが開発されている。
パワーエレクトロニクスハンドブック、Ｒ&Ｄプランニング２００２、今井孝二 監修、第５７頁〜第５９頁

シリコン半導体では、イオン注入により、ｎ型領域およびｐ型領域を形成することができる。このため、ＤＭＯＳ構造のような複雑な接合構造をシリコン半導体を用いて作製できる。ＤＭＯＳ構造では、ｐ型ウエル領域によってｎ型ソース領域が、ｎ型ドリフト領域から離されている。大電流を流すことを可能にするために、多数のトランジスタユニットを並列的に配列する。このような好適な構造では、２つのｐ型ウエル領域の間にｎ型ドリフト領域が位置しており、ソース領域、ｐ型ウエル領域およびｎ型ドリフト領域を覆うようにゲート絶縁膜が形成される。

しかしながら、窒化ガリウム系半導体では、ｎ型ドーパントと異なり、ｐ型ドーパントをイオン注入により導入してもｐ型半導体を安定して形成することができない。窒化ガリウム系半導体へのイオン注入によりｐ型半導体が実現できない理由は、注入またはアニールによる欠陥に関係していると推測されるが、現状よくわかっていない。

一方、イオン注入を用いずに、ｐ型窒化ガリウム半導体を形成するために、マスクを用いてｐ型窒化ガリウム半導体を選択成長することが考えられる。ところが、選択成長では、マスクの縁に沿って窒化ガリウム系半導体の突起が形成される。この突起は、ｐ型ウエル領域を選択成長するときだけでなく、ｐ型ウエル領域の間にｎ型ドリフト領域を選択成長するときにも形成される。この突起は、ゲート絶縁膜を形成するに先立って除去されなければならず、なぜなら、ゲート電極からの電界に応じてｐウエル領域の表面を反転させて反転層チャネルを生成することを妨げるからである。しかしながら、突起を除去して反転層チャネルの形成に相応しい窒化ガリウム系半導体表面を形成することは容易にではない。

多くの文献では、ＤＭＯＳ構造の窒化ガリウム系半導体トランジスタに言及しているけれども、このような解決すべき点については触れていない。

また、上記の突起に関することに加えて、発明者らは、選択成長に関して別の点にも着目している。ｐ型半導体およびｎ型半導体のいずれを成長に選択成長を採用するとき、再成長界面によりｐｎ接合を形成しなければならない。この点についても、ｐｎ接合特性が、再成長界面のコンタミネーションに影響される可能性がある。

本発明は、このような事情を鑑みてなされたものであり、ｐ−ｎ接合界面へのコンタミネーションの影響を低減可能であると共にゲート絶縁層のために実質的な平坦な表面を提供可能な構造を有する縦型トランジスタを提供することを目的とし、またこの縦型トランジスタを作製する方法を提供することを目的とする。

本発明の一側面に係る縦型トランジスタは、（ａ）窒化ガリウム系半導体領域と、（ｂ）前記窒化ガリウム系半導体領域の主面上に成長された窒化ガリウム系半導体エピタキシャル層と、（ｃ）前記窒化ガリウム系半導体エピタキシャル層の表面上に設けられたゲート絶縁層と、（ｄ）前記ゲート絶縁層上に設けられたゲート電極と、（ｅ）前記窒化ガリウム系半導体エピタキシャル層上に設けられたソース電極とを備え、前記窒化ガリウム系半導体エピタキシャル層は、第１の領域、第２の領域、および前記第１の領域と前記第２の領域との間に設けられた第３の領域を含み、前記窒化ガリウム系半導体エピタキシャル層の前記第１〜第３の領域は、前記窒化ガリウム系半導体エピタキシャル層の前記表面から前記窒化ガリウム系半導体領域へ向かう方向に規定されるｐ型ドーパント濃度プロファイルを有し、前記ｐ型ドーパント濃度プロファイルにより規定されるｐ型ドーパント濃度を越えるｎ型ドーパントが前記第１の領域に添加されており、前記第１の領域はｎ導電性を示し、前記ソース電極は、前記第２の領域上に設けられており、前記第３の領域は、前記ｐ型ドーパント濃度プロファイルに従ってｐ導電性を示すウエル領域である。

この縦型トランジスタによれば、窒化ガリウム系半導体エピタキシャル層が、窒化ガリウム系半導体領域の主面上に形成されているので、窒化ガリウム系半導体エピタキシャル層は所望のｐ型ドーパント濃度プロファイルを有すると共に、その表面は実質的に平坦になる。このため、窒化ガリウム系半導体エピタキシャル層の実質的に平坦な表面上にゲート絶縁層が設けられる。また、窒化ガリウム系半導体エピタキシャル層の第１の領域には、ｐ型ドーパント濃度プロファイルにより規定されるｐ型ドーパント濃度を越えるｎ型ドーパントが添加され、ｐ型ドーパントとｎ型ドーパントと共添加されるけれども、結果として第１の領域はｎ導電性を示す。一方、第３の領域は、窒化ガリウム系半導体エピタキシャル層からのｐ導電性を示し、ウエル領域である。

本発明に係る縦型トランジスタでは、前記ｎ型ドーパントはイオン注入により導入される。この縦型トランジスタによれば、窒化ガリウム系半導体エピタキシャル層を形成した後に、第１の領域へのｎ型ドーパントの導入を行うので、ｐ型ウエル領域を形成するためのｐ型ドーパントのイオン注入を行う必要がない。

本発明に係る縦型トランジスタでは、前記第３の領域は前記第１の領域とｐ−ｎ接合を成し、このｐ−ｎ接合は、前記窒化ガリウム系半導体エピタキシャル層に含まれたｐ型ドーパントと前記第２の領域にイオン注入されたｎ型ドーパントとによって規定される。この縦型トランジスタによれば、ｐ型ウエル領域を形成するための結晶再成長を行う必要がない。この結果、再成長を行うことなくウエル領域とドリフト領域とのｐｎ接合を形成できる。

本発明に係る縦型トランジスタでは、前記第１の領域はｎ型ドーパントとしてシリコンまたは酸素の少なくともいずれか一方を含むことが好ましい。これらの元素をイオン注入により第１の領域へ導入できるので、ゲート絶縁層が、実質的に平坦な窒化ガリウム系半導体エピタキシャル層表面上に設けられる。また、本発明に係る縦型トランジスタでは、前記窒化ガリウム系半導体エピタキシャル層は、ｐ型ドーパントとしてマグネシウムを含むことが好ましい。

本発明に係る縦型トランジスタでは、前記ｐ型ドーパント濃度プロファイルの最大値は１×１０^１５ｃｍ^−３以上であることが好ましい。

本発明に係る縦型トランジスタでは、前記窒化ガリウム系半導体領域は、前記第１の領域とｎ−ｎ接合を成す第１の部分と該第１の部分と異なる第２の部分とを含み、該第１の部分には前記第１の領域と同じ種類のｎ型ドーパントが添加されており、前記窒化ガリウム系半導体エピタキシャル層の前記第３の領域と前記第２の部分とは、ｐ−ｎ接合を成す。第３の領域と第２の部分とのｐ−ｎ接合は、連続エピタキシャル成長により形成される。

この縦型トランジスタによれば、窒化ガリウム系半導体領域の第１の部分が第１の領域とｎ−ｎ接合を成すので、第１の領域と窒化ガリウム系半導体領域の第１の部分との間に、良好な電気接続が提供される。

本発明に係る縦型トランジスタでは、前記窒化ガリウム系半導体領域の前記第２の部分の電子キャリア濃度は、前記第１の領域の電子キャリア濃度より小さいことが好ましい。この縦型トランジスタによれば、第１の領域にｐ型ドーパントとｎ型ドーパントと共添加されてキャリア濃度が高いけれども、窒化ガリウム系半導体領域の第２の部分のキャリア濃度が小さいので、ドリフト領域の大きな耐圧を抑制できる。

本発明の別の側面は、窒化ガリウム系半導体を用いる縦型トランジスタを作製する方法である。この方法は、（ａ）第１の領域、第２の領域、および前記第１の領域と前記第２の領域との間に設けられた第３の領域を含むｐ型導電型の窒化ガリウム系半導体エピタキシャル層を、窒化ガリウム系半導体領域の主面上に成長する工程と、（ｂ）前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域に、ｎ型ドーパントのイオン注入を行う工程と、（ｃ）前記イオン注入の後にｎ型ドーパントの活性化のために熱処理を行って、前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域にｎ導電性を与え、前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域と前記第３の領域とにｐｎ接合を形成すると共に前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域と前記窒化ガリウム系半導体領域とにｎ−ｎ接合を形成する工程と、（ｄ）前記第１〜第３の領域上にゲート絶縁層を形成する工程とを備え、前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域はｐ導電性を有する。

この方法によれば、ｐ型導電型の窒化ガリウム系半導体エピタキシャル層を、窒化ガリウム系半導体領域の主面上に成長した後に、窒化ガリウム系半導体エピタキシャル層の第１の領域にｎ型ドーパントのイオン注入を行う。このため、窒化ガリウム系半導体エピタキシャル層の表面の平坦さを利用しながら、縦型トランジスタのためのｐ−ｎ接合を形成できる。

本発明に係る方法は、前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域にｎ型ドーパントのイオン注入を行って、ソース領域を形成する工程をさらに備えることができ、前記ソース領域は、前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域によって前記第１の領域から隔置される。

この方法によれば、窒化ガリウム系半導体エピタキシャル層の第２の領域にｎ型ドーパントのイオン注入を行うことによって、ソース領域が形成されるので、窒化ガリウム系半導体エピタキシャル層の表面の平坦さを利用しながら、縦型トランジスタのための別のｐ−ｎ接合を形成できる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、ｐ−ｎ接合界面へのコンタミネーションの影響を低減可能であると共にゲート絶縁層のために実質的な平坦な表面を提供可能な構造を有する縦型トランジスタが提供される。また、本発明によれば、この縦型トランジスタを作製する方法が提供され、この方法によれば、ｐ−ｎ接合界面へのコンタミネーションの影響を低減可能であると共にゲート絶縁層のために実質的な平坦な表面を提供可能である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の縦型トランジスタ、および縦型トランジスタを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係る縦型トランジスタの構造を示す図面である。縦型トランジスタ１１は、窒化ガリウム系半導体エピタキシャル層１３と、ゲート絶縁層１５と、ゲート電極１７と、ソース電極１９とを備える。窒化ガリウム系半導体エピタキシャル層１３は、窒化ガリウム系半導体領域２１の主面２１ａ上に設けられており、また実質的に平坦な表面１３ａを有する。ソース電極１９は、窒化ガリウム系半導体エピタキシャル層１３上に設けられている。ゲート絶縁層１５は、窒化ガリウム系半導体エピタキシャル層１３の表面１３ａ上に設けられている。このゲート絶縁層１５上には、ゲート電極１７が設けられている。窒化ガリウム系半導体エピタキシャル層１３は、第１の領域１３ｂ、第２の領域１３ｃ、および第３の領域１３ｄを含んでおり、第３の領域１３ｄは第１の領域１３ｂと第２の領域１３ｃとの間に設けられている。ソース電極１９は、第２の領域１３ｃ上に設けられている。ゲート絶縁層１５は、第１の領域１３ｂおよび第３の領域１３ｄを覆っており、また第２の領域１３ｃの一部も覆っている。

図２（ｂ）、図２（ｃ）および図２（ｄ）は、図２（ａ）に示された位置Ｐ_１、Ｐ_２、Ｐ_３におけるドーパント濃度プロファイルを示す図面である。図２（ｂ）、図２（ｃ）および図２（ｄ）において、横軸は、図２（ａ）に示されたＸ軸に関する座標を示し、縦軸はｐ型およびｎ型のドーパント濃度を示す。図２（ｂ）、図２（ｃ）および図２（ｄ）の各々に示されるように、窒化ガリウム系半導体層１３の第１〜第３の領域１３ｂ、１３ｃ、１３ｄは、窒化ガリウム系半導体層１３の表面１３ａから窒化ガリウム系半導体領域２１へ向かう方向（Ｘ軸方向）に規定されるｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}を有する。窒化ガリウム系半導体エピタキシャル層１３は、窒化ガリウム系半導体領域２１の主面２１ａ上にエピタキシャル成長されるので、位置Ｐ_１、Ｐ_２、Ｐ_３のいずれにおいても、実質的に同じｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}を有する。濃度プロファイルＰＦ_{ＰＤＯＰＥ}は、窒化ガリウム系半導体エピタキシャル層１３の厚さに対応する座標Ｘ２において急激に減少する。位置Ｐ_１によって代表的に示される第１の領域１３ｂには、ｎ型ドーパントが添加されている。ｎ型ドーパントは濃度プロファイルＰＦ_{ＮＤＯＰＥ１}により規定される。このｎ型ドーパント濃度は、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}により規定されるｐ型ドーパント濃度を越える。この結果、第１の領域１３ｂはｎ導電性を示す。濃度プロファイルＰＦ_{ＮＤＯＰＥ１}は、座標Ｘ２より深い座標Ｘ３において急激に減少する。第３の領域１３ｄは、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}に従ってｐ導電性を示すウエル領域である。第２の領域１３ｃにはｎ導電性を示すソース領域２３が設けられる。ソース領域２３はｎ型ドーパント濃度プロファイルＰＦ_{ＮＤＯＰＥ２}により規定される。このｎ型ドーパント濃度は、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}により規定されるｐ型ドーパント濃度を越える。濃度プロファイルＰＦ_{ＮＤＯＰＥ２}は、座標Ｘ２より浅い座標Ｘ１において急激に減少する。この結果、ソース領域２３と窒化ガリウム系半導体領域２１との間には、ウエル領域が位置する。座標Ｘ３より深い領域では、ｎ型ドーパントは濃度プロファイルＰＦ_０により規定される。この濃度プロファイルＰＦ_０は、窒化ガリウム系半導体領域２１によって提供される。

この縦型トランジスタ１１によれば、第１の領域１３ｂでは、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}によるｐ型ドーパント濃度より大きいｎ型ドーパントが添加される。ｐ型ドーパントとｎ型ドーパントと共添加されるけれども、補償の結果として、窒化ガリウム系半導体エピタキシャル層１３の第１の領域１３ｂはｎ導電性を示す。一方、第３の領域１３ｄは、窒化ガリウム系半導体エピタキシャル層１３の元々の導電性によりｐ型を示し、ウエル領域として働く。また、窒化ガリウム系半導体エピタキシャル層１３が、窒化ガリウム系半導体領域２１の主面２１ａ上に形成されているので、所望のｐ型ドーパント濃度プロファイルＦＰ_{ＰＤＯＰＥ}を有する窒化ガリウム系半導体エピタキシャル層１３の表面１３ａは実質的に平坦になる。このため、窒化ガリウム系半導体エピタキシャル層１３は実質的に平坦な表面１３ａを提供し、この表面１３ａ上にゲート絶縁層１５が設けられる。したがって、縦型トランジスタ１１は、ゲート絶縁層１５のために実質的な平坦な表面１３ａを提供可能な構造を有する。

縦型トランジスタ１１では、窒化ガリウム系半導体エピタキシャル層１３の第１の領域１３ｂには、ｎ型ドーパントがイオン注入により導入されることができる。この縦型トランジスタ１１によれば、窒化ガリウム系半導体エピタキシャル層１３を形成した後に、第１の領域１３ｂへのｎ型ドーパントの導入を行うので、ｐ型ウエル領域を形成するためのｐ型ドーパントのイオン注入を行う必要がない。

また、図１に示されるように、縦型トランジスタ１１では、第２の領域１３ｃは第１の領域１３ｂとｐ−ｎ接合２５ａを成す。このｐ−ｎ接合２５ａは、窒化ガリウム系半導体エピタキシャル層１３に含まれたｐ型ドーパントと第２の領域１３ｃにイオン注入されたｎ型ドーパントとによって規定される。このため、ｐ型ウエル領域を形成するための結晶再成長を行う必要がない。この結果、再成長を行うことなくウエル領域とドリフト領域とのｐｎ接合を形成できる。これ故に、再成長に起因するｐ−ｎ接合の界面へのコンタミネーションがない。また、再成長に起因するｐ−ｎ接合の欠陥が発生しない。

第１の領域１３ｂはｎ型ドーパントとしてシリコンまたは酸素の少なくともいずれか一方を含むころが好ましい。これらの元素をイオン注入により第１の領域１３ａへ導入できるので、ゲート絶縁層１５が、実質的に平坦な窒化ガリウム系半導体エピタキシャル層１３の表面１３ａ上に設けられる。しかしながら、ｎ型ドーパントとしては、これらに限定されることなく、他のｎ型ドーパントを用いることができる。

また、窒化ガリウム系半導体エピタキシャル層１３は、ｐ型ドーパントとしてマグネシウムを含むことが好ましい。この縦型トランジスタ１１によれば、比較的良好なｐ型結晶特性を得ることができる。しかしながら、ｐ型ドーパントとしては、これらに限定されることなく、他のｐ型ドーパントを用いることができる。縦型トランジスタ１１では、ｐ型ドーパント濃度プロファイルＰＦ_{ＰＤＯＰＥ}の最大値は１×１０^１５ｃｍ^−３以上であることが好ましい。この縦型トランジスタ１１によれば、ｐ型ドーパント濃度プロファイルで特性づけられるウェル層とドリフト層(領域２１)との接合はｐ^＋ｎ接合となるので、良好なウェル層が実現される。

再び図１を参照しながら、縦型トランジスタ１１を説明する。窒化ガリウム系半導体領域２１は、ドリフト領域のために設けられており、また実質的に平坦な表面２１ａを有する。窒化ガリウム系半導体領域２１は、第１の部分２１ｂと第２の部分２１ｃとを含む。第１の部分２１ｂは、第１の領域１３ｂとｎ−ｎ接合２５ｂを成す。第１の部分２１ｂは第２の部分２１ｃとｎ−ｎ接合２５ｃを成す。第１の部分２１ｂには第１の領域１３ｂと同じ種類のｎ型ドーパントが添加されており、窒化ガリウム系半導体エピタキシャル層１３の第３の領域１３ｄと第２の部分とは、ｐ−ｎ接合２５ｄを成す。

縦型トランジスタ１１によれば、窒化ガリウム系半導体領域２１の第１の部分２１ｂが第１の領域１３ｂとｎ−ｎ接合２５ｂを成すので、第１の領域１３ｂがｐ型領域により窒化ガリウム系半導体領域２１の第１の部分２１ｂから分離されることなく、第１の領域１３ｂと第１の部分２１ｂとの間に良好な電気接続が提供される。

窒化ガリウム系半導体領域２１の第２の部分２１ｃの電子キャリア濃度Ｎ_２１ｃＥは、第１の領域１３ｂの電子キャリア濃度Ｎ_１３ｂＥより小さいことが好ましい。縦型トランジスタ１１によれば、第１の領域１３ｂにｐ型ドーパントとｎ型ドーパントと共添加されてキャリア濃度Ｎ_１３ｂＥが大きいけれども、窒化ガリウム系半導体領域２１の第２の部分２１ｃのキャリア濃度Ｎ_２１ｃＥが小さいので、このドリフト領域に起因する耐圧低下を抑制できる。窒化ガリウム系半導体領域２１の第２の部分２１ｃのキャリア濃度Ｎ_２１ｃＥは、例えば１０^１７ｃｍ^−３程度以下であり、また１０^１４ｃｍ^−３程度以上である。窒化ガリウム系半導体エピタキシャル層１３の第２の領域１３ｃのドーピング濃度（第２の領域１３ｃに含まれるｐ型ドーパント濃度）Ｎ_１３ｃＨは、例えば１０^１８ｃｍ^−３程度以下であり、また１０^１５ｃｍ^−３程度以上である。窒化ガリウム系半導体エピタキシャル層１３の第１の領域１３ｂのキャリア濃度Ｎ_１３ｂＥは、例えば１０^２１ｃｍ^−３程度以下であり、また１０^１６ｃｍ^−３程度以上である。

また、縦型トランジスタ１１は基板２７を更に含むことができる。窒化ガリウム系半導体エピタキシャル層１３および窒化ガリウム系半導体領域２１は、基板２７の主面２７ａ上に設けられている。基板２７としては、例えばIII族窒化物基板を用いることができる。III族窒化物基板としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＮ等を用いることができる。しかしながら、基板２７としてはこれらに限定されることなく、他の材料からなる基板を用いることができる。基板２７の裏面２７ｂ上には、ドレイン電極２９が設けられている。ソース電極１９は、第２の領域１３ｃにおいてソース領域２３にオーミック接触を成す。必要な場合には、ソース電極１９は、第４の領域１３ｅにおいてウエル領域に電気的に接続される。第３の領域１３ｄにおいてウエル領域の表面には、ゲート電極１７からの電界に応じて反転層３１が形成される。ソース領域２３からの電子は、反転層３１を介して第１の領域１３ｂに到達し、さらに窒化ガリウム系半導体領域２１および導電性を有する基板２７を介してドレイン電極２９に到達する。

図３（ａ）および図３（ｂ）は、選択成長を用いてドリフト領域の一部を形成する工程を示す図面である。図３（ａ）に示されるように、例えば、ＧａＮ基板４１上にＧａＮドリフト領域４３およびｐ型ＧａＮ層４５が設けられている。ｐ型ＧａＮ層４５上にはマスク４７が設けられており、ＧａＮドリフト領域４３およびｐ型ＧａＮ層４５には、このマスクの４７に対応する開口４９がエッチングにより形成される。

図３（ｂ）に示されるように、マスク４７を用いて開口４９に埋め込み再成長を行って再成長領域５１を形成する。この場合、マスク４７に沿って結晶の異常成長して盛り上がり部５１ａが生成される。また、開口４９に対応するＧａＮドリフト領域４３の表面４３ａおよびｐ型ＧａＮ層４５の表面４５ａが露出されるので、コンタミネーション５３ａの可能性がある。さらに、これらの表面４３ａ、４５ａの状況に応じて、結晶が適切に成長されず隙間５３ｂが形成されることもある。

故に、選択成長を用いて作製される縦型トランジスタは、ゲート絶縁層のために実質的な平坦な表面を提供可能な構造を提供できない。また、既に説明したように、ｐ−ｎ接合界面へのコンタミネーションが発生する可能性がある。

図４および図５を参照しながら、窒化ガリウム系半導体を用いる縦型トランジスタを作製する方法を説明する。

図４（ａ）に示されるように、窒化ガリウム系半導体基板６１上にｎ型窒化ガリウム系半導体エピタキシャル膜６３およびｐ型窒化ガリウム系半導体エピタキシャル膜６５を順に成長する。この成長は、例えば有機金属気相成長法で行われる。窒化ガリウム系半導体基板６１としては、例えばＧａＮ基板、ＡｌＧａＮ基板等を用いることができる。ｎ型窒化ガリウム系半導体エピタキシャル膜６３は、例えば例えばＧａＮ、ＡｌＧａＮからなることができる。ｐ型窒化ガリウム系半導体エピタキシャル膜６５は、例えば例えばＧａＮ、ＡｌＧａＮからなることができる。ｎ型窒化ガリウム系半導体エピタキシャル膜６３は、ドリフト領域のための設けられ、またｐ型窒化ガリウム系半導体エピタキシャル膜６５は、ウエル領域のために設けられる。ｐ型窒化ガリウム系半導体エピタキシャル膜６５は、第１の領域６５ｂ、第２の領域６５ｃ、第３の領域６５ｄおよび第４の領域６５ｅを含む。第１の領域６５ｂ、第３の領域６５ｄ、第２の領域６５ｃおよび第４の領域６５ｅは、ｎ型窒化ガリウム系半導体エピタキシャル膜６３に沿って配置されている。第３の領域６５ｄは、第１の領域６５ｂと第２の領域６５ｃとの間に設けられている。ｐ型窒化ガリウム系半導体エピタキシャル膜６５は実質的に平坦な表面６５ａを有する。また、例えばｎ型窒化ガリウム系半導体エピタキシャル膜６３とｐ型窒化ガリウム系半導体エピタキシャル膜６５とは、ホモ接合を成すことが好ましい。窒化ガリウム系半導体基板６１の主面は実質的に平坦であり、このため、ｎ型窒化ガリウム系半導体エピタキシャル膜６３の主面も実質的に平坦である。また、これ故に、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の主面も実質的に平坦である。

図４（ｂ）に示されるように、ｐ型窒化ガリウム系半導体エピタキシャル膜６５上にマスク６７を形成する。マスク６７は、第２の領域６５ｃ、第３の領域６５ｄおよび第４の領域６５ｅを覆うと共に、第１の領域６５ｂに開口６７ａを有する。マスク６７の材料としては、例えば１マイクロメートル程度のＳｉＯ_２、ＳｉＮ等を用いることができる。

図４（ｃ）に示されるように、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の第１の領域６５ｂに、ｎ型ドーパントのイオン注入６９を行う。このイオン注入６９により、第１の領域６５ｂのｎ型ドーパント濃度は、第１の領域６５ｂに成長の際に含まれるｐ型ドーパント濃度よりも大きく、第１の領域６５ｂはｎ導電性を示す。このイオン注入６９によるｎ型ドーパントは、第１の領域６５ｂに隣接するｎ型窒化ガリウム系半導体エピタキシャル膜６３の領域６３ｂにも導入される。このイオン注入６９により、ｎ型窒化ガリウム系半導体領域７１が形成される。イオン注入６９の後に、マスク６７を除去する。

この方法によれば、ｐ型窒化ガリウム系半導体エピタキシャル膜６５を、ｎ型窒化ガリウム系半導体エピタキシャル膜６３の主面上に成長した後に、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の第１の領域６５ｂにｎ型ドーパントのイオン注入６９を行う。このため、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の表面の平坦さを利用しながら、縦型トランジスタのためのｐ−ｎ接合を形成できる。

図４（ｄ）に示されるように、ｐ型窒化ガリウム系半導体エピタキシャル膜６５上にマスク７３を形成する。マスク７３は、第１の領域６５ｂ、第３の領域６５ｄおよび第４の領域６５ｅを覆うと共に、第２の領域６５ｃに開口７３ａを有する。マスク７３の材料としては、例えば０．５マイクロメートル程度のＳｉＯ_２、ＳｉＮ等を用いることができる。

図５（ａ）に示されるように、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の第２の領域６５ｃに、ｎ型ドーパントのイオン注入７５を行う。このイオン注入７５により、第２の領域６５ｃのｎ型ドーパント濃度は、第１の領域６５ｂに成長の際に含まれるｐ型ドーパント濃度よりも大きく、第２の領域６５ｃの一部分はｎ導電性を示す。このイオン注入７５によるｎ型ドーパントは、第２の領域６５ｃの表層に導入される。このイオン注入６９により、ｎ型窒化ガリウム系半導体領域７７が形成される。ｎ型窒化ガリウム系半導体領域７７は、ｎ型窒化ガリウム系半導体エピタキシャル膜６３からｐ型窒化ガリウム系半導体エピタキシャル膜６５によって隔置される。イオン注入７５の後に、マスク７３を除去する。

この方法によれば、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の第２の領域６５ｃにｎ型ドーパントのイオン注入を行うことによって、ソース領域７７ｂのための領域が規定されるので、ｐ型窒化ガリウム系半導体エピタキシャル膜６５の表面の平坦さを利用しながら、縦型トランジスタのためのｐ−ｎ接合を形成できる。

図５（ｂ）に示されるように、ｐ型窒化ガリウム系半導体エピタキシャル膜６５上にキャップ層７９を形成した後に、熱処理８１を行う。この熱処理８１により、イオン注入されたｎ型ドーパントが活性化されると共に、イオン注入後のアニールが行われる。キャップ層７９は、例えばシリコン窒化物といった絶縁膜からなることができる。なお、この熱処理８１は、イオン注入毎に行うことができる。熱処理８１の後に、キャップ層７９を除去する。この熱処理８１により、窒化ガリウム系半導体エピタキシャル層６５の第１の領域６５ｂにｎ導電性を与え、窒化ガリウム系半導体エピタキシャル層６５の第１の領域６５ｂと第３の領域６５ｄとにｐ−ｎ接合８３ａを形成すると共に窒化ガリウム系半導体エピタキシャル層６５の第１の領域６５ｂとｎ型窒化ガリウム系半導体エピタキシャル膜６３とにｎ−ｎ接合８３ｂを形成する。また、この熱処理８１により、窒化ガリウム系半導体エピタキシャル層６５の第２の領域６５ｃの表層にｎ導電性を与え、窒化ガリウム系半導体エピタキシャル層６５の第２の領域６５ｃとｎ型窒化ガリウム系半導体領域７７とにｐｎ接合８３ｃを形成する。

図５（ｃ）に示されるように、第１〜第３の領域６５ｂ、６５ｃ、６５ｄ上にゲート絶縁層８５を形成する。ゲート絶縁層８５の材料としては、例えばＳｉＯ_２、ＳｉＮ等を用いることができる。図５（ｄ）に示されるように、ゲート絶縁層８５上にゲート電極８７を形成する。ソース領域７７上にソース電極８９を形成する。基板６１の裏面６１ｂ上にドレイン電極９１を形成する。

（実験例）
エピタキシャル成長で形成したＧａＮ基板上に、ｐｎ接合を含むエピタキシャル基板を形成する。エピタキシャル基板は、ＧａＮ基板／ｎ型ＧａＮエピタキシャル膜／ｐ型ＧａＮエピタキシャル膜の構造を含む。ｎ型自立ＧａＮ基板は厚み４００マイクロメートルを有し、キャリア濃度５×１０^１８ｃｍ^−３を有し、ＨＶＰＥ法により成長される。エピタキシャル成長はＯＭＶＰＥ法で行われる。ｎ型ＧａＮエピタキシャル膜は、電子キャリア濃度３×１０^１６ｃｍ^−３を有し、厚み５マイクロメートルを有する。ｐ型ＧａＮエピタキシャル膜は、Ｍｇ濃度３×１０^１７ｃｍ^−３を有し、厚み０．３マイクロメートルを有する。ｎ型ＧａＮエピタキシャル膜／ｐ型ＧａＮエピタキシャル膜はｐｎホモ接合を成す。

次いで、イオン注入によりｐウエル間にドリフト層を形成する。この工程では、ｐ型ＧａＮエピタキシャル膜の一部を深さ方向すべてにわたりｎ型領域に変更できるような条件でイオン注入を行う。このために、プラズマＣＶＤ法でＳｉＮ膜をｐ型ＧａＮエピタキシャル膜上に形成する。ＳｉＮ膜は、例えば４００ナノメートルである。ＳｉＮ膜上にフォトリソグラフィ法を用いてマスクパターンを形成した後に、フッ化水素酸（ＢＨＦ）溶液でＳｉＮ膜のエッチングを行い、ＳｉＮ膜に選択注入用の開口を形成する。次に、Ｓｉイオンを行う。イオン注入の条件は、エネルギ２００ｋｅＶ、１×１０^１５ｃｍ^−２を用いる。イオン注入後にＳｉＮマスクを除去する。

次に、イオン注入によりｎ^＋型コンタクト領域（ソース領域）を形成する。このために、前工程と同様に、プラズマＣＶＤ法でＳｉＮ膜をｐ型ＧａＮエピタキシャル膜上に形成する。ＳｉＮ膜は、例えば２００ナノメートルである。ＳｉＮ膜上にフォトリソグラフィ法を用いてマスクパターンを形成した後に、フッ化水素酸（ＢＨＦ）溶液でＳｉＮ膜のエッチングを行い、ＳｉＮ膜に選択注入用の開口を形成する。Ｓｉイオンを行う。イオン注入の条件は、エネルギ５０ｋｅＶ、１×１０^１５ｃｍ^−２を用いる。イオン注入後にＳｉＮマスクを除去する。

この後、アニール用保護膜として、ＳｉＮ膜を形成する。ＳｉＮ膜は１００ｎｍの厚さを有する。ｎ型ドーパントの活性化アニールとして、摂氏１２００度、３分間、窒素ガス中で熱処理を行う。次に、ＭＩＳ絶縁膜を形成する。ＭＩＳ絶縁膜として、プラズマＣＶＤ法で形成された厚み１００ｎｍのＳｉＯ_２膜を形成する。ゲート電極、ソース電極およびドレイン電極を形成する。ゲート電極はＮｉ／Ａｕ（＝５０ｎｍ／１００ｎｍ）からなり、ソース電極はＴｉ／Ａｌ／Ｔｉ／Ａｕ（＝２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍ）からなり、ドレイン電極はＴｉ／Ａｌ／Ｔｉ／Ａｌからなる。これらの主要な工程により、縦型トランジスタ構造は作製される。

このトランジスタの形状は、チャネル長４マイクロメートル(ＭＩＳゲート下ｐウエル長)、チャネル幅５００マイクロメートル、ゲート電極長２０マイクロメートルである。このトランジスタのゲート閾値電圧は３ボルトであり、ゲート電圧＋１０ボルトおよびドレイン電圧＋１０ボルトで、ドレイン電流１ミリアンペアである。本イオン注入プロセスにより、ｐウェル間の領域がｎ導電性に変換される。また、Ｐウェル間のドリフト層形成用イオン注入条件として、注入イオンのプロファイルが矩形に近くなるように、多重注入（注入エネルギ、ドーズ量を適切に変化させて、複数回の注入を行う）を用いることができる。

以上説明した縦型トランジスタの構造および製造方法では、窒化ガリウム系半導体では良好なｐ型層の形成できないｐ型ドーパントイオン注入を行うことなく、ゲート絶縁膜直下にｐ型ウエル領域およびｎ型ドリフト領域を形成できる。また、再成長界面へのコンタミネーションの影響を低減可能である。さらに、ゲート絶縁層下に実質的な平坦な表面を提供可能である。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、例えば、一例のｐ型ドーパントプロファイルを説明したけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。また、本実施の形態では、具体的な材料の基板について例示的に説明しているけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、本実施の形態に係る縦型トランジスタの構造を示す図面である。 図２（ａ）は、縦型トランジスタの一部を示す図面である。図２（ｂ）、図２（ｃ）および図２（ｄ）は、図２（ａ）に示された位置Ｐ_１、Ｐ_２、Ｐ_３におけるドーパント濃度プロファイルを示す図面である。 図３（ａ）および図３（ｂ）は、選択成長を用いてドリフト領域の一部を形成する工程を示す図面である。 図４は、窒化ガリウム系半導体を用いる縦型トランジスタを作製する方法の主要な工程を示す図面である。 図５は、窒化ガリウム系半導体を用いる縦型トランジスタを作製する方法の主要な工程を示す図面である

符号の説明

１１…縦型トランジスタ、１３…窒化ガリウム系半導体エピタキシャル層、１３ａ…窒化ガリウム系半導体エピタキシャル層表面、１３ｂ、１３ｃ、１３ｄ…窒化ガリウム系半導体エピタキシャル層領域、１５…ゲート絶縁層、１７…ゲート電極、１９…ソース電極、２１…窒化ガリウム系半導体領域、２１ａ…窒化ガリウム系半導体領域主面、２３…ソース領域、ＰＦ_{ＰＤＯＰＥ}…ｐ型ドーパント濃度プロファイル、ＰＦ_{ＮＤＯＰＥ１}…ｎ型ドーパントは濃度プロファイル、ＰＦ_{ＮＤＯＰＥ２}…ｎ型ドーパント濃度プロファイル、ＰＦ_０…ｎ型ドーパント濃度プロファイル、２５ａ…ｐ−ｎ接合、２５ｂ…ｎ−ｎ接合、２５ｃ…ｎ−ｎ接合、２５ｄ…ｐ−ｎ接合、２７…基板、２７ａ…基板主面、２７ｂ…基板裏面、２９…ドレイン電極、３１…反転層、６１…窒化ガリウム系半導体基板、６３…ｎ型窒化ガリウム系半導体エピタキシャル膜、６５…ｐ型窒化ガリウム系半導体エピタキシャル膜、６５ｂ、６５ｃ、６５ｄ、６５ｅ…ｐ型窒化ガリウム系半導体エピタキシャル膜の領域、６７…マスク、６９…イオン注入、７１…ｎ型窒化ガリウム系半導体領域、７３…マスク、７５…イオン注入、７７…ソース領域、７９…キャップ層、８１…熱処理、８３ａ…ｐ−ｎ接合、８３ｂ…ｎ−ｎ接合、８３ｃ…ｐ−ｎ接合、８５…ゲート絶縁層、８７…ゲート電極、８９…ソース電極、９１…ドレイン電極

Claims (10)

1. 窒化ガリウム系半導体領域と、
   前記窒化ガリウム系半導体領域の主面上に成長された窒化ガリウム系半導体エピタキシャル層と、
   前記窒化ガリウム系半導体エピタキシャル層の表面上に設けられたゲート絶縁層と、
   前記ゲート絶縁層上に設けられたゲート電極と、
   前記窒化ガリウム系半導体エピタキシャル層上に設けられたソース電極と
   を備え、
   前記窒化ガリウム系半導体エピタキシャル層は、第１の領域、第２の領域、および前記第１の領域と前記第２の領域との間に設けられた第３の領域を含み、
   前記窒化ガリウム系半導体エピタキシャル層の前記第１〜第３の領域は、前記窒化ガリウム系半導体エピタキシャル層の前記表面から前記窒化ガリウム系半導体領域へ向かう方向に規定されるｐ型ドーパント濃度プロファイルを有し、
   前記ｐ型ドーパント濃度プロファイルにより規定されるｐ型ドーパント濃度を越えるｎ型ドーパントが前記第１の領域に添加されており、前記第１の領域はｎ導電性を示し、
   前記ソース電極は、前記第２の領域上に設けられており、
   前記第３の領域は、前記ｐ型ドーパント濃度プロファイルに従ってｐ導電性を示すウエル領域である、ことを特徴とする縦型トランジスタ。
2. 前記ｎ型ドーパントはイオン注入により導入される、ことを特徴とする請求項１に記載された縦型トランジスタ。
3. 前記第３の領域は前記第１の領域とｐ−ｎ接合を成し、該ｐ−ｎ接合は、前記窒化ガリウム系半導体エピタキシャル層に含まれたｐ型ドーパントと前記第２の領域にイオン注入されたｎ型ドーパントとによって規定される、ことを特徴とする請求項２に記載された縦型トランジスタ。
4. 前記第１の領域はｎ型ドーパントとしてシリコンまたは酸素の少なくともいずれか一方を含む、請求項２または請求項３に記載された縦型トランジスタ。
5. 前記ｐ型ドーパント濃度プロファイルの最大値は１×１０^１５ｃｍ^−３以上である、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された縦型トランジスタ。
6. 前記窒化ガリウム系半導体エピタキシャル層は、ｐ型ドーパントとしてマグネシウムを含む、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された縦型トランジスタ。
7. 前記窒化ガリウム系半導体領域は、前記第１の領域とｎ−ｎ接合を成す第１の部分と該第１の部分と異なる第２の部分とを含み、
   該第１の部分には前記第１の領域と同じ種類のｎ型ドーパントが添加されており、
   前記窒化ガリウム系半導体エピタキシャル層の前記第３の領域と前記第２の部分とは、ｐ−ｎ接合を成す、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された縦型トランジスタ。
8. 前記窒化ガリウム系半導体領域の前記第２の部分の電子キャリア濃度は、前記第１の領域の電子キャリア濃度より小さい、ことを特徴とする請求項７に記載された縦型トランジスタ。
9. 窒化ガリウム系半導体を用いる縦型トランジスタを作製する方法であって、
   第１の領域、第２の領域、および前記第１の領域と前記第２の領域との間に設けられた第３の領域を含むｐ型導電型の窒化ガリウム系半導体エピタキシャル層を、窒化ガリウム系半導体領域の主面上に成長する工程と、
   前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域に、ｎ型ドーパントのイオン注入を行う工程と、
   前記イオン注入の後にｎ型ドーパントの活性化のために熱処理を行って、前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域にｎ導電性を与え、前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域と前記第３の領域とにｐｎ接合を形成すると共に前記窒化ガリウム系半導体エピタキシャル層の前記第１の領域と前記窒化ガリウム系半導体領域とにｎ−ｎ接合を形成する工程と、
   前記第１〜第３の領域上にゲート絶縁層を形成する工程と
   を備え、
   前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域はｐ導電性を有する、ことを特徴とする方法。
10. 前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域にｎ型ドーパントのイオン注入を行って、ソース領域を形成する工程をさらに備え、
    前記ソース領域は、前記窒化ガリウム系半導体エピタキシャル層の前記第２の領域によって前記第１の領域から隔置される、ことを特徴とする請求項９に記載された方法。
    

Images