JP2005183906A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005183906A
JP2005183906A JP2004125323A JP2004125323A JP2005183906A JP 2005183906 A JP2005183906 A JP 2005183906A JP 2004125323 A JP2004125323 A JP 2004125323A JP 2004125323 A JP2004125323 A JP 2004125323A JP 2005183906 A JP2005183906 A JP 2005183906A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
forming
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004125323A
Other languages
English (en)
Other versions
JP4869564B2 (ja
Inventor
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004125323A priority Critical patent/JP4869564B2/ja
Priority to DE102004055038.7A priority patent/DE102004055038B4/de
Priority to US10/996,440 priority patent/US7304330B2/en
Publication of JP2005183906A publication Critical patent/JP2005183906A/ja
Priority to US11/862,565 priority patent/US7601573B2/en
Application granted granted Critical
Publication of JP4869564B2 publication Critical patent/JP4869564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 窒化物半導体層に形成される制御電極のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、また周波数分散を抑制することができる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上に積層した窒化物半導体層からなる第1の窒化物半導体層と、第1の窒化物半導体層の上に積層した窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、第2の窒化物半導体層にショットキ接触する制御電極とを備えた窒化物半導体装置であり、第2の窒化物半導体層は、その成長温度を低く設定することにより、絶縁特性の優れた微結晶構造とする。
【選択図】 図1

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)や電界効果トランジスタ(FET:Field Effect Transistor)のような、半導体装置にショットキ接触する制御電極を有する窒化物半導体装置及びその製造方法に関する。
図10は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図10に示す半導体装置は、いわゆるHEMT構造を示しており、サファイア基板からなる基板101上には、窒化ガリウム(GaN)からなるバッファ層102、窒化ガリウムからなるチャネル層103、n型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層104、ノンドープの窒化アルミニウムガリウムからなるショットキ層105が順次積層した構造となっており、チャネル層103とキャリア供給層104とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層105にショットキ接触するゲート電極106(制御電極)に印加する電圧を制御することにより、ソース電極107aとドレイン電極107bとの間を流れるキャリア(2次元電子ガス)を制御している。
この種の半導体装置は、上記構造の他、例えば特許文献1に開示されているような様々な構造が提案されている。
特開平10−335637号公報
しかしながら従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されている。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧(FETがオフ状態でのドレイン耐圧)を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という特性を十分に引き出すことができないという問題点があった。一方窒化アルミニウムガリウム(AlGaN)層や窒化ガリウム(GaN)層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。本発明は、窒化物半導体層に形成される制御電極(ゲート電極)のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、また周波数分散を抑制することができる窒化物半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層にショットキ接触する制御電極とを備え、前記第2の窒化物半導体層は、前記第1の窒化物半導体層より成膜温度の低い膜からなることを特徴とする。
本願請求項2に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層にショットキ接触する制御電極とを備え、前記第2の窒化物半導体層は、微結晶構造からなることを特徴とする。
本願請求項3に係る発明は、請求項1または2いずれか記載の窒化物半導体装置において、前記第1の窒化物半導体層が、アルミニウムを含む前記III−V族窒化物半導体層からなることを特徴とする。
本願請求項4に係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とする。
本願請求項5に係る発明は、請求項1乃至4いずれか記載の窒化物半導体装置において、前記第2の窒化物半導体層にショットキ接触する前記制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。
本願請求項6に係る発明は、請求項5記載の窒化物半導体装置において、前記第1の窒化物半導体層がノンドープ若しくはn型の窒化物半導体層からなり、前記制御電極と前記ドレイン電極との間の前記第2の窒化物半導体層に、p型の窒化物半導体領域を備えたことを特徴とする。
本願請求項7に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、該第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、該第2の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする。
本願請求項8に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−V族窒化物半導体層からなり、かつアルミニウムを含む第1の窒化物半導体層を形成する工程と、該第1の窒化物半導体層の上に、該第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、該第2の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする。
本願請求項9に係る発明は、請求項7または8いずれか記載の窒化物半導体装置の製造方法において、前記基板上に前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とする。
本願請求項10に係る発明は、請求項7乃至9いずれか記載の窒化物半導体装置の製造方法において、前記第2の窒化物半導体層を除去し、露出した前記第1の窒化物半導体層上に、あるいは前記第2の窒化物半導体層の一部にn型の窒化物半導体領域を形成して、該n型の窒化物半導体領域上に、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、前記第2の窒化物半導体層にショットキ接触する前記制御電極を形成する工程とを含むことを特徴とする。
本願請求項11に係る発明は、請求項7乃至10いずれか記載の窒化物半導体装置の製造方法において、ノンドープ若しくはn型の窒化物半導体層からなる前記第1の窒化物半導体層上に積層された前記第2の窒化物半導体層の上に前記制御電極を形成する工程と、前記制御電極と前記ドレイン電極との間の前記第2の窒化物半導体層に、p型の窒化物半導体領域を形成する工程とを含むことを特徴とする。
本願請求項12に係る発明は、請求項10または11いずれか記載の窒化物半導体装置の製造方法において、前記n型の窒化物半導体領域を形成する工程、あるいは前記p型の窒化物半導体領域を形成する工程において行われる加熱処理は、前記第2の窒化物半導体層のシート抵抗を低下させない温度範囲で行うことを特徴とする。
本願発明による窒化物半導体装置は、制御電極を少なくともアルミニウムを含まない窒化物半導体層に接触させる構造とし、また、この窒化物半導体層を絶縁性の高い微結晶構造とするため、リーク電流を少なくすることができる。本発明の制御電極をFETあるいはHEMT等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層が設けられている構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。
またゲート−ドレイン電極の間に、p型の窒化物半導体領域を形成することにより、表面準位にトラップされるキャリアに対してスクリーニングの効果を持つことになり、表面のポテンシャルの揺らぎによる電流−電圧特性の周波数分散を抑制することができる。
さらに本発明による窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程によるエピタキシャル成長温度の制御や、イオン注入法の制御のみにより、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。
以下、本発明の窒化物半導体装置及び窒化物半導体装置の製造方法について、それぞれの実施例を順に説明する。
まず本発明の窒化物半導体装置について、III−V族窒化物半導体装置であるHEMTを例にとり、詳細に説明する。図1は本発明の第1の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示すように炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ10nmの微結晶構造のノンドープ窒化ガリウム(GaN)からなるショットキ層15を積層形成している。ショットキ層15上には、ニッケル(Ni)/(Au)の積層体等からなるゲート電極16を形成し、ショットキ層15との間にショットキ接触を形成している。更にショットキ層15の一部が除去され、キャリア供給層14にオーミック接触するチタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成している。
微結晶構造からなるショットキ層15は、MOCVD(有機金属化学的気相堆積)法、MBE(電子ビームエピタキシャル)法等によりキャリア供給層14の成膜温度より500℃程度低い温度で成膜することにより、絶縁性の高い半導体層が形成される。具体的には、シート抵抗が10Ω/□以上の高抵抗となっている。図2は、ゲート−ソース電極間の電流−電圧特性を示している。このグラフにおいて横軸はゲート−ソース電圧Vgs(V)を、縦軸はゲート電流Ig(A)を示している。比較のため、ショットキ層15をキャリア供給層14と同じ温度、成膜条件で成膜させたノンドープ窒化アルミニウムガリウム(AlGaN)からなる半導体層上に同じ構造のゲート電極を形成した場合の電流−電圧特性を示している。両者を比較した場合、本実施例に係る窒化物半導体装置の方が、絶縁特性が優れているため、2桁以上ゲート電流(ゲートリーク電流)が低減していることがわかる。ゲートリーク電流の低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の100Vから170Vに改善された。窒化物半導体HEMTのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている(International Conference on Nitride Semiconductor,Nara,2003,Tu-P2.067)。
図3、図4は、それぞれ本発明及び上述の従来構造のIII−V族窒化物半導体装置であるHEMTのドレイン電流−電圧特性を示しており、ドレインのスイープ電圧が0V〜40Vであり、ゲート電圧は−4Vから+2Vまでステップ1Vで変化させている。測定周期は10ms、ゲート電圧はパルス幅300μsecで印加され、ドレイン電圧はステップ的に0Vから40Vに昇圧されている。図3と図4の比較により、本発明の窒化物半導体装置が従来構造に較べて大幅に電流コラプスが抑制されていることが確認できた。
次に第2の実施例について説明する。図5は本発明の第2の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示す第1の実施例と同様、炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ10nmの微結晶構造のノンドープ窒化ガリウム(GaN)からなるショットキ層15を積層形成する。ショットキ層15上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極16を形成し、ショットキ層15との間にショットキ接触を形成する。更にショットキ層15の一部を除去し、キャリア供給層14にオーミック接触するチタン(Ti)及びアルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成する。本実施例では、第1の実施例と異なり、ゲート電極16とドレイン電極17bとの間に、キャリア供給層14に達するp型半導体領域18を形成している。このp型半導体領域18は、ショットキ層15の一部にp型不純物イオンを注入して形成した。
このようにp型半導体領域18を備えることによって、ショットキ層15表面に存在する表面準位にトラップされた電子により生じると考えられる表面のポテンシャルの揺らぎに起因するチャネルへの影響を除去することができるので、図3の示したドレイン電流−電圧特性と同様なレベルで、電流−電圧特性の周波数分散を抑制することができる。
図6は、本発明の第3の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示す第1の実施例と同様、炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、窒化ガリウム(GaN)からなるチャネル層、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する、厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ10nmの微結晶構造のノンドープ窒化ガリウム(GaN)からなるショットキ層15を積層形成する。ショットキ層15上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極16を形成し、ショットキ層15との間にショットキ接触を形成する。本実施例では、第1の実施例と異なり、ショットキ層15の一部にキャリア供給層14に達するn型半導体領域19を形成している。このn型半導体領域19は、ショットキ層15の一部にn型不純物イオンを注入して形成した。このn型半導体領域19にオーミック接触するチタン(Ti)及びアルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成することによって、接触抵抗の低いオーミック接触を形成することができる。
このようにn型半導体領域19を備えることによって、ショットキ層15の一部を除去することなくソース電極17a、ドレイン電極17bを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。
図7は、本発明の第4の実施例であるIII−V族窒化物半導体装置であるHEMTの断面図を示している。図1に示す第1の実施例と同様、炭化珪素(SiC)からなる基板11上に、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する、厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14、厚さ10nmの微結晶構造のノンドープ窒化ガリウム(GaN)からなるショットキ層15を積層形成する。ショットキ層15上には、ニッケル(Ni)/金(Au)の積層体等からなるゲート電極16を形成し、ショットキ層15との間にショットキ接触を形成する。また第3の実施例同様、ショットキ層15の一部にキャリア供給層14に達するn型半導体領域19を形成している。このn型半導体領域19は、ショットキ層15の一部にn型不純物イオンが注入して形成した。このn型半導体領域19にオーミック接触するチタン(Ti)及びアルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成している。更にゲート電極16とドレイン電極17bの間に、キャリア供給層14に達するp型半導体領域18を形成している。このp型半導体領域18は、ショットキ層15の一部に不純物イオンを注入して形成した。
このようにn型半導体領域19を備えることによって、ショットキ層15の一部を除去することなくソース電極17a、ドレイン電極17bを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。更にp型半導体領域18を備えることによって、ショットキ層15表面に存在する表面準位にトラップされた電子により生じると考えられる表面のポテンシャル準位の揺らぎに起因するチャネルへの影響を除去できるので、図3に示したドレイン−電圧特性と同様なレベルで電流−電圧特性の周波数分散を抑制することができる。
次に本願第2の発明の窒化物半導体装置の製造方法について、上記実施例1から実施例4に示した構造のIII−V族窒化物半導体装置であるHEMTの製造方法を例にとり説明する。
まず第1の実施例に示すHEMTの製造方法について説明する。図8に示すように炭化珪素(SiC)からなる基板11上に、MOCVD法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14とを基板温度1080℃で順次積層成長させる。その後基板温度を550℃として、厚さ10nmのノンドープ窒化ガリウム(GaN)からなるショットキ層15を成長させる。このように基板温度を低くして成長させることにより、ショットキ層15は、微結晶構造となり、絶縁特性の優れた層となる(図8a)。
次に、通常のリソグラフ法及びエッチング法により、ショットキ層15の一部を除去し、キャリア供給層14を露出する。ここで、AlGaNとGaNは選択エッチングが可能であり、ショットキ層15を制御性良く除去できる。露出したキャリア供給層14に電子ビーム蒸着法などにより、厚さ20nm程度のチタン(Ti)膜、厚さ200nm程度のアルミニウム(Al)膜を堆積させ、熱処理を行うことにより、キャリア供給層14にオーミック接触するソース電極17a、ドレイン電極17bを形成する(図8b)。
その後、通常のリソグラフ法及ぶリフトオフ法により、ショットキ層15上に、厚さ20nmのニッケル(Ni)/厚さ300nmの金(Au)の積層体等を積層してパターニングすることにより、ショットキ層15との間にショットキ接触するゲート電極16を形成する(図8c)。以下、通常の半導体装置の製造工程に従い、HEMTを完成させる。
本実施例では、絶縁特性の優れた微結晶構造のショットキ層15を形成する方法として、成長温度(成膜温度)をチャネル層13やキャリア供給層14のエピタキシャル層の成長温度(1080℃)より低い温度(550℃)に設定することのみで形成するため、制御性が良い。また本発明の製造方法は、通常の半導体装置の製造工程に従うため、極めて制御性が良く、歩留まり良く製造することができる。
次に実施例2に示すHEMTの製造方法について説明する。第5の実施例同様、図8に示すように炭化珪素(SiC)からなる基板11上に、MOCVD法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14とを基板温度1080℃で順次積層成長させる。その後基板温度を550℃として、厚さ10nmのノンドープ窒化ガリウム(GaN)からなるショットキ層15を成長させる。このように基板温度を低くして成長させることにより、ショットキ層15は、微結晶構造となり、絶縁特性の優れた層となる(図8a)。
次に、通常のリソグラフ法及びエッチング法により、ショットキ層15の一部を除去し、キャリア供給層14を露出する。ここで、AlGaNとGaNは選択エッチングが可能であり、ショットキ層15を制御性良く除去できる。露出したキャリア供給層14に電子ビーム蒸着法などにより、厚さ20nm程度のチタン(Ti)膜、厚さ200nm程度のアルミニウム(Al)膜を堆積させ、熱処理を行うことにより、キャリア供給層14にオーミック接触するソース電極17a、ドレイン電極17bを形成する(図8b)。
その後、通常のリソグラフ法及ぶリフトオフ法により、ショットキ層15上に、厚さ20nmのニッケル(Ni)/厚さ300nmの金(Au)の積層体等を積層してパターニングすることにより、ショットキ層15との間にショットキ接触するゲート電極16を形成する(図8c)。以下、通常の半導体装置の製造工程に従い、HEMTを完成させる。
次に本実施例では、ゲート電極16とドレイン電極17bとの間のショットキ層15に、通常のイオン注入法により、マグネシウム(Mg)イオンを注入して、1150℃の熱処理で活性化させ、p型半導体領域18を形成する。ここで、成長温度を下げて形成したショットキ層15は、p型不純物イオンの活性化のために熱処理を行っても絶縁性が損なわれることはなく、先に説明したような特性の優れた窒化物半導体装置を提供することができる。本実施例の製造方法においても、絶縁特性の優れた微結晶構造のショットキ層15を形成する方法として、成長温度をチャネル層13やキャリア供給層14のエピタキシャル層の成長温度(1080℃)より低い温度(550℃)に設定することのみで形成するため、制御性が良い。またp型半導体層18の形成方法についても通常のイオン注入方法によるため、極めて制御性が良く、歩留まり良く製造することができる。
次に実施例3に示すHEMTの製造方法について説明する。第5の実施例同様、図9に示すように炭化珪素(SiC)からなる基板11上に、MOCVD法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14とを基板温度1080℃で順次積層成長させる。その後基板温度を550℃として、厚さ10nmのノンドープ窒化ガリウム(GaN)からなるショットキ層15を成長させる。このように基板温度を低くして成長させることにより、ショットキ層15は、微結晶構造となり、絶縁特性の優れた層となる(図9a)。
次に通常のイオン注入法により、ショットキ層15の一部に、シリコン(Si)イオンを注入し、1150℃の熱処理で活性化させ、n型半導体領域19を形成する(図9b)。この注入した不純物イオンの活性化のための熱処理によって、ショットキ層15の絶縁性が損なわれることはない。n型半導体領域19上に電子ビーム蒸着法などにより、厚さ20nm程度のチタン(Ti)膜、厚さ200nm程度のアルミニウム(Al)膜を堆積させ、熱処理を行うことにより、キャリア供給層14にオーミック接触するソース電極17a、ドレイン電極17bを形成する(図9c)。
その後、通常のリソグラフ法及ぶリフトオフ法により、ショットキ層15上に、厚さ20nmのニッケル(Ni)/厚さ300nmの金(Au)の積層体等を積層してパターニングすることにより、ショットキ層15との間にショットキ接触するゲート電極16を形成する(図9d)。以下、通常の半導体装置の製造工程に従い、HEMTを完成させる。
本実施例の製造方法においても、絶縁特性の優れた微結晶構造のショットキ層15を形成する方法として、成長温度をチャネル層13やキャリア供給層14のエピタキシャル層の成長温度(1080℃)より低い温度(550℃)に設定することのみで形成するため、制御性が良い。またn型半導体領域19の形成方法は、通常のイオン注入方法によるため、極めて制御性が良く、歩留まり良く製造することができる。更にn型半導体領域19を形成することによって、ショットキ層15の一部を除去することなくソース電極17a、ドレイン電極17bを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。
次に実施例4に示すHEMTの製造方法について説明する。第7の実施例同様、図9に示すように炭化珪素(SiC)からなる基板11上に、MOCVD法により、厚さ100nm程度の窒化アルミニウム(AlN)からなるバッファ層12を成長させ、次に厚さ2μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガス層を形成する厚さ15nmのn型窒化アルミニウムガリウム(AlGaN)からなるキャリア供給層14とを基板温度1080℃で順次積層成長させる。その後基板温度を550℃として、厚さ10nmのノンドープ窒化ガリウム(GaN)からなるショットキ層15を成長させる。このように基板温度を低くして成長させることにより、ショットキ層15は、微結晶構造となり、絶縁特性の優れた層となる(図9a)。
次に通常のイオン注入法により、ショットキ層15の一部に、シリコン(Si)イオンを注入し、1150℃の熱処理で活性化させ、n型半導体領域19を形成する(図9b)。この注入した不純物イオンの活性化のための熱処理によって、ショットキ層15の絶縁性が損なわれることはない。n型半導体領域19上に電子ビーム蒸着法などにより、厚さ20nm程度のチタン(Ti)膜、厚さ200nm程度のアルミニウム(Al)膜を堆積させ、熱処理を行うことにより、キャリア供給層14にオーミック接触するソース電極17a、ドレイン電極17bを形成する(図9c)。
次に本実施例では、ゲート電極16とドレイン電極17bの間に、通常のイオン注入法により、マグネシウム(Mg)イオンを注入して、1150℃の熱処理で活性化させ、p型半導体領域18を形成する。この注入した不純物イオンの活性化のための熱処理によって、ショットキ層15の絶縁性が損なわれることはなく、先に説明したような特性の優れた窒化物半導体装置を提供することができる。本実施例の製造方法においても、絶縁特性の優れた微結晶構造のショットキ層15を形成する方法として、成長温度をチャネル層13やキャリア供給層14のエピタキシャル層の成長温度(1080℃)より低い温度(550℃)に設定することのみで形成するため、制御性が良い。またn型半導体層19、p型半導体層18の形成方法は、通常のイオン注入方法によるため、極めて制御性が良く、歩留まり良く製造することができる。更にn型半導体領域19を形成することによって、ショットキ層15の一部を除去することなくソース電極17a、ドレイン電極17bを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、HEMT構造の窒化物半導体の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述のショットキ層15が形成された構造のFET構造とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものでなく、制御電極が形成される第2の窒化物半導体層(上記実施例ではショットキ層15に相当)は、GaN、InNあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で構成することができる。また第1の窒化物半導体層(上記実施例ではキャリア供給層14に相当)は、GaN、InN、AlNあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用した炭化珪素(SiC)基板の代わりにサファイア基板を用いてもかまわない。その場合は、バッファ層12として窒化ガリウム(GaN)を用いる方が好ましい。また炭化珪素(SiC)基板の代わりにシリコン(Si)基板を用いてもかまわない。
また第2の窒化物半導体層とショットキ接触を形成する制御電極、第1の窒化物半導体層あるいは第2の窒化物半導体層とオーミック接触する電極の組成は、使用する窒化物半導体層の種類等に応じて、適宜選択すればよい。
なお第2の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性(許容できるゲートリーク電流)が得られる範囲で、成長温度を制御することによって得られるものである。第2の窒化物半導体層の成長温度は、第1の窒化物半導体層の成長温度より400℃程度以上低い温度に設定すると、HEMTあるいはFETの制御電極を形成する場合に好適である。
本発明の第1の実施例である窒化物半導体装置の断面図である。 本発明の効果を説明する電流−電圧特性を示す図である。 本発明の効果を説明するドレイン電流−電圧特性を示す図である。 従来の窒化物半導体装置のドレイン電流−電圧特性を示す図である。 本発明の第2の実施例である窒化物半導体装置の断面図である。 本発明の第3の実施例である窒化物半導体装置の断面図である。 本発明の第4の実施例である窒化物半導体装置の断面図である。 本発明の第1の実施例である窒化物半導体装置の製造方法の説明図である。 本発明の第3の実施例である窒化物半導体装置の製造方法の説明図である。 従来のこの種の窒化物半導体装置の断面図である。
符号の説明
11;基板、12;バッファ層、13;チャネル層、14;キャリア供給層、15;ショットキ層、16;ゲート電極、17a;ソース電極、17b;ドレイン電極、18;p型半導体領域、19;n型半導体領域

Claims (12)

  1. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層にショットキ接触する制御電極とを備え、前記第2の窒化物半導体層は、前記第1の窒化物半導体層より成膜温度の低い膜からなることを特徴とする窒化物半導体装置。
  2. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層の上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2の窒化物半導体層と、該第2の窒化物半導体層にショットキ接触する制御電極とを備え、前記第2の窒化物半導体層は、微結晶構造からなることを特徴とする窒化物半導体装置。
  3. 前記第1の窒化物半導体層が、アルミニウムを含む前記III−V族窒化物半導体層からなることを特徴とする請求項1または2いずれか記載の窒化物半導体装置。
  4. 前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を備えたことを特徴とする請求項1乃至3いずれか記載の窒化物半導体装置。
  5. 前記第2の窒化物半導体層にショットキ接触する前記制御電極と、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第1の窒化物半導体層からなるチャネル、あるいは前記第3の窒化物半導体層と前記第1の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする請求項1乃至4いずれか記載の窒化物半導体装置。
  6. 前記第1の窒化物半導体層がノンドープ若しくはn型の窒化物半導体層からなり、前記制御電極と前記ドレイン電極との間の前記第2の窒化物半導体層に、p型の窒化物半導体領域を備えたことを特徴とする請求項5記載の窒化物半導体装置。
  7. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなる第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、該第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  8. ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置の製造方法において、
    基板上に、前記III−V族窒化物半導体層からなり、かつアルミニウムを含む第1の窒化物半導体層を形成する工程と、
    該第1の窒化物半導体層の上に、該第1の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−V族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第2の窒化物半導体層を形成する工程と、
    該第2の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
  9. 前記基板上に前記第1の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体層からなる第3の窒化物半導体層を形成する工程を含み、該第3の窒化物半導体層上に、前記第1の窒化物半導体層を形成することを特徴とする請求項7または8いずれか記載の窒化物半導体装置の製造方法。
  10. 前記第2の窒化物半導体層を除去し、露出した前記第1の窒化物半導体層上に、あるいは前記第2の窒化物半導体層の一部にn型の窒化物半導体領域を形成して、該n型の窒化物半導体領域上に、前記第1の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、
    前記第2の窒化物半導体層にショットキ接触する前記制御電極を形成する工程とを含む
    ことを特徴とする請求項7乃至9いずれか記載の窒化物半導体装置の製造方法。
  11. ノンドープ若しくはn型の窒化物半導体層からなる前記第1の窒化物半導体層上に積層された前記第2の窒化物半導体層の上に前記制御電極を形成する工程と、
    前記制御電極と前記ドレイン電極との間の前記第2の窒化物半導体層に、p型の窒化物半導体領域を形成する工程とを含むことを特徴とする請求項7乃至10いずれか記載の窒化物半導体装置の製造方法。
  12. 前記n型の窒化物半導体領域を形成する工程、あるいは前記p型の窒化物半導体領域を形成する工程において行われる加熱処理は、前記第2の窒化物半導体層のシート抵抗を低下させない温度範囲で行うことを特徴とする請求項10または11いずれか記載の窒化物半導体装置の製造方法。
JP2004125323A 2003-11-28 2004-04-21 窒化物半導体装置及びその製造方法 Expired - Fee Related JP4869564B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004125323A JP4869564B2 (ja) 2003-11-28 2004-04-21 窒化物半導体装置及びその製造方法
DE102004055038.7A DE102004055038B4 (de) 2003-11-28 2004-11-15 Nitridhalbleitervorrichtung und deren Herstellungsverfahren
US10/996,440 US7304330B2 (en) 2003-11-28 2004-11-26 Nitride semiconductor device
US11/862,565 US7601573B2 (en) 2003-11-28 2007-09-27 Method for producing nitride semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003436146 2003-11-28
JP2003436146 2003-11-28
JP2004125323A JP4869564B2 (ja) 2003-11-28 2004-04-21 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005183906A true JP2005183906A (ja) 2005-07-07
JP4869564B2 JP4869564B2 (ja) 2012-02-08

Family

ID=34622254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125323A Expired - Fee Related JP4869564B2 (ja) 2003-11-28 2004-04-21 窒化物半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7304330B2 (ja)
JP (1) JP4869564B2 (ja)
DE (1) DE102004055038B4 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100455A (ja) * 2004-09-29 2006-04-13 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2007066963A (ja) * 2005-08-29 2007-03-15 New Japan Radio Co Ltd 窒化物半導体装置
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007335736A (ja) * 2006-06-16 2007-12-27 New Japan Radio Co Ltd 窒化物半導体装置
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008118082A (ja) * 2006-10-11 2008-05-22 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008198691A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd 窒化物半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473112B2 (en) * 2006-07-07 2009-01-06 Hon Hai Precision Ind. Co., Ltd. Flash memory device with elastic member
US7692222B2 (en) * 2006-11-07 2010-04-06 Raytheon Company Atomic layer deposition in the formation of gate structures for III-V semiconductor
DE102009028918B4 (de) 2009-08-26 2014-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verfahren zur Bestimmung der Struktur eines Transistors und Basisstation für ein Mobilfunknetzwerk
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Mis型の窒化物半導体hemt及びその製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278231A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体装置
JPH11121470A (ja) * 1997-10-21 1999-04-30 Nec Corp 電界効果トランジスタおよびその製造方法
JPH11261160A (ja) * 1998-03-10 1999-09-24 Sharp Corp 窒化物系化合物半導体レーザ素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6645302B2 (en) * 2000-04-26 2003-11-11 Showa Denko Kabushiki Kaisha Vapor phase deposition system
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278231A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体装置
JPH11121470A (ja) * 1997-10-21 1999-04-30 Nec Corp 電界効果トランジスタおよびその製造方法
JPH11261160A (ja) * 1998-03-10 1999-09-24 Sharp Corp 窒化物系化合物半導体レーザ素子及びその製造方法
JP2000294768A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体素子およびその製造方法
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100455A (ja) * 2004-09-29 2006-04-13 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2007066963A (ja) * 2005-08-29 2007-03-15 New Japan Radio Co Ltd 窒化物半導体装置
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007335736A (ja) * 2006-06-16 2007-12-27 New Japan Radio Co Ltd 窒化物半導体装置
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008118082A (ja) * 2006-10-11 2008-05-22 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2008198691A (ja) * 2007-02-09 2008-08-28 New Japan Radio Co Ltd 窒化物半導体装置

Also Published As

Publication number Publication date
US7304330B2 (en) 2007-12-04
US7601573B2 (en) 2009-10-13
DE102004055038A1 (de) 2005-07-21
US20080026514A1 (en) 2008-01-31
JP4869564B2 (ja) 2012-02-08
US20050116248A1 (en) 2005-06-02
DE102004055038B4 (de) 2015-09-10

Similar Documents

Publication Publication Date Title
JP5805830B2 (ja) 半導体装置
CN109037323B (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
US7601573B2 (en) Method for producing nitride semiconductor device
JP5087240B2 (ja) 窒化物半導体装置の製造方法
US7352017B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
WO2009081584A1 (ja) 半導体装置
JP2006032749A (ja) 半導体装置とその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2010522432A (ja) デプレッションモードGaNベースFETを使用したカスコード回路
JP2008010803A (ja) 窒化物半導体電界効果トランジスタ
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP5100002B2 (ja) 窒化物半導体装置
JP4850423B2 (ja) 窒化物半導体装置
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP2007103778A (ja) 電界効果型トランジスタ
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JPWO2018220741A1 (ja) 半導体装置の製造方法
JP5208439B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4869564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees