JP2002164352A - バイポーラトランジスタ、半導体発光素子、及び半導体素子 - Google Patents

バイポーラトランジスタ、半導体発光素子、及び半導体素子

Info

Publication number
JP2002164352A
JP2002164352A JP2001261182A JP2001261182A JP2002164352A JP 2002164352 A JP2002164352 A JP 2002164352A JP 2001261182 A JP2001261182 A JP 2001261182A JP 2001261182 A JP2001261182 A JP 2001261182A JP 2002164352 A JP2002164352 A JP 2002164352A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
gaas
emitter
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001261182A
Other languages
English (en)
Inventor
Hidetoshi Fujimoto
本 英 俊 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001261182A priority Critical patent/JP2002164352A/ja
Priority to US09/950,629 priority patent/US6498050B2/en
Publication of JP2002164352A publication Critical patent/JP2002164352A/ja
Priority to US10/284,146 priority patent/US6605486B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3219—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities explicitly Al-free cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ＧａＡｓ系のバイポーラトランジスタ、半導
体発光素子、半導体素子において、高性能な素子を提供
する。 【解決手段】 ＧａＡｓ系のバイポーラトランジスタに
おいて、ベース層とエミッタ層とのバンドギャップ差を
大きくしてベース層からエミッタ層への逆注入を防止す
るために、バンドギャップが大きいＩｎｐＧａ１−ｐＮ
（０＜ｐ≦１）をエミッタ層に用いる。また、ＧａＡｓ
系の半導体発光素子において、活性層にキャリアを閉じ
込めるために、バンドギャップが大きいＩｎｒＧａ
１−ｒＮ（０＜ｒ≦１）をクラッド層に用いる。また、
ＧａＡｓ系の半導体素子において、電子親和力差の大き
なヘテロ接合を形成するために、電子親和力が小さいＩ
ｎｒＧａ １−ｒＮ（０＜ｒ≦１）とのヘテロ接合を形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ、半導体発光素子、及び半導体素子に関する。
【０００２】
【従来の技術】III-V族化合物半導体であるＧａＡｓ系
のトランジスタは、Ｓｉトランジスタに比べて、高動作
周波数、低雑音、高出力、高利得、低動作電圧、高動作
効率、及び低消費電力など、さまざまな優れた特徴を有
している。これらの特徴のために、ＧａＡｓ系ヘテロ接
合バイポーラ型トランジスタ(Ｈｅｔｅｒｏｊｕｎｃｔ
ｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、以下
ＨＢＴ)や、ＧａＡｓ系高電子移動度トランジスタ(Ｈｉ
ｇｈ Ｅｌｅｃｔｒｏｎ ＭｏｂｉｌｉｔｙＴｒａｎｓ
ｉｓｔｏｒ、以下ＨＥＭＴ)は、移動体通信用のデバイ
スなどとしてすでに実用化されている。
【０００３】このＧａＡｓ系トランジスタの中でも、Ｇ
ａＡｓ系ＨＢＴは、ＨＥＭＴと比べ少ない電源の個数で
駆動できるため、装置の小型化に適している。またＧａ
Ａｓ系ＨＢＴは、ベース層よりもバンドギャップの大き
な材料でエミッタ層を形成し、ベース層からエミッタ層
への少数キャリアの逆注入を抑制しているので、ホモ接
合バイポーラ型トランジスタに比べて電流利得が大き
い。このため、ＧａＡｓ系ＨＢＴは、携帯電話等の移動
体通信等を支えるキーデバイスになるとして大いに期待
されている。
【０００４】
【発明が解決しようとする課題】携帯電話等では、一般
に、約４．７Ｖ或いは約３．５Ｖの低動作電圧で高い電
流利得が得られるマイクロパワーアンプが必要である。
しかしながら、上記のＧａＡｓ系ＨＢＴでは、さらに高
い電流利得が求められていた。即ち、従来、上記のＧａ
Ａｓ系ＨＢＴでは、エミッタ層にもベース層などと同じ
ＧａＡｓ層が用いられていたが、ベース層からエミッタ
層への逆注入が生じるために、電流利得が低下するとい
う課題があった。
【０００５】この課題に対する解決方法として、特開平
１１−２７４１６７号公報などで、エミッタ層にＩｎＧ
ａＰ層を用いたバイポーラ型トランジスタが提案されて
いる。これは、エミッタ層を、ＧａＡｓよりも大きなバ
ンドギャップを持つＩｎＧａＰにして、上記の逆注入を
減らすという発明である。しかし、ＩｎＧａＰを用いた
場合でも、そのバンドギャップが十分に大きいとはいえ
ないために、逆注入を大きく減らすことはできなかっ
た。
【０００６】また、特開平９−３０７１００号公報で
は、ＧａＡｓ系ＨＥＭＴでゲートとドレイン間の耐圧を
高くする方法として、ワイドギャップ半導体を用いる方
法が提案されている。これは、ＧａＡｓ系ＨＥＭＴにお
ける電子供給層に、上記のＩｎＧａＰよりもさらにバン
ドギャップが大きいＳｉＣやＩｎＡｌＧａＮなどのワイ
ドギャップ半導体を用いる方法である。しかし、ＨＥＭ
Ｔにおける電子供給層は、高純度のＧａＡｓ層に電子を
供給するための層であり、膜厚は数十ｎｍあれば足り
る。これに対し、ＧａＡｓ系ＨＢＴにおけるｎ型エミッ
タ層は、トランジスタにおけるｎｐｎ接合を構成する１
つの層であり、ｐ型ベース層に正孔を閉じこめるため
に、その膜厚を数百ｎｍ程度にしなければならない。こ
のため、ＧａＡｓ系ＨＢＴのエミッタ層として、ＧａＡ
ｓ系ＨＥＭＴと同様の方法でワイドギャップ半導体を形
成することは極めて困難であると考えられていた。
【０００７】このようなことから、本発明者は、エミッ
タ層とベース層とにバンドギャップ差の大きなヘテロ接
合を形成してＧａＡｓ系ＨＢＴの電流利得を高くするた
め、さまざまな実験を繰り返した。その結果、ＧａＡｓ
系ＨＢＴにおいて、エミッタ層に、ＩｎＧａＮまたはＩ
ｎＮを用いることにより、電流利得が高いＨＢＴが得ら
れることを独自に知得するに至った。また、本発明者は
さらに実験を繰り返した結果、このようにバンドギャッ
プ差の大きなヘテロ接合を形成する方法を用いて、Ｇａ
Ａｓ系半導体発光素子等においても、高性能な素子を得
ることができることを知得した。
【０００８】本発明は、上記の点に鑑みてなされたもの
であって、その目的はバンドギャップ差の大きなヘテロ
接合を形成し、高性能な半導体素子を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、基板と、前記基板上に形成され、第１導電
型の半導体からなるコレクタ層と、前記コレクタ層上に
形成され、第２導電型の半導体からなり、ＧａＡｓ、Ｉ
ｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＧａＰ、ＩｎＧａ
ＡｓＰ、ＧａＳｂ、ＧａＡｓＳｂ、ＧａＮＡｓ、ＩｎＧ
ａＮＡｓ、ＳｉＧｅ、ＨｇＣｄＴｅ、のいずれかの材料
を含むベース層と、前記ベース層上に形成され、第１導
電型の半導体からなり、前記ベース層からの逆注入を防
止するために前記ベース量よりもバンドギャップが大き
いＩｎｐＧａ１−ｐＮ（０＜ｐ≦１）を含むエミッタ層
と、を備えることを特徴とする。
【００１０】また、本発明の半導体発光素子は、第１導
電型の半導体からなる第１導電型クラッド層と、前記第
１導電型クラッド層上に形成され、ＩｎａＡｌｂＧａ
１−ａ −ｂＡｓｃＰ１−ｃ（０≦ａ≦１、０≦ｂ≦１、
０≦ａ＋ｂ≦１、０≦ｃ≦１）を含み、電流注入により
発光する活性層と、前記活性層上に形成され、第２導電
型の半導体からなり、前記活性層にキャリアを閉じ込め
るために前記活性層よりもバンドギャップが大きいＩｎ
ｒＧａ１−ｒＮ（０＜ｒ≦１）を含む第２導電型クラッ
ド層と、を備えることを特徴とする。
【００１１】また、本発明は、ＩｎｔＧａ１−ｔＮ（０
＜ｔ≦１）からなる第１の半導体層と、前記第１の半導
体層とヘテロ接合しており、前記第１の半導体層よりも
電子親和力が大きく、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧ
ａＡｓ、ＩｎＡｌＧａＰ、ＩｎＧａＡｓＰ、ＧａＳｂ、
ＧａＡｓＳｂ、ＧａＮＡｓ、ＩｎＧａＮＡｓ、ＳｉＧ
ｅ、ＨｇＣｄＴｅのいずれかの材料を含む第２の半導体
層と、を備えることを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照にしつつ本発明
の実施の形態について説明する。以下、第１の実施の形
態ではＧａＡｓ系ヘテロ接合バイポーラトランジスタに
ついて、第２の実施の形態ではＧａＡｓ系発光ダイオー
ドについて、第３の実施の形態ではＧａＡｓ系レーザダ
イオードについて、第４の実施の形態ではＧａＡｓ系Ｈ
ＥＭＴについて、それぞれ説明する。
【００１３】(第１の実施の形態)第１の実施の形態のバ
イポーラトランジスタの特徴の１つは、図１から分かる
ように、ＧａＡｓ系の素子において、エミッタ層１０６
およびエミッタコンタクト層１０７にＩｎＧａＮを用い
た点にある。
【００１４】図１は、本発明の第１の実施の形態のバイ
ポーラトランジスタを示す断面模式図である。厚さ数百
μｍのＳＩ−ＧａＡｓ基板（半絶縁性ＧａＡｓ基板）１
０１上には、アンドープＧａＡｓからなるバッファ層１
０２、高濃度ｎ型ＧａＡｓからなる膜厚４５０ｎｍのコ
レクタコンタクト層１０３、ｎ型ＧａＡｓからなる膜厚
７００ｎｍのコレクタ層１０４、ｐ型ＧａＡｓからなる
膜厚６０ｎｍのベース層１０５、が順次形成されてい
る。なお、以下ではこれらの層をＧａＡｓ層１０１〜１
０５と呼ぶ場合がある。ベース層１０５上には、ｎ型Ｉ
ｎ０．５Ｇａ０． ５Ｎからなるエミッタ層１０６、組成
傾斜のｎ型ＩｎＧａＮからなるエミッタコンタクト層１
０７が順次形成されている。エミッタ層１０６とエミッ
タコンタクト層１０７の膜厚は、合計で３００ｎｍとし
た。ここで、図１は模式図であり、説明をしやすくする
ため、各層の膜厚を変えて示している。
【００１５】上記のエミッタ層１０６には、エミッタコ
ンタクト層１０７を介してエミッタ電極１１２から電流
・電圧が加えられる。ここで、このエミッタ電極１１２
と、エミッタ層１０６と、のオーミックコンタクトを取
りやすくするために、エミッタコンタクト層１０７のＩ
ｎ組成はエミッタ電極１１２に近づくほど高くなるよう
にしている。また、ベース層１０５には、ベース電極１
１１から電流・電圧が加えられる。また、コレクタ層１
０４には、コレクタコンタクト層１０３を介して、コレ
クタ電極１１０から電流・電圧が加えられる。図１のバ
イポーラトランジスタは、ｎ型のコレクタ層１０４上
に、ｐ型のベース層１０５、ｎ型のエミッタ層１０６が
順次接合されたｎｐｎ接合の構成であり、一般のトラン
ジスタと同様に、それぞれの層に所定の電圧・電流が加
えられて、トランジスタ動作をする。
【００１６】図１のバイポーラトランジスタは、ＧａＡ
ｓからなるベース層１０５と、ＩｎＧａＮからなるエミ
ッタ層とを接合したヘテロ接合バイポーラトランジスタ
（ＨＢＴ）である。そして、図１のＨＢＴは、ＧａＡｓ
基板１０１を用いて形成されたＧａＡｓ系ＨＢＴであ
る。なお、図１のバイポーラトランジスタは、説明をし
やすくするため、倍率を変えて示している。
【００１７】次に、図１のバイポーラトランジスタの製
造方法について説明する。
【００１８】（１）まず、ＳＩ-ＧａＡｓ基板１０１を
サセプタ上に配置し、これを７００℃程度の温度に加熱
する。そして、ＴＭＧ(トリメチルガリウム)、ＡｓＨ３
および水素キャリアガスを流し、アンドープのＧａＡｓ
からなるバッファ層１０２を成長する。なお、ＧａＡｓ
の結晶構造は、閃亜鉛鉱型構造である。
【００１９】（２）次に、基板の温度を７００℃に保っ
たまま、ＴＭＧ(トリメチルガリウム)、ＡｓＨ３、ｎ型
ドーピング材料としてのＳｉＨ４および水素キャリアガ
スを流し、ｎ型ＧａＡｓからなるコレクタコンタクト層
１０３およびコレクタ層１０４を成長する。
【００２０】（３）次に、基板の温度を５２０℃に冷却
し、ＴＭＧ(トリメチルガリウム)、ＡｓＨ３、および水
素キャリアガスを流し、ｐ型ＧａＡｓからなるベース層
１０５を成長する。ここで、ＡｓＨ３／ＴＭＧの原料供
給比は１以下とした。ここで、ｐ型ドーピング材料とし
て、ＣＢｒ４やＴＭＡｓ（トリメチル砒素）などを用い
ることもできる。
【００２１】（４）次に、基板の温度を７００℃に加熱
し、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、Ｎ
Ｈ３、ｎ型ドーピング材料としてのＳｉＨ４、およびキ
ャリアガスを流し、ｎ型ＩｎＧａＮからなるエミッタ層
１０６およびエミッタコンタクト層１０７を成長する。
ここでＮＨ３の替わりにジメチルヒドラジンを用いるこ
ともできる。このエミッタ層１０６、エミッタコンタク
ト層１０７のｎ型ＩｎＧａＮの結晶構造は、閃亜鉛鉱型
構造である。
【００２２】（５）次に、基板１０１を室温まで冷却し
て取り出し、図１のような形になるようにエッチングを
行った後、コレクタ電極１１０、ベース電極１１１、お
よびエミッタ電極１１２を形成する。
【００２３】以上説明した方法により形成される図１の
ＧａＡｓ系ＨＢＴでは、ＧａＡｓからなるベース層１０
５と、ＩｎＧａＮからなるエミッタ層１０６と、をヘテ
ロ接合させたので、電流利得が高く、特性が安定した素
子を提供することができる。すなわち、ベース層１０５
を構成するＧａＡｓのバンドギャップが約１．４ｅＶで
あるのに対し、エミッタ層１０６を構成するＩｎ０．５
Ｇａ０．５Ｎのバンドギャプは約２．４ｅＶであり、こ
のようにバンドギャップ差の大きい半導体をヘテロ接合
させることにより、ベース層１０５からエミッタ層１０
６へのキャリアの逆注入を抑制し、電流利得を高くする
ことができる。
【００２４】もっとも、従来、ＧａＡｓ系ＨＢＴに、Ｉ
ｎＧａＮのようなバンドギャップが大きい材料を用いる
ことは、結晶成長の観点から、極めて困難であると考え
られていた。これは、格子定数の不整合、及び成長温度
の違いによる。以下、詳しく説明する。
【００２５】バンドギャップが大きい半導体材料として
は、ＧａＮ、ＡｌＧａＮ、ＳｉＣ、ＺｎＳｅなどのワイ
ドギャップ半導体が知られている。ここで、ワイドギャ
ップ半導体とは、青色発光に相当する２．６ｅＶ以上の
バンドギャップを有する半導体を指すことが多い。この
ワイドギャップ半導体とＧａＡｓ系半導体とは格子定数
が大きく異なっている。例えば、ＧａＡｓ層上にＧａＮ
層を形成する場合、ＧａＡｓ（閃亜鉛鉱型構造）の格子
定数は０．５６５ｎｍであるのに対し、ＧａＮ（閃亜鉛
鉱型構造）の格子定数は０．４５ｎｍ程度であるから、
これらの層の格子不整は２０．５％という大きな値にな
る。これに加えてＧａＮ層にＡｌが加われば、格子不整
の値はさらに大きくなる。これは、従来用いられていた
ＧａＡｓとＡｌＧａＡｓとのヘテロ接合における格子不
整が１％以下であること考えると、非常に大きな値であ
る。このように、格子不整が大きい結晶でヘテロ接合を
形成すると、結晶にクラックが生じやすくなる。これに
加え、これらのワイドギャップ半導体はＧａＡｓよりも
格子定数が小さい。このため、図１のバイポーラトラン
ジスタのエミッタ層１０６、エミッタコンタクト層１０
７をワイドギャップ半導体にすると、このワイドギャッ
プ半導体には引っ張られる方向に力が加えられる。この
ように引っ張られる方向に力が加えられると、圧縮され
る方向に力が加えられる場合に比べ、特にクラックが生
じやすくなる。さらに、図１のバイポーラトランジスタ
のエミッタ層１０６、エミッタコンタクト層１０７は、
ｎｐｎ接合を構成する１つの層であり、ｐ型ベース層１
０５に正孔を閉じこめるために、数百ｎｍの膜厚が必要
である。このように数百ｎｍ以上の膜厚を形成する場
合、数十ｎｍ程度の薄い膜厚を形成する場合と異なり、
極めてクラックが発生し易くなる。
【００２６】また、通常、ワイドギャップ半導体の結晶
成長温度は極めて高い。例えば、ＭＯＣＶＤ法での成長
温度は、ＧａＡｓが６００℃〜７００℃程度であるのに
対し、ＧａＮは１１００℃程度、ＡｌＧａＮは１２００
℃程度である。このような高温で、図１のワイドギャッ
プ半導体層１０６、１０７を形成した場合、ＧａＡｓ層
１０１〜１０５から激しいＡｓ抜けが生じ、ＧａＡｓ層
１０１〜１０５の品質を保つことができない。そして、
これを避けるために、ワイドギャップ半導体層をＧａＡ
ｓ層と同程度の低温で成長すると、通常、このワイドギ
ャップ半導体層の結晶特性が著しく劣化してしまう。
【００２７】以上のように、図１のようなＧａＡｓ系Ｈ
ＢＴのエミッタ層１０６、エミッタコンタクト層１０７
にワイドギャップ半導体のようなバンドギャップが大き
い半導体を用いることは、結晶成長の観点から、極めて
困難であると考えられていた。
【００２８】しかしながら、本発明者はＧａＡｓ系ＨＢ
Ｔのエミッタ層１０６、エミッタコンタクト層１０７に
バンドギャップが大きい半導体を用いて高い電流利得の
素子を得るべくさまざまな実験を繰り返した。その結
果、エミッタ層１０６、エミッタコンタクト層１０７に
ＩｎｐＧａ１−ｐＮ（０＜ｐ≦１）を用いることによ
り、これを解決できることを独自に知得した。このＩｎ
ｐＧａ１−ｐＮのバンドギャップは約１．９ｅＶ〜３．
４ｅＶであり、ＧａＡｓのバンドギャップである約１．
４ｅＶに比べて大きい。また、このＩｎｐＧａ１−ｐＮ
（０＜ｐ≦１）は、結晶成長温度を８００℃以下にまで
下げることができる。このため、通常のＧａＡｓ系の結
晶成長装置で成長しても、高い結晶特性が得られる。そ
して、ＧａＡｓ層１０１〜１０５の上に成長しても、Ｇ
ａＡｓ層１０１〜１０５からのＡｓ抜けが生じない。し
かも、このＩｎｐＧａ１−ｐＮをＧａＡｓ系ＨＢＴに用
いた場合には、上記のクラックが発生しなかった。この
理由について、本発明者は以下のように考えている。
【００２９】まず、Ｉｎの結晶が柔らかいという特性を
持っているからであると考えられる。ＧａＡｓとＩｎｐ
Ｇａ１−ｐＮの格子不整は１２％程度以上である。この
格子不整の大きさに着目すれば、従来の技術常識では、
数百μｍのＧａＡｓ層１０１〜１０５の上に、数百ｎｍ
のＩｎｐＧａ１−ｐＮ層を形成することは極めて困難で
ある。実際、本発明者の実験によれば、エミッタ層１０
６のＩｎ０．５Ｇａ０ ．５Ｎを、格子定数がほぼ等しい
ＩｎＡｌＧａＮ層に置き換えた場合には、クラックが発
生してしまった。しかしながら本発明者の実験によれ
ば、エミッタ層１０６、エミッタコンタクト層１０７に
ＩｎｐＧａ１−ｐＮを用いた場合は、クラックが発生し
なかった。これは、Ａｌが入った結晶が硬いのに対し、
Ｉｎの入った結晶が柔らかいからではないかと考えられ
る。このように、Ｉｎの結晶が柔らかいために、エミッ
タ層１０６、エミッタコンタクト層１０７にＩｎｐＧａ
１− ｐＮを用いても、クラックが発生しないと考えられ
る。
【００３０】次に、ＩｎｐＧａ１−ｐＮの結晶構造が閃
亜鉛鉱型構造になりやすいからであると考えられる。前
述した格子定数の説明では、ＧａＮ系の材料は閃亜鉛鉱
型構造になるものとして説明した。これは、図１のＧａ
Ａｓ層１０１〜１０５の結晶構造が閃亜鉛鉱型構造であ
り、この上に形成する半導体層１０６、１０７の結晶構
造も閃亜鉛鉱型構造になりやすいからである。しかし、
ＧａＮ系の材料は、通常、ウルツ鉱型構造になりやす
い。特にＡｌの入ったＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧ
ａＮはその傾向が強い。従って、Ａｌの入ったＧａＮ系
材料をＧａＡｓ層１０１〜１０５の上に形成した場合
は、結晶構造がウルツ鉱型構造になりやすい。このた
め、この場合は、Ａｌの入ったＧａＮ系材料と、ＧａＡ
ｓ層１０１〜１０５と、が違う結晶構造になりやすい。
このように違う結晶構造になると、クラックが発生しや
すくなると考えられる。これに対し、ＩｎｐＧａ１−ｐ
ＮをＧａＡｓ層１０１〜１０５上に形成した場合には、
ＧａＡｓ層１０１〜１０５と結晶構造が同一になりやす
い。このため、クラックが発生しにくくなると考えられ
る。
【００３１】以上のように、図１のＧａＡｓ系ＨＢＴに
おいて、エミッタ層１０６、エミッタコンタクト層１０
７にＩｎｐＧａ１−ｐＮを用いることにより、電流利得
の大きい素子を得ることができる。
【００３２】以上説明した図１のＧａＡｓ系ＨＢＴで
は、ｎ型Ｉｎ０．５Ｇａ０．５Ｎからなるエミッタ層１
０６上に、組成傾斜のｎ型ＩｎＧａＮからなるエミッタ
コンタクト層１０７を設け、これらの合計の膜厚の合計
を３００ｎｍとしたが、ｎ型ＩｎＧａＮからなるエミッ
タコンタクト層１０７を設けずに、エミッタ層１０６を
膜厚３００ｎｍの組成傾斜のｎ型ＩｎＧａＮとしても、
図１のＧａＡｓ系ＨＢＴと同様のものと把握できる。
【００３３】また、図１のＧａＡｓ系ＨＢＴでは、エミ
ッタ層１０６上と、エミッタコンタクト層１０７と、の
膜厚の合計を３００ｎｍとしたが、本発明者の実験によ
れば、この厚さが約２００ｎｍ以上であれば、ベース層
１０５に正孔を閉じ込め、逆注入を抑えることができ
た。ただし、この厚さは、エミッタ層１０６、エミッタ
コンタクト層１０７のＩｎＧａＮのＩｎ組成の値により
変化した。
【００３４】また、このエミッタ層１０６、エミッタコ
ンタクト層１０７のエミッタ抵抗は、 Ｉｎ組成、膜
厚、キャリア濃度等によって必要に応じて変化させるこ
とができる。これにより、例えば、周辺回路との整合を
とることができる。
【００３５】また、図１のＧａＡｓ系ＨＢＴでは、エミ
ッタ層１０６、エミッタコンタクト層１０７をＩｎＧａ
Ｎにしたが、これにＴａを混ぜることもできる。また、
少量のＢ、Ａｓ、Ｐを混ぜることもできる。
【００３６】また、図１のＧａＡｓ系ＨＢＴでは、ベー
ス層１０５の材料としてＧａＡｓを用いたが、Ｉｎとの
III-Ｖ族混晶、例えばＩｎＧａＡｓ、ＩｎＡｌＧａＰ、
ＩｎＧａＡｓＰや、ＳｂとのIII-Ｖ族混晶、例えばＧａ
ＡｓＳｂ、ＧａＡｂ、などを用いることもできる。これ
らの場合、エミッタ層１０６とベース層１０５の間のバ
ンドギャップ差をさらに大きくすることができ、オン電
圧を低下させることができる。また、ベース層１０５の
材料として、窒素とのIII-Ｖ族混晶、例えばＩｎＧａＮ
Ａｓ、ＧａＡｓＮを用いることもできる。ただし、この
場合には窒素の混晶比を２％以下にすることが必要であ
る。なぜなら、一般に窒素との混晶はＧａＡｓよりもバ
ンドギャップが大きいからである。また、ベース層１０
５の材料として、ＡｌＧａＡｓ、ＳｉＧｅ、ＨｇＣｄＴ
ｅを用いることも可能である。また、以上説明した材料
を、コレクタ層１０４、コレクタコンタクト層１０３、
に用いることも可能である。
【００３７】また、図１のＧａＡｓ系ＨＢＴの各層の隅
部では電界集中による劣化が生じやすいことから、各層
間にはリッジと呼ばれる突出部を形成しておくことも可
能である。
【００３８】また、図１のＧａＡｓ系ＨＢＴでは、各層
のエッチング除去の安定性を求めるために、必要な部分
にエッチングストップ層を適宜挿入することも可能であ
る。
【００３９】(第1の変形例)第１の実施の形態に関わる
第１の変形例は、ＧａＡｓ系ＨＢＴをダブルへテロ接合
型としたものである。変更点は、図１において、コレク
タ層１０４にｎ型ＩｎＧａＮを用いた点である。このよ
うな材料を用いた場合、電流利得をさらに高くすること
が可能となる。このようにコレクタ層１０４をＩｎＧａ
Ｎで形成する場合、基板１０１からコレクタコンタクト
層１０３までの構成を以下の3通りの構成をとることが
できる。
【００４０】第1の方法は、第１の実施の形態と同様
に、ＳＩ−ＧａＡｓを基板１０１として用い、バッファ
層１０２をＧａＡｓ、コレクタコンタクト層１０３をｎ
型ＧａＡｓあるいはｎ型ＩｎＧａＮとする方法である。
この方法は大口径のＧａＡｓを基板として用いることが
できる。
【００４１】第２の方法は、第１の方法を基本として、
ＩｎＧａＮ層１０３あるいは１０４の結晶品質をさらに
改善する方法であり、バッファ層１０２を第1のＧａＡ
ｓバッファ層と第２のＧａＮバッファ層とに分割する方
法である。この方法では、第2のＧａＮバッファ層はＧ
ａＡｓの表面を窒化する程度のものが望ましい。また、
コレクタコンタクト層１０３はｎ型ＩｎＧａＮ層である
ことが望ましい。
【００４２】第３の方法としては、基板１０１にサファ
イアやＳｉＣなど、本来ＧａＮ系の結晶成長で良く用い
られる材料を用い、バッファ層としてＧａＮやＡｌＮ、
ＩｎＮなどの窒化物層を用いる場合である。この場合に
も、結晶品質をさらに改善するために、コレクタコンタ
クト層１０３はｎ型ＩｎＧａＮであることが望ましい。
この場合は、コレクタ層１０４、コレクタコンタクト層
１０３のＩｎＧａＮの結晶構造はウルツ鉱型構造となる
のに対し、エミッタ層１０６、エミッタコンタクト層１
０７のＩｎＧａＮの結晶構造は閃亜鉛鉱型構造となるの
で、結晶構造の違いによるバンドギャップの違いも利用
することができる。
【００４３】(第2の変形例)第１の実施の形態に関わる
第2の変形例は、ベース層１０５をｐ型ＩｎＧａＮＡｓ
とした。この材料系では、窒素(Ｎ)の含有量によってＩ
ｎＧａＡｓよりもバンドギャップエネルギーが小さくな
るため、低電圧動作が期待できる。５族全体に対する窒
素(N)の混晶比は２％以下であることが望ましい。な
お、３族全体に対するＩｎの混晶比は0.5である。
【００４４】（第３の変形例）第１の実施の形態に係わ
る第３の変形例は、エミッタコンタクト層１０７を、ｎ
型ＩｎＧａＰ、ｎ型ＧａＡｓ、ｎ型ＩｎＧａＡｓが順次
形成された構造にした点である。ｎ型ＩｎＧａＰ、ｎ型
ＧａＡｓ、ｎ型ＩｎＧａＡｓは、この順に、バンドギャ
ップが低くなる。従って、このエミッタコンタクト層を
用いることで、エミッタ電極１１２と、エミッタ層１０
６とのオーミックコンタクトが取りやすくなる。この場
合、エミッタ層１０６のＩｎＧａＮには、図中上側から
も引っ張り方向の力が加わるが、クラックの発生は見ら
れなかった。
【００４５】(第２の実施の形態)第２の実施の形態は、
本発明を半導体発光素子に用いたもので、図２から分か
るように、ＧａＡｓ系ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅ）にｐ型ＩｎＧａＮからなるｐ型ク
ラッド層２２３を用いたものである。
【００４６】図２は、本発明の第２の実施の形態の半導
体発光素子の断面構造図である。この半導体発光素子は
ｎ型ＧａＡｓからなる厚さ２５０μｍの基板２１０を用
いて形成されたＧａＡｓ系ＬＥＤである。基板２１０上
には、ｎ型Ｉｎ０．５（Ａｌ ０．６Ｇａ０．４）０．５
Ｐからなる膜厚１．０μｍのｎ型クラッド層２２１、Ｉ
ｎ０．５（Ａｌ０．４Ｇａ０．６）０．５Ｐからなる膜
厚１．０μｍの活性層（発光層）２２２、ｐ型Ｉｎ
０．２Ｇａ０．８Ｎからなる膜厚２００ｎｍのｐ型クラ
ッド層２２３、ｎ型ＧａＡｓからなる電流阻止層２２
４、ｐ型Ｉｎ０．２Ｇａ０．８Ｎからなるｐ型埋め込み
層２２５、ｐ型ＧａＡｓからなるｐ型コンタクト層２３
０、が順次形成されている。そして、基板２１０の図中
下側にはｎ側電極２５０が、ｐ型ＧａＡｓコンタクト層
２３０の図中上側にはｐ側電極２４０が、それぞれ形成
されている。ここで、ｐ側電極２４０にはＡｕ−Ｚｎ合
金、ｎ側電極２５０にはＡｕ−Ｇｅ合金を用いるのが一
般的である。なお、図２は、説明をしやすくするため、
倍率を変えて示している。
【００４７】図２のＧａＡｓ系ＬＥＤでは、ｎ側電極２
５０とｐ側電極２４０から発光層２２２に、電流が注入
される。この際、ｎ型クラッド層２２１およびｐ型クラ
ッド層２２３は、発光層２２２よりもバンドギャップエ
ネルギーが大きく、発光層２２２にキャリアを閉じこめ
る働きをする。そして、電流の注入により、発光層２２
２が発光する。
【００４８】図２のＧａＡｓ系ＬＥＤでは、ｐ型クラッ
ド層２２３にバンドギャップが大きいＩｎ０．２Ｇａ
０．８Ｎを用いたので、発光層２２２からのキャリアの
オーバーフローを抑制することができ、従来のＧａＡｓ
系ＬＥＤに比べ発光効率を約３０％改善することができ
る。
【００４９】これに対し、従来、ｐ型クラッド層２２３
には、Ｉｎ０．２Ｇａ０．８Ｎよりもバンドギャップが
小さいＩｎ０．５（Ａｌ０．６Ｇａ０．４）０．５Ｐを
用いていた。このＩｎ０．５（Ａｌ０．６Ｇａ０．４）
０．５Ｐの格子定数は、基板２１０を構成するＧａＡｓ
の格子定数０．５６５ｎｍに近く、格子不整は１％以下
である。しかし、Ｉｎ０．５（Ａｌ０．６Ｇａ０．４）
０．５Ｐは、発光層２２２を構成するＩｎ０．５（Ａｌ
０．４Ｇａ０．６）０．５Ｐとのバンドギャップの差が
比較的少ないために、発光層２２２からの電子のオーバ
ーフローが起こっていた。もっとも、従来、第１の実施
の形態で説明したような格子整合、および結晶成長温度
の観点から、Ｉｎ０．５（Ａｌ０．６Ｇａ０．４）
０．５Ｐよりもバンドギャップエネルギーが大きい材料
をｐ型クラッド層２２３に用いることは困難であると考
えられていた。特に、図２のような発光ダイオードで
は、発光層２２２からのキャリアのオーバーフローを抑
制するためにｐ型クラッド層２２３の膜厚は数百ｎｍ必
要であり、これだけの膜厚の結晶を成長させるために
は、ＧａＡｓやＩｎ０．５（Ａｌ０．４Ｇａ０．６）
０．５Ｐと格子定数が近い材料を用いることが不可欠で
あると考えられていた。しかしながら本発明者は、実験
により、ｐ型クラッド層２２３にＩｎｒＧａ１−ｒＮ
（０＜ｒ≦１）を用いることができることを独自に知得
した。この理由は、第１の実施の形態で説明したことと
同様であると解析される。
【００５０】以上説明した図２の半導体発光素子では、
ｐ型クラッド層２２３の膜厚を２００ｎｍにしたが本発
明者の実験によれば、この膜厚が約１００ｎｍ以上であ
れば、発光効率を改善する効果が得られた。
【００５１】また、図２の半導体発光素子では、ｎ型ク
ラッド層２２１をｎ型Ｉｎ０．５（Ａｌ０．６Ｇａ
０．４）０．５Ｐとしたが、これをＩｎＧａＮにするこ
ともできる。この場合、発光層２２２からの電子のオー
バーフローを抑制する効果はさらに上がるが、格子不整
合による結晶特性の劣化が起こるので、発光効率は図２
の半導体発光素子と同程度であった。
【００５２】また、図２の半導体発光素子では、素子形
成後にＧａＡｓ基板２１０を剥離したり、基板２１０と
クラッド層２２１との間にＡｌＰ／ＧａＰなどからなる
多層反射膜を挿入することもできる。このようにする
と、ＧａＡｓ基板２１０による光吸収をなくし、さらに
発光効率が高い半導体発光素子を得ることができる。
【００５３】(第３の実施の形態)第３の実施の形態は、
本発明を半導体発光素子としてのレーザーダイオード
（ＬＤ）に用いたもので、図３から分かるように、Ｇａ
Ａｓ系ＬＤにｎ型ＩｎＧａＮクラッド層３０３、ｐ型Ｉ
ｎＧａＮクラッド層３０９を用いたものである。
【００５４】図３は、本発明の第３の実施の形態の半導
体発光素子の断面構造図である。この半導体発光素子
は、ｎ型ＧａＡｓからなる基板３０１を用いて形成され
たＧａＡｓ系ＬＤである。基板３０１上には、バッファ
層３０２、ｎ型ＩｎＧａＮからなる第１のｎ型クラッド
層３０３、ｎ型ＩｎＡｌＧａＰからなる第２のｎ型クラ
ッド層３０４、ＩｎＡｌＧａＰからなる第１のガイド層
３０５、ＭＱＷ構造のＩｎＡｌＧａＰ／ＩｎＡｌＧａＰ
からなる活性層３０６、ＩｎＡｌＧａＰからなる第２の
ガイド層３０７、ｐ型ＩｎＡｌＧａＰからなる第１のｐ
型クラッド層３０８、ｐ型ＩｎＧａＮからなる第２のｐ
型クラッド層３０９、が順次形成されている。そして、
第２のｐ型クラッド層３０９上には、選択的にｐ型Ｉｎ
ＡｌＧａＰからなる第３のクラッド層３１０およびｎ型
ＧａＡｓからなる電流阻止層３１１が形成されており、
これらの上には、ｐ型ＧａＡｓからなるｐ型コンタクト
層３１２が形成されている。このｐ型コンタクト層３１
２の図中上側には、一方の電極たるｐ側電極３２０が形
成されている。また、他方の電極たるｎ側電極３３０
は、基板３０１の図中下側に形成されている。なお、第
１のｎ型クラッド層３０３および第２のｐ型クラッド層
３０９のＩｎＧａＮの結晶構造は、閃亜鉛鉱型構造にな
る。
【００５５】図３のＧａＡｓ系ＬＤでは、ｎ側電極３３
０とｐ側電極３２０から活性層３０６に、電流が注入さ
れる。この際、ｎ型クラッド層３０３、３０４およびｐ
型クラッド層３０８、３０９、３１０は、活性層３０６
よりもバンドギャップエネルギーが大きく、活性層３０
６にキャリアを閉じこめる働きをする。また、電流阻止
層３１１には電流が流れず、この電流阻止層３１１は、
第３のクラッド層３１０の下側の活性層３０６に、電流
を狭窄する働きをする。電流が注入された、第３のクラ
ッド層３１１の下側の活性層３０６は、発振波長約６５
０ｎｍのレーザー光を放射する。この際、第１のガイド
層３０５、及び第２のガイド層３０７は、活性層３０６
にレーザー光を閉じ込める働きをする。
【００５６】図３のＧａＡｓ系ＬＤでは、第１のｎ型ク
ラッド層３０３および第２のｐ型クラッド層３０９にバ
ンドギャップエネルギーが高いＩｎＧａＮを用いたの
で、活性層３０６の周辺に光および電流を閉じ込めるこ
とができ、量子効率が高いＬＤを実現することができ
る。
【００５７】これに対し、従来、第１のｎ型クラッド層
３０３および第２のｐ型クラッド層３０９には、ＩｎＧ
ａＮよりもバンドギャップエネルギーが低いＩｎＡｌＧ
ａＰを用いていた。これは、第２の実施の形態と同様、
格子整合、および結晶成長温度の観点から、ＩｎＧａＡ
ｌＰよりもバンドギャップエネルギーが大きい材料を用
いることは困難であると考えられていたからである。し
かしながら本発明者は、実験により、ｐ型クラッド層に
ＩｎｓＧａ１−ｓＮ（０＜ｓ≦１）を用いることができ
ることを独自に知得した。この理由は、第１の実施の形
態で説明したことと同様であると解析される。
【００５８】以上説明した図３の半導体発光素子では、
活性層３０６にＩｎＡｌＧａＰを用いたが、発振波長に
応じて違う材料を用いることも可能である。例えば、発
振波長が６８０ｎｍの場合はＩｎＧａＰ、７８０ｎｍの
場合はＡｌＧａＡｓ、８６０ｎｍの場合はＧａＡｓ、９
８０ｎｍの場合はＩｎＧａＡｓ、などを用いることがで
きる。これらの材料は、いずれもＧａＡｓ基板３０１上
に形成することが可能である。
【００５９】また、図３の半導体発光素子では、基板３
０１にＧａＡｓを用いたが、ＧａＮを用いることもでき
る。この場合は、基板３０１、バッファ層３０２、第１
のｎ型クラッド層３０３の結晶構造がウルツ鉱型構造に
なり、第１のｎ型クラッド層３０３よりも図中上側の層
は閃亜鉛鉱型構造となる。この構造では、第１のｎ型ク
ラッド層３０３と、第２のｐ型クラッド層３０９の結晶
構造が異なるため、これらのバンドギャップの差、およ
び屈折率の差、等を利用して、レーザー特性の改善を図
ることができる。
【００６０】（第４の実施の形態）第４の実施の形態
は、本発明をダブルへテロ構造のＧａＡｓ系ＨＥＭＴに
用いたもので、図４から分かるように、第１の電子供給
層４０３および第２の電子供給層４０５にＩｎ０．５Ｇ
ａ０．５Ｎを用いたものである。
【００６１】図４は、本発明の第４の実施の形態の半導
体素子を示す図である。この半導体素子は、ＳＩ−Ｇａ
Ａｓからなる基板４０１を用いて形成されたＧａＡｓ系
ＨＢＴである。基板４０１上には、アンドープＩｎＧａ
Ａｓからなるバッファ層４０２、アンドープＩｎＧａＮ
からなる第１の電子供給層４０３、アンドープＩｎＧａ
Ａｓからなるチャネル層４０４、ｎ型ＩｎＧａＮからな
る第２の電子供給層４０５、ｎ型ＩｎＧａＮからなるオ
ーミックコンタクト層４０６、が形成されている。そし
て、オーミックコンタクト層４０６に接して、Ａｕ／Ｔ
ｉの積層構造からなるオーミック電極であるソース電極
４１０およびドレイン電極４１１が形成されている。ま
た、第２の電子供給層４０５に接して、Ａｕ／Ｎｉの積
層構造からなるショットキー電極であるゲート電極４１
２が形成されている。なお、第２の電子供給層４０５の
膜厚は３０ｎｍ、オーミックコンタクト層４０６の膜厚
は２０ｎｍとした。
【００６２】図４の半導体素子は、電子親和力が大きい
ＩｎＧａＡｓと、電子親和力が小さいＩｎＧａＮと、の
ヘテロ接合を２つ用いたダブルへテロ構造の電界効果ト
ランジスタである。図４のＧａＡｓ系ＨＥＭＴでは、電
子親和力が大きいチャネル層４０４で電子を走行させて
いる。
【００６３】図４のＧａＡｓ系ＨＥＭＴの特徴の１つ
は、第２の電子供給層４０５および第１の電子供給層４
０３に、電子親和力が小さいＩｎ０．５Ｇａ０．５Ｎを
用いた点である。これにより、図４のＧａＡｓ系ＨＥＭ
Ｔでは、電子供給層４０３、４０５と、チャネル層４０
４と、の電子親和力の差を大きくすることができる。そ
の結果、チャネル層４０４により多くの電子を閉じこめ
ることができ、良好なピンチオフ特性、高い相互コンダ
クタンス、ゲートとドレイン間の高い耐圧、を得ること
ができる。
【００６４】以上説明した図４のＧａＡｓ系ＨＥＭＴで
は、電子供給層４０３、４０５にＩｎ０．５Ｇａ０．５
Ｎを用いたが、このＩｎ組成を変化させることも可能で
ある。ただし、本発明者の実験によれば、電子供給層４
０３、４０５に用いるＩｎＧａＮのＩｎ組成を４０％以
上にした場合には、特に、素子の特性が良くなった。こ
の理由について、本発明者は、電子供給層４０３、４０
５のように数十ｎｍの薄い膜厚を形成する場合には、Ｉ
ｎ組成を高くした方が結晶特性が良くなるからであると
考えている。
【００６５】また、図４のＨＥＭＴでは、チャネル層に
ＩｎＧａＡｓを用いたが、ＧａＡｓ、ＡｌＧａＡｓ、
ＩｎＡｌＧａＰ、ＩｎＧａＡｓＰ、ＧａＳｂ、ＧａＡｓ
Ｓｂ、ＧａＮＡｓ、ＩｎＧａＮＡｓ、ＳｉＧｅ、ＨｇＣ
ｄＴｅなどを用いた場合も、本発明と同様の効果が得ら
れる。
【００６６】また、図４ではダブルへテロ構造のＨＥＭ
Ｔについて説明したが、シングルへテロ構造のＨＥＭＴ
でも、同様の効果を得ることができる。
【００６７】
【発明の効果】本発明によれば、ＧａＡｓ系の半導体素
子において、ＩｎｐＧａ１−ｐＮ（０＜ｐ≦１）とのヘ
テロ接合を用いたので、バンドギャップ差の大きなヘテ
ロ接合を形成し、高性能な半導体素子を提供することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のバイポーラトラン
ジスタの断面模式図。
【図２】本発明の第２の実施の形態の半導体発光素子の
断面模式図。
【図３】本発明の第３の実施の形態の半導体発光素子の
断面模式図。
【図４】本発明の第４の実施の形態の半導体素子の断面
模式図。
【符号の説明】
１０４ コレクタ層 １０５ ベース層 １０６ エミッタ層 １０７ エミッタコンタクト層 ２２１ ｎ型クラッド層 ２２２ 活性層 ２２３ ｐ型クラッド層 ３０３ 第１のｎ型クラッド層 ３０６ 活性層 ３０９ 第２のｐ型クラッド層 ４０３ 第１の電子供給層 ４０４ チャネル層 ４０５ 第２の電子供給層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/812 33/00 Ｈ０１Ｓ 5/343 Ｆターム(参考） 4M104 AA04 AA05 BB10 BB12 CC01 GG04 GG06 GG12 5F003 BA92 BB04 BC02 BC04 BE04 BE90 BF03 BF06 BH18 BM01 BM02 BM03 BP08 BP32 BZ03 5F041 CA04 CA34 CA35 CA85 CB02 5F073 AA07 AA74 CA14 CB02 5F102 GB01 GC01 GD01 GJ05 GK04 GL04 GL09 GM04 GM08 GM10 GN04 GQ01 GQ03 GR04 HC01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板と、 前記基板上に形成され、第１導電型の半導体からなるコ
    レクタ層と、 前記コレクタ層上に形成され、第２導電型の半導体から
    なり、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡ
    ｌＧａＰ、ＩｎＧａＡｓＰ、ＧａＳｂ、ＧａＡｓＳｂ、
    ＧａＮＡｓ、ＩｎＧａＮＡｓ、ＳｉＧｅ、ＨｇＣｄＴ
    ｅ、のいずれかの材料を含むベース層と、 前記ベース層上に形成され、第１導電型の半導体からな
    り、前記ベース層からの逆注入を防止するために前記ベ
    ース層よりもバンドギャップが大きいＩｎｐＧａ１−ｐ
    Ｎ（０＜ｐ≦１）を含むエミッタ層と、 を備えるバイポーラトランジスタ。
  2. 【請求項２】前記ベース層が、ＧａＡｓ、ＩｎＧａＡ
    ｓ、ＩｎＧａＮＡｓのいずれかの材料を含むことを特徴
    とする請求項１記載のバイポーラトランジスタ。
  3. 【請求項３】前記基板がＧａＡｓ基板であり、前記コレ
    クタ層が前記エミッタ層と同一の材料を含むことを特徴
    とする請求項１または請求項２記載のバイポーラトラン
    ジスタ。
  4. 【請求項４】前記エミッタ層上に、前記エミッタ層とエ
    ミッタ電極とのオーミックコンタクトを取りやすくする
    ためのエミッタコンタクト層をさらに備え、 前記エミッタ層と、前記エミッタコンタクト層と、の合
    計の厚さが２００ｎｍ以上であることを特徴とする請求
    項１乃至請求項３のいずれかに記載のバイポーラトラン
    ジスタ。
  5. 【請求項５】第１導電型の半導体からなる第１導電型ク
    ラッド層と、 前記第１導電型クラッド層上に形成され、ＩｎbＡｌcＧ
    ａ１−b−cＡｓdＰ１ −d（０≦b≦１、０≦c≦１、０≦
    b＋c≦１、０≦d≦１）を含み、電流注入により発光す
    る活性層と、 前記活性層上に形成され、第２導電型の半導体からな
    り、前記活性層にキャリアを閉じ込めるために前記活性
    層よりもバンドギャップが大きいＩｎｒＧａ１− ｒＮ
    （０＜ｒ≦１）を含む第２導電型クラッド層と、 を備えることを特徴とする半導体発光素子。
  6. 【請求項６】前記活性層がＩｎＡｌＧａＰからなること
    を特徴とする請求項５記載の半導体発光素子。
  7. 【請求項７】前記第２導電型クラッド層の膜厚が、１０
    ０ｎｍ以上であることを特徴とする請求項５または請求
    項６記載の半導体発光素子。
  8. 【請求項８】ＩｎｔＧａ１−ｔＮ（０＜ｔ≦１）からな
    る第１の半導体層と、 前記第１の半導体層とヘテロ接合しており、前記第１の
    半導体層よりも電子親和力が大きく、ＧａＡｓ、ＩｎＧ
    ａＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＧａＰ、ＩｎＧａＡｓ
    Ｐ、ＧａＳｂ、ＧａＡｓＳｂ、ＧａＮＡｓ、ＩｎＧａＮ
    Ａｓ、ＳｉＧｅ、ＨｇＣｄＴｅのいずれかの材料を含む
    第２の半導体層と、 を備えることを特徴とする半導体素子。
  9. 【請求項９】前記半導体素子が電界効果トランジスタで
    あり、前記第１の半導体層が電子供給層であり、前記第
    ２の半導体層がチャネル層であることを特徴とする請求
    項８記載の半導体素子。
  10. 【請求項１０】前記第１の半導体層と、前記第２の半導
    体層と、のヘテロ接合を２つ以上含むことを特徴とする
    請求項８または請求項９記載の半導体素子。
JP2001261182A 2000-09-13 2001-08-30 バイポーラトランジスタ、半導体発光素子、及び半導体素子 Pending JP2002164352A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001261182A JP2002164352A (ja) 2000-09-13 2001-08-30 バイポーラトランジスタ、半導体発光素子、及び半導体素子
US09/950,629 US6498050B2 (en) 2000-09-13 2001-09-13 Bipolar transistor, semiconductor light emitting device and semiconductor device
US10/284,146 US6605486B2 (en) 2000-09-13 2002-10-31 Bipolar transistor, semiconductor light emitting device and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000277816 2000-09-13
JP2000-277816 2000-09-13
JP2001261182A JP2002164352A (ja) 2000-09-13 2001-08-30 バイポーラトランジスタ、半導体発光素子、及び半導体素子

Publications (1)

Publication Number Publication Date
JP2002164352A true JP2002164352A (ja) 2002-06-07

Family

ID=26599844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261182A Pending JP2002164352A (ja) 2000-09-13 2001-08-30 バイポーラトランジスタ、半導体発光素子、及び半導体素子

Country Status (2)

Country Link
US (2) US6498050B2 (ja)
JP (1) JP2002164352A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229074A (ja) * 2004-02-16 2005-08-25 Toshiba Corp バイポーラ型トランジスタ
JP2007503710A (ja) * 2003-08-22 2007-02-22 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ 半導体素子及び方法
JP2020507934A (ja) * 2017-01-03 2020-03-12 カロライナ ディアス マチャド、ポーラ レーザー治療用のトリダイオード及びレーザー治療用のトリダイオードをベースにした機器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1225638A3 (en) * 2001-01-17 2003-02-05 Sumitomo Chemical Company, Limited Thin-film crystal wafer having pn junction and method for fabricating the wafer
JP3645233B2 (ja) * 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
US6683334B2 (en) 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
JP2004207583A (ja) * 2002-12-26 2004-07-22 Sony Corp 半導体装置
JP3708114B2 (ja) * 2003-04-15 2005-10-19 松下電器産業株式会社 バリスティック半導体素子
EP1521311A3 (de) * 2003-09-30 2010-09-15 OSRAM Opto Semiconductors GmbH Strahlungsemittierender Halbleiterkörper mit Confinement-Schichten
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7751455B2 (en) 2004-12-14 2010-07-06 Palo Alto Research Center Incorporated Blue and green laser diodes with gallium nitride or indium gallium nitride cladding laser structure
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
JP2008004779A (ja) * 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
JP2008004807A (ja) * 2006-06-23 2008-01-10 Hitachi Ltd ヘテロ接合バイポーラトランジスタ
US7672553B2 (en) * 2007-03-01 2010-03-02 Alcatel-Lucent Usa Inc. High speed semiconductor optical modulator
US8961687B2 (en) * 2009-08-31 2015-02-24 Alliance For Sustainable Energy, Llc Lattice matched crystalline substrates for cubic nitride semiconductor growth
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates
US8507365B2 (en) * 2009-12-21 2013-08-13 Alliance For Sustainable Energy, Llc Growth of coincident site lattice matched semiconductor layers and devices on crystalline substrates
US9425249B2 (en) 2010-12-01 2016-08-23 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
US9041027B2 (en) 2010-12-01 2015-05-26 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
RU2512742C1 (ru) * 2012-12-06 2014-04-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор
CN105633227B (zh) * 2015-12-29 2018-04-17 华南师范大学 高速调制发光二极管及其制造方法
CN105655454B (zh) * 2015-12-29 2018-05-08 华南师范大学 高调制发光二极管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
JPH09307100A (ja) 1996-01-16 1997-11-28 Matsushita Electron Corp 電界効果型半導体装置
US6258619B1 (en) * 1996-12-06 2001-07-10 Rohm Ltd Fabrication of semiconductor light emitting device
JP2000164852A (ja) 1998-11-25 2000-06-16 Hitachi Cable Ltd 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503710A (ja) * 2003-08-22 2007-02-22 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ 半導体素子及び方法
JP2005229074A (ja) * 2004-02-16 2005-08-25 Toshiba Corp バイポーラ型トランジスタ
JP2020507934A (ja) * 2017-01-03 2020-03-12 カロライナ ディアス マチャド、ポーラ レーザー治療用のトリダイオード及びレーザー治療用のトリダイオードをベースにした機器

Also Published As

Publication number Publication date
US20020031853A1 (en) 2002-03-14
US20030064538A1 (en) 2003-04-03
US6498050B2 (en) 2002-12-24
US6605486B2 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
JP2002164352A (ja) バイポーラトランジスタ、半導体発光素子、及び半導体素子
US6667498B2 (en) Nitride semiconductor stack and its semiconductor device
US9437772B2 (en) Method of manufacture of advanced heterojunction transistor and transistor laser
JP3924303B2 (ja) 窒化物半導体素子およびその製法
Ren et al. 300 C GaN/AlGaN heterojunction bipolar transistor
US7943949B2 (en) III-nitride based on semiconductor device with low-resistance ohmic contacts
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP2004047764A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2001053339A (ja) 半導体発光素子およびその製造方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
US20070290203A1 (en) Semiconductor element and method of manufacturing the same
KR20020019488A (ko) Ｈｅｍｔ 전계 효과 트랜지스터 또는 이종접합 바이폴라트랜지스터에 대한 이종접합 ⅲ-ｖ 트랜지스터
JP2008016615A (ja) バイポーラトランジスタ
KR100542720B1 (ko) GaN계 접합 구조
JP2004088054A (ja) Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JPH1084163A (ja) 半導体発光素子
US9997612B2 (en) Compound semiconductor device and method of manufacturing the same
TW515106B (en) Bipolar transistor, semiconductor light emitting device and semiconductor device
US7157749B2 (en) Bipolar transistor with a GaAs substrate and a SiGe base or collector
JP2005136162A (ja) 化合物半導体素子の製造方法
JP3615068B2 (ja) ヘテロ接合型窒化物半導体装置
JP4333092B2 (ja) 窒化物半導体の製造方法
EP1553618A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
JP3780984B2 (ja) 窒化物半導体の製造方法
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080527