JP3645233B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3645233B2 JP3645233B2 JP2002154581A JP2002154581A JP3645233B2 JP 3645233 B2 JP3645233 B2 JP 3645233B2 JP 2002154581 A JP2002154581 A JP 2002154581A JP 2002154581 A JP2002154581 A JP 2002154581A JP 3645233 B2 JP3645233 B2 JP 3645233B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- ingan
- graded
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 239000012535 impurity Substances 0.000 claims description 70
- 150000004767 nitrides Chemical class 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 33
- 125000005842 heteroatom Chemical group 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 21
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 21
- 238000000034 method Methods 0.000 description 12
- 230000010287 polarization Effects 0.000 description 11
- 230000002269 spontaneous effect Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 239000011777 magnesium Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- -1 GaAs compound Chemical class 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関し、より詳細には、窒化物半導体積層体を用いたダブルヘテロ接合バイポーラトランジスタなどの半導体素子に関する。
【０００２】
【従来の技術】
従来から盛んに研究されているＧａＡｓとＡｌＧａＡｓ、ＧａＡｓとＩｎＧａＡｓ、ＩｎＧａＡｓとＩｎＰのヘテロ界面には、バンドキャップの不連続が生じる。図２は、ｎ型ＩｎＧａＡｓとｎ型ＧａＡｓのヘテロ接合に対するバンド図で、図中符号２１はｎ型ＩｎＧａＡｓ（Ｉｎ組成が１０％）、２２はｎ型ＧａＡｓである。このようなバンドキャップの小さな物質と大きな物質とを接続したヘテロ構造には、バンドキャップの不連続が存在するために、バンドキャップの小さなＩｎＧａＡｓからバンドキャップの大きなＧａＡｓへ電子を円滑に走行させることができない。
【０００３】
それは、ｎ型ＩｎＧａＡｓ２１とｎ型ＧａＡｓ２２とのヘテロ界面２３に存在する伝導帯の不連続によって、電子がはね返されるからである。このようなバンドキャップ不連続の悪影響を取り除くため、２つの物質の間にはバンドキャップを徐々に変化させた層（グレーデッド層）を挿入することが行われている。
【０００４】
図３は、Ｉｎ組成が１０％のｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構造に対するバンド図で、図中符号３１はｎ型ＩｎＧａＡｓ（Ｉｎ組成が１０％）、３２はｎ型ＧａＡｓ、３３はＩｎＧａＡｓグレーデッド層である。このグレーデッド層３３のＩｎＧａＡｓにおけるＩｎ組成を１０％から０％まで変化させている（ここで、Ｉｎ組成が０％のＩｎＧａＡｓは、ＧａＡｓに対応する）。この場合、電子はバンドキャップ不連続を感じることなく、膜厚方向に円滑に走行することができる。ｎｐｎ型のＩｎＧａＡｓとＧａＡｓから構成されるダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）では、ベース層とコレクタ層の間に、グレーデッド層３３を挿入することが一般的に行われている（H. Ito and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L421.参照)。
【０００５】
この場合、グレーデッド層３３は、ＩｎＧａＡｓから構成されており、３０ｎｍの範囲でＩｎ組成を８％から０％まで徐々に変化させている。このグレーデッド層には、ｎ型不純物をドーピングしているが、その濃度は２×１０17ｃｍ-3程度であり、１×１０18ｃｍ-3以上の高濃度のドーピングは行われない。高濃度にドーピングを行うと、ベース／コレクタ間の降伏電圧が低くなるという問題が起きるためである。
【０００６】
ＩｎＧａＡｓ／ＧａＡｓ系あるいはＩｎＧａＡｓＮ／ＧａＡｓ系ＤＨＢＴでの報告例では、このグレーデッド層の厚さは、いずれも３０ｎｍである。また、ｎ型不純物濃度は、それぞれ、１×１０17（ｃｍ-3）、および、３×１０16（ｃｍ-3）である（H. Ito and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L421.、および、N. Y. Li et al. Electron. Lett. 36 (2000).）。グレーデッド層の厚さがこれよりも薄いと、１）組成制御が難しい、２）電子の波動関数の広がりは大雑把に言って１０ｎｍ程度であるので、電子はグレーデッド層を感じなくなる、という問題が生じる。
【０００７】
一方、コレクタ層の厚さは２００ｎｍから５００ｎｍの範囲の作製例が大多数を占めている。ここで、グレーデッド層の厚さがこのコレクタ層の厚さに比べて無視できない場合には、コレクタ走行時間が長くなるという問題が生じる。つまり、応答時間が長くなり、高周波特性が悪くなる。これらのことから、従来の報告では、厚さが３０ｎｍの比較的薄いグレーデッド層が用いられた、と考えられる。
【０００８】
窒化物半導体で作製されたヘテロ接合では、ピエゾ効果あるいは自発的分極によってヘテロ界面に空間電荷が発生する。この空間電荷の量は、ヘテロ接合を形成する２つの層の格子定数差に比例する。つまり、２つの層の格子定数差が大きいとピエゾ電荷が大きくなる。また、一般に、２つの層の格子定数差が大きい場合には、バンドキャップのエネルギー差も大きくなる。
【０００９】
図４は、ＩｎＧａＮとＧａＮのヘテロ接合の例を示す図で、図中符号４１はＩｎＧａＮ、４２はＧａＮ、４３はヘテロ界面、４４はヘテロ界面に存在する空間電荷である。ＩｎＧａＮ４１が表面側に存在するために、ヘテロ界面４３にマイナスの空間電荷４４が発生し、この空間電荷４４によってバンドが変調される。これとは逆に、ＧａＮ４２が表面側に存在する場合は、ヘテロ界面４３にはプラスの空間電荷が発生する。
【００１０】
ここで構成する元素の組成を変化させ、窒化物半導体のグレーデッド層を作製した場合には、このグレーデッド層の中には空間電荷が発生すると考えられる。現在のところ、窒化物半導体を用いてグレーデッド層を作製した場合に、グレーデッド層内に一様に空間電荷が発生するという考え方はない。しかしながら、本発明の実施例で述べるように、グレーデッド層内に空間電荷が発生していることがわかった。
【００１１】
図５は、グレーデッド層において空間電荷が発生する機構を説明するための図で、図中符号５１はグレーデッド層、５２は段階的に組成を変化させた多数の薄い層から構成させたグレーデッド層である。グレーデッド層内に電荷が発生するメカニズムは、次のように考えられる。まず、グレーデッド層を薄い層に分割して考える。図５に示すように、基板側から表面側にかけてバンドキャップエネルギーが小さくなる構造では、それぞれの層の基板側にマイナスの空間電荷が形成される。この電荷の量は、２つの層の格子定数差に依存する。グレーデッド層が多数のヘテロ接合の集合体であると考えれば、空間電荷が一様に存在することになる。
【００１２】
例えば、ヘテロ界面に存在する空間電荷のシート濃度が１×１０13（ｃｍ-2）であるヘテロ界面を考える。このヘテロ接合の間に、格子定数が一様に変化して、厚さが２０（ｎｍ）のグレーデッド層を挿入した場合には、
１×１０13（ｃｍ-2）÷２０（ｎｍ）＝５×１０18（ｃｍ-3）
の空間電荷がグレーデッド層内に一様に存在することになる。このように、グレーデッド層には、１０18（ｃｍ-3）台の高濃度の空間電荷が存在することになる。
【００１３】
図６は、ｎｐｎ型のＤＨＢＴのベース層とコレクタ層の間にグレーデッド層を挿入した場合のバンド図で、図中符号６１はｐ型ベース層、６２はｎ型コレクタ層、６３はグレーデッド層である。窒化物半導体を用いたｎｐｎ型のダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）のベース層とコレクタ層の間にグレーデッド層を挿入した場合には、グレーデッド層６３内に発生した空間電荷によってバンドが変調されて盛り上がりが生じる。この盛り上がりによって、電子の走行が妨げられる。
【００１４】
例えば、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、サファイア基板上にＧａＮを成長し、さらに、その上にＩｎＧａＮを成長した場合を考える。ＧａＮおよびＩｎＧａＮの中には残留不純物が存在しないのにもかかわらず、ＧａＮとＩｎＧａＮのヘテロ界面には、ピエゾ効果あるいは自発的分極などによって空間電荷が発生する。したがって図４に示したように、バンドが変調される。
【００１５】
さらに、バンド不連続によるキャリアの走行への悪影響を無くすために、このＧａＮ６２とＩｎＧａＮ６１の間にＩｎ組成を変化させたＩｎＧａＮグレーデッド層６３を挿入した場合には、図６に示したように、ＩｎＧａＮグレーデッド層６３内に空間電荷が発生する。この空間電荷によってバンドが変調され、電子に対する障壁として働くために、電子はコレクタ側に到達できなくる。この結果、ＤＨＢＴにはコレクタ電流が流れず、電流利得を高くすることができなくなる。
【００１６】
以上は、窒化物半導体を用いたグレーデッド層における空間電荷が電子デバイスの特性を劣化させることについての説明である。この空間電荷は発光素子においても問題となる。窒化物半導体で作製された発光素子では、通常、基板側から表面側にかけて、バンドキャップの大きなｎ型層、バンドキャップの小さな発光層、バンドキャップの大きなｐ型層から構成される。この構造において、バンドキャップの大きなｎ型層とバンドキャップの小さな発光層、あるいは、バンドキャップの小さな発光層とバンドキャップの大きなｐ型層の間に、グレーデッド層を挿入することがある。
【００１７】
図７は、発光素子にグレーデッド層を挿入した場合のバンド図で、図中符号７１はｐ型層、７２はｎ型層、７３は発光層、７４はグレーデッド層である。前述したように、グレーデッド層７４には空間電荷が発生するために図７のようになる。ここでは、ｐ型層７１やｎ型層７２に含まれる不純物によるバンドの変調は無視している。図７からわかるように、ｎ型層７２側では電子に対する障壁が形成され、ｐ型層７１側では正孔に対する障壁が形成されている。この障壁のために、電子あるいは正孔を発光層７３に注入することが困難になる。この結果、発光するために必要な電圧が上昇して発光効率が減少する。
【００１８】
【発明が解決しようとする課題】
ＤＨＢＴでは、ベース層とコレクタ層の間にバンドキャップを徐々に変化させたグレーデッド構造を挿入する。窒化物半導体を用いたグレーデッド層には空間電荷が発生するので、エミッタ層から注入された電子は、ベース層を通過してコレクタ層へ到達することができなくなる。このため、コレクタ電流を大きくすることができず、電流利得を高くすることができないという問題があった。
【００１９】
また、発光素子では、グレーデッド層における空間電荷によって、電子あるいは正孔を発光層に注入することが困難になるという問題があった。
【００２０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、グレーデッド層に存在する空間電荷によって、ＤＨＢＴにおけるコレクタ電流を大きくすることができなかった点を解決し、エミッタ層から注入された電子をコレクタ層へ到達させることにより、高い電流利得を得ることが可能なトランジスタ構造を得るような半導体素子を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、基板側から表面側にかけてｎ型コレクタ層とｐ形ベース層とｎ型エミッタ層とを有し、前記ｐ型ベース層のバンドキャップよりもバンドキャップの大きな前記ｎ型コレクタ層から構成されるダブルヘテロ型の窒化物半導体ｎｐｎ型ヘテロ接合バイポーラトランジスタにおいて、前記ｎ型コレクタ層と前記ｐ型ベース層との間に、前記基板側から前記表面側にバンドキャップの大きさを徐々に小さくした１０〜１００ｎｍの厚さの窒化物半導体層を挿入し、該窒化物半導体層には、１×１０１８ｃｍ−３以上の空間電荷を打ち消すようなｎ型不純物がドーピングされていることを特徴とする。
【００２３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記窒化物半導体層の厚さが１０〜５０ｎｍであることを特徴とする。
【００２４】
また、請求項３に記載の発明は、請求項１に記載の発明において、ｎ型ＧａＮが前記ｎ型コレクタ層を構成し、ｐ型ＩｎＧａＮが前記ｐ型ベース層を構成し、前記基板側から前記表面側にかけてＩｎの組成を０％から前記ｐ型ベース層のＩｎの組成まで徐々にＩｎ組成を増加させることによりバンドキャップを徐々に小さくしたｎ型ＩｎＧａＮが前記窒化物半導体層を構成することを特徴とする。
【００３１】
このような構成により、窒化物半導体で作製したグレーデッド層には、ピエゾ効果あるいは自発的分極により空間電荷が発生する。この空間電荷はバンドを変調させるために、ヘテロ界面に垂直な方向に走行する電子あるいは正孔に対して障壁となる。これに対して、この空間電荷を打ち消す効果のある不純物を高濃度にドーピングすると、バンドが変調されなくなる。その結果、ピエゾ効果あるいは自発的分極により発生した空間電荷による影響がなくなり、ヘテロ界面に垂直な方向に電子あるいは正孔が円滑に走行できるようになる。
【００３２】
高周波通信用のパワーアンプなどに利用されるヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、高い出力を得るために、ベース層のバンドキャップよりもコレクタ層のバンドキャップが大きいダブルヘテロ構造を用いる場合がある。本発明は、窒化物半導体を用いたダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）において、高い電流利得を得るための構造に関するものであり、また、窒化物半導体を用いた発光素子において、発光するための電圧を低くすることによって、発光効率を高くするための構造に関するものである。
【００３３】
さらに本発明は、窒化物半導体を用いたグレーデッド層に発生する空間電荷を打ち消すために、１×１０18ｃｍ-3以上の高濃度の不純物をドーピングすることを最も主要な特徴とする。従来の技術とは、窒化物半導体において、グレーデッド層内に発生した空間電荷とは異なるタイプの不純物をグレーデッド層にドーピングする点、その不純物濃度が１×１０18ｃｍ-3以上である点が異なる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
［実施例１］
有機金属気相成長（ＭＯＶＰＥ）法によってＳｉＣ基板上にエピタキシャル構造を成長し、サイクロトロン電子共鳴（ＥＣＲ）エッチング法を用いて加工することにより、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオードを作製した。また、電子ビーム蒸着法により電極を形成した。そして、室温（２３℃）において、電流−電圧（Ｉ−Ｖ）特性を調べた。
【００３５】
図８は、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオード構造を示す図で、図中符号８１はＳｉＣ基板、８２はＡｌＮバッファー層（１００ｎｍ）、８３はＳｉドープＧａＮ層（１μｍ）、８４はＳｉドープＧａＮ層（０．５μｍ）、８５はＩｎＧａＮグレーデッド層（３０ｎｍ）、８６はＭｇドープＩｎＧａＮ層（１８０ｎｍ）、８７はＡｌ／Ａｕ電極、８８はＰｄ／Ａｕ電極である。
【００３６】
ｐ型ＩｎＧａＮ層８６のＩｎ組成は１０％であり、このｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８４の間には、Ｉｎ組成を０％から１０％まで変化させたＩｎＧａＮグレーデッド層８５を挿入した。このグレーデッド層８５の厚さは３０ｎｍである。この薄膜構造は基板側から表面側にかけてバンドキャップを徐々に小さくした状態となっている。
【００３７】
まず、１１００℃において、ＳｉＣ基板８１上にＡｌＮバッファー層８２を１００ｎｍ成長し、オーミック電極形成用のＳｉドープＧａＮ層８３を成長した。この層８３のＳｉ不純物濃度および厚さは、それぞれ、３×１０18ｃｍ-3および１μｍである。その上に、Ｓｉ不純物濃度が２×１０17ｃｍ-3のＳｉドープＧａＮ層（ｎ型ＧａＮ層）８４を成長した。この層８４の厚さは５００ｎｍである。さらに、Ｉｎ組成を変化させたＩｎＧａＮ層８５を成長する。この層８５の厚さは３０ｎｍであり、Ｓｉ不純物濃度を変化させてＩ−Ｖ特性を比較した。
【００３８】
Ｓｉ不純物濃度は、４×１０17ｃｍ-3と５×１０18ｃｍ-3の２種類である。Ｓｉ不純物は、窒化物半導体中でｎ型不純物となる。さらに、Ｍｇ不純物濃度が４×１０19ｃｍ-3のＭｇドープＩｎＧａＮ（ｐ型ＩｎＧａＮ層）８６を成長した。Ｍｇ不純物は窒化物半導体中でｐ型不純物となる。この層８６の厚さは１８０ｎｍであり、Ｉｎ組成は１０％である。ＭＯＶＰＥ法で成長した後、Ｍｇ原子を活性化させるために、窒素雰囲気で１０分間の熱処理を行った。熱処理の温度は７００℃である。そして、通常のフォトリソグラフィー法と、ＥＣＲエッチング法を用いて、ＭＯＣＶＤ法で成長したエピタキシャル構造を加工することによって、図８に示したヘテロ接合ダイオードを作製した。
【００３９】
図９は、室温で測定したヘテロ接合ダイオードに対するＩ−Ｖ特性を示す図である。ｐ型層に対するＰｄ／Ａｕ電極８８の大きさは、３００μｍ×３００μｍである。ＩｎＧａＮグレーデッド層８５のＳｉ不純物濃度が４×１０17ｃｍ-3の立ち上がり電圧は、５×１０18ｃｍ-3の立ち上がり電圧よりも高くなっている。Ｓｉ不純物濃度が低い場合には、グレーデッド層８５内の空間電荷による障壁によって、電子の走行が妨げられる、つまり、電流が流れにくくなる。これに対して、Ｓｉ不純物濃度を高くすると、空間電荷の影響が無くなり、電子が流れやすくなる、つまり、低い電圧でも電流が流れ出す。
【００４０】
図１は、本発明によって作製された半導体構造のバンド図の一例を示す図で、図中符号１１はｐ型ＩｎＧａＮ層、１２はグレーデッド層（ＩｎＧａＮ層）、１３はｎ型ＧａＮ層、１４はピエゾ効果あるいは自発分極効果によって発生した空間電荷、１５は空間電荷を打ち消すためのｎ型不純物を示している。
【００４１】
窒化物半導体で作製したグレーデッド層１２には、ピエゾ効果あるいは自発的分極により空間電荷１４が発生する。この空間電荷１４はバンドを変調させるために、ヘテロ界面に垂直な方向に走行する電子あるいは正孔に対して障壁となる。これに対して、この空間電荷１４を打ち消す効果のある不純物１５を高濃度にドーピングするとバンドが変調されなくなる。その結果、ピエゾ効果あるいは自発的分極により発生した空間電荷１４による影響がなくなり、ヘテロ界面に垂直な方向に電子あるいは正孔が円滑に走行できるようになる。
【００４２】
［実施例２］
次に、本発明を窒化物半導体で構成されたＤＨＢＴに適用した実施例について説明する。
図１０は、本発明を適用したＤＨＢＴの構造を示す図で、図中符号１０１はＳｉＣ基板、１０２はＡｌＮバッファー層（１００ｎｍ）、１０３はｎ−ＧａＮサブコレクタ層（１μｍ）、１０４はｎ−ＧａＮコレクタ層（５００ｎｍ）、１０５はＩｎＧａＮグレーデッド層、１０６はｐ−ＩｎＧａＮベース層（１００ｎｍ）、１０７はｎ−ＧａＮエミッタ層、１０８はＡｌ／Ａｕ電極、１０９はＰｄ／Ａｕ電極、１１０はＡｌ／Ａｕ電極である。
【００４３】
実施例１と同様に、ＭＯＶＰＥ法によってＳｉＣ基板１０１上にエピタキシャル構造を成長し、ＥＣＲエッチング法を用いて加工し、電子ビーム蒸着により電極を形成した。ベース層１０６に用いたＩｎＧａＮのＩｎ組成は６％であり、ベース層１０６とコレクタ層１０４の間に挿入したＩｎＧａＮ層１０５におけるＩｎ組成は、ベース層１０６からコレクタ層１０４にかけて６％から０％まで変化させている。このグレーデッドＩｎＧａＮ層１０５の厚さを３０ｎｍに固定して、グレーデッドＩｎＧａＮ層１０５に含まれるＳｉ不純物濃度を４×１０17ｃｍ-3から５×１０18ｃｍ-3まで変化させ、エミッタ接地Ｉ−Ｖ特性を測定した。その他の層の条件は同一である。
【００４４】
図１１〜図１３は、グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性を示した図である。ＩｎＧａＮグレーデッド層１０５に含まれるＳｉ不純物濃度が４×１０17ｃｍ-3の場合には（図１１）、トランジスタ特性が得られていない。これに対して、ＩｎＧａＮグレーデッド層１０５に含まれるＳｉ不純物濃度が１×１０18ｃｍ-3の場合には（図１２）、最大で約１の電流利得が得られている。さらに、このＳｉ不純物濃度を５×１０18ｃｍ-3まで増加させることにより（図１３）、電流利得の最大値は約２０まで上昇した。このように、ＩｎＧａＮグレーデッド層１０５のＳｉ不純物濃度を上昇させるだけで、電流利得が上昇した。これは、Ｓｉ不純物がグレーデッド層１０５内に含まれる空間電荷を打ち消したために、グレーデッド層１０５の空間電荷に邪魔されずに、エミッタ層１０７から注入された電子が、コレクタ層１０４へ到達したことを意味している。
【００４５】
本実施例では、ベース層１０６にｐ型ＩｎＧａＮ層を用い、コレクタ層１０４にｎ型ＧａＮ層を用いて、両者の間にＩｎＧａＮグレーデッド層１０５を挿入した。しかしながら、ベース層１０６にｐ型ＧａＮ層を用い、コレクタ層１０４にｎ型ＡｌＧａＮ層を用いて、両者の間にＡｌＧａＮグレーデッド層１０５を挿入した構造に対しても、本発明を適用することにより同様な効果が現れる。
【００４６】
次に、このグレーデッド層の厚さに関して説明を行なう。
従来報告されているＤＨＢＴは、窒化物半導体で作製されていなかった。従って、ピエゾ効果（自発分極効果を含む）を考慮していなかった。本発明は窒化物半導体に関するものなので、ピエゾ効果を考慮しなければならない。
【００４７】
ＨＢＴでは、エミッタ層を形成する材料のバンドギャップエネルギーをベース層を形成する材料のバンドギャップエネルギーよりも大きくする。このＨＢＴでは、ヘテロ接合を用いない通常のバイポーラトランジスタ（ＢＪＴ）よりも電流利得（β）を大きくすることができる。そして、２つの層のバンドギャップエネルギー差（ΔＥ）とβの関係は、次のように表すことができる。
β〜ｅｘｐ（ｑΔＥ／ｋＴ） （〜は比例を表す。）
【００４８】
従って、βの値を大きくするためには、エミッタ層とベース層を用いる材料のバンドギャップエネルギー差を大きくする必要がある。ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの実験によると、このバンドギャップエネルギー差は２００ｍｅＶ以上が望ましいと報告されている（M. Konagai and K. Takahashi, J. Appl. Phys. 46 (1975) 2120.）。この場合、室温（２９６Ｋ）では、ｑ／ｋＴ＝２５（ｍｅＶ）であるので、βの値はＢＪＴよりも３０００倍も大きくなることになる。
【００４９】
ＤＨＢＴでは、エミッタ層とコレクタ層を同じ材料にする例がほとんどである。これは、エミッタ層とコレクタ層を同じにした方が、
１）エミッタ層とコレクタ層を同一にすれば、その分だけ成長条件が少なくなるので、エミッタ層とコレクタ層に異なった材料を用いた場合に比べて、成長が簡素化される（成長が行いやすい）、
２）さらに、エッチングなどの加工に関しても、同一材料を用いた場合には、加工プロセスが簡素化される、
というメリットがあるためである。
【００５０】
以上のことから、ＤＨＢＴでは、ベース層とコレクタ層のバンドギャップエネルギー差は、エミッタ層とベース層の間と同様に２００ｍｅＶ以上となる。また、電流利得はキャリアの移動度の関数であり、移動度が低くなると電流利得が低くなる。窒化物半導体の移動度は、ＧａＡｓやＩｎＰ系の化合物半導体よりも１桁程度小さい。従って、窒化物半導体ＤＨＢＴに対しては、電流利得を十分に取るためには、大きなバンドギャップエネルギー差が必要である。つまり、窒化物半導体のＨＢＴでは、少なくとも、２００ｍｅＶ以上のバンドギャップエネルギー差が必要である。
【００５１】
ここで、バンドギャップエネルギー差が２００ｍｅＶということは、ＩｎＧａＮ／ＧａＮ系では、Ｉｎ組成が６％以上に相当する。そして、ＡｌＧａＮ／ＧａＮ系では、Ａｌ組成が９％以上に相当する。Ｉｎ組成が６％の場合、ＩｎＧａＮとＧａＮの界面に発生するピエゾ電荷は、６×１０12（ｃｍ-2）である（O. Ambacher et. al. Journal of Applied Physics, 85, 3222 (2000). およびO. Ambacher et. al. Journal of Applied Physics, 87, 334 (2000).）。同様に、Ａｌ組成が９％の場合、ＡｌＧａＮとＧａＮの界面に発生するピエゾ電荷も、６×１０12（ｃｍ-2）である。従って、従来のＤＨＢＴと同様に３０ｎｍの厚さのグレーデッド層が用いられた場合には、グレーデッド層の組成が一様に変化していると仮定すると、
６×１０12（ｃｍ-2）÷３０（ｎｍ）＝２×１０18（ｃｍ-3）
の電荷が、グレーデッド層内に一様に存在することになる。
【００５２】
グレーデッド層の厚さが薄いと、１）組成制御が難しい、２）電子の波動関数の広がりは大雑把に言って１０ｎｍ程度であるので、電子はグレーデッド層を感じなくなる、という問題が生じる。これらのことから、グレーデッド層の厚さは、１０ｎｍ以上であることが望ましい。
【００５３】
逆に、グレーデッド層の厚さを厚くすると、グレーデッド層を通過するための走行時間がかかる。この点では、グレーデッド層は薄い方が望ましい。しかしながら、先にも示したように、グレーデッド層を薄くすると、ピエゾ電荷を中和するための不純物濃度は高くなる。この場合、グレーデッド層全体としては電気的に中性に近くなるが、高濃度の不純物ドーピングのために、結晶品質が劣化する。このことによって、１）逆方向降伏電圧が低くなる、２）グレーデッド層を通過するキャリアの速度が落ちる、ことが予想できる。通常のＭＯＶＰＥ法の成長では、ＧａＮに３×１０19（ｃｍ-3）以上のＳｉ不純物をドーピングすると、表面が荒れる。このことを考慮すると、グレーデッド層へのドーピング濃度が１０19（ｃｍ-3）以上になることは避けたい。
【００５４】
ここで、ＩｎＧａＮ／ＧａＮ ＤＨＢＴにおいて、大きな電流利得を得るためには、Ｉｎ組成を大きくし、バンドギャップエネルギー差を大きくする必要がある。ＩｎＧａＮ／ＧａＮ系でバンドギャップを最も大きくするためには、ＩｎＮとＧａＮのヘテロ接合を用いれば良い。この場合、このヘテロ界面に存在する電荷量は、１×１０14（ｃｍ-2）まで達する。この電荷を打ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下にすることが望ましい。この時のグレーデッド層の厚さは、
１×１０14（ｃｍ-2）÷１×１０19（ｃｍ-3）＝１００（ｎｍ）
である。従って、グレーデッド層の厚さの最大値は１００（ｎｍ）となる。
【００５５】
以上のことから、グレーデッド層の厚さは、１０（ｎｍ）以上、１００（ｎｍ）以下であることが望ましい。
【００５６】
ここで、理論的には、ＩｎＮとＧａＮのヘテロ接合を形成することが可能である。しかしながら、ＩｎＮとＧａＮのヘテロ接合では、両者の格子定数差が大きいので、ＧａＮ上へ平坦なＩｎＮ層を成長することは困難である。平坦なＩｎＧａＮ層を得るためには、ＩｎＧａＮ層のＩｎ組成を５０％以下にしたい。この場合でも、ヘテロ界面に存在する電荷量は５×１０13（ｃｍ-2）まで達する。従って、この電荷を打ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下とすることを考慮すると、グレーデッド層の厚さは５０ｎｍ以下であることが望ましい。
【００５７】
ＩｎＧａＮとＧａＮのヘテロ界面に発生するピエゾ電荷量について触れておく。この電荷量に関しては、Ｏ． Ａｍｂａｃｈｅｒらによって、論文が発表されている（O. Ambacher, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, and L. F. Eastman, J. Appl. Phys. 85, 3222, (1999).）。
【００５８】
この報告によると、ヘテロ界面に発生するピエゾ電荷密度Ｎｓ（ｃｍ-2）は、Ｎｓ＝２×［（ａ−ａ0）／ａ0］×（ｅ31−ｅ33×ｃ13／ｃ33）／ｑ×１０００（ｃｍ-2）
で表すことができる。
【００５９】
ここで、ＩｎＧａＮとＧａＮのヘテロ界面では、Ｉｎ組成ｘに対して、
ａ＝０．３５１ｘ＋３．１８９（Å）
ｅ31＝−０．０８ｘ−０．４９
ｅ33＝０．２４ｘ＋０．７３
ｃ13＝−１１ｘ＋１０３
ｃ33 ＝ −１８１ｘ＋４０５
また、
ｑ＝１．６×１０-19（Ｃ）
ａ0＝３．１８９（Å）
である。
【００６０】
これらの式から、Ｉｎ組成ｘとＮｓは、ほぼ比例することがわかる。ＩｎＮとＩｎ組成の５０％のＩｎＧａＮに関してＮｓを計算してみると以下のようになる。
【００６１】
ＩｎＮとＧａＮのヘテロ界面では、上の式にｘ＝１を代入して、
Ｎｓ＝１×１０14（ｃｍ-2）
となる。
また、Ｉｎ組成が５０％のＩｎＧａＮに対しては、ｘ＝０．５を代入して、
Ｎｓ＝５×１０13（ｃｍ-2）
となる。
【００６２】
［実施例３］
次に、本発明を窒化物半導体で構成された発光ダイオード（ＬＥＤ）に適用した実施例について説明する。
図１４は、本発明をＬＥＤに適用した構造を示す図で、図中符号１４１はＳｉＣ基板、１４２はＡｌＮバッファー層（１００ｎｍ）、１４３はＳｉドープＧａＮ層（１μｍ）、１４４はＩｎＧａＮグレーデッド層（３０ｎｍ）、１４５は不純物をドープしないＩｎＧａＮ／ＧａＮ超格子（活性層）、１４６はＩｎＧａＮグレーデッド層（３０ｎｍ）、１４７はＭｇドープＧａＮ層（５００ｎｍ）、１４８はＡｌ／Ａｕ電極、１４９はＰｄ／Ａｕ電極である。
【００６３】
実施例１と同様に、ＭＯＶＰＥ法によってＳｉＣ基板１４１上にエピタキシャル構造を成長し、ＥＣＲエッチング法を用いて加工し、電子ビーム蒸着により電極を形成した。活性層１４５はＩｎＧａＮ／ＧａＮ超格子であり、この超格子中での障壁層のＩｎ組成は６％であり、井戸層のＩｎ組成は１０％である。障壁層および井戸層の厚さは、それぞれ、５ｎｍおよび２ｎｍであり、井戸層の数は５層である。ｎ型不純物層１４３と活性層１４５の間に挿入したＩｎＧａＮ層１４４におけるＩｎ組成は、ｎ型不純物層１４３から活性層１４５にかけて０％から６％まで増加させている。この構造により基板側から表面側にかけてバンドギャップが徐々に小さくなる。
【００６４】
また、活性層１４５とｐ型不純物層１４７の間に挿入したＩｎＧａＮ層１４６におけるＩｎ組成は、活性層１４５からｐ型不純物層１４７にかけて６％から０％まで減少させている。この構造により基板側から表面側にかけてバンドギャップが徐々に大きくなる。
【００６５】
２つのＩｎＧａＮグレーデッド層１４４，１４６の厚さを３０ｎｍに固定した。そして、ｎ型不純物層１４３と活性層１４５の間に挿入したＩｎＧａＮグレーデッド層１４４には、ｎ型不純物であるＳｉ不純物をドーピングしない構造と１×１０18ｃｍ-3のＳｉ不純物をドーピングした構造を作製した。
【００６６】
また、活性層１４５とｐ型不純物層１４７の間に挿入したＩｎＧａＮグレーデッド層１４６には、ｐ型不純物であるＭｇ不純物をドーピングしない構造と１×１０18ｃｍ-3のＭｇ不純物をドーピングした構造も作製した。
【００６７】
これらの２つの構造に電圧を加えるとＬＥＤが動作して発光する。この発光強度をＳｉフォトダイオードで検出した。ＬＥＤに加えた電圧とＳｉフォトダイオードの出力の関係を図１５に示す。本発明を適用して、ＩｎＧａＮグレーデッド層１４４，１４６に１×１０18ｃｍ-3のｎ型あるいはｐ型不純物をドーピングすることにより、低い電圧でも発光出力を高くすることができた。さらに、ｎ型不純物（Ｓｉ）とｐ型不純物（Ｍｇ）のドーピングの両方を行うことにより３Ｖ以下の低電圧で発光を起こすことが可能になる。
【００６８】
図１６は、基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造を示す図で、図中符号１６１はｐ型ＧａＮ層、１６２はグレーデッド層（ＩｎＧａＮ層）、１６３はｎ型ＩｎＧａＮ層、１６４は空間電荷を打ち消すためのｐ型不純物、１６５はピエゾ効果あるいは自発分極効果によって発生した空間電荷を示している。
【００６９】
実施例１で示したダイオード構造では、基板側から表面側にかけてバンドギャップを徐々に小さくした。これとは逆に、基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造も考えられる。バンドギャップを徐々に大きくしたグレーデッド層１６２では、基板側から表面側にかけてＩｎ組成を小さくしている。従って、この構造でのグレーデッド層１６２内には、ピエゾ効果あるいは自発分極効果によってプラスの電荷１６５が発生する。このプラスの空間電荷１６５を打ち消すために、グレーデッド層１６２に１０18ｃｍ-3台のｐ型不純物をドーピングする。このｐ型不純物ドーピングによって、正孔に対する障壁が無くなるので、基板側から表面側へ正孔が円滑に走行できるようになる。この結果、ダイオードの立ち上がり電圧を低くすることが出来るのは、実施例１と同様である。
【００７０】
なお、本発明での実施例で示した構造は、ＭＯＶＰＥ法を用いて作製した。ＧａＮの成長には、Ｇａ原子の原料ガスであるトリメチルガリウム（ＴＭＧａ）、および、窒素原子の原料ガスであるアンモニア（ＮＨ3）を用いた。また、ＩｎＧａＮの成長にはＩｎ原子の原料ガスであるトリメチルインジウム（ＴＭＩｎ）、Ｇａ原子の原料ガスであるトリエチルガリウム（ＴＥＧａ）、窒素原子の原料ガスであるアンモニア（ＮＨ3）を用いた。Ｉｎ組成を変化させたグレーデッド層では、トリメチルインジウムとトリエチルガリウムの流量比を変化させることによって、所望のグレーデッド構造を成長した。成長温度は、１０００℃あるいは７８０℃である。ｎ型不純物およびｐ型不純物には、それぞれ、Ｓｉ不純物およびＭｇ不純物を用いた。これらの不純物をドーピングするためには、Ｓｉ原子の原料ガスであるシラン（ＳｉＨ4）およびＭｇ原子の原料ガスであるビスシクロペンタジエルマグネシウム（Ｃｐ2Ｍｇ）を他の成長用ガスと同時に供給した。不純物のドーピング濃度は、それぞれの原料ガスの流量によって制御した。また、基板としては、通常用いられているＳｉＣ基板あるいはサファイア基板を用いた。
【００７１】
また、本発明で示した実施例では、バンドギャップの大きなＧａＮと、ＧａＮに比べてバンドギャップの小さなＩｎＧａＮのヘテロ接合について説明した。しかしながら、窒化物半導体のヘテロ接合においては、実施例で述べたＧａＮとＩｎＧａＮの組み合わせ以外にもいくつかの組み合わせが考えられる。窒化物半導体では、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＩｎＮの順でバンドギャップの大きさが小さくなる。このことから、バンドギャップの大きな窒化物半導体を前述した組み合わせを記載すると、ＡｌＧａＮとＧａＮ、ＡｌＧａＮとＩｎＧａＮ、ＡｌＮとＩｎＮなどのヘテロ接合に対しても適用できる。また、Ｂ原子を含むＢＮやＢＧａＮはＧａＮよりもバンドギャップが大きい。これらのＢＮやＢＧａＮとＧａＮとのヘテロ接合に関しても適用できることは容易に類推できる。
【００７２】
以上の説明は、３種類以下の元素を含む場合であるが、４種類の元素を含むＡｌＩｎＧａＮでは、Ａｌ組成が高い場合にはＡｌＩｎＧａＮのバンドギャップはＧａＮよりも大きくなり、Ｉｎ組成が高い場合にはＡｌＩｎＧａＮのバンドギャップはＧａＮよりも小さくなる。このＡｌＩｎＧａＮとＧａＮのヘテロ接合を形成する場合には、バンドギャップの大小によって、グレーデッド層内に発生する空間電荷がプラスになったり、又はマイナスになったりするので、本発明を適用する際には注意が必要である。また、４種類以上の元素を含む場合も同様に注意が必要である。
【００７３】
本発明で示した実施例に類似した構造として、金属／半導体／グレーデッド層／半導体構造がＧａＡｓ系化合物半導体において報告されている。例えば、金属／ＩｎＡｓ／ＩｎＧａＡｓグレーデッド層／ＧａＡｓ構造において、ＩｎＡｓ層、ＩｎＧａＡｓグレーデッド層およびＧａＡｓ層のすべてに、１０18ｃｍ-3以上の高い濃度のｎ型不純物をドーピングしている（T. Nittono, H. Ito, O. Nakajima, and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L865.)。
【００７４】
この構造は、金属と半導体の間のオーミック抵抗を低くするためのものである。この構造では、オーミック抵抗を低くするために、グレーデッド層に隣り合った２つの半導体層にも、グレーデッド層と同じ種類の不純物を高濃度にドーピングする必要がある。つまり、グレーデッド層に隣り合った２つの半導体層の伝導型が等しくなっている。これに対して本発明では、グレーデッド層には１０18ｃｍ-3台の高濃度の不純物をドーピングするが、グレーデッド層に隣り合った２つの半導体層の伝導型は異なっている、あるいは、グレーデッド層に隣り合った半導体層の少なくとも一方にはドーピングを行っていない。つまり、本発明はダイオード構造を構成するものであり、従来技術とは構造が異なる。
【００７５】
また、ｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、ｐ型ベース層をグレーデッド層にすることがある。このグレーデッド層には、１０18ｃｍ-3以上の高い濃度のｐ型不純物がドーピングされている。ベース層をグレーデッド層とすると、ベース層の内部に電界が発生する。この内部電界によってベース層を通過する少数キャリアが加速されるため、電流利得を高くすることが出来る。従来の技術ではグレーデッド層をベース層に用いているのに対して、本発明のグレーデッド層はベース層とコレクタ層の間に用いる。
【００７６】
【発明の効果】
以上説明したように本発明によれば、窒化物半導体を用いて作製したグレーデッド層には、ピエゾ効果や自発的分極効果によって、空間電荷が発生すると考えられる。この空間電荷の影響を打ち消すために、高濃度の不純物をドーピングする。その結果、このグレーデッド層をベース層とコレクタ層の間に挿入したｎｐｎ型ＤＨＢＴでは、エミッタ層から注入された電子が、ベース層を通過してコレクタ層に到達することができる。このため、ＤＨＢＴにおいてコレクタ電流を大きくすることができ、高い電流利得が得られるという利点がある。
【図面の簡単な説明】
【図１】本発明によって作製された半導体構造のバンド図の一例を示す図である。
【図２】ｎ型ＧａＡｓとｎ型ＩｎＧａＡｓのヘテロ接合におけるバンド図である。
【図３】Ｉｎ組成が１０％のｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構造に対するバンド図である。
【図４】窒化物半導体であるＧａＮとＩｎＧａＮのヘテロ接合に対するバンド図である。
【図５】グレーデッド層において空間電荷が発生する機構を説明するための図である。
【図６】本発明を用いずに、ｎｐｎ型のＤＨＢＴのベース層とコレクタ層の間にグレーデッド層を挿入した場合のバンド図である。
【図７】本発明を用いずに、発光素子にグレーデッド層を挿入した場合のバンド図である。
【図８】ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオード構造を示す図である。
【図９】室温で測定したヘテロ接合ダイオードに対するＩ−Ｖ特性を示す図である。
【図１０】本発明を適用したＤＨＢＴの構造を示す図である。
【図１１】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その１）を示す図である。
【図１２】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その２）を示す図である。
【図１３】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その３）を示す図である。
【図１４】本発明をＬＥＤに適用した構造を示す図である。
【図１５】本発明を用いて作製したＬＥＤにおいて、加えた電圧とＳｉフォトダイオードの出力の関係を示す図である。
【図１６】基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造を示す図である。
【符号の説明】
１１ ｐ型ＩｎＧａＮ層
１２ グレーデッド層（ＩｎＧａＮ層）
１３ ｎ型ＧａＮ層
１４ 空間電荷
１５ ｎ型不純物
２１ ｎ型ＩｎＧａＡｓ
２２ ｎ型ＧａＡｓ
２３ ヘテロ界面
３１ ｎ型ＩｎＧａＡｓ
３２ ｎ型ＧａＡｓ
３３ ＩｎＧａＡｓグレーデッド層
４１ ＩｎＧａＮ
４２ ＧａＮ
４３ ヘテロ界面
４４ 空間電荷
５１ グレーデッド層
５２ グレーデッド層
６１ ｐ型ベース層
６２ ｎ型コレクタ層
６３ グレーデッド層
７１ ｐ型層
７２ ｎ型層
７３ 発光層
７４ グレーデッド層
８１ ＳｉＣ基板
８２ ＡｌＮバッファー層
８３ ＳｉドープＧａＮ層
８４ ＳｉドープＧａＮ層
８５ ＩｎＧａＮグレーデッド層
８６ ＭｇドープＩｎＧａＮ層
８７ Ａｌ／Ａｕ電極
８８ Ｐｄ／Ａｕ電極
１０１ ＳｉＣ基板
１０２ ＡｌＮバッファー層
１０３ ｎ−ＧａＮサブコレクタ層
１０４ ｎ−ＧａＮコレクタ層
１０５ ＩｎＧａＮグレーデッド層
１０６ ｐ−ＩｎＧａＮベース層
１０７ ｎ−ＧａＮエミッタ層
１０８ Ａｌ／Ａｕ電極
１０９ Ｐｄ／Ａｕ電極
１１０ Ａｌ／Ａｕ電極
１４１ ＳｉＣ基板
１４２ ＡｌＮバッファー層
１４３ ＳｉドープＧａＮ層
１４４ ＩｎＧａＮグレーデッド層
１４５ ＩｎＧａＮ／ＧａＮ超格子（活性層）
１４６ ＩｎＧａＮグレーデッド層
１４７ ＭｇドープＧａＮ層
１４８ Ａｌ／Ａｕ電極
１４９ Ｐｄ／Ａｕ電極
１６１ ｐ型ＧａＮ層
１６２ グレーデッド層（ＩｎＧａＮ層）
１６３ ｎ型ＩｎＧａＮ層
１６４ ｐ型不純物
１６５ 空間電荷
【発明の属する技術分野】
本発明は、半導体素子に関し、より詳細には、窒化物半導体積層体を用いたダブルヘテロ接合バイポーラトランジスタなどの半導体素子に関する。
【０００２】
【従来の技術】
従来から盛んに研究されているＧａＡｓとＡｌＧａＡｓ、ＧａＡｓとＩｎＧａＡｓ、ＩｎＧａＡｓとＩｎＰのヘテロ界面には、バンドキャップの不連続が生じる。図２は、ｎ型ＩｎＧａＡｓとｎ型ＧａＡｓのヘテロ接合に対するバンド図で、図中符号２１はｎ型ＩｎＧａＡｓ（Ｉｎ組成が１０％）、２２はｎ型ＧａＡｓである。このようなバンドキャップの小さな物質と大きな物質とを接続したヘテロ構造には、バンドキャップの不連続が存在するために、バンドキャップの小さなＩｎＧａＡｓからバンドキャップの大きなＧａＡｓへ電子を円滑に走行させることができない。
【０００３】
それは、ｎ型ＩｎＧａＡｓ２１とｎ型ＧａＡｓ２２とのヘテロ界面２３に存在する伝導帯の不連続によって、電子がはね返されるからである。このようなバンドキャップ不連続の悪影響を取り除くため、２つの物質の間にはバンドキャップを徐々に変化させた層（グレーデッド層）を挿入することが行われている。
【０００４】
図３は、Ｉｎ組成が１０％のｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構造に対するバンド図で、図中符号３１はｎ型ＩｎＧａＡｓ（Ｉｎ組成が１０％）、３２はｎ型ＧａＡｓ、３３はＩｎＧａＡｓグレーデッド層である。このグレーデッド層３３のＩｎＧａＡｓにおけるＩｎ組成を１０％から０％まで変化させている（ここで、Ｉｎ組成が０％のＩｎＧａＡｓは、ＧａＡｓに対応する）。この場合、電子はバンドキャップ不連続を感じることなく、膜厚方向に円滑に走行することができる。ｎｐｎ型のＩｎＧａＡｓとＧａＡｓから構成されるダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）では、ベース層とコレクタ層の間に、グレーデッド層３３を挿入することが一般的に行われている（H. Ito and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L421.参照)。
【０００５】
この場合、グレーデッド層３３は、ＩｎＧａＡｓから構成されており、３０ｎｍの範囲でＩｎ組成を８％から０％まで徐々に変化させている。このグレーデッド層には、ｎ型不純物をドーピングしているが、その濃度は２×１０17ｃｍ-3程度であり、１×１０18ｃｍ-3以上の高濃度のドーピングは行われない。高濃度にドーピングを行うと、ベース／コレクタ間の降伏電圧が低くなるという問題が起きるためである。
【０００６】
ＩｎＧａＡｓ／ＧａＡｓ系あるいはＩｎＧａＡｓＮ／ＧａＡｓ系ＤＨＢＴでの報告例では、このグレーデッド層の厚さは、いずれも３０ｎｍである。また、ｎ型不純物濃度は、それぞれ、１×１０17（ｃｍ-3）、および、３×１０16（ｃｍ-3）である（H. Ito and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L421.、および、N. Y. Li et al. Electron. Lett. 36 (2000).）。グレーデッド層の厚さがこれよりも薄いと、１）組成制御が難しい、２）電子の波動関数の広がりは大雑把に言って１０ｎｍ程度であるので、電子はグレーデッド層を感じなくなる、という問題が生じる。
【０００７】
一方、コレクタ層の厚さは２００ｎｍから５００ｎｍの範囲の作製例が大多数を占めている。ここで、グレーデッド層の厚さがこのコレクタ層の厚さに比べて無視できない場合には、コレクタ走行時間が長くなるという問題が生じる。つまり、応答時間が長くなり、高周波特性が悪くなる。これらのことから、従来の報告では、厚さが３０ｎｍの比較的薄いグレーデッド層が用いられた、と考えられる。
【０００８】
窒化物半導体で作製されたヘテロ接合では、ピエゾ効果あるいは自発的分極によってヘテロ界面に空間電荷が発生する。この空間電荷の量は、ヘテロ接合を形成する２つの層の格子定数差に比例する。つまり、２つの層の格子定数差が大きいとピエゾ電荷が大きくなる。また、一般に、２つの層の格子定数差が大きい場合には、バンドキャップのエネルギー差も大きくなる。
【０００９】
図４は、ＩｎＧａＮとＧａＮのヘテロ接合の例を示す図で、図中符号４１はＩｎＧａＮ、４２はＧａＮ、４３はヘテロ界面、４４はヘテロ界面に存在する空間電荷である。ＩｎＧａＮ４１が表面側に存在するために、ヘテロ界面４３にマイナスの空間電荷４４が発生し、この空間電荷４４によってバンドが変調される。これとは逆に、ＧａＮ４２が表面側に存在する場合は、ヘテロ界面４３にはプラスの空間電荷が発生する。
【００１０】
ここで構成する元素の組成を変化させ、窒化物半導体のグレーデッド層を作製した場合には、このグレーデッド層の中には空間電荷が発生すると考えられる。現在のところ、窒化物半導体を用いてグレーデッド層を作製した場合に、グレーデッド層内に一様に空間電荷が発生するという考え方はない。しかしながら、本発明の実施例で述べるように、グレーデッド層内に空間電荷が発生していることがわかった。
【００１１】
図５は、グレーデッド層において空間電荷が発生する機構を説明するための図で、図中符号５１はグレーデッド層、５２は段階的に組成を変化させた多数の薄い層から構成させたグレーデッド層である。グレーデッド層内に電荷が発生するメカニズムは、次のように考えられる。まず、グレーデッド層を薄い層に分割して考える。図５に示すように、基板側から表面側にかけてバンドキャップエネルギーが小さくなる構造では、それぞれの層の基板側にマイナスの空間電荷が形成される。この電荷の量は、２つの層の格子定数差に依存する。グレーデッド層が多数のヘテロ接合の集合体であると考えれば、空間電荷が一様に存在することになる。
【００１２】
例えば、ヘテロ界面に存在する空間電荷のシート濃度が１×１０13（ｃｍ-2）であるヘテロ界面を考える。このヘテロ接合の間に、格子定数が一様に変化して、厚さが２０（ｎｍ）のグレーデッド層を挿入した場合には、
１×１０13（ｃｍ-2）÷２０（ｎｍ）＝５×１０18（ｃｍ-3）
の空間電荷がグレーデッド層内に一様に存在することになる。このように、グレーデッド層には、１０18（ｃｍ-3）台の高濃度の空間電荷が存在することになる。
【００１３】
図６は、ｎｐｎ型のＤＨＢＴのベース層とコレクタ層の間にグレーデッド層を挿入した場合のバンド図で、図中符号６１はｐ型ベース層、６２はｎ型コレクタ層、６３はグレーデッド層である。窒化物半導体を用いたｎｐｎ型のダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）のベース層とコレクタ層の間にグレーデッド層を挿入した場合には、グレーデッド層６３内に発生した空間電荷によってバンドが変調されて盛り上がりが生じる。この盛り上がりによって、電子の走行が妨げられる。
【００１４】
例えば、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、サファイア基板上にＧａＮを成長し、さらに、その上にＩｎＧａＮを成長した場合を考える。ＧａＮおよびＩｎＧａＮの中には残留不純物が存在しないのにもかかわらず、ＧａＮとＩｎＧａＮのヘテロ界面には、ピエゾ効果あるいは自発的分極などによって空間電荷が発生する。したがって図４に示したように、バンドが変調される。
【００１５】
さらに、バンド不連続によるキャリアの走行への悪影響を無くすために、このＧａＮ６２とＩｎＧａＮ６１の間にＩｎ組成を変化させたＩｎＧａＮグレーデッド層６３を挿入した場合には、図６に示したように、ＩｎＧａＮグレーデッド層６３内に空間電荷が発生する。この空間電荷によってバンドが変調され、電子に対する障壁として働くために、電子はコレクタ側に到達できなくる。この結果、ＤＨＢＴにはコレクタ電流が流れず、電流利得を高くすることができなくなる。
【００１６】
以上は、窒化物半導体を用いたグレーデッド層における空間電荷が電子デバイスの特性を劣化させることについての説明である。この空間電荷は発光素子においても問題となる。窒化物半導体で作製された発光素子では、通常、基板側から表面側にかけて、バンドキャップの大きなｎ型層、バンドキャップの小さな発光層、バンドキャップの大きなｐ型層から構成される。この構造において、バンドキャップの大きなｎ型層とバンドキャップの小さな発光層、あるいは、バンドキャップの小さな発光層とバンドキャップの大きなｐ型層の間に、グレーデッド層を挿入することがある。
【００１７】
図７は、発光素子にグレーデッド層を挿入した場合のバンド図で、図中符号７１はｐ型層、７２はｎ型層、７３は発光層、７４はグレーデッド層である。前述したように、グレーデッド層７４には空間電荷が発生するために図７のようになる。ここでは、ｐ型層７１やｎ型層７２に含まれる不純物によるバンドの変調は無視している。図７からわかるように、ｎ型層７２側では電子に対する障壁が形成され、ｐ型層７１側では正孔に対する障壁が形成されている。この障壁のために、電子あるいは正孔を発光層７３に注入することが困難になる。この結果、発光するために必要な電圧が上昇して発光効率が減少する。
【００１８】
【発明が解決しようとする課題】
ＤＨＢＴでは、ベース層とコレクタ層の間にバンドキャップを徐々に変化させたグレーデッド構造を挿入する。窒化物半導体を用いたグレーデッド層には空間電荷が発生するので、エミッタ層から注入された電子は、ベース層を通過してコレクタ層へ到達することができなくなる。このため、コレクタ電流を大きくすることができず、電流利得を高くすることができないという問題があった。
【００１９】
また、発光素子では、グレーデッド層における空間電荷によって、電子あるいは正孔を発光層に注入することが困難になるという問題があった。
【００２０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、グレーデッド層に存在する空間電荷によって、ＤＨＢＴにおけるコレクタ電流を大きくすることができなかった点を解決し、エミッタ層から注入された電子をコレクタ層へ到達させることにより、高い電流利得を得ることが可能なトランジスタ構造を得るような半導体素子を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、基板側から表面側にかけてｎ型コレクタ層とｐ形ベース層とｎ型エミッタ層とを有し、前記ｐ型ベース層のバンドキャップよりもバンドキャップの大きな前記ｎ型コレクタ層から構成されるダブルヘテロ型の窒化物半導体ｎｐｎ型ヘテロ接合バイポーラトランジスタにおいて、前記ｎ型コレクタ層と前記ｐ型ベース層との間に、前記基板側から前記表面側にバンドキャップの大きさを徐々に小さくした１０〜１００ｎｍの厚さの窒化物半導体層を挿入し、該窒化物半導体層には、１×１０１８ｃｍ−３以上の空間電荷を打ち消すようなｎ型不純物がドーピングされていることを特徴とする。
【００２３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記窒化物半導体層の厚さが１０〜５０ｎｍであることを特徴とする。
【００２４】
また、請求項３に記載の発明は、請求項１に記載の発明において、ｎ型ＧａＮが前記ｎ型コレクタ層を構成し、ｐ型ＩｎＧａＮが前記ｐ型ベース層を構成し、前記基板側から前記表面側にかけてＩｎの組成を０％から前記ｐ型ベース層のＩｎの組成まで徐々にＩｎ組成を増加させることによりバンドキャップを徐々に小さくしたｎ型ＩｎＧａＮが前記窒化物半導体層を構成することを特徴とする。
【００３１】
このような構成により、窒化物半導体で作製したグレーデッド層には、ピエゾ効果あるいは自発的分極により空間電荷が発生する。この空間電荷はバンドを変調させるために、ヘテロ界面に垂直な方向に走行する電子あるいは正孔に対して障壁となる。これに対して、この空間電荷を打ち消す効果のある不純物を高濃度にドーピングすると、バンドが変調されなくなる。その結果、ピエゾ効果あるいは自発的分極により発生した空間電荷による影響がなくなり、ヘテロ界面に垂直な方向に電子あるいは正孔が円滑に走行できるようになる。
【００３２】
高周波通信用のパワーアンプなどに利用されるヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、高い出力を得るために、ベース層のバンドキャップよりもコレクタ層のバンドキャップが大きいダブルヘテロ構造を用いる場合がある。本発明は、窒化物半導体を用いたダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）において、高い電流利得を得るための構造に関するものであり、また、窒化物半導体を用いた発光素子において、発光するための電圧を低くすることによって、発光効率を高くするための構造に関するものである。
【００３３】
さらに本発明は、窒化物半導体を用いたグレーデッド層に発生する空間電荷を打ち消すために、１×１０18ｃｍ-3以上の高濃度の不純物をドーピングすることを最も主要な特徴とする。従来の技術とは、窒化物半導体において、グレーデッド層内に発生した空間電荷とは異なるタイプの不純物をグレーデッド層にドーピングする点、その不純物濃度が１×１０18ｃｍ-3以上である点が異なる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
［実施例１］
有機金属気相成長（ＭＯＶＰＥ）法によってＳｉＣ基板上にエピタキシャル構造を成長し、サイクロトロン電子共鳴（ＥＣＲ）エッチング法を用いて加工することにより、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオードを作製した。また、電子ビーム蒸着法により電極を形成した。そして、室温（２３℃）において、電流−電圧（Ｉ−Ｖ）特性を調べた。
【００３５】
図８は、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオード構造を示す図で、図中符号８１はＳｉＣ基板、８２はＡｌＮバッファー層（１００ｎｍ）、８３はＳｉドープＧａＮ層（１μｍ）、８４はＳｉドープＧａＮ層（０．５μｍ）、８５はＩｎＧａＮグレーデッド層（３０ｎｍ）、８６はＭｇドープＩｎＧａＮ層（１８０ｎｍ）、８７はＡｌ／Ａｕ電極、８８はＰｄ／Ａｕ電極である。
【００３６】
ｐ型ＩｎＧａＮ層８６のＩｎ組成は１０％であり、このｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８４の間には、Ｉｎ組成を０％から１０％まで変化させたＩｎＧａＮグレーデッド層８５を挿入した。このグレーデッド層８５の厚さは３０ｎｍである。この薄膜構造は基板側から表面側にかけてバンドキャップを徐々に小さくした状態となっている。
【００３７】
まず、１１００℃において、ＳｉＣ基板８１上にＡｌＮバッファー層８２を１００ｎｍ成長し、オーミック電極形成用のＳｉドープＧａＮ層８３を成長した。この層８３のＳｉ不純物濃度および厚さは、それぞれ、３×１０18ｃｍ-3および１μｍである。その上に、Ｓｉ不純物濃度が２×１０17ｃｍ-3のＳｉドープＧａＮ層（ｎ型ＧａＮ層）８４を成長した。この層８４の厚さは５００ｎｍである。さらに、Ｉｎ組成を変化させたＩｎＧａＮ層８５を成長する。この層８５の厚さは３０ｎｍであり、Ｓｉ不純物濃度を変化させてＩ−Ｖ特性を比較した。
【００３８】
Ｓｉ不純物濃度は、４×１０17ｃｍ-3と５×１０18ｃｍ-3の２種類である。Ｓｉ不純物は、窒化物半導体中でｎ型不純物となる。さらに、Ｍｇ不純物濃度が４×１０19ｃｍ-3のＭｇドープＩｎＧａＮ（ｐ型ＩｎＧａＮ層）８６を成長した。Ｍｇ不純物は窒化物半導体中でｐ型不純物となる。この層８６の厚さは１８０ｎｍであり、Ｉｎ組成は１０％である。ＭＯＶＰＥ法で成長した後、Ｍｇ原子を活性化させるために、窒素雰囲気で１０分間の熱処理を行った。熱処理の温度は７００℃である。そして、通常のフォトリソグラフィー法と、ＥＣＲエッチング法を用いて、ＭＯＣＶＤ法で成長したエピタキシャル構造を加工することによって、図８に示したヘテロ接合ダイオードを作製した。
【００３９】
図９は、室温で測定したヘテロ接合ダイオードに対するＩ−Ｖ特性を示す図である。ｐ型層に対するＰｄ／Ａｕ電極８８の大きさは、３００μｍ×３００μｍである。ＩｎＧａＮグレーデッド層８５のＳｉ不純物濃度が４×１０17ｃｍ-3の立ち上がり電圧は、５×１０18ｃｍ-3の立ち上がり電圧よりも高くなっている。Ｓｉ不純物濃度が低い場合には、グレーデッド層８５内の空間電荷による障壁によって、電子の走行が妨げられる、つまり、電流が流れにくくなる。これに対して、Ｓｉ不純物濃度を高くすると、空間電荷の影響が無くなり、電子が流れやすくなる、つまり、低い電圧でも電流が流れ出す。
【００４０】
図１は、本発明によって作製された半導体構造のバンド図の一例を示す図で、図中符号１１はｐ型ＩｎＧａＮ層、１２はグレーデッド層（ＩｎＧａＮ層）、１３はｎ型ＧａＮ層、１４はピエゾ効果あるいは自発分極効果によって発生した空間電荷、１５は空間電荷を打ち消すためのｎ型不純物を示している。
【００４１】
窒化物半導体で作製したグレーデッド層１２には、ピエゾ効果あるいは自発的分極により空間電荷１４が発生する。この空間電荷１４はバンドを変調させるために、ヘテロ界面に垂直な方向に走行する電子あるいは正孔に対して障壁となる。これに対して、この空間電荷１４を打ち消す効果のある不純物１５を高濃度にドーピングするとバンドが変調されなくなる。その結果、ピエゾ効果あるいは自発的分極により発生した空間電荷１４による影響がなくなり、ヘテロ界面に垂直な方向に電子あるいは正孔が円滑に走行できるようになる。
【００４２】
［実施例２］
次に、本発明を窒化物半導体で構成されたＤＨＢＴに適用した実施例について説明する。
図１０は、本発明を適用したＤＨＢＴの構造を示す図で、図中符号１０１はＳｉＣ基板、１０２はＡｌＮバッファー層（１００ｎｍ）、１０３はｎ−ＧａＮサブコレクタ層（１μｍ）、１０４はｎ−ＧａＮコレクタ層（５００ｎｍ）、１０５はＩｎＧａＮグレーデッド層、１０６はｐ−ＩｎＧａＮベース層（１００ｎｍ）、１０７はｎ−ＧａＮエミッタ層、１０８はＡｌ／Ａｕ電極、１０９はＰｄ／Ａｕ電極、１１０はＡｌ／Ａｕ電極である。
【００４３】
実施例１と同様に、ＭＯＶＰＥ法によってＳｉＣ基板１０１上にエピタキシャル構造を成長し、ＥＣＲエッチング法を用いて加工し、電子ビーム蒸着により電極を形成した。ベース層１０６に用いたＩｎＧａＮのＩｎ組成は６％であり、ベース層１０６とコレクタ層１０４の間に挿入したＩｎＧａＮ層１０５におけるＩｎ組成は、ベース層１０６からコレクタ層１０４にかけて６％から０％まで変化させている。このグレーデッドＩｎＧａＮ層１０５の厚さを３０ｎｍに固定して、グレーデッドＩｎＧａＮ層１０５に含まれるＳｉ不純物濃度を４×１０17ｃｍ-3から５×１０18ｃｍ-3まで変化させ、エミッタ接地Ｉ−Ｖ特性を測定した。その他の層の条件は同一である。
【００４４】
図１１〜図１３は、グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性を示した図である。ＩｎＧａＮグレーデッド層１０５に含まれるＳｉ不純物濃度が４×１０17ｃｍ-3の場合には（図１１）、トランジスタ特性が得られていない。これに対して、ＩｎＧａＮグレーデッド層１０５に含まれるＳｉ不純物濃度が１×１０18ｃｍ-3の場合には（図１２）、最大で約１の電流利得が得られている。さらに、このＳｉ不純物濃度を５×１０18ｃｍ-3まで増加させることにより（図１３）、電流利得の最大値は約２０まで上昇した。このように、ＩｎＧａＮグレーデッド層１０５のＳｉ不純物濃度を上昇させるだけで、電流利得が上昇した。これは、Ｓｉ不純物がグレーデッド層１０５内に含まれる空間電荷を打ち消したために、グレーデッド層１０５の空間電荷に邪魔されずに、エミッタ層１０７から注入された電子が、コレクタ層１０４へ到達したことを意味している。
【００４５】
本実施例では、ベース層１０６にｐ型ＩｎＧａＮ層を用い、コレクタ層１０４にｎ型ＧａＮ層を用いて、両者の間にＩｎＧａＮグレーデッド層１０５を挿入した。しかしながら、ベース層１０６にｐ型ＧａＮ層を用い、コレクタ層１０４にｎ型ＡｌＧａＮ層を用いて、両者の間にＡｌＧａＮグレーデッド層１０５を挿入した構造に対しても、本発明を適用することにより同様な効果が現れる。
【００４６】
次に、このグレーデッド層の厚さに関して説明を行なう。
従来報告されているＤＨＢＴは、窒化物半導体で作製されていなかった。従って、ピエゾ効果（自発分極効果を含む）を考慮していなかった。本発明は窒化物半導体に関するものなので、ピエゾ効果を考慮しなければならない。
【００４７】
ＨＢＴでは、エミッタ層を形成する材料のバンドギャップエネルギーをベース層を形成する材料のバンドギャップエネルギーよりも大きくする。このＨＢＴでは、ヘテロ接合を用いない通常のバイポーラトランジスタ（ＢＪＴ）よりも電流利得（β）を大きくすることができる。そして、２つの層のバンドギャップエネルギー差（ΔＥ）とβの関係は、次のように表すことができる。
β〜ｅｘｐ（ｑΔＥ／ｋＴ） （〜は比例を表す。）
【００４８】
従って、βの値を大きくするためには、エミッタ層とベース層を用いる材料のバンドギャップエネルギー差を大きくする必要がある。ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの実験によると、このバンドギャップエネルギー差は２００ｍｅＶ以上が望ましいと報告されている（M. Konagai and K. Takahashi, J. Appl. Phys. 46 (1975) 2120.）。この場合、室温（２９６Ｋ）では、ｑ／ｋＴ＝２５（ｍｅＶ）であるので、βの値はＢＪＴよりも３０００倍も大きくなることになる。
【００４９】
ＤＨＢＴでは、エミッタ層とコレクタ層を同じ材料にする例がほとんどである。これは、エミッタ層とコレクタ層を同じにした方が、
１）エミッタ層とコレクタ層を同一にすれば、その分だけ成長条件が少なくなるので、エミッタ層とコレクタ層に異なった材料を用いた場合に比べて、成長が簡素化される（成長が行いやすい）、
２）さらに、エッチングなどの加工に関しても、同一材料を用いた場合には、加工プロセスが簡素化される、
というメリットがあるためである。
【００５０】
以上のことから、ＤＨＢＴでは、ベース層とコレクタ層のバンドギャップエネルギー差は、エミッタ層とベース層の間と同様に２００ｍｅＶ以上となる。また、電流利得はキャリアの移動度の関数であり、移動度が低くなると電流利得が低くなる。窒化物半導体の移動度は、ＧａＡｓやＩｎＰ系の化合物半導体よりも１桁程度小さい。従って、窒化物半導体ＤＨＢＴに対しては、電流利得を十分に取るためには、大きなバンドギャップエネルギー差が必要である。つまり、窒化物半導体のＨＢＴでは、少なくとも、２００ｍｅＶ以上のバンドギャップエネルギー差が必要である。
【００５１】
ここで、バンドギャップエネルギー差が２００ｍｅＶということは、ＩｎＧａＮ／ＧａＮ系では、Ｉｎ組成が６％以上に相当する。そして、ＡｌＧａＮ／ＧａＮ系では、Ａｌ組成が９％以上に相当する。Ｉｎ組成が６％の場合、ＩｎＧａＮとＧａＮの界面に発生するピエゾ電荷は、６×１０12（ｃｍ-2）である（O. Ambacher et. al. Journal of Applied Physics, 85, 3222 (2000). およびO. Ambacher et. al. Journal of Applied Physics, 87, 334 (2000).）。同様に、Ａｌ組成が９％の場合、ＡｌＧａＮとＧａＮの界面に発生するピエゾ電荷も、６×１０12（ｃｍ-2）である。従って、従来のＤＨＢＴと同様に３０ｎｍの厚さのグレーデッド層が用いられた場合には、グレーデッド層の組成が一様に変化していると仮定すると、
６×１０12（ｃｍ-2）÷３０（ｎｍ）＝２×１０18（ｃｍ-3）
の電荷が、グレーデッド層内に一様に存在することになる。
【００５２】
グレーデッド層の厚さが薄いと、１）組成制御が難しい、２）電子の波動関数の広がりは大雑把に言って１０ｎｍ程度であるので、電子はグレーデッド層を感じなくなる、という問題が生じる。これらのことから、グレーデッド層の厚さは、１０ｎｍ以上であることが望ましい。
【００５３】
逆に、グレーデッド層の厚さを厚くすると、グレーデッド層を通過するための走行時間がかかる。この点では、グレーデッド層は薄い方が望ましい。しかしながら、先にも示したように、グレーデッド層を薄くすると、ピエゾ電荷を中和するための不純物濃度は高くなる。この場合、グレーデッド層全体としては電気的に中性に近くなるが、高濃度の不純物ドーピングのために、結晶品質が劣化する。このことによって、１）逆方向降伏電圧が低くなる、２）グレーデッド層を通過するキャリアの速度が落ちる、ことが予想できる。通常のＭＯＶＰＥ法の成長では、ＧａＮに３×１０19（ｃｍ-3）以上のＳｉ不純物をドーピングすると、表面が荒れる。このことを考慮すると、グレーデッド層へのドーピング濃度が１０19（ｃｍ-3）以上になることは避けたい。
【００５４】
ここで、ＩｎＧａＮ／ＧａＮ ＤＨＢＴにおいて、大きな電流利得を得るためには、Ｉｎ組成を大きくし、バンドギャップエネルギー差を大きくする必要がある。ＩｎＧａＮ／ＧａＮ系でバンドギャップを最も大きくするためには、ＩｎＮとＧａＮのヘテロ接合を用いれば良い。この場合、このヘテロ界面に存在する電荷量は、１×１０14（ｃｍ-2）まで達する。この電荷を打ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下にすることが望ましい。この時のグレーデッド層の厚さは、
１×１０14（ｃｍ-2）÷１×１０19（ｃｍ-3）＝１００（ｎｍ）
である。従って、グレーデッド層の厚さの最大値は１００（ｎｍ）となる。
【００５５】
以上のことから、グレーデッド層の厚さは、１０（ｎｍ）以上、１００（ｎｍ）以下であることが望ましい。
【００５６】
ここで、理論的には、ＩｎＮとＧａＮのヘテロ接合を形成することが可能である。しかしながら、ＩｎＮとＧａＮのヘテロ接合では、両者の格子定数差が大きいので、ＧａＮ上へ平坦なＩｎＮ層を成長することは困難である。平坦なＩｎＧａＮ層を得るためには、ＩｎＧａＮ層のＩｎ組成を５０％以下にしたい。この場合でも、ヘテロ界面に存在する電荷量は５×１０13（ｃｍ-2）まで達する。従って、この電荷を打ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下とすることを考慮すると、グレーデッド層の厚さは５０ｎｍ以下であることが望ましい。
【００５７】
ＩｎＧａＮとＧａＮのヘテロ界面に発生するピエゾ電荷量について触れておく。この電荷量に関しては、Ｏ． Ａｍｂａｃｈｅｒらによって、論文が発表されている（O. Ambacher, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, and L. F. Eastman, J. Appl. Phys. 85, 3222, (1999).）。
【００５８】
この報告によると、ヘテロ界面に発生するピエゾ電荷密度Ｎｓ（ｃｍ-2）は、Ｎｓ＝２×［（ａ−ａ0）／ａ0］×（ｅ31−ｅ33×ｃ13／ｃ33）／ｑ×１０００（ｃｍ-2）
で表すことができる。
【００５９】
ここで、ＩｎＧａＮとＧａＮのヘテロ界面では、Ｉｎ組成ｘに対して、
ａ＝０．３５１ｘ＋３．１８９（Å）
ｅ31＝−０．０８ｘ−０．４９
ｅ33＝０．２４ｘ＋０．７３
ｃ13＝−１１ｘ＋１０３
ｃ33 ＝ −１８１ｘ＋４０５
また、
ｑ＝１．６×１０-19（Ｃ）
ａ0＝３．１８９（Å）
である。
【００６０】
これらの式から、Ｉｎ組成ｘとＮｓは、ほぼ比例することがわかる。ＩｎＮとＩｎ組成の５０％のＩｎＧａＮに関してＮｓを計算してみると以下のようになる。
【００６１】
ＩｎＮとＧａＮのヘテロ界面では、上の式にｘ＝１を代入して、
Ｎｓ＝１×１０14（ｃｍ-2）
となる。
また、Ｉｎ組成が５０％のＩｎＧａＮに対しては、ｘ＝０．５を代入して、
Ｎｓ＝５×１０13（ｃｍ-2）
となる。
【００６２】
［実施例３］
次に、本発明を窒化物半導体で構成された発光ダイオード（ＬＥＤ）に適用した実施例について説明する。
図１４は、本発明をＬＥＤに適用した構造を示す図で、図中符号１４１はＳｉＣ基板、１４２はＡｌＮバッファー層（１００ｎｍ）、１４３はＳｉドープＧａＮ層（１μｍ）、１４４はＩｎＧａＮグレーデッド層（３０ｎｍ）、１４５は不純物をドープしないＩｎＧａＮ／ＧａＮ超格子（活性層）、１４６はＩｎＧａＮグレーデッド層（３０ｎｍ）、１４７はＭｇドープＧａＮ層（５００ｎｍ）、１４８はＡｌ／Ａｕ電極、１４９はＰｄ／Ａｕ電極である。
【００６３】
実施例１と同様に、ＭＯＶＰＥ法によってＳｉＣ基板１４１上にエピタキシャル構造を成長し、ＥＣＲエッチング法を用いて加工し、電子ビーム蒸着により電極を形成した。活性層１４５はＩｎＧａＮ／ＧａＮ超格子であり、この超格子中での障壁層のＩｎ組成は６％であり、井戸層のＩｎ組成は１０％である。障壁層および井戸層の厚さは、それぞれ、５ｎｍおよび２ｎｍであり、井戸層の数は５層である。ｎ型不純物層１４３と活性層１４５の間に挿入したＩｎＧａＮ層１４４におけるＩｎ組成は、ｎ型不純物層１４３から活性層１４５にかけて０％から６％まで増加させている。この構造により基板側から表面側にかけてバンドギャップが徐々に小さくなる。
【００６４】
また、活性層１４５とｐ型不純物層１４７の間に挿入したＩｎＧａＮ層１４６におけるＩｎ組成は、活性層１４５からｐ型不純物層１４７にかけて６％から０％まで減少させている。この構造により基板側から表面側にかけてバンドギャップが徐々に大きくなる。
【００６５】
２つのＩｎＧａＮグレーデッド層１４４，１４６の厚さを３０ｎｍに固定した。そして、ｎ型不純物層１４３と活性層１４５の間に挿入したＩｎＧａＮグレーデッド層１４４には、ｎ型不純物であるＳｉ不純物をドーピングしない構造と１×１０18ｃｍ-3のＳｉ不純物をドーピングした構造を作製した。
【００６６】
また、活性層１４５とｐ型不純物層１４７の間に挿入したＩｎＧａＮグレーデッド層１４６には、ｐ型不純物であるＭｇ不純物をドーピングしない構造と１×１０18ｃｍ-3のＭｇ不純物をドーピングした構造も作製した。
【００６７】
これらの２つの構造に電圧を加えるとＬＥＤが動作して発光する。この発光強度をＳｉフォトダイオードで検出した。ＬＥＤに加えた電圧とＳｉフォトダイオードの出力の関係を図１５に示す。本発明を適用して、ＩｎＧａＮグレーデッド層１４４，１４６に１×１０18ｃｍ-3のｎ型あるいはｐ型不純物をドーピングすることにより、低い電圧でも発光出力を高くすることができた。さらに、ｎ型不純物（Ｓｉ）とｐ型不純物（Ｍｇ）のドーピングの両方を行うことにより３Ｖ以下の低電圧で発光を起こすことが可能になる。
【００６８】
図１６は、基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造を示す図で、図中符号１６１はｐ型ＧａＮ層、１６２はグレーデッド層（ＩｎＧａＮ層）、１６３はｎ型ＩｎＧａＮ層、１６４は空間電荷を打ち消すためのｐ型不純物、１６５はピエゾ効果あるいは自発分極効果によって発生した空間電荷を示している。
【００６９】
実施例１で示したダイオード構造では、基板側から表面側にかけてバンドギャップを徐々に小さくした。これとは逆に、基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造も考えられる。バンドギャップを徐々に大きくしたグレーデッド層１６２では、基板側から表面側にかけてＩｎ組成を小さくしている。従って、この構造でのグレーデッド層１６２内には、ピエゾ効果あるいは自発分極効果によってプラスの電荷１６５が発生する。このプラスの空間電荷１６５を打ち消すために、グレーデッド層１６２に１０18ｃｍ-3台のｐ型不純物をドーピングする。このｐ型不純物ドーピングによって、正孔に対する障壁が無くなるので、基板側から表面側へ正孔が円滑に走行できるようになる。この結果、ダイオードの立ち上がり電圧を低くすることが出来るのは、実施例１と同様である。
【００７０】
なお、本発明での実施例で示した構造は、ＭＯＶＰＥ法を用いて作製した。ＧａＮの成長には、Ｇａ原子の原料ガスであるトリメチルガリウム（ＴＭＧａ）、および、窒素原子の原料ガスであるアンモニア（ＮＨ3）を用いた。また、ＩｎＧａＮの成長にはＩｎ原子の原料ガスであるトリメチルインジウム（ＴＭＩｎ）、Ｇａ原子の原料ガスであるトリエチルガリウム（ＴＥＧａ）、窒素原子の原料ガスであるアンモニア（ＮＨ3）を用いた。Ｉｎ組成を変化させたグレーデッド層では、トリメチルインジウムとトリエチルガリウムの流量比を変化させることによって、所望のグレーデッド構造を成長した。成長温度は、１０００℃あるいは７８０℃である。ｎ型不純物およびｐ型不純物には、それぞれ、Ｓｉ不純物およびＭｇ不純物を用いた。これらの不純物をドーピングするためには、Ｓｉ原子の原料ガスであるシラン（ＳｉＨ4）およびＭｇ原子の原料ガスであるビスシクロペンタジエルマグネシウム（Ｃｐ2Ｍｇ）を他の成長用ガスと同時に供給した。不純物のドーピング濃度は、それぞれの原料ガスの流量によって制御した。また、基板としては、通常用いられているＳｉＣ基板あるいはサファイア基板を用いた。
【００７１】
また、本発明で示した実施例では、バンドギャップの大きなＧａＮと、ＧａＮに比べてバンドギャップの小さなＩｎＧａＮのヘテロ接合について説明した。しかしながら、窒化物半導体のヘテロ接合においては、実施例で述べたＧａＮとＩｎＧａＮの組み合わせ以外にもいくつかの組み合わせが考えられる。窒化物半導体では、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＩｎＮの順でバンドギャップの大きさが小さくなる。このことから、バンドギャップの大きな窒化物半導体を前述した組み合わせを記載すると、ＡｌＧａＮとＧａＮ、ＡｌＧａＮとＩｎＧａＮ、ＡｌＮとＩｎＮなどのヘテロ接合に対しても適用できる。また、Ｂ原子を含むＢＮやＢＧａＮはＧａＮよりもバンドギャップが大きい。これらのＢＮやＢＧａＮとＧａＮとのヘテロ接合に関しても適用できることは容易に類推できる。
【００７２】
以上の説明は、３種類以下の元素を含む場合であるが、４種類の元素を含むＡｌＩｎＧａＮでは、Ａｌ組成が高い場合にはＡｌＩｎＧａＮのバンドギャップはＧａＮよりも大きくなり、Ｉｎ組成が高い場合にはＡｌＩｎＧａＮのバンドギャップはＧａＮよりも小さくなる。このＡｌＩｎＧａＮとＧａＮのヘテロ接合を形成する場合には、バンドギャップの大小によって、グレーデッド層内に発生する空間電荷がプラスになったり、又はマイナスになったりするので、本発明を適用する際には注意が必要である。また、４種類以上の元素を含む場合も同様に注意が必要である。
【００７３】
本発明で示した実施例に類似した構造として、金属／半導体／グレーデッド層／半導体構造がＧａＡｓ系化合物半導体において報告されている。例えば、金属／ＩｎＡｓ／ＩｎＧａＡｓグレーデッド層／ＧａＡｓ構造において、ＩｎＡｓ層、ＩｎＧａＡｓグレーデッド層およびＧａＡｓ層のすべてに、１０18ｃｍ-3以上の高い濃度のｎ型不純物をドーピングしている（T. Nittono, H. Ito, O. Nakajima, and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L865.)。
【００７４】
この構造は、金属と半導体の間のオーミック抵抗を低くするためのものである。この構造では、オーミック抵抗を低くするために、グレーデッド層に隣り合った２つの半導体層にも、グレーデッド層と同じ種類の不純物を高濃度にドーピングする必要がある。つまり、グレーデッド層に隣り合った２つの半導体層の伝導型が等しくなっている。これに対して本発明では、グレーデッド層には１０18ｃｍ-3台の高濃度の不純物をドーピングするが、グレーデッド層に隣り合った２つの半導体層の伝導型は異なっている、あるいは、グレーデッド層に隣り合った半導体層の少なくとも一方にはドーピングを行っていない。つまり、本発明はダイオード構造を構成するものであり、従来技術とは構造が異なる。
【００７５】
また、ｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、ｐ型ベース層をグレーデッド層にすることがある。このグレーデッド層には、１０18ｃｍ-3以上の高い濃度のｐ型不純物がドーピングされている。ベース層をグレーデッド層とすると、ベース層の内部に電界が発生する。この内部電界によってベース層を通過する少数キャリアが加速されるため、電流利得を高くすることが出来る。従来の技術ではグレーデッド層をベース層に用いているのに対して、本発明のグレーデッド層はベース層とコレクタ層の間に用いる。
【００７６】
【発明の効果】
以上説明したように本発明によれば、窒化物半導体を用いて作製したグレーデッド層には、ピエゾ効果や自発的分極効果によって、空間電荷が発生すると考えられる。この空間電荷の影響を打ち消すために、高濃度の不純物をドーピングする。その結果、このグレーデッド層をベース層とコレクタ層の間に挿入したｎｐｎ型ＤＨＢＴでは、エミッタ層から注入された電子が、ベース層を通過してコレクタ層に到達することができる。このため、ＤＨＢＴにおいてコレクタ電流を大きくすることができ、高い電流利得が得られるという利点がある。
【図面の簡単な説明】
【図１】本発明によって作製された半導体構造のバンド図の一例を示す図である。
【図２】ｎ型ＧａＡｓとｎ型ＩｎＧａＡｓのヘテロ接合におけるバンド図である。
【図３】Ｉｎ組成が１０％のｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構造に対するバンド図である。
【図４】窒化物半導体であるＧａＮとＩｎＧａＮのヘテロ接合に対するバンド図である。
【図５】グレーデッド層において空間電荷が発生する機構を説明するための図である。
【図６】本発明を用いずに、ｎｐｎ型のＤＨＢＴのベース層とコレクタ層の間にグレーデッド層を挿入した場合のバンド図である。
【図７】本発明を用いずに、発光素子にグレーデッド層を挿入した場合のバンド図である。
【図８】ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイオード構造を示す図である。
【図９】室温で測定したヘテロ接合ダイオードに対するＩ−Ｖ特性を示す図である。
【図１０】本発明を適用したＤＨＢＴの構造を示す図である。
【図１１】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その１）を示す図である。
【図１２】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その２）を示す図である。
【図１３】グレーデッドＩｎＧａＮ層に含まれるＳｉ不純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性（その３）を示す図である。
【図１４】本発明をＬＥＤに適用した構造を示す図である。
【図１５】本発明を用いて作製したＬＥＤにおいて、加えた電圧とＳｉフォトダイオードの出力の関係を示す図である。
【図１６】基板側から表面側にかけてバンドギャップを徐々に大きくしたダイオード構造を示す図である。
【符号の説明】
１１ ｐ型ＩｎＧａＮ層
１２ グレーデッド層（ＩｎＧａＮ層）
１３ ｎ型ＧａＮ層
１４ 空間電荷
１５ ｎ型不純物
２１ ｎ型ＩｎＧａＡｓ
２２ ｎ型ＧａＡｓ
２３ ヘテロ界面
３１ ｎ型ＩｎＧａＡｓ
３２ ｎ型ＧａＡｓ
３３ ＩｎＧａＡｓグレーデッド層
４１ ＩｎＧａＮ
４２ ＧａＮ
４３ ヘテロ界面
４４ 空間電荷
５１ グレーデッド層
５２ グレーデッド層
６１ ｐ型ベース層
６２ ｎ型コレクタ層
６３ グレーデッド層
７１ ｐ型層
７２ ｎ型層
７３ 発光層
７４ グレーデッド層
８１ ＳｉＣ基板
８２ ＡｌＮバッファー層
８３ ＳｉドープＧａＮ層
８４ ＳｉドープＧａＮ層
８５ ＩｎＧａＮグレーデッド層
８６ ＭｇドープＩｎＧａＮ層
８７ Ａｌ／Ａｕ電極
８８ Ｐｄ／Ａｕ電極
１０１ ＳｉＣ基板
１０２ ＡｌＮバッファー層
１０３ ｎ−ＧａＮサブコレクタ層
１０４ ｎ−ＧａＮコレクタ層
１０５ ＩｎＧａＮグレーデッド層
１０６ ｐ−ＩｎＧａＮベース層
１０７ ｎ−ＧａＮエミッタ層
１０８ Ａｌ／Ａｕ電極
１０９ Ｐｄ／Ａｕ電極
１１０ Ａｌ／Ａｕ電極
１４１ ＳｉＣ基板
１４２ ＡｌＮバッファー層
１４３ ＳｉドープＧａＮ層
１４４ ＩｎＧａＮグレーデッド層
１４５ ＩｎＧａＮ／ＧａＮ超格子（活性層）
１４６ ＩｎＧａＮグレーデッド層
１４７ ＭｇドープＧａＮ層
１４８ Ａｌ／Ａｕ電極
１４９ Ｐｄ／Ａｕ電極
１６１ ｐ型ＧａＮ層
１６２ グレーデッド層（ＩｎＧａＮ層）
１６３ ｎ型ＩｎＧａＮ層
１６４ ｐ型不純物
１６５ 空間電荷
Claims (3)
- 基板側から表面側にかけてｎ型コレクタ層とｐ形ベース層とｎ型エミッタ層とを有し、前記ｐ型ベース層のバンドキャップよりもバンドキャップの大きな前記ｎ型コレクタ層から構成されるダブルヘテロ型の窒化物半導体ｎｐｎ型ヘテロ接合バイポーラトランジスタにおいて、
前記ｎ型コレクタ層と前記ｐ型ベース層との間に、前記基板側から前記表面側にバンドキャップの大きさを徐々に小さくした１０〜１００ｎｍの厚さの窒化物半導体層を挿入し、該窒化物半導体層には、１×１０１８ｃｍ−３以上の空間電荷を打ち消すようなｎ型不純物がドーピングされていることを特徴とする半導体素子。 - 前記窒化物半導体層の厚さが１０〜５０ｎｍであることを特徴とする請求項１に記載の半導体素子。
- ｎ型ＧａＮが前記ｎ型コレクタ層を構成し、ｐ型ＩｎＧａＮが前記ｐ型ベース層を構成し、前記基板側から前記表面側にかけてＩｎの組成を０％から前記ｐ型ベース層のＩｎの組成まで徐々にＩｎ組成を増加させることによりバンドキャップを徐々に小さくしたｎ型ＩｎＧａＮが前記窒化物半導体層を構成することを特徴とする請求項１に記載の半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154581A JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
| US10/163,698 US6667498B2 (en) | 2001-06-07 | 2002-06-05 | Nitride semiconductor stack and its semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172969 | 2001-06-07 | ||
| JP2001-172969 | 2001-06-07 | ||
| JP2002154581A JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059938A JP2003059938A (ja) | 2003-02-28 |
| JP3645233B2 true JP3645233B2 (ja) | 2005-05-11 |
Family
ID=26616543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154581A Expired - Fee Related JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6667498B2 (ja) |
| JP (1) | JP3645233B2 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW538481B (en) * | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
| US7700940B2 (en) * | 2002-07-16 | 2010-04-20 | Nitride Semiconductor Co., Ltd. | Gallium nitride-based compound semiconductor device |
| US7804106B2 (en) * | 2003-01-06 | 2010-09-28 | Nippon Telegraph And Telephone Corporation | P-type nitride semiconductor structure and bipolar transistor |
| US6914315B2 (en) * | 2003-05-28 | 2005-07-05 | Vtera Technology Inc. | GaN-based heterostructure photodiode |
| KR101034055B1 (ko) | 2003-07-18 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| JP2005079417A (ja) * | 2003-09-02 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びヘテロ接合バイポーラトランジスタ |
| US6995403B2 (en) * | 2003-09-03 | 2006-02-07 | United Epitaxy Company, Ltd. | Light emitting device |
| CN100355027C (zh) * | 2004-06-11 | 2007-12-12 | 中国科学院半导体研究所 | 一种在硅衬底上生长高质量氮化铝的方法 |
| US8309843B2 (en) * | 2004-08-19 | 2012-11-13 | Banpil Photonics, Inc. | Photovoltaic cells based on nanoscale structures |
| US7067853B1 (en) * | 2004-08-26 | 2006-06-27 | Jie Yao | Image intensifier using high-sensitivity high-resolution photodetector array |
| WO2006074916A1 (en) * | 2005-01-13 | 2006-07-20 | Ecole Polytechnique Federale De Lausanne Industrial Relations Office (Sri) | Group iii nitride light-emitting devices having a polarization-doped region |
| US7297589B2 (en) * | 2005-04-08 | 2007-11-20 | The Board Of Trustees Of The University Of Illinois | Transistor device and method |
| JP2006324279A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 半導体素子 |
| DE102005048196B4 (de) * | 2005-07-29 | 2023-01-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip |
| JP2007059719A (ja) * | 2005-08-25 | 2007-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体 |
| TWI293811B (en) * | 2005-11-22 | 2008-02-21 | Univ Nat Central | Gan heterojunction bipolar transistor with a p-type strained ingan layer and method of fabrication therefore |
| JP4863261B2 (ja) * | 2006-02-06 | 2012-01-25 | 独立行政法人産業技術総合研究所 | コンデンサ |
| JP4986472B2 (ja) * | 2006-02-13 | 2012-07-25 | 日本電信電話株式会社 | 窒化物半導体構造 |
| JP2007258258A (ja) * | 2006-03-20 | 2007-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子ならびにその構造および作製方法 |
| JP4872450B2 (ja) * | 2006-05-12 | 2012-02-08 | 日立電線株式会社 | 窒化物半導体発光素子 |
| JP2008004807A (ja) * | 2006-06-23 | 2008-01-10 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタ |
| US7834367B2 (en) | 2007-01-19 | 2010-11-16 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US20080197378A1 (en) * | 2007-02-20 | 2008-08-21 | Hua-Shuang Kong | Group III Nitride Diodes on Low Index Carrier Substrates |
| JP2009016467A (ja) | 2007-07-03 | 2009-01-22 | Sony Corp | 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置 |
| US8519437B2 (en) * | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| JP5433214B2 (ja) * | 2007-12-07 | 2014-03-05 | パナソニック株式会社 | モータ駆動回路 |
| JP5568559B2 (ja) * | 2009-08-31 | 2014-08-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および電界効果トランジスタ |
| CN101807640A (zh) * | 2010-03-05 | 2010-08-18 | 中国科学院半导体研究所 | 利用三维极化感应空穴气提高led发光效率的方法 |
| JP5143171B2 (ja) | 2010-03-17 | 2013-02-13 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| WO2013009552A2 (en) * | 2011-07-08 | 2013-01-17 | RoseStreet Labs Energy, LLC | Multi-color light emitting devices with compositionally graded cladding group iii-nitride layers grown on substrates |
| US8796738B2 (en) | 2011-09-21 | 2014-08-05 | International Rectifier Corporation | Group III-V device structure having a selectively reduced impurity concentration |
| CN102324448B (zh) * | 2011-09-21 | 2016-03-09 | 中国电子科技集团公司第十八研究所 | 一种倒装三结InGaN太阳能电池的制备方法 |
| CN103165776A (zh) * | 2011-12-15 | 2013-06-19 | 南通同方半导体有限公司 | 一种可获得三基色光的发光二极管结构 |
| JP2013145867A (ja) * | 2011-12-15 | 2013-07-25 | Hitachi Cable Ltd | 窒化物半導体テンプレート及び発光ダイオード |
| JP5686415B2 (ja) * | 2012-02-21 | 2015-03-18 | 日本電信電話株式会社 | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| KR102068379B1 (ko) * | 2012-07-05 | 2020-01-20 | 루미리즈 홀딩 비.브이. | 질소 및 인을 포함하는 발광 층을 갖는 발광 다이오드 |
| JP6024317B2 (ja) * | 2012-09-10 | 2016-11-16 | 富士通株式会社 | 半導体装置 |
| JP5768027B2 (ja) * | 2012-09-20 | 2015-08-26 | 株式会社東芝 | 窒化物半導体層の形成方法 |
| US10593831B2 (en) | 2013-04-08 | 2020-03-17 | Meijo University | Nitride semiconductor multilayer film reflector and light-emitting device using the same |
| CN103236477B (zh) * | 2013-04-19 | 2015-08-12 | 安徽三安光电有限公司 | 一种led外延结构及其制备方法 |
| JP6242678B2 (ja) | 2013-12-25 | 2017-12-06 | 住友化学株式会社 | 窒化物半導体素子及びその製造方法 |
| JP6636459B2 (ja) * | 2014-05-27 | 2020-01-29 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ | 半導体構造と超格子とを用いた高度電子デバイス |
| US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
| CN104157764B (zh) * | 2014-08-27 | 2017-06-16 | 湘能华磊光电股份有限公司 | 一种降低驱动电压的外延片，生长方法及led结构 |
| CN104300060A (zh) * | 2014-10-11 | 2015-01-21 | 北京工业大学 | 一种具有组分渐变缓冲层的绿光led结构 |
| CN104900689B (zh) * | 2015-06-08 | 2019-05-17 | 中国科学院半导体研究所 | 降低基区电阻率的GaN基HBT外延结构及生长方法 |
| CN105374912B (zh) * | 2015-10-28 | 2017-11-21 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| JPWO2017119365A1 (ja) * | 2016-01-08 | 2018-11-01 | ソニー株式会社 | 半導体発光素子、表示装置および電子機器 |
| US10937900B2 (en) | 2016-01-29 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| JP6538608B2 (ja) * | 2016-04-18 | 2019-07-03 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
| CN105977287B (zh) * | 2016-07-25 | 2018-11-09 | 电子科技大学 | 一种碳化硅双极结型晶体管 |
| DE102017104370A1 (de) * | 2017-03-02 | 2018-09-06 | Osram Opto Semiconductors Gmbh | Halbleiterkörper |
| CN107204391B (zh) * | 2017-05-24 | 2018-12-28 | 湘能华磊光电股份有限公司 | 一种led外延生长方法 |
| US10665750B2 (en) * | 2017-11-22 | 2020-05-26 | Epistar Corporation | Semiconductor device |
| FR3093862B1 (fr) * | 2019-03-11 | 2022-07-29 | Soitec Silicon On Insulator | Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN |
| CN111834502B (zh) * | 2020-06-12 | 2021-12-21 | 福州大学 | 一种三极发光管外延结构及三极发光芯片 |
| CN114639759B (zh) * | 2022-05-11 | 2022-08-19 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN115050870B (zh) * | 2022-08-12 | 2022-11-08 | 江西兆驰半导体有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282487A (ja) | 1997-02-05 | 1998-10-23 | Sharp Corp | 液晶表示素子 |
| US5831277A (en) * | 1997-03-19 | 1998-11-03 | Northwestern University | III-nitride superlattice structures |
| JP3372226B2 (ja) | 1999-02-10 | 2003-01-27 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP2002164352A (ja) * | 2000-09-13 | 2002-06-07 | Toshiba Corp | バイポーラトランジスタ、半導体発光素子、及び半導体素子 |
| US20020149033A1 (en) * | 2001-04-12 | 2002-10-17 | Michael Wojtowicz | GaN HBT superlattice base structure |
-
2002
- 2002-05-28 JP JP2002154581A patent/JP3645233B2/ja not_active Expired - Fee Related
- 2002-06-05 US US10/163,698 patent/US6667498B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020195619A1 (en) | 2002-12-26 |
| US6667498B2 (en) | 2003-12-23 |
| JP2003059938A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645233B2 (ja) | 半導体素子 | |
| US7531397B2 (en) | Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes | |
| US5889806A (en) | Group III nitride compound semiconductor laser diodes | |
| US20070008998A1 (en) | Semiconductor light emitting device | |
| JP2010045396A (ja) | 窒化ガリウム系半導体素子の製造方法 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| WO2005029588A1 (ja) | 窒化物系半導体素子及びその製造方法 | |
| US20150311382A1 (en) | Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same | |
| EP1249872A2 (en) | GaN HBT superlattice base structure | |
| JP4444230B2 (ja) | 窒化ガリウム系半導体素子 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP2004241778A (ja) | 中間層を含む半導体ヘテロ接合 | |
| US20020197827A1 (en) | Method for producing group III nitride compound semiconductor device | |
| JPH10270756A (ja) | 窒化ガリウム系化合物半導体装置 | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| JP3853341B2 (ja) | バイポーラトランジスタ | |
| JP2790235B2 (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 | |
| JP3615068B2 (ja) | ヘテロ接合型窒化物半導体装置 | |
| JP3816347B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2005136162A (ja) | 化合物半導体素子の製造方法 | |
| KR20050047137A (ko) | 박막 결정 웨이퍼의 제조방법, 이 방법을 이용한 반도체장치 및 이 반도체 장치의 제조방법 | |
| JP3780984B2 (ja) | 窒化物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3645233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |