CN111834502B - 一种三极发光管外延结构及三极发光芯片 - Google Patents
一种三极发光管外延结构及三极发光芯片 Download PDFInfo
- Publication number
- CN111834502B CN111834502B CN202010535446.XA CN202010535446A CN111834502B CN 111834502 B CN111834502 B CN 111834502B CN 202010535446 A CN202010535446 A CN 202010535446A CN 111834502 B CN111834502 B CN 111834502B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- contact electrode
- layer
- type semiconductor
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Abstract
本发明涉及一种三极发光管外延结构及三极发光芯片,包括衬底、缓冲层和半导体层;所述半导体层包括依次堆叠的第一半导体层、第二半导体层、第三型半导体层、发光层、第四半导体层;还包括从第一半导体层引出的第一接触电极、从第二半导体层引出的第二接触电极和从第四半导体层引出的透明第三接触电极。所述三极发光管工作时,在第一接触电极和第二接触电极之间施加一个小功率信号,在第一接触电极和第三接触电极之间施加一个同极性的固定大电压,可以是使得三极发光管芯片发光。本发明可以起到对输入信号的功率放大作用,实现用小功率输入信号驱动半导体发光,可以有效降低基于半导体发光显示装置的驱动电路设计复杂度,提高显示装置的集成度。
Description
技术领域
本发明涉及显示发光器件设计领域,具体涉及一种三极发光管外延结构及三极发光芯片。
背景技术
发光二极管(LED)作为第四代光源具有寿命长、体积小、低功耗、高亮度、响应速度快等诸多优点。近年来LED在生活中的应用也越来越广泛,在显示方面的优势尤为突出。由其衍生的微发光二极管(μLED)具备以上所有优点并拥有超高清晰度、高色彩饱和度、更快的、更长的使用寿命和更高的工作效率等优点,因此LED的研究目前仍然是一大热点。
当下市面上的LED无论是垂直结构还是倒装结构,基本都是两电极驱动,即只存在两接触电极作用于LED两端。而这种驱动方式虽然较为通用,但是控制芯片输出的小功率信号往往不能直接驱动LED,中间需要进行功率放大。这些功率放大电路将显著提高驱动电路的设计复杂度。特别是对于μLED,复杂的驱动电路不利于高集成度系统的构建。为了解决以上问题,提升LED产业效率,开发、设计新型的LED成为迫切的要求。
发明内容
有鉴于此,本发明的目的在于提供一种种三极发光管(LET)外延结构及三极发光管(LET)芯片,该三极发光管(LET)可以起到对输入信号的功率放大作用,实现用小功率输入信号驱动LED,可以有效降低LED显示装置特别是μLED显示装置的驱动电路设计复杂度,提高LED显示装置的集成度,有望增强μLED的市场竞争力。
为实现上述目的,本发明采用如下技术方案:
一种三极发光管外延结构,包括从下到上依次设置的衬底、缓冲层和半导体层;所述半导体层包括依次堆叠的第一半导体层、第二半导体层、第三型半导体层、发光层、第四半导体层;所述缓冲层紧邻第一半导体层或第四半导体层。
进一步的,所述的第一半导体层为N型半导体层、第二半导体层为P型半导体层、第三型半导体层为N型半导体层、第四半导体层为P型半导体层;或者第一半导体层为P型半导体层、第二半导体层为N型半导体层、第三型半导体层为P型半导体层、第四半导体层为N型半导体层。
进一步的,所述的第一、第三、第四半导体层的主体材料包括但不限于GaAs、InP、GaP、GaN、ZnSe、SiC、Si、ZnSe无机半导体材料,CuPc、Alq3有机半导体材料;所述的第二半导体层的主体材料包括但不限于三维材料GaAs、GaP、GaN、ZnSe、SiC、Si、ZnSe,二维材料石墨烯、黑磷、MoS2、CNT,有机半导体材料CuPc、Alq3。
进一步的,所述发光层包括不限于多量子阱有源层及用以提高载流子复合效率的功能层,具有发光功能的有机薄膜及用于提高载流子复合效率的功能层,具有发光功能的纳米材料薄膜及用于提高载流子复合效率的功能层。
进一步的,所述衬底材料包括但不限于蓝宝石、GaAs、GaP、GaN、ZnSe、SiC、Si、ZnSe。
进一步的,所述第一半导体层掺杂浓度比所述第二半导体层的掺杂浓度高1至5个数量级。
进一步的,所述第二半导体层的厚度为0.0005μm至2μm。
进一步的,所述第一半导体层的厚度为0.5μm至5μm,所述第三半导体层的厚度为0.5μm至5μm,所述第四半导体层的厚度为10nm至2000nm。
一种三极发光管外延结构的三极发光管芯片,还包括从第一半导体层引出的第一接触电极、从第二半导体层引出的第二接触电极和从第四半导体层引出的透明第三接触电极。
进一步的,所述的第一接触电极、第二接触电极、第三接触电极分别和第一半导体层、第二半导体层、第四半导体层形成欧姆接触。
进一步的,所述的缓冲层、第一半导体层、第二半导体层、第三型半导体层、发光层、第四半导体层采用的结构是具有相同掺杂浓度的单层半导体结构,也可以是具有渐变或缓变掺杂浓度的多层半导体结构。所述缓冲层、第一半导体层、第二半导体层、第三型半导体层、发光层、第四半导体层结构可以相同,也可以不相同。
进一步的,当第一半导体层为N型半导体层、第二半导体层为P型半导体层、第三型半导体层为N型半导体层、第四半导体层为P型半导体层时,施加在第一接触电极和第二接触电极之间的电压信号为正极性,即第二接触电极的电位高于第一接触电极的电位;施加在第一接触电极和第三接触电极之间的电压为正极性,即第三接触电极的电位高于第一接触电极的电位;当第一半导体层为P型半导体层、第二半导体层为N型半导体层、第三型半导体层为P型半导体层、第四半导体层为N型半导体层时,施加在第一接触电极和第二接触电极之间的电压信号为负极性,即第二接触电极的电位低于第一接触电极的电位;施加在第一接触电极和第三接触电极之间的电压为负极性,即第三接触电极的电位低于第一接触电极的电位。
进一步的,所述衬底采用的材料包括但不限于蓝宝石、GaAs、GaP、GaN、ZnSe、SiC、Si、ZnSe;衬底可以保留在器件上,也可以在三极发光管(LET)芯片制作过程中去除。
进一步的,所述的缓冲层、半导体层可以但不限于用外延、沉积、镀膜、组装、转移、贴合方式形成。
本发明与现有技术相比具有以下有益效果:
本发明可以起到对输入信号的功率放大作用,实现用小功率输入信号驱动半导体发光,可以有效降低基于半导体发光显示装置的驱动电路设计复杂度,提高显示装置的集成度。
附图说明
图1为本发明一实施例中的发光三极管外延结构截面示意图。
图2为本发明一实施例中的发光三极管芯片截面示意图。
图3为本发明一实施例中的发光三极管芯片制备过程。
图4为本发明一实施例中的发光三极管芯片的驱动方法示意图。
图5为本发明一实施例中的发光三极管芯片的驱动等效电路。
图中,1-蓝宝石衬底,2-设置于所述衬底上的缓冲层,3-设置于缓冲层上的外延层,301-第一半导体层,302-第二半导体层,303-第三半导体层,304-发光层,305-第四半导体层,401-从第一半导体层引出的第一接触电极、402-从第二半导体层引出的第二接触电极、403-从第四半导体层引出的透明第三接触电极。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
实施例一:
参考图1,本实施例一种三极发光管(LET)外延结构,包括:从下至上依次排列的衬底1、设置于所述衬底上的缓冲层2、设置于所述缓冲层上的外延层3,所述的外延层从下至上包括第一半导体层301、第二半导体层302、第三半导体层303、发光层304、第四半导体层305。
在本实施例中,衬底1为蓝宝石衬底,且为a面,缓冲层2采用的材料为AlN,所述外延层3的主体材料为GaN,具体的,第一半导体层301为N-GaN层, 第二半导体层302为P-GaN层,第三半导体层303为N-GaN层,所述的发光层304为3个周期的InaGa1-aN量子阱有源层和AlbGa1-bN组成的空穴阻挡层或者电子阻挡层构成,第四半导体层305为P-GaN。
优选的,在本实施例中,第一半导体层,第三半导体层为Si掺杂N-GaN,第二,第四半导体层为Mg掺杂P-GaN。
优选的,在本实施例中,第一半导体层Si掺杂浓度为1×1021cm-3,第二半导体层Mg掺杂浓度为5×1018cm-3,第三半导体层Si掺杂浓度为1×1019cm-3,第四半导体层Mg掺杂浓度为5×1018cm-3。
进一步的,在本实施例中,所述三极发光管外延结构的制作方法,包括以下步骤:
步骤S1:将蓝宝石衬底放置在MOCVD反应室中,温度设定为800℃~1200℃,通入三甲基铝、氨气,利用氢气为载体在蓝宝石衬底上生长缓冲层2,厚度为1000nm。
步骤S2:利用氢气为载体设置环境温度为1000℃~1200℃,在缓冲层上生长第一半导体层N-GaN层,厚度为2μm。
步骤S3:利用氢气为载体设置环境温度为900℃~1200℃,在第一半导体层上生长第二半导体层P-GaN层,厚度为0.5μm。
步骤S4:利用氢气为载体设置环境温度为1000℃~1200℃,在第二半导体层上生长第三半导体层N-GaN层,厚度为3μm。
步骤S5:设置氮气环境温度为900℃~1200℃,在第三半导体层上生长多量子阱发光层。
步骤S6:利用氢气为载体设置环境温度为900℃~1200℃,在发光层上生长第四半导体层P-GaN层,厚度为1μm。
参考图2,本实施例,基于三极发光管(LET)外延结构的三极发光管(LET)芯片包括:从下至上依次排列的衬底1、设置于所述衬底上的缓冲层2、设置于所述缓冲层上的外延层3,所述的外延层从下至上包括第一半导体层301、第二半导体层302、第三型半导体层303、发光层304、第四半导体层305,还包括从第一半导体层引出的第一接触电极401、从第二半导体层引出的第二接触电极402、从第四半导体层引出的透明第三接触电极403。
优选的,在本实施例中采用的第三透明接触电极403为氧化铟锡(ITO),第一接触电极401、第二接触402电极为铜电极。
在本实施例中,所述接触电极通过生长的方式与外延片形成欧姆接触,具体步骤如图3所示:
S1:在第四半导体层上生长出透明电极403;
S2:将外延片刻蚀至露出部分第二半导体层;
S4:在第二半导体层继续刻蚀至露出第一半导体;
S5:在第二半导体层上生长出电极402,在第一半导体生长电极401。
实施例二:
参考图1, 在本实施例中, 衬底1为GaAs衬底,缓冲层2采用的材料为GaAs,所述外延层3的主体材料为GaAs,具体的,第一半导体层301为N-GaAs层, 第二半导体层302为P-GaAs层,第三半导体层303为N-GaAs层,所述的发光层304为3个周期的InaGa1-aN量子阱有源层和AlbGa1-bN组成的空穴阻挡层或者电子阻挡层构成,第四半导体层305为P-GaAs。
优选的,在本实施例中,第一半导体层,第三半导体层为Si掺杂N-GaAs,第二,第四半导体层为Mg掺杂P-GaAs。
优选的,在本实施例中,第一半导体层Si掺杂浓度为1×1021cm-3,第二半导体层Mg掺杂浓度为5×1018cm-3,第三半导体层Si掺杂浓度为1×1019cm-3,第四半导体层Mg掺杂浓度为5×1018cm-3。
进一步的,在本实施例中,所述三极发光管外延结构的制作方法,包括以下步骤:
步骤S1:将蓝宝石衬底放置在MOCVD反应室中,温度设定为800℃~1200℃,通入三甲基铝、氨气,利用氢气为载体在蓝宝石衬底上生长缓冲层2,厚度为1000nm。
步骤S2:利用氢气为载体设置环境温度为1000℃~1200℃,在缓冲层上生长第一半导体层N-GaAs层,厚度为2μm。
步骤S3:利用氢气为载体设置环境温度为900℃~1200℃,在第一半导体层上生长第二半导体层P-GaAs层,厚度为0.5μm。
步骤S4:利用氢气为载体设置环境温度为1000℃~1200℃,在第二半导体层上生长第三半导体层N-GaAs层,厚度为3μm。
步骤S5:设置氮气环境温度为900℃~1200℃,在第三半导体层上生长多量子阱发光层。
步骤S6:利用氢气为载体设置环境温度为900℃~1200℃,在发光层上生长第四半导体层P-GaAs层,厚度为1μm。
参考图2,本实施例,基于三极发光管(LET)外延结构的三极发光管(LET)芯片包括:从下至上依次排列的衬底1、设置于所述衬底上的缓冲层2、设置于所述缓冲层上的外延层3,所述的外延层从下至上包括第一半导体层301、第二半导体层302、第三型半导体层303、发光层304、第四半导体层305,还包括从第一半导体层引出的第一接触电极401、从第二半导体层引出的第二接触电极402、从第四半导体层引出的透明第三接触电极403。
优选的,在本实施例中采用的第三透明接触电极403为氧化铟锡(ITO),第一接触电极401、第二接触402电极为铜电极。
在本实施例中,所述接触电极通过生长的方式与外延片形成欧姆接触,具体步骤如图3所示:
S1:在第四半导体层上生长出透明电极403;
S2:将外延片刻蚀至露出部分第二半导体层;
S4:在第二半导体层继续刻蚀至露出第一半导体;
S5:在第二半导体层上生长出电极402,在第一半导体生长电极401。
实施例三:
参考图1, 在本实施例中, 衬底1为玻璃衬底,采用Alq3作为缓冲层,第一半导体层301为Alq3电子传输层, 第二半导体层302为NPB空穴传输层,第三半导体层303为Alq3电子传输层,所述的发光层304为ADN掺杂BAlq3而得到,第四半导体层305为NPB空穴传输层。
优选的,在本实施例中,发光层304ADN与BAlq3比例为3:1。
进一步的,在本实施例中,所述三极发光管外延结构的制作方法,包括以下步骤:
步骤S1:在ITO玻璃衬底上生长厚度为10nm 的Alq3缓存层;
步骤S2:在缓冲层上蒸镀第一半导体层Alq3电子传输层,厚度为50nm;
步骤S3:通过掩膜版在第一半导体层上蒸镀第二半导体层NPB空穴传输层,厚度为10nm,并使得有部分第一半导体台面未覆盖有第二半导体层;
步骤S4:通过掩膜版在第二半导体层NPB上蒸镀第三半导体层Alq3电子传输层,厚度为50nm,并使得有部分第二半导体台面未覆盖有第三半导体层;
步骤S5:在第三半导体层上蒸镀ADN掺杂BAlq3而成的发光层304,厚度为50nm。
步骤S6:在第三半导体层上蒸镀第四半导体层NPB空穴传输层,厚度为10nm。
在本实施例中,如图2所示,基于三极发光管(LET)外延结构的三极发光管(LET)芯片,如图2所示,基于三极发光管(LET)外延结构的三极发光管(LET)芯片,包括从下至上依次排列的衬底1、设置于所述衬底上的缓冲层2、设置于所述缓冲层上的外延层3,所述的外延层从下至上包括第一半导体层301、第二半导体层302、第三型半导体层303、发光层304、第四半导体层305,还包括从第一半导体层引出的第一接触电极401、从第二半导体层引出的第二接触电极402、从第四半导体层引出的透明第三接触电极403。
优选的,在本实施例中,通过掩膜版在第四半导体层、第二半导体层台面、第一半导体层台面蒸镀铝电极。
实施例四:
参考图1,在本实施例中,,衬底1为蓝宝石衬底,且为a面,缓冲层2采用的材料为AlN,第一半导体层301为N-GaN层, 第二半导体层为单层石墨烯,第三半导体层303为N-GaN层,所述的发光层304为3个周期的InaGa1-aN量子阱有源层和AlbGa1-bN组成的空穴阻挡层或者电子阻挡层构成,第四半导体层305为P-GaN。
优选的,在本实施例中,第一半导体层,第三半导体层为Si掺杂N-GaN,第四半导体层为Mg掺杂P-GaN。
优选的,在本实施例中,第一半导体层Si掺杂浓度为1×1021cm-3,第三半导体层Si掺杂浓度为1×1019cm-3,第四半导体层Mgi掺杂浓度为5×1018cm-3。
进一步的,在本实施例中,所述三极发光管外延结构的制作方法,包括以下步骤:
步骤S1:将蓝宝石衬底放置在MOCVD反应室中,温度设定为800℃~1200℃,通入三甲基铝、氨气,利用氢气为载体在蓝宝石衬底上生长缓冲层2,厚度为1000nm;
步骤S2:利用氢气为载体设置环境温度为1000℃~1200℃,在缓冲层上生长第一半导体层N-GaN层,厚度为2μm;
步骤S3:利用氢气为载体设置环境温度为900℃~1200℃,以甲烷作为碳源在第一半导体层上生长单层石墨烯;
步骤S4:利用氢气为载体设置环境温度为1000℃~1200℃,在石墨烯层上生长第三半导体层N-GaN层,厚度为3μm;
步骤S5:设置氮气环境温度为900℃~1200℃,在第三半导体层上生长多量子阱发光层;
步骤S6:利用氢气为载体设置环境温度为900℃~1200℃,在发光层上生长第四半导体层P-GaN层,厚度为1μm。
参见图2,在本实施例中,如图2所示,基于三极发光管(LET)外延结构的三极发光管(LET)芯片,包括从下至上依次排列的衬底1、设置于所述衬底上的缓冲层2、设置于所述缓冲层上的外延层3,所述的外延层从下至上包括第一半导体层301、第二半导体层302、第三型半导体层303、发光层304、第四半导体层305,还包括从第一半导体层引出的第一接触电极401、从第二半导体层引出的第二接触电极402、从第四半导体层引出的透明第三接触电极403。
优选的,在本实施例中,采用的第三透明接触电极403为氧化铟锡(ITO),第一接触电极401、第二接触402电极为铜电极。
在本实施例中,所述接触电极通过生长的方式与外延片形成欧姆接触,具体步骤如图3所示:
S1:在第四半导体层上生长出透明电极403;
S2:将外延片刻蚀至露出部分石墨烯层;
S4:在石墨烯层继续刻蚀至露出第一半导体;
S5:在第二半导体层上生长出电极402,在第一半导体生长电极401。
参考如图5,在本发明中,当第一半导体层为N型半导体层、第二半导体层为P型半导体层、第三型半导体层为N型半导体层、第四半导体层分别为P型半导体层时,在第一接触电极和第二接触电极之间施加一个小功率可变正电压V1,同时在所述第一接触电极和第三接触电极之间施加一个固定正电压V2,可以使得所述发光三极管芯片发光,完成对所述输入小功率信号的放大作用,实现用小功率输入信号驱动LED。其等效电路参见图5,NPN三极管与LED共发射极连接,基极和发射极构成输入回路,即第一接触电极和第二接触电极之间施加一个小功率可变输入信号V1,集电极和发射极构成输出回路,即第一接触电极和第三接触电极之间施加一个同极性的固定大电压V2,可实现发光芯片点亮。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (6)
1.一种三极发光管外延结构,其特征在于,包括从下到上依次设置的衬底、缓冲层和半导体层;所述半导体层包括依次堆叠的第一半导体层、第二半导体层、第三型半导体层、发光层、第四半导体层;所述缓冲层紧邻第一半导体层或第四半导体层;
所述第一半导体层掺杂浓度比所述第二半导体层的掺杂浓度高1至5个数量级;
还包括从第一半导体层引出的第一接触电极、从第二半导体层引出的第二接触电极和从第四半导体层引出的透明第三接触电极;
所述的第一接触电极、第二接触电极、第三接触电极分别和第一半导体层、第二半导体层、第四半导体层形成欧姆接触;
当第一半导体层为N型半导体层、第二半导体层为P型半导体层、第三型半导体层为N型半导体层、第四半导体层为P型半导体层时,施加在第一接触电极和第二接触电极之间的电压信号为正极性,即第二接触电极的电位高于第一接触电极的电位;施加在第一接触电极和第三接触电极之间的电压为正极性,即第三接触电极的电位高于第一接触电极的电位;当第一半导体层为P型半导体层、第二半导体层为N型半导体层、第三型半导体层为P型半导体层、第四半导体层为N型半导体层时,施加在第一接触电极和第二接触电极之间的电压信号为负极性,即第二接触电极的电位低于第一接触电极的电位;施加在第一接触电极和第三接触电极之间的电压为负极性,即第三接触电极的电位低于第一接触电极的电位。
2.根据权利要求1所述的一种三极发光管外延结构,其特征在于:所述的第一半导体层为N型半导体层、第二半导体层为P型半导体层、第三型半导体层为N型半导体层、第四半导体层为P型半导体层;或者第一半导体层为P型半导体层、第二半导体层为N型半导体层、第三型半导体层为P型半导体层、第四半导体层为N型半导体层。
3.根据权利要求1所述的一种三极发光管外延结构,其特征在于:所述的第一、第三、第四半导体层的主体材料包括但不限于GaAs、InP、GaP、GaN、ZnSe、SiC、Si、ZnSe无机半导体材料,CuPc、Alq3有机半导体材料;所述的第二半导体层的主体材料包括但不限于三维材料GaAs、GaP、GaN、ZnSe、SiC、Si、ZnSe,二维材料石墨烯、二维黑磷、二维MoS2、CNT网络,有机半导体材料CuPc、Alq3。
4.根据权利要求1所述的一种三极发光管外延结构,其特征在于:所述发光层包括不限于多量子阱有源层及用以提高载流子复合效率的功能层,具有发光功能的有机薄膜及用于提高载流子复合效率的功能层,具有发光功能的纳米材料薄膜及用于提高载流子复合效率的功能层。
5.根据权利要求1所述的一种三极发光管外延结构,其特征在于:所述第二半导体层的厚度为0.0005μm至2μm。
6.根据权利要求1所述的一种三极发光管外延结构,其特征在于:所述第一半导体层的厚度为0.5μm至5μm,所述第三型 半导体层的厚度为0.5μm至5μm,所述第四半导体层的厚度为10nm至2000nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010535446.XA CN111834502B (zh) | 2020-06-12 | 2020-06-12 | 一种三极发光管外延结构及三极发光芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010535446.XA CN111834502B (zh) | 2020-06-12 | 2020-06-12 | 一种三极发光管外延结构及三极发光芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111834502A CN111834502A (zh) | 2020-10-27 |
CN111834502B true CN111834502B (zh) | 2021-12-21 |
Family
ID=72897925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010535446.XA Active CN111834502B (zh) | 2020-06-12 | 2020-06-12 | 一种三极发光管外延结构及三极发光芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834502B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113299228B (zh) * | 2021-04-12 | 2022-10-04 | 福州大学 | 基于GaN的多功能集成半导体显示器件及制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941440A (zh) * | 2005-09-30 | 2007-04-04 | 冲数据株式会社 | 复合半导体器件、打印头以及成像装置 |
CN101017875A (zh) * | 2007-02-15 | 2007-08-15 | 华南师范大学 | 高亮度发光晶体管及其制备方法 |
CN101060154A (zh) * | 2007-05-21 | 2007-10-24 | 华南师范大学 | ppn型发光晶体管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3645233B2 (ja) * | 2001-06-07 | 2005-05-11 | 日本電信電話株式会社 | 半導体素子 |
-
2020
- 2020-06-12 CN CN202010535446.XA patent/CN111834502B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941440A (zh) * | 2005-09-30 | 2007-04-04 | 冲数据株式会社 | 复合半导体器件、打印头以及成像装置 |
CN101017875A (zh) * | 2007-02-15 | 2007-08-15 | 华南师范大学 | 高亮度发光晶体管及其制备方法 |
CN101060154A (zh) * | 2007-05-21 | 2007-10-24 | 华南师范大学 | ppn型发光晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111834502A (zh) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111834420B (zh) | 一种半导体混合型全彩化三极发光管显示器件及制造方法 | |
Liu et al. | Monolithic LED microdisplay on active matrix substrate using flip-chip technology | |
JP2018505567A (ja) | 非発光性側壁再結合を低減させるled構造 | |
KR101174908B1 (ko) | 발광 소자 및 그 제조 방법 | |
JP2016213441A (ja) | マイクロ発光ダイオード | |
JP2017135426A (ja) | 窒化物半導体構造及び半導体発光デバイス | |
US7902562B2 (en) | Light emitting diode device that includes a three dimensional cloud structure and manufacturing method thereof | |
KR100793336B1 (ko) | 발광 트랜지스터 | |
CN111834502B (zh) | 一种三极发光管外延结构及三极发光芯片 | |
CN106449914B (zh) | 一种GaN基发光二极管外延结构及其制备方法 | |
Hartensveld | InGaN color tunable full color passive matrix | |
KR20090032631A (ko) | 발광다이오드 소자 | |
KR20070117238A (ko) | 반도체 발광 트랜지스터 | |
CN111326622A (zh) | 一种基于空穴调整层的发光二极管 | |
CN111834506B (zh) | 一种具有高功率放大系数的三极发光管及其制备方法 | |
CN115986014A (zh) | 一种设有连接层的外延片及包含该外延片的发光二极管 | |
CN111834504B (zh) | 一种具有低驱动电压的纳米三极发光管及其制作方法 | |
CN111834503B (zh) | 一种基于垂直纳米结构的纳米三极发光管 | |
Kovác et al. | Advanced light emitting devices for optoelectronic applications | |
CN111834388A (zh) | 一种带有单片集成驱动电路的μLED显示芯片 | |
CN111326625A (zh) | 一种具有多层缓冲层的发光二极管 | |
CN111326624A (zh) | 一种能够改善发光质量和发光效率的半导体发光元件 | |
CN111987196A (zh) | 半导体元件 | |
KR100654079B1 (ko) | 전기적 특성 및 접착력이 개선된 p형 전극패드를 구비한발광 다이오드 | |
CN111326616A (zh) | 一种半导体发光元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |