CN1941440A - 复合半导体器件、打印头以及成像装置 - Google Patents

复合半导体器件、打印头以及成像装置 Download PDF

Info

Publication number
CN1941440A
CN1941440A CN200610142040.5A CN200610142040A CN1941440A CN 1941440 A CN1941440 A CN 1941440A CN 200610142040 A CN200610142040 A CN 200610142040A CN 1941440 A CN1941440 A CN 1941440A
Authority
CN
China
Prior art keywords
semiconductor device
layer
substrate
unit
unit semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610142040.5A
Other languages
English (en)
Other versions
CN1941440B (zh
Inventor
荻原光彦
藤原博之
武藤昌孝
铃木贵人
猪狩友希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN1941440A publication Critical patent/CN1941440A/zh
Application granted granted Critical
Publication of CN1941440B publication Critical patent/CN1941440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体器件包括第一导电类型、第二导电类型、或不掺杂类型的发光层；第二导电类型的第一接触层，该第一接触层被布置在发光层上并且经由预定的接触对其提供电压；第二导电类型的第二接触层，该第二接触层被布置在发光层下方并且经由预定的接触对其提供电压；第一或第二导电类型的第一蚀刻停止层，该第一蚀刻停止层被布置在发光层下方和第二接触层上方；以及第一导电类型的第三接触层，该第三接触层被布置在第二接触层下方并且经由预定的接触对其提供电压。

Description

复合半导体器件、打印头以及成像装置
技术领域
本发明涉及到用于诸如电子照相打印机之类的成像装置所用的打印头的复合半导体器件。
背景技术
在例如日本专利公开No.2004-179646或由Triceps在YoshihiroTakekida编辑下出版的“Design of Optical Printer”中，公开了一些常规的光学打印头。
前述文献(即日本专利公开No.2004-179646)公开了一种薄膜发光元件。利用印刷布线技术，此发光元件经由薄膜布线层，被连接到集成电路(包括驱动电路)。
利用这种安排，有可能得到包括少数昂贵的化合物半导体材料的LED(发光二极管)，从而提高成品率和对机械应力的耐受度(借助于印刷布线技术)。
图34和35分别是透视图和平面图，示出了常规的LED单元1。如图34所示，LED单元1包括单元衬底(诸如玻璃衬底或陶瓷衬底)；包括多个排列在单元衬底2上的发光部分6的LED芯片3；用来控制发光部分6的驱动IC芯片4；以及包括电连接各LED芯片3和各驱动IC芯片4的金属丝的焊接金属丝5。这些LED芯片3和驱动IC芯片4的厚度约为30微米，并利用芯片焊接方法，被连接到单元衬底2上。
如图35所示，各LED芯片3包括发射光的发光部分6以及将功率馈送到发光部分6的各个电极7。为了提供足够的区域以便用金丝来进行金属线焊接，各个电极7的每一个的尺寸例如是100微米×100微米。形成发光区的pn结位于离单元衬底2的表面3-5微米的距离处。
但采用上述LED单元1的常规打印头具有下述问题。
为了在LED芯片3与驱动IC芯片4之间得到可靠的金属丝焊接，必须在各个LED芯片3与驱动IC芯片4上提供金属丝焊接焊点。这些金属丝焊接焊点占据LED芯片3的很大部分，因而减小了LED芯片上的发光区。由于LED芯片3的发光区对表面积的比率减小，故就半导体材料的使用效率而言，LED芯片3的结构是效率不高的。换言之，由于必须在LED芯片3上提供用于金属丝焊接焊点的区域，故难以使LED芯片3最小化来降低材料成本。
而且，所形成的发光区位于离各LED芯片3的表面大约3-5微米的距离处，且LED芯片3的厚度约为300微米。因此，难以沿其厚度方向有效地利用LED芯片3的材料。而且，GaAs衬底(即LED芯片3的基底材料)仅仅用作支持具有发光功能的GaAsP外延层的支持体。而且，为了防止焊接金属丝与LED芯片3之间在金属丝焊接操作过程中的短路，LED芯片3和驱动IC芯片4的厚度必须几乎相同。因此，难以在确保作为支持体和金属丝焊接区的功能的情况下减小GaAs衬底的厚度以降低材料成本。
发明内容
本发明被用来解决上述各问题，本发明的目的是在各芯片上有效地提供发光区，从而降低打印头的材料成本。
本发明提供了一种其结构中分层各个半导体层的半导体器件。此半导体器件包括发光层，此发光层是第一导电类型、第二导电类型、或不掺杂类型；第二导电类型的第一接触层，此第一接触层被排列在发光层上且经由预定的接触而被提供电压；第二导电类型的第二接触层，此第二接触层被排列在发光层下方，且经由预定的接触而被提供电压；第一或第二导电类型的第一蚀刻停止层，此第一蚀刻停止层被排列在发光层下方和第二接触层上方，致使第一蚀刻停止层能够用来对第二接触层进行选择性蚀刻；以及第一导电类型的第三接触层，此第三接触层被排列在第二接触层下方，且经由预定的接触而被提供电压。
由于半导体器件如上所述被构成，故能够降低打印头的材料成本。特别是能够减小各芯片和驱动电路的尺寸，从而能够降低芯片的材料成本以及驱动电路的成本。
附图说明
在这些附图中：
图1是平面图，示出了根据本发明第一实施方案的复合半导体器件的结构；
图2是剖面图，示出了图1复合半导体器件沿图1中的线2-2的结构；
图3是剖面图，示出了图1复合半导体器件沿图1中的线3-3的结构；
图4A是剖面图，示出了提供在第一实施方案的复合半导体器件中的半导体薄膜的结构；
图4B是剖面图，示出了提供在第一实施方案的复合半导体器件中的半导体薄膜的一种修改；
图5是剖面图，示出了根据第二实施方案的半导体薄膜的分层结构；
图6是剖面图，示出了根据第二实施方案的半导体薄膜的分层结构；
图7是剖面图，示出了根据第二实施方案的复合半导体器件的结构；
图8是平面图，示出了根据第三实施方案的复合半导体器件的结构；
图9是剖面图，示出了图8复合半导体器件沿图8中的线9-9的结构；
图10是剖面图，示出了图8复合半导体器件沿图8中的线10-10的结构；
图11A是剖面图，示出了根据第四实施方案的半导体薄膜的结构；
图11B是剖面图，示出了根据第四实施方案的半导体薄膜的一种修改；
图12是平面图，示出了根据第五实施方案的复合半导体器件的结构；
图13是剖面图，示出了图12复合半导体器件沿图12中的线13-13的结构；
图14是平面图，示出了根据第六实施方案的复合半导体器件的结构；
图15是剖面图，示出了图14复合半导体器件沿图14中的线15-15的结构；
图16是平面图，示出了根据第七实施方案的复合半导体器件的结构；
图17是剖面图，示出了图16复合半导体器件沿图16中的线17-17的结构；
图18是剖面图，示出了图16复合半导体器件沿图16中的线18-18的结构；
图19是剖面图，示出了图16复合半导体器件沿图16中的线19-19的结构；
图20是平面图，示出了根据第八实施方案的复合半导体器件的结构；
图21是剖面图，示出了图20复合半导体器件沿图20中的线21-21的结构；
图22是平面图，示出了根据第九实施方案的复合半导体器件的结构；
图23是平面图，示出了图22的复合半导体器件的布置；
图24是剖面图，示出了图22复合半导体器件沿图22中的线24-24的结构；
图25是平面图，示出了根据第十实施方案的复合半导体器件的结构；
图26是剖面图，示出了图25复合半导体器件沿图25中的线26-26的结构；
图27是平面图，示出了根据第十一实施方案的复合半导体器件的结构；
图28是剖面图，示出了图27复合半导体器件沿图27中的线28-28的结构；
图29是剖面图，示出了图27复合半导体器件沿图27中的线29-29的结构；
图30是正视图，示出了根据第十一实施方案的打印头的结构；
图31是正视图，示出了根据第十二实施方案的打印头的结构；
图32是正视图，示出了根据第十三实施方案的打印头的结构；
图33是剖面图，示出了根据第十四实施方案的成像装置；
图34是常规LED单元的透视图；和
图35是图34的常规LED单元的平面图。
具体实施方式
下面参照附图来描述本发明的各实施方案。
第一实施方案
下面来描述具有闸流管结构的复合半导体器件、具有三端结构的发光元件和用来控制发光元件发光的控制电路的复合半导体器件、具有该复合半导体器件的打印头(例如电子照相打印机所用的)、以及具有该打印头的成像装置。
图1是根据第一实施方案的复合半导体器件的平面图。图2和3是图1复合半导体器件分别沿图1中的线2-2和线3-3的剖面图。
第一实施方案的复合半导体器件100包括第一衬底102；用来控制第一衬底102上的发光元件的发光的电路区103；形成在第一衬底102上的导电层104；电连接到导电层104的半导体薄膜105(作为半导体器件)；形成在半导体薄膜105上的多个发光区106(作为发光元件)；形成在第一衬底102上的反射层107；用于控制各发光区106的光发射的各个电极108；与电路区103一起输入和输出驱动信号的连接焊点110；钝化膜112；具有绝缘性质的层间绝缘膜113；将导电层104与各个电极108彼此绝缘的层间绝缘膜114；以及具有导电性的导电层115(图1)。
其上形成电路区103和层间绝缘层113的第一衬底102被电连接到导电层104。第一衬底102由例如单晶硅组成。第一衬底102也可以包含多晶硅、非晶硅、有机半导体材料之类。
电路区103被形成在第一衬底102上，并由相同于第一衬底102的半导体材料组成。使用稍后描述的方法，电路区103被电连接到半导体薄膜105。电路区103将预定的逻辑信号送到半导体薄膜105，从而控制发光区的发光。
电路区103包括其中形成的电路元件区103A以及包括电连接到电路元件区103A中的各元件的各布线区的区域103B。电路区103控制着形成在半导体薄膜105上的各发光区106的发光。电路元件区103A被形成在第一衬底102上，且包括诸如晶体管、电阻、电容器之类的电路元件。区域103B被形成在电路元件区103A上，并将电路元件区103A的各元件彼此电连接，从而构成电路。区域103B具有分层结构，此分层结构包括用来彼此连接电路元件区103A的各元件的布线；用来馈送电功率或信号的输入/输出线；用来将输入/输出线连接到输入/输出部分的布线；以及用来连接电路区103和反射层107的布线，等等。
导电膜104被电连接到反射层107。导电膜104被提供来经由半导体薄膜105的接触层(稍后描述)将电功率(由电路区103经由反射层107供给)施加到半导体薄膜105。导电膜104由例如Al、AlSiCu、NiAl、Ti、Cu、TiPtAu、AuGeNi、NiGe、Pd、Cr、Au、CrPd、NiPd之一或它们的任何组合以单层、叠层、或合金层的形式组成。
半导体薄膜105包括例如通过在不同于第一衬底102的GaAs衬底(作为基底材料)上的外延生长所形成的并且分开于(剥离于)该GaAs衬底的各半导体层。例如，半导体薄膜105具有一种分层结构，其中适当地分层各个AlxGa1-xAs(0≤x≤1)。稍后将描述半导体薄膜105的结构。
各发光区106例如在半导体薄膜105上构成以恒定间距沿直线排列的发光元件阵列。借助于分层多个半导体层来形成各发光区106。稍后与半导体薄膜105的结构一起来描述发光区106的结构。本发明不限于以恒定间距布置发光元件的结构。
经由层间绝缘层113将反射层107布置在第一衬底102上。反射层107具有一定的反射系数，对半导体薄膜105发射的光进行反射。反射层107由金属层组成，并且由Al、Si、Cu、Ni、Cr、Pd、Pt、Au、Ge、Ti之一或它们的任何组合以单层、叠层、或合金层的形式组成。如果反射层107不被用作导电层(如本实施方案所述)，则反射层107可以由各介电层的分层结构、半导体层和氧化物层的分层结构、或各氧化物层的分层结构组成。而且，反射层107除了具有电连接各元件的功能之外，还具有对发光区106所发射的光进行反射的功能。
用包括光蚀刻的半导体光刻工艺来形成各个电极108。各个电极108电连接半导体薄膜105和电路区103。连接焊点110被提供来与电路区103一起输入和输出的电功率、地电位、或驱动信号。连接焊点110的厚度为0.05-2.5微米，优选为0.5微米。导电层115将半导体薄膜105的表面上的其他接触层电连接到电路区103。
钝化膜112被形成在反射层107和电路区103上。钝化膜112防止了对反射层107和电路区103的表面的损伤，并增强了半导体薄膜105与第一衬底102之间的接触。
通过电路设计来适当地形成层间绝缘层113。层间绝缘层113可以被构造成使第一衬底102与导电层104彼此电绝缘。层间绝缘层114被形成在导电层104与各个电极108之间，并具有绝缘性质。层间绝缘层114使导电层104与各个电极108彼此电绝缘。
导电层115被电连接到反射层107。经由电路区103向导电层115提供电功率，该导电层115经由不同于连接到导电层104的接触层的半导体薄膜105的接触层(所述层)而将电压施加到半导体薄膜105。导电层104由例如Al、AlSiCu、NiAl、Cu、TiPtAu、AuGeNi、NiGe、Ti、Pd、CrAu、CrAu、CrPd、NiPd之一或它们的任何组合以单层、叠层、或合金层的形式组成。
以下来详细描述半导体薄膜105的结构。图4A和4B是剖面图，示出了半导体薄膜105的结构。
半导体薄膜105是一种薄膜形式的半导体层。半导体薄膜105的厚度为0.1-10微米，优选为2微米。若半导体薄膜105的厚度大于10微米，则各各个布线层104和108(由光刻工艺形成)可能由于层面的差异而断开。借助于将半导体薄膜105的厚度设定为小于或等于10微米，连接到半导体薄膜105上各元件的布线层能够由光刻工艺来形成。由于此精细加工，各布线层能够被形成在小的区域内，并能够以高成品率被一起形成。半导体薄膜105的厚度优选大于或等于0.1微米，因为若其厚度小于0.1微米，则变得难以处置半导体薄膜105。
半导体薄膜105被电连接到导电层104、各个电极108、以及导电层115，并组成三端结构。半导体薄膜105包括第一导电类型的有源层1501(作为发光层)；形成在有源层1501下方的第一导电类型的下覆层1502(作为第一半导体层)；以及形成在有源层1501上的第二导电类型的上覆层1503(作为第二半导体层)。而且，半导体薄膜105包括形成在上覆层1503上的第二导电类型的第一接触层1504；形成在下覆层1502下方的第二导电类型的连结层1505；形成在连结层1505下方的第二导电类型的分离层1506；形成在分离层1506下方的第二导电类型的第一蚀刻停止层1507；以及形成在第一蚀刻停止层1507下方的第二导电类型的第二接触层1508。而且，半导体薄膜105包括形成在第二接触层1508下方的第二导电类型的连结层1509(作为第三半导体层)；形成在连结层1509下方的第一导电类型的连结层1510；形成在连结层1510下方的第一导电类型的分离层1511；以及形成在分离层1511下方的第一导电类型的第二蚀刻停止层1512。而且，半导体薄膜105包括形成在第二蚀刻停止层1512下方的第一导电类型的第三接触层1513；形成在第三接触层1513下方的第一导电类型的导电层1514(作为第四半导体层)；以及形成在导电层1514下方的第一导电类型的焊接层1515。阳极电极1516被形成在第一接触层1504上，并被电连接到各个电极108。栅电极1517被形成在第二接触层1508上，并被电连接到导电层115。阴极电极1518被形成在第三接触层1513上，并被电连接到导电层104。
在下列详细描述中，为了便于描述，第一导电类型被描述为n型，而第二导电类型被描述为p型。但第一导电类型也可以是p型，而第二导电类型也可以是n型。
各层半导体薄膜105由预定化合物的半导体层组成。有源层1501(作为发光层)由例如n型AlyGa1-yAs层组成。下覆层1502(作为第一半导体层)由例如n型AlxGa1-xAs层组成。上覆层1503(作为第二半导体层)由例如p型AlzGa1-zAs层组成。第一接触层1504由例如p型GaAs层组成。当半导体薄膜105构成闸流管结构时，第一接触层1504构成闸流管结构的阳极。连结层1505由例如p型AlU2Ga1-U2As层组成。分离层1506由例如p型GaAs层组成。第一蚀刻停止层1507由例如p型InvGa1-vP层组成。第二接触层1508由例如p型GaAs层组成。第二接触层1508构成闸流管结构的栅电极。连结层1509由例如p型Alu1Ga1-u1As层组成。连结层1510由例如n型Alt1Ga1-t1As层组成。分离层1511由例如n型GaAs层组成。第二蚀刻停止层1512由例如n型InGaP层组成。第三接触层1513由例如n型GaAs层组成。第三接触层1513构成闸流管结构的阴极电极。导电层1514由例如n型AlsGa1-sAs层组成。焊接层1515由例如n型GaAs层组成。
各半导体层的上述组分s、t1、u1、u2、x、y、z优选满足下列关系：
1≥x≥0；
1≥z＞y≥0；以及
1≥s，t1，u1，u2＞y≥0。
这些关系表明，上覆层1503和下覆层1502的能带隙至少大于有源层1501的能带隙，且表明导电层1514、连结层1510、连结层1509、以及连结层1505的能带隙至少大于有源层1501的能带隙。在此情况下，InvGa1-vP层的组分v优选满足0.48≤v≤0.52。
更具体地说，当下列关系被满足时，能够提高发光效率：
1≥x≥0；以及
1≥z＞y≥0。
而且，当满足下列关系时，可以防止光被导电层吸收：
s＞y。
而且，当满足下列关系时，可以限制来自发光区106之外的区域的光发射(致使光发射主要由跨越包括有源层1501的pn结的载流子注入引起)：
1≥s，t1，u1，u2＞y≥0。
为了防止来自发光区106之外的区域的光发射，使光主要由发光区106发射(即光发射主要由跨越包括有源层1501的pn结的载流子注入引起)，组分t1、u1、u2可以被选择成使各半导体层是间接跃迁型的。若各组分被选择成使各半导体层是间接跃迁型的，则载流子复合很可能是非辐射的(即使当在半导体层中发生载流子复合时)，发光可能性因而降低。例如在AlGaAs的情况下，优选满足下列关系：y＝0.1，x＝0.4，且(s，t1，u1和u2)＞0.1。
在上述结构中，pn结被形成在上覆层1503与有源层1501之间的边界处。但也可以将pn结形成在有源层1501与下覆层1502之间的边界处。换言之，有源层1501可以由p型AlyGa1-yAs层组成。或者，有源层1501可以是不掺杂的半导体层。在本说明书中，术语“不掺杂的半导体层”被用来表示由不掺入杂质的外延生长所形成的半导体层，即其p型或n型杂质的密度处于比通过掺入杂质而形成的半导体层更低的水平。
如上形成的半导体薄膜105构成了具有包括阳极1516、栅电极1517、以及阴极电极1518的三端结构的闸流管结构。更具体地说，第一接触层1504经由阳极1516被连接到各个电极108，第二接触层1508经由栅电极1517被连接到导电层115，且第三接触层1513经由阴极电极1518被连接到导电层104。而且，3个pn结被形成在半导体薄膜105上：形成在有源层1501(即发光区106)与上覆层1503之间的边界处的pn结PN1；形成在下覆层1502(即连结区)与连结层1505之间的边界处的pn结PN2；以及形成在连结层1509与连结层1510之间的边界处的pn结PN3。利用pn结PN1、PN2、PN3，半导体薄膜105构成了整个闸流管结构。在此实施方案中，描述了具有pnpn结的四元结构的闸流管结构。但也可以采用具有npnp结的四元结构的闸流管结构。
以下来描述复合半导体器件100的功能。
例如，阴极电极1518被接地，而阳极电极1516被施加正(+)电势。当施加的电压低时，pn结PN2被施加反向偏压，因而阴极电极1518与阳极电极1516之间的电阻比较大。当施加的电压增大时，高电场引起电子雪崩，致使在pn结PN2附近产生电子和正空穴。这些电子向阳极电极1516移动，而正空穴向阴极电极1518移动。但部分电子滞留在pn结PN1处，且部分正空穴滞留在pn结PN3处，结果，pn结PN1与pn结PN3之间的正向偏置状态被提高。在此情况下，正向空穴被引入到第一导电类型的有源层1501中，且电子被引入到第二接触层1508中。正向空穴被引入到下覆层1502中，电子被引入到连结层1505中，且载流子的数目由于pn结PN2附近的高电场而增加。结果，pn结PN2变得无法保持高电场，所有的pn结因而变成正向偏置状态，致使电流在阴极电极1518与阳极电极1516之间流动。借助于从电极1517引入电流Ic，能够改变开态电压。因此，借助于控制电流Ic的引入，能够控制阳极电极1516与阴极电极1518之间的开态电压。借助于用电路区103来控制阳极电极1516与阴极电极1518之间的开态电压，能够控制发光元件的光发射。换言之，(具有发光元件的)半导体薄膜105本身能够具有转换光发射的开通与关断的功能。
简单地说，借助于将逻辑信号施加到阳极电极1516与阴极电极1518之间的栅电极1517，闸流管导通，且施加到阳极电极1516的电压使电流从阳极电极1516流到阴极电极1518，结果，光就从有源层1501发射。此导通状态一直保持到施加于阳极电极1516的电压被变为关断状态。由于半导体薄膜105具有闸流管结构，故通过将控制信号(即逻辑信号)施加到栅电极1517就能够实现光发射，只要阳极电极1516被施加足以驱动发光元件的能量(电压)即可，因而不需要为半导体薄膜105提供各个驱动电路。于是有能够减少电路的优点，而不像LED那样需要各个驱动电路。由于能够免去各个驱动电路，故能够简化形成在半导体薄膜105上的控制电路。而且，如果第一衬底102上的电路区103配备有特定的功能(即开关的转换、光发射数据的处理等)，则第一衬底102上的半导体薄膜105和电路区103能够共用控制光发射的功能，从而能够减小第一衬底102上的电路构造的负担。
如上所述，利用上面构成的复合半导体器件100，各元件能够经由薄膜布线被彼此连接而无须使用焊接金属丝。于是能够大幅度减少连接布线，从而能够大幅度减小芯片尺寸。而且，由于半导体薄膜105具有闸流管结构，故能够简化电路区103，因而能够实现显著的成本下降。
另外，在半导体薄膜105的半导体分层结构中，形成pn结PN2的各半导体层的能带隙大于形成发光区106的pn结PN1的有源层1501的能带隙，且优选由间接跃迁型半导体材料组成。而且，其能带隙大于有源层1501的能带隙的半导体层(即下覆层1502)被布置在有源层1501的下方。由于这些原因，当三端元件处于开通状态时，就可以限制来自发光区之外的其它区域的光发射。
而且，由于具有电极接触层和蚀刻停止层的三端结构，故能够减小各接触层的厚度，且各接触层处的光吸收变小。此外，由于不吸收光的反射层107被提供作为底层，故可以防止从背面发射光的吸收，而不增大总电阻。因此，能够提高光发射的效率。
半导体薄膜105的分层结构可以被如下修改。可以省略连结层1505、1509、1510中的任何一层、二层、或三层。还可以省略分离层1506和1511中的任何一个或二者。而且，还可以适当地采用该修改，其中第一蚀刻停止层1507是第二导电类型，而分离层1506是第一导电类型。另外，还可以省略连结层1505和分离层1506，将第一蚀刻停止层1507修改成第一导电类型，以便在第一导电类型的第一蚀刻停止层1507和第二导电类型的第二接触层1508的边界处形成p型半导体与n型半导体之间的pn结PN2。还可以省略焊接层1515。而且，在上述结构中，虽然半导体薄膜105由包含AlGaAs或InGaP的材料组成，但也可以采用其它的材料来形成此三端结构。更具体地说，可以采用GaAs1-xNx、GaP1-xNx、InAs1-xNx、InP1-xNx、InGa1-xAs1-yNy、InP1-x-yAsNy、或InxAl1-xN(1≥x≥0，1≥y≥0)之一或它们的任何组合。还可以采用AlxGayAs1-x-yP和AlxGayIn1-x-yP(1≥x≥0，1≥y≥0)等。还可以采用诸如ZnO等的氧化物半导体材料。
确切地说，如图4B所示，借助于分层焊接层1515、第一导电类型的导电层1514、第一导电类型的第三接触层1513、第一导电类型的第二蚀刻停止层1512、第二导电类型的第二接触层1508、第一导电类型的第一蚀刻停止层1507、第一导电类型的下覆层1502、第一导电类型的有源层1501、第二导电类型的上覆层1503、以及第二导电类型的第一接触层1504，来形成半导体薄膜。而且，阳极电极1516被连接到第一接触层1504，栅电极1517被连接到第二接触层1508，且阴极电极1518被连接到第三接触层1513。在此情况下，pn结被形成在第一导电类型的有源层1501与上覆层1503之间(pn结PN1)、第一蚀刻停止层1507与第二接触层1508之间(pn结PN2)、以及第二接触层1508与第二蚀刻停止层1512之间(pn结PN3)。
第二实施方案
下面描述根据本发明第二实施方案的复合半导体器件200。有关复合半导体器件200中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的构成半导体薄膜的半导体层的分层结构进行描述。
图5是剖面图，示出了复合半导体器件200的半导体薄膜205的结构。
半导体薄膜205具有外延结构。半导体薄膜205包括第一导电类型的有源层1501(作为发光层)；第一导电类型的下覆层1502(作为第一半导体层)；第二导电类型的上覆层1503(作为第二半导体层)；第一导电类型的第一蚀刻停止层1507；第二导电类型的第二接触层1508；第二导电类型的连结层1509(作为第三半导体层)；第一导电类型的第二蚀刻停止层1512；第一导电类型的第三接触层1513；第一导电类型的导电层1514；以及第一导电类型的焊接层1515。
这些层在第一实施方案中已经描述过，故省略对其详细描述。
第二实施方案的半导体薄膜205不同于第一实施方案的半导体薄膜105之处在于：第一蚀刻停止层1507具有较大的能带隙，且连结层1505和1510被省略。
与第一实施方案的半导体薄膜105相比，上面构成的半导体薄膜205具有更为简单的结构，从而能够降低材料成本。
第三实施方案
下面描述根据本发明第三实施方案的复合半导体器件300。有关复合半导体器件300中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的构成半导体薄膜的半导体层的分层结构进行描述。
图6和7是剖面图，示出了复合半导体器件300的半导体薄膜305的结构。半导体薄膜305具有外延结构。半导体薄膜305包括第一导电类型的有源层1501(作为发光层)；第一导电类型的下覆层1502(作为第一半导体层)；第二导电类型的上覆层1503(作为第二半导体层)；第二导电类型的第一接触层1504；第一导电类型的连结层1505；第一导电类型的第一蚀刻停止层1507；第二导电类型的第二接触层1508；第一导电类型的连结层1510；以及第一导电类型的第三接触层1513。这些层在第一实施方案中已经描述过，故省略对其详细描述。有源层1501可以是第二导电类型的或不掺杂的。
图8是根据第三实施方案的复合半导体器件300的平面图。图9和10是复合半导体器件300分别沿图8中的线9-9和线10-10的剖面图。
在此第三实施方案中，半导体薄膜305被焊接到形成在半导体薄膜305下方的导电层107上，致使半导体薄膜305与导电层107被彼此电连接。
在上面构成的半导体薄膜305中，第三接触层1513被形成在半导体薄膜305的底部(背面)上，且半导体薄膜305与导电层107经由第三接触层1513被彼此电连接。因此，能够简化半导体薄膜305的分层结构，并能够简化第一衬底102上半导体薄膜305与各电路元件之间的连接布线。
第四实施方案
下面描述根据本发明第四实施方案的复合半导体器件400。有关复合半导体器件400中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的构成半导体薄膜的半导体层的分层结构进行描述。
图11A是剖面图，示出了复合半导体器件400的半导体薄膜405的结构。
半导体薄膜405包括第一导电类型的有源层1501；第一导电类型的下覆层1502；第一导电类型的上覆层1503；第一导电类型的第一接触层1504；第二导电类型的连结层1505；第二导电类型的分离层1506；第二导电类型的第一蚀刻停止层1507；第二导电类型的第二接触层1508；第二导电类型的连结层1509；第一导电类型的连结层1510；第一导电类型的分离层1511；第一导电类型的第三接触层1513；第一导电类型的导电层1514；第一导电类型的焊接层1515；阳极电极1516；栅电极1517；阴极电极1518；以及其中掺有(扩散或离子注入)第二导电类型的杂质的掺杂区1519。掺杂区1519包括第二导电类型的第一接触层1519a、第二导电类型的覆层1519b、以及第二导电类型的有源层1519c。
掺杂区1519例如是选择性扩散区。掺杂区1519包括p型接触层1519a；p型上覆层1519b；以及p型有源层1519c。若半导体薄膜405具有各AlGaAs层的分层结构，则p型杂质是例如Zn。在此情况下，下覆层1502、有源层1501、上覆层1503、第一接触层1504、第二接触层1508、第三接触层1513都由n型半导体层组成，并选择性地形成Zn扩散区1520。扩散前沿达到有源层1519c中。
在上面构成的半导体薄膜405中，结被选择性地形成，因而能够形成高密度的发光元件阵列。
图11B是剖面图，示出了第四实施方案的修改。可以省略连结层1505、1509和1510中的任何一层、任何二层、或三层。也可以省略分离层1506和1511中的任何一个或二者。还有可能适当地采用修改，其中第一蚀刻停止层1507是第二导电类型的，而分离层1506是第一导电类型的。还可以省略连结层1505和分离层1506，将第一蚀刻停止层1507修改成第一导电类型，以便在第一导电类型的第一蚀刻停止层1507和第二导电类型的第二接触层1508的边界处形成p型半导体与n型半导体之间的pn结PN2。还可以省略焊接层1515。虽然已经描述了采用AlGaAs或InGaP材料的例子，但也可以采用其它的材料来形成此三端结构。更具体地说，有可能采用GaAs1-xNx、GaP1-xNx、InAs1-xNx、InP1-xNx、InGa1-xAs1-yNy、InP1-x-yAsNy、或InxAl1-xN(1≥x≥0，1≥y≥0)之一或它们的任何组合。还可以采用AlxGayAs1-x-yP和AlxGayIn1-x-yP(1≥x≥0，1≥y≥0)等。还有可能采用II-VI族半导体材料。还可以采用诸如ZnO之类的氧化物半导体材料。
在图11B中，半导体薄膜包括第一导电类型的第一接触层1504；第一导电类型的上覆层1503；第一导电类型的有源层1501；第一导电类型的下覆层1502；第一导电类型的第一蚀刻停止层1507；第二导电类型的第二接触层1508；第一导电类型的第二蚀刻停止层1512；第一导电类型的第三接触层1513；第一导电类型的导电层1514；第一导电类型的焊接层1515；阳极电极1516；栅电极1517；阴极电极1518；以及其中掺有(扩散或离子注入)第二导电类型的杂质的掺杂区1519。掺杂区1519包括第二导电类型的第一接触层1519a、第二导电类型的上覆层1519b、以及第二导电类型的有源层1519c。
第五实施方案
下面描述根据本发明第五实施方案的复合半导体器件500。有关复合半导体器件500中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的半导体薄膜的焊接区进行描述。
图12是平面图，示出了第五实施方案的复合半导体器件500的结构。图13是复合半导体器件500沿图12中的13-13线的剖面图。
复合半导体器件500包括第一衬底502；用来控制第一衬底502上的发光元件的光发射的电路区503；形成在第一衬底502上的导电层504；电连接到导电层504的半导体薄膜505；形成在半导体薄膜505上的多个发光区506；控制各发光区506的光发射的各个电极508；形成与半导体薄膜505的表面上的其它电极接触层进行电接触的连接布线509；与电路区503一起输入和输出驱动信号的连接焊点510；以及钝化膜512。电路区503由电路元件503A以及彼此连接的各电路元件503A的布线区503B组成。
导电层504被形成在电路区503上，且半导体薄膜505被焊接到导电层504上。连接布线509经由电路区503的布线区503B被连接到第一衬底502上的电路元件503A。
在上面构成的复合半导体器件500中，半导体薄膜505被焊接到第一衬底502上的电路元件区503，因而能够减小复合半导体器件500的宽度。
在上述的第一到第五实施方案中，半导体薄膜的材料被描述为AlxGa1-xAs。但也可以采用诸如InAlGaP、InGaAsP、InP、InAlN、InGaN、AlGaN或GaN之类的其它半导体材料。
而且，半导体薄膜背面上的导电层可以由金属组成，或可以由ITO、ZnO之类的透明电极组成。而且，也可以在不使用导电层的情况下经由半导体薄膜的上侧将各个电极连接到电路元件区。各个电极不一定要被提供在半导体薄膜的上侧上。在此情况下，有可能将各连接焊点布置在与发光元件的同一侧上，致使各连接焊点能够被焊接到芯片的外面。可以根据复合半导体器件的设计对这些构造进行各种修改。
第六实施方案
下面描述根据本发明第六实施方案的复合半导体器件600。有关复合半导体器件600中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的电路区和半导体薄膜进行描述。
在第一实施方案中，电路区103的各电路元件被形成在作为基底材料的第一衬底上。与之形成对照的是，在第六实施方案中，电路区的各电路元件被形成在不同于半导体薄膜605的半导体层603中。
图14是剖面图，示出了复合半导体器件600的结构。图15是复合半导体器件600沿图14中的15-15线的剖面图。
第六实施方案的复合半导体器件600包括第三衬底602；具有用来控制第三衬底602上发光元件的光发射的电路元件的半导体层603；形成在第三衬底602上的导电层604；电连接到导电层604的半导体薄膜605；形成在半导体薄膜605上的多个发光区606；控制各发光区606的光发射的各个电极608；与半导体薄膜605表面上的其它电极接触层形成电接触的连接布线609；与电路区(即半导体层603)一起输入和输出驱动信号的连接焊点610；钝化膜612；电连接导电层604与半导体层605的导电层614；以及使各个电极608与半导体薄膜605彼此绝缘的层间绝缘膜615。
第三衬底602由玻璃、塑料、金属、陶瓷、有机材料或用于半导体薄膜605和半导体层603(即第二半导体薄膜603)的半导体材料之外的半导体材料组成。半导体薄膜605被形成在不同于第三衬底602的衬底上，并且被焊接到第三衬底602上的钝化膜612上。半导体薄膜605具有相同于第一实施方案的半导体薄膜105的结构，并且由诸如GaAs/AlGaAs基材料之类的化合物半导体材料组成。半导体层(即第二半导体薄膜)603具有由例如GaAs或AlGaAs基化合物半导体、GaN、InGaN、或AlGaN基化合物半导体之类组成的半导体薄膜区603A。而且，第二半导体薄膜603的半导体薄膜区603A由例如单晶硅之类组成。也可以适当地采用第二实施方案的半导体薄膜205、第三实施方案的半导体薄膜305、第四实施方案的半导体薄膜405、以及第五实施方案的半导体薄膜505。钝化膜612被提供来将半导体薄膜605焊接到第三衬底602上。
如在第一实施方案的电路区103A中那样，半导体层603包括具有电路元件(诸如晶体管、电阻、电容器之类)的半导体薄膜区603A。半导体层603还包括形成在半导体薄膜区603A上的多层布线区603B。多层布线区603B包括用来彼此连接各电路元件的布线；用来输入和输出电功率或信号的输入/输出布线；连接到电功率或信号的输入/输出部分的连接布线。半导体层603包含例如单晶硅作为主要材料。或者，可以借助于分层单晶硅、多晶硅、非晶硅、有机半导体材料之类来形成半导体层603。半导体层603可以由不同材料的多个薄膜组成而不需要分层。
在第六实施方案中，电路区(即半导体薄膜区603A和布线区603B)是半导体薄膜603的形式，并且被焊接到第三衬底602上。因此，除了第一实施方案的优点之外，还具有能够选择各种衬底材料的优点。
第七实施方案
下面描述根据本发明第七实施方案的复合半导体器件700。有关复合半导体器件700中那些相同于第一实施方案复合半导体器件100的组成部分，不再赘述。下面将对不同于第一实施方案的电路区和半导体薄膜进行描述。
在第一实施方案中，电路区103被形成在不同于其中形成半导体薄膜105(具有发光区106)的区域的区域上，且电路区103被形成在硅衬底或硅薄膜上。与之形成对照的是，在第七实施方案中，电路区703被形成在包含非晶硅、多晶硅、或有机半导体材料之一作为主要材料的薄膜半导体中，或被形成在选自非晶硅、多晶硅、或有机半导体材料的多种半导体材料中。
图16是复合半导体器件700的平面图。图17、18和19是各沿线17-17、18-18、19-19的复合半导体器件700的剖面图。复合半导体器件700包括第四衬底702；用来控制第四衬底702上的发光元件的光发射的电路区703(作为电路元件)；形成在第四衬底702上的反射层704；半导体薄膜705；形成在半导体薄膜705上的多个发光区706；电连接反射层704和半导体层705的导电层707；控制各发光区706的光发射的各个电极708；与半导体薄膜705表面上的其它电极接触层形成电接触的连接布线709；与电路区703一起输入和输出驱动信号的连接焊点710；钝化膜712；使反射层704与各个电极708彼此绝缘的层间绝缘膜713；以及电连接电路区703与反射层704的各个电极714。
第四衬底702由例如玻璃、塑料、金属、陶瓷、或用于半导体薄膜705的半导体材料之外的半导体材料组成。
电路区703包含例如单晶硅、多晶硅、非晶硅、或有机半导体材料作为主要材料的薄膜半导体。或者，电路区703由选自上述材料中的多种材料组成。
反射层704是例如金属层。反射层704由Al、AlSiCu、NiAl、Ti、Cu、TiPtAu、AuGeNi、NiGe、Pd、CuAu、CrPd或NiPd之一或它们的任何组合以单层、叠层、或合金层的形式组成。在其中反射层704没有导电层功能，而是提供额外布线来将电压馈送到导电层707的结构中，反射层704可以由金属之外的其它材料组成。例如，反射层704可以由Si/SiO2或SiO2/TiO2的分层膜组成。或者，反射层704可以由低折射率材料/高折射率材料的分层膜组成。SiO2、CaF2、LiF、MgF2之类可以被用作低折射率材料。TiO2、CeO2、CdS、ZnS之类可以被用作高折射率材料。而且，反射层704可以由金属/半导体的分层膜组成。
半导体薄膜705由例如相同于第一衬底的材料组成。进一步，如果第四衬底702由例如玻璃组成，则可以在玻璃衬底上形成半导体薄膜，并将半导体薄膜转移到第四衬底702。而且，还可以在第四衬底702上形成导电层704，在导电层704上形成钝化膜712，以及在钝化膜712上焊接半导体薄膜705。电路区703被直接形成在第二衬底702上。
在上面构成的复合半导体器件700中，电路区703(形成在半导体薄膜705之外的区域上)包含例如多晶硅、非晶硅、或有机半导体材料作为主要材料，或者由选自多晶硅、非晶硅、或有机半导体材料中的多种材料组成。于是，除了第一实施方案的优点之外，还具有能够一起形成电路区703的优点，因而可以减轻制造工艺的劳动。
确切地说，如果利用多晶硅、非晶硅、或有机半导体材料之类将驱动电路提供在电路区中，则可能难以流动大电流，或者输出的变化可能很大。但在本实施方案中，半导体薄膜705具有闸流管结构，因而无需在形成于半导体薄膜705上的电路区703上提供驱动电路。因此，能够简化复合半导体器件700的整个结构。
而且，当电路区703具有CMOS结构时，能够得到相同的优点。
第八实施方案
下面描述根据本发明第八实施方案的复合半导体器件800。借助于将根据第一、第二、第三、第四、第五、第六、第七实施方案的复合半导体器件100、200、300、400、500、600、700中的任何一个安装到衬底，来形成第八实施方案的复合半导体器件800。在第八实施方案中，为了便于描述，复合半导体器件800将被描述为包括安装到衬底的第一实施方案的复合半导体器件100。
图20是复合半导体器件800的平面图。图21是复合半导体器件800沿图20中的线21-21的剖面图。复合半导体器件800包括复合半导体器件100和安装有复合半导体器件100的安装衬底801；与外部装置一起输入和输出信号或电功率的连接器区802；电连接到连接器区802的布线区803；用来处理经由连接器区802输入的信号的连接焊点804；以及使连接焊点804与复合半导体器件100彼此电连接的焊接金属丝805。
安装衬底801包含例如玻璃环氧树脂、陶瓷、塑料、或金属作为主要材料。而且，安装衬底801可以具有其中提供了布线区803的多层结构。连接器区802被固定到安装衬底801，并经由布线区803和焊接金属丝805被电连接到复合半导体器件100。连接焊点804被布置在安装衬底801上，并将(在连接器区802处接收的)信号之类发送到复合半导体器件100。焊接金属丝805电连接复合半导体器件100与布线区803。每一个焊接金属丝805的一端被焊接到复合半导体器件100，而另一端被连接到连接焊点804。
利用上面构成的复合半导体器件800，除了第一到第七实施方案的优点之外，还具有可以控制更多的发光元件的优点。
第九实施方案
下面描述根据本发明第九实施方案的复合半导体器件900。
图22是复合半导体器件900的平面图。复合半导体器件900包括复合半导体器件901；安装有复合半导体器件901的安装衬底902(作为第一衬底)；与外部装置一起输入和输出信号或电功率的连接器区903；电连接到连接器区903的布线区904；形成在安装衬底902上的电子部件安装区905；以及用来控制复合半导体器件901的光发射的电路区906(作为电路元件)。
图23是平面图，示出了复合半导体器件900的位置布置。图24是沿图23中的线24-24的剖面图。
除了上述结构之外，复合半导体器件900还包括形成在安装衬底902上的导电层907；电连接到导电层907的半导体薄膜908；形成在半导体薄膜908上的多个发光区909；形成在安装衬底902上的反射层910(具有导电层的功能)；控制各发光区909的光发射的各个电极911；与半导体薄膜908表面上的其它电极接触层形成电接触的连接布线912；与电路区906一起输入和输出预定驱动信号的连接焊点913；钝化膜914；具有绝缘性质的层间绝缘层915；以及使电路区906与布线区904彼此电连接的输入/输出连接布线916。
有关复合半导体器件901中那些相同于第六和第七实施方案的复合半导体器件600和700的组成部分，不再赘述。借助于在预定的第一衬底102上形成电路区103、导电层104、以及反射层107等来形成第一实施方案的复合半导体器件100。与之形成对照的是，在本第九实施方案中，借助于将各组件安装在安装衬底902上来形成复合半导体器件901。
安装衬底902由例如玻璃、塑料、金属陶瓷、或用于半导体薄膜908的半导体材料之外的半导体材料组成。连接器区903被固定到安装衬底902，并经由电子部件安装区905和布线区904被电连接到电路区906。布线区904使连接器区903与电路区906彼此电连接。电子部件安装区905是其上安装用来控制复合半导体器件901的电子部件的区域。电路区906是其上形成用来控制复合半导体器件901的光发射的电路元件的区域。
复合半导体器件901的各组件具有相同于第一实施方案所述的结构，其省略重复解释。
上面构成的复合半导体器件900被构造成半导体薄膜908、布线区904、以及连接器区903被布置在安装衬底902上。因此，除了第六和第七实施方案所述的优点之外，还具有可以取消在其它安装衬底上安装复合半导体器件900的工艺的优点。
而且，如图25所示，可以将复合半导体器件900布置在安装衬底917上，从而形成多层布线结构。在此情况下，连接器区903和电子部件安装区905被形成在安装衬底917上。
第十实施方案
下面描述根据本发明第十实施方案的复合半导体器件。
图26是复合半导体器件的剖面图。第十实施方案的复合半导体器件920包括第二导电类型的具有电路区的第六衬底921(例如由单晶硅、多晶硅、或有机材料组成的)；第一导电类型的源层922；第一导电类型的漏层923；形成在源层922上的导电层924；形成在漏层923上的阳极电极925；半导体薄膜926；使第六衬底921与半导体薄膜926彼此绝缘的层间绝缘层927；将导电层924和半导体薄膜926彼此电连接的连接布线928；钝化膜929；第二导电类型的阴极电极930；以及第二导电类型的栅电极931。
虽然省略了详细描述，但利用源层922和漏层923，复合半导体器件920被构造成CMOS结构，且利用阳极电极925、阴极电极930、以及栅电极931，复合半导体器件920被构造成闸流管结构。
半导体薄膜926包括第一导电类型的焊接层932(由例如GaAs组成)；第一导电类型的导电层933(由例如AlsGa1-sAs组成)；第一导电类型的接触层934(由例如GaAs组成)；第一导电类型的蚀刻停止层935(由例如InGaP组成)；第一导电类型的分离层936(由例如GaAs组成)；第一导电类型的下覆层937(由例如AlxGa1-xAs组成)；第一导电类型的有源层938(由例如AlyGa1-yAs组成)；第二导电类型的上覆层938(由例如AlzGa1-zAs组成)；以及第二导电类型的接触层940(由例如GaAs组成)。
在这方面，各半导体层的组分优选满足下列关系：
1≥x≥0；
1≥z＞y≥0；以及
s＞y。
由于复合半导体器件920如上被构成，故能够在半导体薄膜926中形成pn结，且复合半导体器件920构成了整个闸流管结构。因此，半导体薄膜的结构能够被简化，并能够降低成本。
也可以在接触层934的背面上形成接触而无需形成焊接层932和导电层933。在此情况下，能够省略蚀刻停止层935和分离层936。因而能够进一步降低半导体薄膜926的成本。
第十一实施方案
下面描述根据本发明第十一实施方案的复合半导体器件。
图27是复合半导体器件950的平面图，而图28和29是分别沿图27中的线28-28和线29-29的剖面图。复合半导体器件950包括第二导电类型的(例如由单晶硅、多晶硅、非晶硅、或有机材料组成的)第六衬底951；形成在第六衬底951上的电路区952；形成在第六衬底951上的导电层953；形成在导电层953上的半导体薄膜954；形成在半导体薄膜954上的发光区955；将导电层953和半导体薄膜954彼此电连接的导电层956；将半导体薄膜954和电路区952彼此电连接的各个电极957；将导电层953和电路区952彼此电连接的布线区958；将各个电极957和电路区952彼此电连接的连接焊点959；将导电层956和电路区952彼此电连接的连接焊点960；用来驱动发光区955的集成电路961A和961B(即电路元件区961A和多层布线区961B)；具有绝缘性质的层间绝缘层962；钝化膜962；以及连接焊点964。半导体薄膜954的结构与第十实施方案的半导体薄膜926相同，不再赘述。
集成电路961(即电路元件区961A和多层布线区961B)可以具有“pnpn”闸流管结构，或者可以具有“pnp”或“npn”晶体管结构。除了闸流管结构或晶体管结构之外，集成电路961还可以具有CMOS集成电路。而且，集成电路961可以是CMOS集成电路。
上述复合半导体器件950构成了整个闸流管结构，因此，半导体薄膜954的结构能够被简化。
而且，如在第十实施方案中那样，也可以在接触层934的背面上形成接触而不需要形成焊接层932和导电层933。在此情况下，也能够省略蚀刻停止层935和分离层936。利用这种结构，能够进一步降低半导体薄膜的成本。
第十二实施方案
下面描述本发明的第十二实施方案。
图30示出了根据第十二实施方案的一种打印头。第十二实施方案的打印头被用作电子照相打印机和复印机之类中的曝光装置。更具体地说，如图30所示，打印头包括支持在预定基底部件20上的发光单元21(具有发光闸流管元件)。借助于将第一到第七实施方案以及第十实施方案中任何一个的复合半导体器件安装在安装衬底上，来构成发光单元21。发光单元21包括线状排列的各发光部分22以及布置在发光部分22上方的柱状透镜阵列23(即对发光部分22发射的光进行聚焦的光学元件)。柱状透镜阵列23包括许多柱状光学透镜，其光轴与发光单元21的发光部分22对准。柱状透镜阵列23被作为光学元件固定器的透镜固定器24支持在预定位置处。发光单元21的发光部分22可以是半导体薄膜105、205、305、405、505、605、705、908、954中的任何一种。
透镜固定器24被形成为覆盖基底部件20和发光单元21。基底部件20、发光单元21、以及透镜固定器24被夹持器27夹持，并彼此相对被固定。夹持器27通过形成在基底部件20上的开口25和形成在透镜固定器24上的开口26被插入。换言之，基底部件20和透镜固定器24组成支持发光单元21(即复合半导体器件)和柱状透镜阵列23的支持框架。
在上面构成的打印头中，发光单元21所发射的光被柱状透镜阵列23聚焦，并被入射在预定的外部部件上。
如上所述，在本发明的第十二实施方案中，第一到第七实施方案以及第十实施方案中任何一个的复合半导体器件被用作发光单元21。因此，打印头能够被小型化，并能够提高图像的质量。而且，根据本实施方案的打印头，发光元件驱动电路所要求的各功能可以被分开，因而能够根据驱动电路的技术规范来部分地降低成本。因此，能够降低打印头的成本，并能够提高打印头的性能。
第十三实施方案
下面描述采用第九实施方案的复合半导体器件的本发明第十三实施方案的打印头。
图31示出了根据第十三实施方案的一种打印头。第十三实施方案的打印头被用作电子照相打印机和复印机之类的曝光装置。更具体地说，如图31所示，打印头包括支持在预定基底部件30上的复合半导体器件900(具有发光闸流管元件)。第九实施方案的复合半导体器件900具有固定到预定基底部件30上的安装衬底902(作为第一衬底)。柱状透镜阵列32(即对发光部分发射的光进行聚焦的光学元件)被布置在复合半导体器件900的半导体薄膜908的发光部分上方。如第十二实施方案的柱状透镜阵列23那样，柱状透镜阵列32包括许多柱状光学透镜，其光轴与半导体薄膜908的发光部分对准，并被作为光学元件固定器的透镜固定器33支持在预定位置处。
透镜固定器33被形成为覆盖基底部件30和复合半导体器件900。基底部件30、复合半导体器件900、以及透镜固定器33被夹持器36夹持，并彼此相对被固定。夹持器36通过形成在基底部件30上的开口34和形成在透镜固定器33上的开口35被插入。换言之，基底部件30和透镜固定器33组成支持半导体薄膜908(即复合半导体器件)和柱状透镜阵列32的支持框架。
上面构成的本发明第十三实施方案的打印头采用了第九实施方案的复合半导体器件900，因而能够大幅度提高布线区的可靠性。
第十四实施方案
下面描述本发明第十四实施方案的打印头。在第十四实施方案的打印头中，第十三实施方案的打印头被修改以便使用光学透镜。
图32示出了根据第十四实施方案的一种打印头。第十四实施方案的打印头被用作电子照相打印机和复印机之类的曝光装置。更具体地说，如图32所示，打印头包括支持在预定支持框架37和38上的(具有发光闸流管元件的)复合半导体器件900。复合半导体器件900具有固定到支持框架37和38上的安装衬底902(作为第一衬底)，并利用插脚39将支持框架37和38彼此固定。光学透镜40被安装到安装衬底902，以便得到其上安装有光学透镜40的复合半导体器件900。
在本发明第十四实施方案的打印头中，复合半导体器件900具有光学透镜，因而不需要提供透镜固定器之类来夹持(第十一实施方案所述的)柱状透镜阵列。因此，打印头的装配变得容易，且打印头的结构可以是小而简单。虽然在图32中未示出，但根据本实施方案的打印头，还可以恰当地在支持框架37和38上提供散热鳍。而且，根据第十四实施方案的打印头，使用光功率补偿数据补偿来自打印头的光功率以使得来自该打印头的光功率均匀的控制电路、存储光功率补偿数据的存储器、各发光元件发光所需的电源之类能够被安置在打印头外面(例如在其上安装打印头的成像装置内)。
第十五实施方案
下面描述本发明的第十五实施方案。根据第十二到第十四实施方案的打印头，被用作根据第十五实施方案的成像装置的打印头。
根据第十五实施方案的成像装置被构造成借助于使调色剂粘附到预定的记录媒质而形成图像，并可应用于电子照相打印机或转移型复印机。
图33示出了根据第十五实施方案的成像装置。如图33所示，此成像装置包括其中叠放(其上尚未打印图像的)记录媒质P的纸盒2001。跳动辊2002被提供成与最上面的记录媒质P的表面相接触。当跳动辊2002旋转时，记录媒质P被逐个送出纸盒2001，并被送到供纸路径。利用沿送纸路径布置在跳动辊2002的下游侧上的一对辊(压紧辊2003和抵挡辊2004)以及另一对辊(压紧辊2005和抵挡辊2006)的旋转，来馈送记录媒质P。记录媒质P被夹在压紧辊2003与抵挡辊2004之间，然后被夹在压紧辊2005与抵挡辊2006之间，以便修正记录媒质P的歪斜，然后，记录媒质P被送到处理单元2007Y、2007M、2007C、以及2007B。
处理单元2007Y、2007M、2007C、以及2007B被安置在压紧辊2005与抵挡辊2006的下游侧上。处理单元2007Y、2007M、2007C、以及2007B形成黄色(Y)、品红色(M)、蓝绿色(C)、以及黑色(B)4种颜色的图像，并沿送纸路径从上游侧到下游侧的顺序而排列。处理单元2007Y、2007M、2007C、以及2007B具有相同的结构，因而它们被统称为处理单元2007，以下将加以描述。
处理单元2007具有由未示出的驱动源或齿轮沿记录媒质P的馈送方向旋转的光敏鼓2007a(即图像载体)。沿光敏鼓2007a的周围，沿光敏鼓2007a的旋转方向按从上游到下游的顺序安置了对光敏鼓2007a的表面均匀地充电的充电装置2007b以及用光对(被充电装置2007b充电的)光敏鼓2007a的表面进行照射以便在其上形成潜像的曝光装置2007c。第十二到第十四实施方案所述的打印头可以被用作曝光装置2007c。处理单元2007还包括将调色剂馈送到其上形成潜像的光敏鼓2007a表面以便形成调色剂图像的显影装置2007d以及清除保留在光敏鼓2007a表面上的残留调色剂的清洗装置2007e。
此成像装置还包括与印像单元2007的光敏鼓2007a相对的转移辊2008。转移辊2008由半导体橡胶之类组成。在这些成像装置中，在各光敏鼓2007a与相应的转移辊2008的表面之间产生电位差，以便使光敏鼓2007a上的调色剂粘附到记录媒质P。
此成像装置还包括处理单元2007Y、2007M、2007C、以及2007B下游侧上的固定装置2009。固定装置2009包括沿馈送记录媒质P的方向旋转的加热辊以及与加热辊表面相接触而旋转的垫辊。固定装置2009被构造成将记录媒质P夹在加热辊与垫辊之间，以便对记录媒质P进行加热和加压，从而将(已经被转移到记录媒质P的)调色剂图像固定到记录媒质P。
上面构成的成像装置以预定的馈送速度将记录媒质P送到处理单元2007，处理单元2007于是在记录媒质P上形成图像。更具体地说，当记录媒质P被馈送，且当图像信号被输入到印像单元2007时，成像装置使曝光装置2007c的发光元件(未示出)用光对(被充电装置2007b充电的)光敏鼓2007a的表面进行照射，从而在光敏鼓2007a的表面上形成潜像。然后，成像装置使储存在处理单元2007中的调色剂粘附到潜像，并利用转移辊2008将调色剂图像转移到记录媒质P。
成像装置使记录媒质P依次通过印像单元2007Y、2007M、2007C、以及2007B，并分别执行上述操作，结果，各颜色的调色剂图像就被转移到记录媒质P。
而且，当未固定的调色剂已经转移到其上的记录媒质P被送到固定装置2009时，成像装置使固定装置2009将调色剂图像固定到记录媒质P。然后，成像装置使(设置在固定装置2009下游的)压紧辊2010、走纸辊2011、压紧辊2012、以及走纸辊2013旋转，以便将记录媒质P送到记录媒质堆放部分2014。
于是，成像装置就在记录媒质P上形成了彩色图像。
如上所述，根据第十五实施方案的成像装置采用了根据第十二到第十四实施方案的打印头作为曝光装置2007C。因此，可以提高空间效率，提高图像质量，以及降低制造成本。
本发明不局限于上述各实施方案。例如，在上述各实施方案中，复合半导体器件被描述为可应用于打印头。但本发明不局限于诸如发光闸流管之类的发光元件，还可以被应用于对任意有源元件进行控制的任何元件。而且，本发明可应用于诸如半导体激光器之类的任意发光元件。
而且，在本发明中，半导体薄膜的上述导电类型可以被修改。更具体地说，n型可以被改变成p型，且p型可以被改变成n型。而且，有源层的导电类型可以被恰当地修改成诸如n型、p型、不掺杂之类的各种类型。
而且，在上述各实施方案中，半导体薄膜的第一半导体材料组被描述为GaAs、AlGaAs、AlGaAsP。但在本发明中，半导体薄膜可以包括诸如GaN、AlGaN、InGaN、InAlN、InN、AlN之类的氮化物基半导体材料之一或它们的任何组合。
此外，在上述各实施方案中，发光元件的结结构被描述为双异质结结构。但本发明不局限于双异质结结构，也可以采用单异质结或同质结。
此外，在上述各实施方案中，复合半导体器件的半导体薄膜被描述为发光外延膜。但本发明也可以被应用于任何发光元件，还可以采用光接收元件来代替发光元件。其它变种也可以被采用。
而且，打印头和成像装置的构造不局限于图30-38所示的那些，可以采用任何构造。
在上述各实施方案中，半导体器件(即半导体薄膜)具有3个端子(即第一、第二、以及第三接触层)，并构成闸流管结构或晶体管结构。因此，有可能简化连接到半导体器件的控制电路元件的结构。而且，由于半导体器件由半导体薄膜组成，且半导体器件和外部装置可以经由薄膜布线而彼此连接，故金属丝焊接变得没有必要。于是就可以减少用于金属丝焊接的连接焊点。结果就能够降低半导体器件和控制电路元件的成本。
而且，具有三端结构的半导体器件使得能够简化连接到半导体器件的控制电路元件的结构。而且，(用来控制复合半导体器件的发光区的光发射的)控制电路能够被提供在复合半导体器件的外面，结果就能够降低复合半导体器件的成本。
虽然已经详细地描述了本发明的各优选实施方案，但显然，可以对本发明作出各种修改和改进而不偏离下列权利要求所述的本发明的精神与范围。

Claims (73)

1.一种具有各半导体层的分层结构的半导体器件，所述半导体器件包括：
发光层，该发光层是第一导电类型、第二导电类型、或不掺杂类型；
第二导电类型的第一接触层，该第一接触层被布置在所述发光层上方，经由预定的接触对所述第一接触层提供电压；
第二导电类型的第二接触层，该第二接触层被布置在所述发光层下方，经由预定的接触对所述第二接触层提供电压；
第一或第二导电类型的第一蚀刻停止层，该第一蚀刻停止层被布置在所述发光层下方和所述第二接触层上方，所述第一蚀刻停止层允许对所述第二接触层进行选择性蚀刻；以及
第一导电类型的第三接触层，该第三接触层被布置在所述第二接触层下方，经由预定的接触对所述第三接触层提供电压。
2.根据权利要求1的半导体器件，还包括第一导电类型的第二蚀刻停止层，该第二蚀刻停止层被布置在所述第二接触层下方和所述第三接触层上方，所述第二蚀刻停止层允许对所述第三接触层进行选择性蚀刻。
3.根据权利要求1的半导体器件，还包括第一导电类型的第一半导体层，该第一半导体层被布置在所述发光层下方和所述第一蚀刻停止层上方，所述第一半导体层的能带隙大于所述发光层的能带隙。
4.根据权利要求1的半导体器件，还包括第二导电类型的第二半导体层，该第二半导体层被布置在所述发光层上方和所述第一接触层下方，所述第二半导体层的能带隙大于所述发光层的能带隙。
5.根据权利要求2的半导体器件，还包括第三半导体层，该第三半导体层被布置在所述第二接触层下方和所述第二蚀刻停止层上方，所述第三半导体层的能带隙大于所述发光层的能带隙。
6.根据权利要求1的半导体器件，还包括第一导电类型的第四半导体层，该第四半导体层被布置在所述第三接触层下方，所述第四半导体层的能带隙大于所述发光层的能带隙。
7.根据权利要求1的半导体器件，其中所述分层结构的所述半导体层由化合物半导体层组成。
8.一种复合半导体器件，该复合半导体器件包括具有预定集成电路的第一衬底以及具有电连接到所述集成电路的发光元件的半导体器件，
所述发光元件包括：
发光层，该发光层是第一导电类型、第二导电类型、或不掺杂类型；
第二导电类型的第一接触层，该第一接触层被布置在所述发光层上方，经由预定的接触对所述第一接触层提供电压；
第二导电类型的第二接触层，该第二接触层被布置在所述发光层下方，经由预定的接触对所述第二接触层提供电压；
第一或第二导电类型的第一蚀刻停止层，该第一蚀刻停止层被布置在所述发光层下方和所述第二接触层上方，所述第一蚀刻停止层允许对所述第二接触层进行选择性蚀刻；以及
第一导电类型的第三接触层，该第三接触层被布置在所述第二接触层下方，经由预定的接触对所述第三接触层提供电压。
9.根据权利要求8的复合半导体器件，其中所述半导体器件是薄膜半导体。
10.根据权利要求8的复合半导体器件，其中所述半导体器件是用外延生长方法形成在不同于所述第一衬底的衬底上的薄膜半导体，该薄膜半导体分隔于或剥离于所述衬底。
11.根据权利要求8的复合半导体器件，还包括第一导电类型的第二蚀刻停止层，该第二蚀刻停止层被布置在所述第二接触层下方和所述第三接触层上方，所述第二蚀刻停止层允许对所述第三接触层进行选择性蚀刻。
12.根据权利要求8的复合半导体器件，还包括第一导电类型的第一半导体层，该第一半导体层被布置在所述发光层下方和所述第一蚀刻停止层上方，所述第一半导体层的能带隙大于所述发光层的能带隙。
13.根据权利要求8的复合半导体器件，还包括第二导电类型的第二半导体层，该第二半导体层被布置在所述发光层上方和所述第一接触层下方，所述第二半导体层的能带隙大于所述发光层的能带隙。
14.根据权利要求8的复合半导体器件，还包括第三半导体层，该第三半导体层被布置在所述第二接触层下方和所述第二蚀刻停止层上方，所述第三半导体层的能带隙大于所述发光层的能带隙。
15.根据权利要求8的复合半导体器件，还包括第一导电类型的第四半导体层，该第四半导体层被布置在所述第三接触层下方，所述第四半导体层的能带隙大于所述发光层的能带隙。
16.根据权利要求8的复合半导体器件，其中所述半导体器件的各半导体层由化合物半导体层组成。
17.根据权利要求8的复合半导体器件，其中所述第一衬底是单晶硅衬底，所述半导体器件粘附于该衬底上。
18.根据权利要求8的复合半导体器件，其中所述第一衬底和所述第一半导体器件被布置在绝缘材料上。
19.根据权利要求17的复合半导体器件，其中所述第一衬底由多晶硅、非晶硅、或有机半导体之一组成。
20.一种复合半导体器件，其包括：
布置在预定的第一衬底上的电路元件，所述电路元件执行预定的控制，和
其基底材料是第二衬底的半导体薄膜，
所述半导体薄膜包括：
发射光的发光区，以及
具有3个用于控制来自所述发光区的光发射的端子的三端元件，
其中所述电路元件经由所述三端元件控制着所述发光区的光发射。
21.根据权利要求20的复合半导体器件，其中所述半导体薄膜包括多个第一导电类型的半导体层和多个第二导电类型的半导体层，且
其中所述多个第一导电类型的半导体层和所述多个第二导电类型的半导体层被分层以形成闸流管结构。
22.根据权利要求21的复合半导体器件，其中所述第一和第二导电类型的半导体层包括不掺杂类型的半导体层，
其中所述发光区被形成在所述闸流管结构中的所述第一或第二导电类型或者所述不掺杂类型的所述半导体层组成的pn结上，
其中所述闸流管结构还包括由不同于形成所述发光区的所述半导体层的所述第一或第二导电类型或者所述不掺杂类型的至少一种半导体层组成的pn结区，且
其中形成所述发光区的所述半导体层的能带隙Eg1以及形成所述pn结区的所述至少一种半导体层的较大的能带隙Eg2满足下列关系：
Eg1＜Eg2。
23.根据权利要求22的复合半导体器件，其中形成所述pn结区的所述半导体层由间接跃迁半导体组成。
24.根据权利要求21的复合半导体器件，其中形成所述发光区的所述半导体层由化合物半导体组成。
25.根据权利要求24的复合半导体器件，其中所述化合物半导体层包括AlxGa1-xAs、AlxGayAs1-x-yP、AlxGayIn1-x-yP、GaN、InxGa1-xN、InxAl1-xN、AlxGa1-xN、GaAs1-xNx、InAs1-xNx、InP1-xNx、InxGa1-xAs1-yNy、InP1-x-yAsxNy、GaP1-x-yAsNy、InxAl1-xN的其中至少之一。
26.根据权利要求21的复合半导体器件，其中构成所述发光区的所述半导体层由氧化物半导体层组成。
27.根据权利要求26的复合半导体器件，其中所述氧化物半导体层至少包括ZnO。
28.根据权利要求20的复合半导体器件，其中所述半导体薄膜包括多个经由预定接触被提供电压的接触层以及一个能够对至少所述各接触层之一进行选择性蚀刻的蚀刻停止层，
其中所述3个端子分别被电连接到彼此不同的所述多个接触层。
29.根据权利要求20的复合半导体器件，其中所述第一衬底由单晶硅组成。
30.根据权利要求20的复合半导体器件，其中所述半导体薄膜被焊接到所述第一衬底上的预定焊接区上。
31.根据权利要求30的复合半导体器件，其中所述焊接区不同于形成有所述电路元件的电路元件区。
32.根据权利要求30的复合半导体器件，其中所述焊接区与形成有所述电路元件的电路元件区部分地重叠。
33.根据权利要求20的复合半导体器件，其中所述发光区包括多个发光元件，各发光元件的每一个通过对半导体加电而发光，且
其中所述发光元件被排列成行。
34.根据权利要求33的复合半导体器件，其中所述发光元件以恒定的间距排列。
35.根据权利要求34的复合半导体器件，其中所述发光元件和所述电路元件经由预定的薄膜材料被彼此电连接。
36.一种复合半导体器件，其包括：
具有执行预定控制的电路元件的半导体层，以及
形成在不同于所述第三衬底的衬底上半导体器件，该半导体器件被转移到所述第三衬底，
所述半导体器件包括：
发射光的发光区，以及
具有3个用于控制所述发光区的光发射的端子的三端元件，
其中所述电路元件经由所述三端元件控制所述发光区的光发射。
37.根据权利要求36的复合半导体器件，其中所述半导体器件是薄膜半导体层。
38.根据权利要求36的复合半导体器件，其中具有所述电路元件的所述半导体层由单晶硅组成。
39.根据权利要求36的复合半导体器件，其中具有所述电路元件的所述半导体层由多晶硅或非晶硅组成。
40.根据权利要求36的复合半导体器件，其中具有所述电路元件的所述半导体层由有机材料组成。
41.根据权利要求36的复合半导体器件，其中所述半导体器件具有闸流管结构，其中至少多个第一和第二导电类型的半导体层被分层。
42.根据权利要求36的复合半导体器件，其中所述第三衬底由玻璃组成。
43.根据权利要求36的复合半导体器件，其中所述第三衬底由有机材料组成。
44.一种复合半导体器件，其包括：
布置在预定的第四衬底上的电路元件，所述电路元件执行预定的控制，以及
其基底材料是第五衬底的半导体薄膜，所述半导体薄膜被转移到所述第四衬底上，
其中所述半导体薄膜包括多个发射光的发光区，且
其中所述电路元件由相同于所述第四衬底的材料组成，并且该电路元件被电连接到所述发光区以便控制所述发光区的光发射。
45.根据权利要求44的复合半导体器件，其中所述电路元件由单晶硅组成。
46.根据权利要求44的复合半导体器件，其中所述半导体薄膜包括具有3个端子的三端元件。
47.根据权利要求44的复合半导体器件，其中所述半导体薄膜具有闸流管结构的闸流管构造主体。
48.根据权利要求44的复合半导体器件，其中所述发光区具有发射光的发光元件，和
其中所述发光元件和所述电路元件经由预定的薄膜材料彼此电连接。
49.根据权利要求44的复合半导体器件，其中所述电路元件具有使用CMOS结构的集成电路。
50.一种复合半导体器件，其包括：
预定的第六衬底；
形成在所述第六衬底上的第七半导体层，所述第七半导体层具有多个发光部分，以及
第八半导体层，该第八半导体层具有用来控制所述发光区的光发射的电路元件，
其中所述电路元件顺序开通所述多个发光区。
51.根据权利要求50的复合半导体器件，其中所述第六衬底由单晶硅组成，且所述第八半导体层被包括在所述第六衬底内。
52.根据权利要求50的复合半导体器件，其中所述第八半导体层由薄膜半导体层组成。
53.根据权利要求50的复合半导体器件，其中所述第八半导体层由单晶硅组成。
54.根据权利要求50的复合半导体器件，其中所述第八半导体层由多晶硅或非晶硅组成。
55.根据权利要求50的复合半导体器件，其中所述电路元件具有CMOS结构。
56.根据权利要求50的复合半导体器件，其中所述第八半导体层由有机半导体材料组成。
57.根据权利要求50的复合半导体器件，其中所述第六衬底由玻璃组成。
58.根据权利要求50的复合半导体器件，其中所述第六衬底由有机材料组成。
59.一种复合半导体器件，其包括：
预定的安装衬底；
布置在所述安装衬底上的根据权利要求20的所述复合半导体器件；
形成在所述安装衬底上的用来从外部接收预定信号的连接器区；和
形成在所述安装衬底上的用来将所述连接器区接收的所述信号传输到所述复合半导体器件的布线区。
60.一种复合半导体器件，其包括：
预定的安装衬底；
布置在所述安装衬底上的根据权利要求36的所述复合半导体器件；
形成在所述安装衬底上的用来从外部接收预定信号的连接器区；和
形成在所述安装衬底上的用来将所述连接器区接收的所述信号传输到所述复合半导体器件的布线区。
61.一种复合半导体器件，其包括：
预定的安装衬底；
布置在所述安装衬底上的根据权利要求44的所述复合半导体器件；
形成在所述安装衬底上的用来从外部接收预定信号的连接器区；和
形成在所述安装衬底上的用来将所述连接器区接收的所述信号传输到所述复合半导体器件的布线区。
62.一种复合半导体器件，其包括：
预定的安装衬底；
布置在所述安装衬底上的根据权利要求50的所述复合半导体器件；
形成在所述安装衬底上的用来从外部接收预定信号的连接器区；和
形成在所述安装衬底上的用来将所述连接器区接收的所述信号传输到所述复合半导体器件的布线区。
63.一种打印头，其包括：
根据权利要求59的所述复合半导体器件，
对所述复合半导体器件发射的光进行聚焦的透镜，以及
支持所述透镜的支持框架。
64.一种打印头，其包括：
根据权利要求60的所述复合半导体器件，
对所述复合半导体器件发射的光进行聚焦的透镜，以及
支持所述透镜的支持框架。
65.一种打印头，其包括：
根据权利要求61的所述复合半导体器件，
对所述复合半导体器件发射的光进行聚焦的透镜，以及
支持所述透镜的支持框架。
66.一种打印头，其包括：
根据权利要求62的所述复合半导体器件，
对所述复合半导体器件发射的光进行聚焦的透镜，以及
支持所述透镜的支持框架。
67.一种成像装置，其包括根据权利要求63的打印头。
68.一种成像装置，其包括根据权利要求64的打印头。
69.一种成像装置，其包括根据权利要求65的打印头。
70.一种成像装置，其包括根据权利要求66的打印头。
71.根据权利要求67的成像装置，还包括用来对所述打印头的所述复合半导体器件提供预定电功率的电源。
72.根据权利要求67的成像装置，还包括用来使用光功率补偿数据补偿来自所述打印头的光功率以使得来自该打印头的光功率均匀的控制电路。
73.根据权利要求67的成像装置，还包括用来储存所述补偿信息的储存单元。
CN200610142040.5A 2005-09-30 2006-09-30 复合半导体器件 Active CN1941440B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-285887 2005-09-30
JP2005285887 2005-09-30
JP2005285887A JP2007096160A (ja) 2005-09-30 2005-09-30 半導体複合装置、及びこれらを用いたプリントヘッド並びに画像形成装置。

Publications (2)

Publication Number Publication Date
CN1941440A true CN1941440A (zh) 2007-04-04
CN1941440B CN1941440B (zh) 2011-06-22

Family

ID=37546725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610142040.5A Active CN1941440B (zh) 2005-09-30 2006-09-30 复合半导体器件

Country Status (4)

Country Link
US (1) US8022387B2 (zh)
EP (1) EP1770781A3 (zh)
JP (1) JP2007096160A (zh)
CN (1) CN1941440B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950753A (zh) * 2009-07-10 2011-01-19 日本冲信息株式会社 半导体器件、光学打印头和图像形成装置
CN101546800B (zh) * 2008-03-26 2013-05-01 日本冲信息株式会社 半导体发光装置、光学打印头以及图像形成装置
CN105103288A (zh) * 2013-04-05 2015-11-25 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片和光电子模块
CN111834502A (zh) * 2020-06-12 2020-10-27 福州大学 一种三极发光管外延结构及三极发光芯片
CN111834504A (zh) * 2020-06-12 2020-10-27 福州大学 一种具有低驱动电压的纳米三极发光管及其制作方法
CN111834421A (zh) * 2020-06-12 2020-10-27 福州大学 一种三极管调控型的混合结构全彩化显示器件及其制造方法
CN111834506A (zh) * 2020-06-12 2020-10-27 福州大学 一种具有高功率放大系数的三极发光管及其制备方法
CN111834505A (zh) * 2020-06-12 2020-10-27 福州大学 基于波长下转换的三极发光管器件及其制造方法
CN111834420A (zh) * 2020-06-12 2020-10-27 福州大学 一种半导体混合型全彩化三极发光管显示器件及制造方法
CN111834503A (zh) * 2020-06-12 2020-10-27 福州大学 一种基于垂直纳米结构的纳米三极发光管
CN114083211A (zh) * 2021-11-30 2022-02-25 深圳市杰普特光电股份有限公司 一种半导体焊接装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5366511B2 (ja) * 2008-11-14 2013-12-11 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置
WO2010120372A2 (en) * 2009-04-17 2010-10-21 The Board Of Trustees Of The University Of Illinois Light emitting semiconductor methods and devices
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
JP2012204677A (ja) * 2011-03-25 2012-10-22 Fuji Xerox Co Ltd 発光サイリスタ、光源ヘッド、及び画像形成装置
JP5664400B2 (ja) * 2011-03-25 2015-02-04 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、及び画像形成装置
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド
JP2018018950A (ja) * 2016-07-28 2018-02-01 株式会社沖データ 半導体装置、発光素子アレイ、光プリントヘッド、及び半導体装置の製造方法
JP2019046835A (ja) * 2017-08-30 2019-03-22 株式会社沖データ 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2019075453A (ja) * 2017-10-16 2019-05-16 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
WO2019116654A1 (ja) * 2017-12-13 2019-06-20 ソニー株式会社 発光モジュールの製造方法、発光モジュール及び装置
CN114080677A (zh) 2019-10-15 2022-02-22 三星电子株式会社 显示模块及其制造方法
JP7395983B2 (ja) * 2019-11-21 2023-12-12 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
US20210320145A1 (en) * 2020-04-09 2021-10-14 Raysolve Optoelectronics (Suzhou) Company Limited Light Emitting Diode Structure and Method for Manufacturing the Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264661A (ja) * 1986-05-13 1987-11-17 Nippon Telegr & Teleph Corp <Ntt> 光・電子集積回路とその製造方法
JPH03241879A (ja) * 1990-02-20 1991-10-29 Sony Corp カオス光発生自励発振レーザ装置
JPH0846239A (ja) * 1994-08-02 1996-02-16 Showa Denko Kk 発光ダイオード
US6358631B1 (en) * 1994-12-13 2002-03-19 The Trustees Of Princeton University Mixed vapor deposited films for electroluminescent devices
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JPH11354882A (ja) * 1998-06-08 1999-12-24 Fuji Photo Film Co Ltd 半導体レーザおよびその製造方法
CN1322597C (zh) * 1999-08-23 2007-06-20 日本板硝子株式会社 发光闸流晶体管及自扫描型发光装置
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2002370401A (ja) * 2001-06-15 2002-12-24 Nippon Sheet Glass Co Ltd 発光素子アレイの光量補正方法および光量補正装置
JP2003243696A (ja) * 2001-12-13 2003-08-29 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイチップ
JP2003347673A (ja) * 2002-05-22 2003-12-05 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置及びその製造方法
JP3989315B2 (ja) * 2002-07-09 2007-10-10 三井化学株式会社 半導体レ−ザ素子の選別方法
TWI297553B (zh) * 2002-08-28 2008-06-01 Ind Tech Res Inst
JP2004179646A (ja) 2002-11-13 2004-06-24 Oki Data Corp 半導体複合装置、光プリントヘッド、及び画像形成装置
JP2004200276A (ja) * 2002-12-17 2004-07-15 Furukawa Electric Co Ltd:The 半導体レーザ
JP2004207325A (ja) * 2002-12-24 2004-07-22 Oki Data Corp 半導体装置
JP4194854B2 (ja) * 2003-01-31 2008-12-10 シャープ株式会社 酸化物半導体発光素子

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546800B (zh) * 2008-03-26 2013-05-01 日本冲信息株式会社 半导体发光装置、光学打印头以及图像形成装置
CN101950753A (zh) * 2009-07-10 2011-01-19 日本冲信息株式会社 半导体器件、光学打印头和图像形成装置
CN101950753B (zh) * 2009-07-10 2015-08-26 日本冲信息株式会社 半导体器件、光学打印头和图像形成装置
CN105103288A (zh) * 2013-04-05 2015-11-25 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片和光电子模块
US9947847B2 (en) 2013-04-05 2018-04-17 Osram Opto Semiconductor Gmbh Optoelectronic semiconductor chip and optoelectronic module
CN111834420A (zh) * 2020-06-12 2020-10-27 福州大学 一种半导体混合型全彩化三极发光管显示器件及制造方法
CN111834502B (zh) * 2020-06-12 2021-12-21 福州大学 一种三极发光管外延结构及三极发光芯片
CN111834421A (zh) * 2020-06-12 2020-10-27 福州大学 一种三极管调控型的混合结构全彩化显示器件及其制造方法
CN111834506A (zh) * 2020-06-12 2020-10-27 福州大学 一种具有高功率放大系数的三极发光管及其制备方法
CN111834505A (zh) * 2020-06-12 2020-10-27 福州大学 基于波长下转换的三极发光管器件及其制造方法
CN111834502A (zh) * 2020-06-12 2020-10-27 福州大学 一种三极发光管外延结构及三极发光芯片
CN111834503A (zh) * 2020-06-12 2020-10-27 福州大学 一种基于垂直纳米结构的纳米三极发光管
CN111834504A (zh) * 2020-06-12 2020-10-27 福州大学 一种具有低驱动电压的纳米三极发光管及其制作方法
CN111834504B (zh) * 2020-06-12 2021-12-21 福州大学 一种具有低驱动电压的纳米三极发光管及其制作方法
CN111834503B (zh) * 2020-06-12 2021-12-21 福州大学 一种基于垂直纳米结构的纳米三极发光管
CN111834420B (zh) * 2020-06-12 2023-05-09 福州大学 一种半导体混合型全彩化三极发光管显示器件及制造方法
CN111834505B (zh) * 2020-06-12 2022-04-08 福州大学 基于波长下转换的三极发光管及其制造方法
CN111834421B (zh) * 2020-06-12 2023-05-05 福州大学 一种三极管调控型的混合结构全彩化显示器件及其制造方法
CN114083211A (zh) * 2021-11-30 2022-02-25 深圳市杰普特光电股份有限公司 一种半导体焊接装置
CN114083211B (zh) * 2021-11-30 2024-04-02 深圳市杰普特光电股份有限公司 一种半导体焊接装置

Also Published As

Publication number Publication date
CN1941440B (zh) 2011-06-22
JP2007096160A (ja) 2007-04-12
US8022387B2 (en) 2011-09-20
EP1770781A2 (en) 2007-04-04
US20070075330A1 (en) 2007-04-05
EP1770781A3 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
CN1941440A (zh) 复合半导体器件、打印头以及成像装置
CN101064330A (zh) 复合半导体装置、led打印头及图像形成设备
CN100352042C (zh) 封装件及其制造方法
CN1838424A (zh) 半导体合成装置、打印头和成像装置
CN1501187A (zh) 具有半导体薄膜的半导体装置
CN1211867C (zh) 发光元件
CN1835256A (zh) 半导体复合装置、led、led打印头和成像装置
CN1790682A (zh) 半导体复合装置及其制造方法、led头以及成像装置
CN1501493A (zh) 具有半导体薄膜的组合半导体装置
CN1094659C (zh) 氮化镓序列的复合半导体发光器件
CN1142598C (zh) 氮化物半导体发光器件
US7923737B2 (en) Three-terminal switch array device, combined semiconductor device, and image forming apparatus
CN1591923A (zh) 半导体发光器件
CN1787245A (zh) 头灯
CN101065851A (zh) 半导体发光装置、照明装置、便携通信设备、摄像机及制造方法
EP2272677A2 (en) Semiconductor device, optical print head and image forming apparatus
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4967538B2 (ja) 面発光素子、面発光素子を用いた画像読取装置及び画像書込装置、並びに面発光素子の製造方法
CN1848426A (zh) 发光装置
CN1581611A (zh) 面发光型半导体激光器、光模块、及光传输装置
CN1260865C (zh) 半导体激光装置的制造方法
CN101030696A (zh) 半导体激光元件和半导体激光装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
CN1871755A (zh) 半导体激光装置及制造方法
CN1728479A (zh) 面发光型装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220330

Address after: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.

TR01 Transfer of patent right