CN1501493A - 具有半导体薄膜的组合半导体装置 - Google Patents

具有半导体薄膜的组合半导体装置 Download PDF

Info

Publication number
CN1501493A
CN1501493A CNA200310118175A CN200310118175A CN1501493A CN 1501493 A CN1501493 A CN 1501493A CN A200310118175 A CNA200310118175 A CN A200310118175A CN 200310118175 A CN200310118175 A CN 200310118175A CN 1501493 A CN1501493 A CN 1501493A
Authority
CN
China
Prior art keywords
semiconductive thin
substrate
film
thin film
semiconductor apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310118175A
Other languages
English (en)
Other versions
CN1501493B (zh
Inventor
荻原光彦
֮
藤原博之
����һ
安孙子一松
佐久田昌明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN1501493A publication Critical patent/CN1501493A/zh
Application granted granted Critical
Publication of CN1501493B publication Critical patent/CN1501493B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • B41J2/451—Special optical means therefor, e.g. lenses, mirrors, focusing means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体装置，包括接合到衬底的两个半导体薄膜，和将第一半导体薄膜中例如发光器件的半导体器件与第二半导体薄膜中的集成电路电连接的薄膜互连线。通常，该集成电路驱动该半导体器件。两个半导体薄膜与衬底分开形成。第一半导体薄膜可以包括半导体器件阵列。第一和第二半导体薄膜可以作为阵列被复制而接合到相同的衬底。与包含有阵列芯片和分离的驱动器芯片的常规半导体装置相比，本发明装置更小并且降低了材料成本。

Description

具有半导体薄膜的组合半导体装置
技术领域
本发明涉及一种半导体装置，它可用在例如电子照相打印机的发光二极管(LED)打印头中。
背景技术
参考图28，常规的LED打印头900包括了一电路板901，其上面装配了具有电极焊盘903的多个LED阵列芯片902，以及具有电极焊盘905的多个驱动器集成电路(IC)芯片904。电极焊盘903，905通过接合线906互连，从驱动IC芯片904经接合线906向形成在LED阵列芯片902中的LED907提供电流。驱动IC芯片904上的其它电极焊盘909通过其它接合线911与电路板901上的接合焊盘910连接。
为了得到可靠的引线接合，电极焊盘903，905，909必须相当大，如一百微米见方(100μm×100μm)，并且LED阵列芯片902必须具有与驱动IC芯片904(典型250-300μm)大约相同的厚度，尽管LED阵列芯片902的功能部分(LED907)距离表面仅有约5μm的深度。为了适应引线接合的需要，仅仅为了容纳LED907，LED阵列芯片902就必须比必要量要大许多和厚许多。这些要求提高了LED阵列芯片902的尺寸和材料成本。
正如图29中的平面图所示，在每个LED阵列芯片902上电极焊盘903可能必需排成交叉的形式。这种排列进一步增加了芯片面积，并且由于增加了从一些LED907到它们的电极焊盘903的路径长度而增加了相关的电压降。
还不得不增加驱动IC芯片904的尺寸来容纳大量的接合焊盘905，驱动IC芯片904通过接合焊盘905与LED阵列芯片902互连。
在日本尚未审查的专利申请公布号No10-063807(图3-6，图8和段落0021)中公开了具有薄膜结构的发光元件，但是这些发光元件具有焊料凸点的电极焊盘，经过它来提供电流。一个这种发光元件的阵列占用与常规LED阵列芯片902基本上相同的面积。
发明内容
本发明的总的目的是减小半导体装置的尺寸和材料成本。
更具体的目的是减小包含有发光元件阵列和它们的驱动电路的半导体装置的尺寸和材料成本。
本发明提供了一种集成半导体装置，其中与衬底分开形成一对半导体薄膜，然后将这对薄膜接合到衬底上。第一半导体薄膜包括至少一个半导体器件。第二半导体薄膜包括了一集成电路和端子以驱动第一半导体膜中的半导体器件。一单独互连线从第一半导体薄膜延伸到第二半导体薄膜，部分地经过衬底并且将第一半导体薄膜中的半导体器件与第二半导体薄膜中的端子电连接。如果需要的话，可以提供电介质膜以使得单独互连线与部分半导体薄膜以及与衬底绝缘。
在第一半导体薄膜中的半导体器件可以是LED。该半导体薄膜可以包括由位于第二半导体薄膜中的集成电路所驱动的LED阵列。与包含LED阵列芯片和分离的驱动IC芯片的常规半导体装置相比，本发明的半导体装置减少了材料成本，这是因为LED阵列和集成电路简化成薄膜并且由此减小了装置的总体尺寸。因为取消了常规的用于互连LED和它们的驱动电路的大的引线接合焊盘，并且因为减小了LED和它们的驱动电路之间的距离，所以总体尺寸缩小了。
附图说明
在附图中：
图1是示意性示出根据本发明第一实施例的部分集成LED/驱动IC芯片的透视图；
图2是示意性示出图1中的集成LED/驱动IC芯片的平面图；
图3是更详细的示意性示出图1中的部分集成LED/驱动IC芯片的平面图；
图4是示意性示出图3中的经过线S4-S4剖面部分的剖视图；
图5是半导体晶片的平面图，在该晶片上根据本发明第一实施例制作了集成LED/驱动IC芯片；
图6A到6E是示意性示出制作图1中的集成LED/驱动IC芯片的制作工艺步骤的平面图；
图7是示意性示出在LED外延薄膜制作工艺中第一阶段的剖视图；
图8是示意性示出在LED外延薄膜制作工艺中第二阶段的剖视图；
图9是示意性示出在LED外延薄膜制作工艺中第三阶段的剖视图；
图10是示意性示出图9中的经过线S9-S9剖面部分的割视图；
图11A，11B和11C是示意性示出制作图1中集成电路薄膜的工艺步骤的剖视图；
图12是示意性示出根据本发明第二实施例的部分集成LED/驱动IC芯片的平面图；
图13是示意性示出根据第三实施例的部分集成LED/驱动IC芯片的平面图；
图14是示意性示出图13中的经过线S14-S14剖面部分的剖视图；
图15是示意性示出根据本发明第四实施例的部分集成LED/驱动IC芯片的平面图；
图16是示意性示出图15中的部分集成LED/驱动IC芯片的透视图；
图17是示意性示出图15中的经过线S17-S17剖面部分的剖视图；
图18是示意性示出根据本发明第五实施例的部分集成LED/驱动IC芯片的透视图；
图19是示意性示出图18中的部分集成LED/驱动IC芯片的平面图；
图20是示意性示出根据本发明第六实施例的部分集成LED/驱动IC芯片的平面图；
图21是示意性示出根据第七实施例的部分集成LED/驱动IC芯片的平面图；
图22是示意性示出根据第八实施例的部分集成LED/驱动IC芯片的平面图；
图23是示意性示出图22中的部分集成LED/驱动IC芯片的透视图；
图24是举例说明制作第八实施例中的集成电路薄膜的平面图；
图25是示意性示出根据本发明第九实施例的集成LED/驱动IC芯片的平面图；
图26是示意性示出使用本发明半导体装置的LED打印头的剖视图；
图27是示出使用本发明的半导体装置的LED打印头的示意性切去一部分的侧视图；
图28是示意性示出常规的LED打印头的一部分的透视图；和
图29是示意性示出在常规的LED打印头中的部分LED阵列芯片的平面图。
具体实施方式
现在将参考附图说明本发明的实施例，其中相同的参考符号表示相同的元件。
第一实施例
在图1透视图中和图2和3的平面图中示意性示出了的本发明半导体装置的第一实施例，它是集成LED/驱动IC芯片100，包括衬底101、金属层102、多个半导体薄膜和集成电路薄膜104，金属层102与衬底101的部分表面紧密接触，下文中称为LED外延膜103的多个半导体薄膜接合到金属层102的表面，集成电路薄膜104接合到衬底101的表面，通过多个单独互连线105与LED外延膜103互连，如图3更清晰所示。
衬底101可以是绝缘衬底，如玻璃，树脂或者陶瓷衬底。可选的，衬底101可以是金属衬底或者半导体衬底。
在衬底101的表面上与接合集成电路薄膜104的部分相邻但没有覆盖的区域内形成金属层102。金属层102例如是厚度约100纳米(100nm＝0.1μm)的钯或金膜。LED外延膜103接合到金属层102的表面。金属层102的功能既包括与LED外延膜103的接合又包括将位于LED底部表面上的公共端子区(没有示出)与衬底101上的公共端子区(没有示出)的电连接。优选在金属层102和衬底101上的公共端子区之间形成欧姆接触。在这个实施例中，LED外延膜103的公共端子区是占据LED外延薄膜的全部底面的n型GaAs层。衬底101的公共端子区表示与提供在衬底101上的金属层102接触的衬底区。
在第一实施例的变化中，衬底101的公共端子区包括衬底101上形成的端子，它使得既与金属层102接触又与集成电路薄膜104接触。在另一个变化中，金属层102覆盖了衬底101的整个表面并且LED外延膜103和集成电路薄膜104都接合到金属层102的表面。
如图3所示，在LED外延膜103中以规则的间隔形成多个发光二极管106(LED，下文也称为是发光部分或发光区域)。LED106沿着衬底101的纵向方向或X方向对齐以形成具有图3中的阵列间距P1的一行LED。在正交方向或Y方向，LED外延膜103的宽度W1比发光区域或LED106的宽度W2要宽。例如，LED宽度W2可以是20μm而LED外延膜103的宽度W1可以是50μm，LED106的两边都留下15μm的边距。LED外延膜103的宽度W1比具有电极焊盘的常规LED阵列芯片的衬底厚度(典型约400μm)小许多。
本发明不限于单个规则LED行。LED106可以在偏移于Y方向上被布置成两个或更多的线性阵列，并且LED106之间的间隔不需要都相同。LED的数量不局限于在图2中所示的96个。LED外延膜103的宽度W1和发光区域105的宽度W2都不局限于上面提到的数值。
正如下面将要说明的，在分开的衬底上优先生长LED外延膜103作为外延膜，然后将它转移到金属层102的上面。LED外延膜103的厚度可以是约2μm，这足以得到稳定的LED工作特性(例如，发光特性和电学特性)。该厚度比具有电极焊盘的LED阵列芯片的常规厚度(典型约300μm)薄很多。在单独互连线105中的断路故障的概率随LED外延膜103的厚度以及在它们的边缘处的最后的台阶高度的增加而增加。为了避免这种缺陷的产生，LED外延膜103的厚度优选小于10μm。
集成电路薄膜104是其中制作有集成电路的半导体薄膜。如图3所示，该集成电路包括了驱动单独LED106的多个驱动电路107，该驱动电路107在集成电路中构成重复的电路单元。这些驱动电路107以规则间隔、面对多个LED106布置。除了驱动电路107之外，集成电路薄膜104包括了用于LED106照明控制的共享电路。集成电路薄膜104的厚度与LED外延膜103的厚度是相同的量级，如小于10μm。
在第一实施例的变化中，例如聚酰亚胺薄膜的电介质薄膜用于平面化在LED外延膜103和集成电路薄膜104的边缘处的台阶。然后LED外延膜103和集成电路薄膜104的厚度可以大于10μm。
参考图3，当LED106布置在具有阵列间距P1的单个行中时，驱动电路107优选布置在沿着相同方向延伸的阵列中(在图中是X方向)，具有基本上相同的阵列间距P2，使得驱动电路107面对它们所驱动的LED。
单独互连线105将LED外延膜103中的发光区域105的上表面与衬底101上的驱动电路107中的单个驱动端子107a电互连。单独互连线105可以通过对半导体薄膜构图而形成。适合的薄膜的具体实例包括单层金膜，具有钛、铂和金层的多层膜(Ti/Pt/Au膜)，具有金和锌层的多层膜(Au/Zn膜)，具有金层和金-锗-镍层的多层膜(AuGeNi/Au膜)，单层钯膜，具有钯和金层的多层膜(Pd/Au膜)，单层铝膜，具有铝和镍层的多层膜(Al/Ni膜)，多晶硅膜，氧化铟锡膜(ITO)，氧化锌膜(ZnO)和这些薄膜的各种组合。
当从薄膜形成单独互连线105时，由于它们的宽度受到LED106的阵列间距P1限制，如果单独互连线105太长的话，会产生相当大的电压降，特别是在阵列间距P1相对小的紧密线性阵列中。如果必须通过例如5μm宽和0.5μm厚的单独互连线105提供几毫安的驱动电流，那么单独互连线的长度优选小于约200μm。
单独互连线105与LED外延膜103的顶表面和侧表面之间、与金属层102之间、与衬底101的表面之间和与驱动电路107之间的短路通过层间电介质膜(在图4，6D和6E中所示的电介质薄膜117)来阻止，根据需要层间电介质薄膜使单独互连线105与这些区域绝缘。
参考图4，LED外延膜103包括，从底部向上，n型砷化镓(GaAs)层111和三层n型砷化铝镓(AlGaAs)层：一AlxGa1-xAs下部覆层112(0≤x＜1)，AlyGa1-yAs有源层113(0≤y＜1)，和AlzGa1-zAs上部覆层114(0≤z＜1)。在n型AlzGa1-zAs层114上形成第二n型GaAs接触层，然后部分被去掉并且部分掺杂锌(Zn)，以生成用于每个LED的p型GaAs接触层115。每个LED还包括在n型AlyGa1-yAs有源层113和n型AlzGa1-zAs上部覆层114中形成的p型Zn扩散区116。当提供的正向电流通过在p型和n型区之间的界面处的pn结时，光被发射。去除包括pn结的那部分第二GaAs层，留下该p型GaAs接触层115作为位于每个LED内的岛。用上面提到的电介质薄膜117覆盖包括pn结的那部分n型AlzGa1-zAs上部覆层114，它可以看成是LED外延膜103的部分。
n型GaAs层111约10nm(0.01μm)厚，n型AlxGa1-xAs下部覆层112约0.5μm厚，n型AlyGa1-yAs有源层113约1μm厚，n型AlzGa1-zAs上部覆层114约0.5μm厚，并且p型GaAs接触层115a约10nm(0.01μm)厚。LED外延膜103的总厚度是约2.02μm。
AlGaAs层的Al成分比例x，y，z优选选择为x＞y并且z＞y(如x＝z＝0.4，y＝0.1)，而且Zn扩散区116的扩散前沿优选位于n型AlyGa1-yAs有源层113的内部。对于这种结构，通过pn结注入的少数载流子被限制在n型AlyGa1-yAs有源层113内和其中通过Zn扩散产生的p型AlyGa1-yAs区内，以便能获得高的发光效率。图4中所示的结构能够使用大约2μm薄的LED外延膜103来获得高的发光效率。
LED外延膜103不局限于上面给出的厚度或材料。还可以使用其他材料，例如铝镓铟磷化物((AlxGa1-x)yIn1-yP，其中0≤x＜1且0≤y＜1)，氮化镓(GaN)，氮化铝镓(AlGaN)和氮化铟镓(InGaN)。在图4中所示的LED具有双异质结结构，但通过在单个的异质多层类型或单层类型的外延层中形成扩散区可以制作具有单异质结结构或同质结结构的LED。
下面将说明制作集成LED/驱动IC芯片100的方法。在这个方法中，正如图5所示，多个集成LED/驱动IC芯片是在晶片衬底101a上同时形成的。在图6A到6E中说明了制作工艺步骤，这些图示出了一个集成LED/驱动IC芯片的一部分。
在制作工艺中，在晶片衬底101a上淀积第一金属层，并且通过例如剥离来对其构图以便在每个芯片形成区101a中留下金属层102，。如图6B所示，在每个芯片形成区101b，LED外延膜103接合到每个金属层102并且集成电路薄膜104接合到衬底101a。LED外延膜103和集成电路薄膜104可以以任一种顺序被附着。正如图6C所示，形成电介质薄膜117以便覆盖衬底101a、金属层102、LED外延膜103和集成电路薄膜104的必要部分。如图6D所示，通过光刻在电介质薄膜117上形成单独互连线105。如图6E所示，沿着图5所示的切割线118将晶片衬底101a切割并分离成单个的集成LED/驱动IC芯片100。
由电介质薄膜117覆盖的区域不一定是在这些图中所示的区域。例如，可以形成电介质薄膜117以便仅仅覆盖LED外延膜103和金属层102。
为了在金属层102与LED外延膜103的下侧上的公共端子区(不可见)之间，和在金属层102与衬底101上的公共端子区(不可见)之间形成欧姆接触，在与金属层102紧密接触地布置LED外延膜103之后，在200℃到250℃的温度下对晶片进行退火。该退火也增强了LED外延膜103与金属层102之间的接合。同样地，在通过光刻形成单独互连线105之后，晶片在约200℃的温度下进行退火以形成欧姆接触。
下面将参考图7到10说明LED外延膜103的制作工艺。该图解说明的工艺同时产生用于接合多个集成LED/驱动IC芯片100的多个LED外延膜103。
参考图7，制作工艺以在制作衬底120上形成LED外延层103a开始，形成LED外延层103a可以通过公知的技术，例如金属有机化学汽相淀积(MOCVD)或分子束外延(MBE)。图7中的LED外延膜制作衬底120包括GaAs衬底121、GaAs缓冲层122、铝镓铟磷化物((AlGa)InP)腐蚀停止层123和砷化铝(AlAs)牺牲层124。在AlAs牺牲层124上以此顺序形成n型GaAs接触层111、n型AlxGa1-xAs下部覆层112、n型AlyGa1-yAs有源层113、n型AlzGa1-zAs上部覆层114和n型GaAs接触层115a，建立LED外延层103a。
图7中所示的结构可以进行修改。例如，可以增加各种层，并且如果不需要的话可以省略腐蚀停止层123。
参考图8，现在形成层间电介质膜117a，其中形成开口，包括锌(Zn)的p型杂质通过例如固相扩散方法穿过合适的开口扩散以生成Zn扩散区116。然后将用于固相扩散工艺的扩散源薄膜(没有示出)除去以露出Zn扩散区116中的GaAs接触层的表面。由于p型杂质扩散，在这些区域中的n型GaAs接触层115a变成了p型GaAs接触层115。如图8所示，通过腐蚀优选除去包括pn结的那部分GaAs接触层。
参考图9和10，现在将LED外延膜从制作衬底120分离。通过光刻和腐蚀在LED外延层103a中形成平行槽125。为了简化，在这些工艺中使用的光致抗蚀剂掩模在图中没有示出，并且仅仅示出一个槽125(在图10)。腐蚀剂是磷酸和过氧化氢溶液，该溶液腐蚀AlGaAs层112、113、114和GaAs层111、115、比腐蚀(AlGa)InP腐蚀停止层123快很多。形成槽125的腐蚀停止在腐蚀停止层123的表面。当形成槽125时，牺牲层124的部分表面应被暴露于腐蚀剂。尽管磷酸/过氧化氢溶液不必要腐蚀层间电介质薄膜117，但可以将层间电介质薄膜117从将要腐蚀出槽125的区域中除去。可以使用相同的光致抗蚀剂掩模用于从这些区域中除去电介质薄膜117和用于腐蚀槽125。(AlGa)InP腐蚀停止层123确保了槽腐蚀过程不会使GaAs衬底121凹陷。
图9示出了沿图10中的线S9-S9的剖面，图9给出了成为一个LED外延薄膜103的侧视图。图10示意了两个LED外延薄膜103的端部剖面图。槽125之间的间隔限定了图3中用W1表示的LED外延膜宽度。为了能够制作薄的LED外延膜并且能够在相对短时间内将它们从LED外延膜制作衬底120上分离，宽度W1优选小于300μm。小的宽度W1(例如前面提到的50μm宽度)还提高了能够同时形成的LED外延膜的数量，从而减少了材料成本和每个LED外延膜的整个制作成本。
参考图9和10，在槽125形成之后，使用10％的氢氟酸(HF)溶液来选择性地腐蚀AlAs牺牲层124。因为HF对AlAs层124的腐蚀速率比对AlGaAs层112-114、GaAs层111、115、121和122以及(AlGa)InP腐蚀停止层123的腐蚀速率快很多，所以能够腐蚀AlAs牺牲层124而对这些其他层没有显著损伤。图10示出了腐蚀过程中的中间阶段，其中仍然留下部分AlAs牺牲层124。到这个腐蚀过程的结束时，AlAs牺牲层124被完全除去，如图9所示，使得LED外延膜103从制作衬底120中分离出去。
在通过腐蚀完全除去AlAs牺牲层124后，用去离子水清洗LED外延膜103以便没有腐蚀溶液残余物留下。然后通过例如真空吸引夹具从制作衬底120提起每个LED外延薄膜103，转移到衬底101上的金属层102，并按如上面解释的那样与金属层102接合。
为了在腐蚀过程中保护LED外延膜103并且便于在分离和附着过程中对它们的处理，在槽125形成之前可以在LED外延层103a上形成保护支持层(没有示出)，并且在将外延层接合到金属层102之后将保护支持层从LED外延膜103中去掉。
下面将参考图11A到11C来说明集成电路薄膜104的制作。在所描述的工艺中，集成电路薄膜104被制作在绝缘体上的硅(SOI)衬底130上，该绝缘体上的硅衬底130包含有硅衬底131、隐埋氧化层132和半导体硅层133。隐埋氧化层132是二氧化硅(SiO2)层，也称作是BOX层。半导体硅层133也称作是SOI层。在图11A中，集成电路133a在靠近半导体硅层133的表面形成。接下来，如图11B所示，例如使用HF来选择性地腐蚀SiO2层132。图11B示出了腐蚀过程中的中间阶段，当腐蚀过程结束时，SiO2层132被完全地除去。现在，通过例如真空吸引夹具从硅衬底131提起包括了集成电路133a的半导体硅层133，将其转移到晶片衬底101a上所要求的位置，并且与晶片衬底101a附着而成为集成电路薄膜104，如图11C所示。
为了在SiO2层132的腐蚀过程中保护集成电路133a，并且在分离和附着工艺中便于对集成电路薄膜104的处理，在腐蚀工艺之前在半导体硅层133上可以形成保护支持层(没有示出)，如图11B所示，并且在附着工艺之后去掉保护支持层，如图11C所示。
第一实施例的一个效果是，因为LED外延膜103通过薄膜单独互连线105与集成电路薄膜104中的驱动电路107电连接，所以在LED外延膜103和驱动电路107之间不再需要制作引线接合连接。因此降低了装配成本，并且降低了互连故障的发生率。
一个相关的效果是，由LED外延膜103所占据的区域比常规LED阵列芯片所占据的区域小许多，并且能够减小由集成电路薄膜104所占据的区域，这是因为不再需要为这两个区域之间的互连提供引线接合焊盘。此外，因为LED外延膜103受到衬底101的支撑，不需要加厚来提供用于引线接合的强度，因此它们比常规的LED阵列芯片薄许多。这些结果导致材料成本的大幅度降低。特别是，即便考虑了制作衬底120，与常规的LED阵列芯片相比，大幅度减少了相对昂贵的化合物半导体材料的必需量，如砷化镓。
另外一个效果是，因为在LED外延膜103中的LED106靠近它们的驱动电路107，单独互连线105就能相应缩短，导致电阻降低，更不用说包含有LED和LED驱动电路的装置的组合宽度的全面减小。这样，集成LED/驱动IC芯片100与常规的成对LED阵列芯片和驱动器IC芯片相比，占据更少的空间并且能在较低功率下工作。
此外，在第一实施例的集成LED/驱动IC芯片100中，金属层103被布置在外延膜104的下面，并且外延膜具有极薄的厚度，例如，约2μm的厚度。因此，光不仅从LED105直接向上发射而且从LED105向下发射的光被金属层103的表面反射以便穿过外延膜104向上传播。因此，集成LED/驱动IC芯片100的发光强度可被增加。
第二实施例
在图12的局部平面图中示意性示出了本发明半导体装置的第二实施例。这个集成LED/驱动IC芯片150不同于第一实施例中的集成LED/驱动IC芯片100，其中在位于LED外延膜103和集成电路薄膜104之间的衬底101上提供了包括有导电材料的转接端子区域151。单独互连线105从LED外延膜103中的LED106的发光部分的上面延伸到衬底101上的转接端子区域151，然后延伸到集成电路薄膜104的单个端子区域107a。转接端子区域151使得有可能改变LED外延膜103和集成电路薄膜104之间的位置关系：例如，通过比较图3和12所说明的，将它们分隔开较大的距离。
除了前面叙述的要点之外，第二实施例与上面说明的第一实施例相同。
第三实施例
在图13的局部平面图和在图14的局部剖视图中示意性示出了本发明半导体装置的第三实施例。这个集成LED/驱动IC芯片160不同于第一实施例中的集成LED/驱动IC芯片100，其中在LED外延膜103和衬底101之间没有金属层。衬底101的上表面和LED外延膜103的下表面都通过适当的化学方法来处理以除去沾染物，和进行平面化，例如平面化到一个原子层的量级，在这之后通过加压和加热将两个表面紧密接触放置并且接合在一起。
尽管在第二实施例中为了实现安全接合所必需的加热温度比在第一实施例中要高，但是第二实施例消除了由于在第一实施例中插入在LED外延膜和硅衬底之间的金属层中的不规则厚度所引起的接合缺陷的可能性。因为消除了与插入的金属层相关的误差，所以还能提高LED106的阵列与驱动电路107的阵列之间的对准精确度。
除了没有金属层之外，第三实施例与第一实施例是相同的。
第四实施例
在图15的局部平面图中、在图16的局部透视图中和在图17的局部剖视图中示意性示出了本发明半导体装置的第四实施例。在这个集成LED/驱动IC芯片170中，每个LED是作为一单独的LED外延膜171形成的。
每个LED外延膜171具有图17所示的结构，包括p型GaAs下部接触层172、p型AlxGa1-xAs下部覆层173、p型AlyGa1-yAs有源层174、n型AlzGa1-zAs上部覆层175、和n型GaAs上部接触层176。Al成分比例x、y、z可以满足条件x＞y且z＞y(例如，x＝z＝0.4，y＝0.1)。电介质薄膜117形成在n型GaAs上部接触层176上。将电介质薄膜177的中央条纹除去以允许单独互连线105以垂直于图17纸面的方向、穿过LED外延膜171的整个宽度、与n型GaAs上部接触层176的表面接触。单独互连线105延伸到对应驱动电路107的端子区域107a，如图15和16所示。
LED外延薄膜171不局限于图17中所示的部分结构或者上面说明的成分比例。进行各种修改是可行的。
第四实施例的一个效果是，因为每个LED外延膜171非常的小，所以LED外延膜中由温度引起的内部应力大幅度减小，而如果LED外延膜的热膨胀系数远远不同于衬底101的热膨胀系数，则由温度引起的内部应力非常大，而且基本上消除了导致LED失效的其中一个因素。从而提高了集成LED/驱动IC芯片170的可靠性。
因为每个LED外延膜171的接合区域小，所以LED外延膜171的小尺寸使得将它们与金属层102接合的过程变得容易。不完全接触缺陷的发生率因此减少。
另一个效果是，因为LED外延膜171除了发光区域之外不包括任何部分，所以LED外延膜的宽度能够被减小并且单独互连线105的长度能够相应地减小。
除了前面叙述的要点之外，第四实施例与第一实施例相同。
第五实施例
在图18的局部透视图中和在图19的局部平面图中示意性示出了本发明半导体装置的第五实施例。第五实施例的集成LED/驱动IC芯片180包括：衬底181，在其上形成带有端子区182a的电路图案182；接合到衬底181表面的多个LED外延膜183；接合到衬底181表面的多个集成电路薄膜184；和多个薄膜单独互连线185和186(在图19中示出)。在第五实施例中，每一个集成电路薄膜184与一个LED外延膜183面对，如图18所示，并且具有端子区184a和184b，如图19所示。
第一薄膜单独互连线185从LED106外延膜183中的LED106延伸，越过衬底181的表面，延伸到集成电路薄膜184，将LED106的发光部分与其面对着的集成电路薄膜184中的端子区184a电互连。层间电介质层(没有示出)配置在第一单独互连线185的下面，这里防止电学短路是必需的。
第二薄膜单独互连线186从集成电路薄膜184延伸到衬底181上的电路图案182，将集成电路薄膜184中的端子区184b与电路图案182中的端子区182a电互连。这些单独互连线186用于例如为集成电路薄膜184中的驱动电路提供电信号和功率的输入与输出。层间电介质层(没有示出)配置在第二单独互连线186的下面，这里防止对电路图案182和集成电路薄膜184的电学短路是必需的。
因为常规的接合线被薄膜单独互连线185和186所代替，能够实现减少尺寸和材料，并且能够降低互连故障率。与第一实施例相比，集成电路薄膜184减小的尺寸有助于它们附着于衬底。
除了前面叙述的要点之外，第五实施例是与第一实施例相同的。
第六实施例
在图20局部平面图中示意性示出了本发明半导体装置的第六实施例。根据第六实施例的集成LED/驱动IC芯片190包括：衬底191，其上形成有电路图案192；接合到衬底191表面的多个LED外延膜193；接合到衬底191表面的多个集成电路薄膜194；和多个薄膜单独互连线195和196。第六实施例不同于与第五实施例，其中每个集成电路薄膜194面对着三个LED外延膜193。集成电路薄膜194具有端子区，第一和第二单独互连线195和196都连接到该端子区。衬底191上的电路图案192具有端子区，第二单独互连线196连接到该端子区。
第一薄膜单独互连线195从LED外延膜193中的LED延伸，越过衬底191的表面，延伸到集成电路薄膜194，将LED的发光部分与其面对着的集成电路薄膜194中的端子区电互连。层间电介质层(没有示出)配置在第一单独互连线195的下面，这里防止电学短路是必需的。
第二薄膜单独互连线196从集成电路薄膜194延伸到衬底191中的电路图案192的端子区，将集成电路薄膜194中的端子区与电路图案192的端子区电互连。第二单独互连线196用于例如为集成电路薄膜194中的驱动电路提供电信号和功率的输入与输出。层间电介质层(没有示出)配置在第二单独互连线196的下面，这里防止对电路图案192和集成电路薄膜194的电学短路是必需的。
与第五实施例相比，第六实施例需要较少的第二单独互连线，因为第六实施例的集成电路薄膜较少，能够相应地简化衬底上的电路图案。
在其他方面，第六实施例与第五实施例基本上相同。因为常规的接合线被薄膜单独互连线195和196所代替，所以能够实现尺寸和材料的减少，并且能够降低互连故障率。
第七实施例
在图21局部平面图中示意性示出了本发明半导体装置的第七实施例。根据第七实施例的集成LED/驱动IC芯片200包括：衬底201，其上形成具有端子区202a的电路图案202；在衬底201上形成的金属层201a并且它们紧密接触；接合到金属层201a表面的多个LED外延膜203；接合到衬底201表面的集成电路薄膜204；和多个薄膜单独互连线205和206。集成电路薄膜204具有端子区204a和204b。根据第七实施例的集成LED/驱动器芯片200与图18中(第五实施例)示出的集成LED/驱动IC芯片180不同在于每个LED106是作为单独的LED外延膜203形成的。LED外延膜203以规则的间隔、单一一行的方式接合到金属层201a上。
电路图案202是互连图案，用于将位于衬底201上提供功率和电信号的输入/输出端子连接到集成电路薄膜204的端子区204b，并连接到集成电路薄膜204外部的其他电路元件的端子，例如电阻器、电容器和存储器电路，这些其他电路元件配置在衬底201上用于驱动控制。电路图案202还可以将集成电路薄膜204的端子区204b与这些电阻器、电容器、存储器电路和其他电路元件连接。
第一单独互连线205从LED外延膜203中的LED上面延伸，越过衬底201的表面，延伸到集成电路薄膜204，将LED的发光部分与其面对着的集成电路薄膜204中的端子区204a电互连。层间电介质薄膜(没有示出)配置在单独互连线205的下面，这里防止电学短路是必需的。
第二单独互连线206从集成电路薄膜204延伸到衬底201上的电路图案202，将集成电路薄膜204中的端子区204b与电路图案202的端子区202a电互连。第二单独互连线206用于例如为集成电路薄膜204中的驱动电路提供电信号和功率的输入与输出。层间电介质层(没有示出)配置在单独互连线206的下面，这里防止对电路图案202或集成电路薄膜204的电学短路是必需的。
除了前面所述的要点之外，第七实施例与上面说明的第五实施例相同。因为常规的接合线被薄膜单独互连线205和206所代替，因此能够减少尺寸和材料，并且能够降低互连故障率。另外，LED外延膜203的小尺寸有助于它们安全接合到金属层201a，能够减小LED外延膜的宽度，并且通过减小热应力来降低LED的故障率。
第八实施例
在图22平面图中和在图23的局部透视图中示意性示出了本发明半导体装置的第八实施例。在第八实施例中的集成LED/驱动IC芯片210包括：衬底211，其上形成有电路图案212；在衬底211上形成的金属层211a并且它们紧密接触；接合到金属层211a表面的多个LED外延膜213；接合到衬底211表面的集成电路薄膜214；和多个薄膜单独互连线215和216。LED外延膜213以单一一行的方式接合到金属层211a上面。用于单独互连线215和216的端子区配置在集成电路薄膜214中，并用于第二单独互连线216的端子区配置在衬底211上的电路图案212中。
第一薄膜单独互连线215从LED外延膜213中的LED上面延伸，越过衬底211的表面，延伸到集成电路薄膜214，将LED的发光部分与其面对着的集成电路薄膜214中的端子区电互连。层间电介质薄膜(没有示出)配置在单独互连线215的下面，这里防止电学短路是必需的。
第二薄膜单独互连线216从集成电路薄膜214延伸到衬底211上的电路图案212，将集成电路薄膜214中的端子区与电路图案212的端子区电互连。第二单独互连线216用于例如为集成电路薄膜214中的驱动电路提供电信号和功率的输入与输出。层间电介质层(没有示出)配置在单独互连线216的下面，这里防止对电路图案212和集成电路薄膜214的电学短路是必需的。
因为常规的接合线被薄膜单独互连线215和216所代替，所以能够实现减少尺寸和材料，并且能够降低互连故障率。
在图24中示意性示出了在第八实施例中用于集成电路薄膜214的制作工艺。在例如玻璃衬底的制作衬底217上一起形成多个集成电路薄膜214。每个集成电路薄膜214从玻璃衬底217中分离，然后接合到集成LED/驱动IC芯片210的衬底211。制作工艺包括了热处理步骤，但是因为这些步骤是在玻璃衬底217上执行的，所以集成LED/驱动IC芯片210的衬底211不需要有高耐热性，这样拓宽了衬底材料的选择。
除了前面所述的要点之外，第八实施例与第一实施例相似。
第九实施例
在图25平面图中示意性示出了本发明半导体装置的第九实施例。根据第九实施例的集成LED/驱动IC芯片220包括：衬底221，其上形成有电路图案222；在衬底221上形成的金属层221a并且它们紧密接触；接合到金属层221a表面的多个LED外延膜223；接合到衬底221表面的一对集成电路薄膜224；和多个薄膜单独互连线225和226。LED外延膜223以单一一行的方式接合到金属层221a上。集成电路薄膜224具有用于第一和第二单独互连线225和226的端子区，并且在衬底221上的电路图案222具有用于第二单独互连线226的端子区。
LED外延膜223的数量不局限于图中示出的八个，并且集成电路薄膜224的数量不局限于两个。例如，可以有三个或更多集成电路薄膜224。
第一薄膜单独互连线225从LED外延膜223延伸，越过衬底221的表面，延伸到集成电路薄膜224，将LED外延膜223中的LED的发光部分与集成电路薄膜224中的端子区电互连。层间电介质薄膜(没有示出)配置在单独互连线225的下面，这里防止电学短路是必需的。
第二薄膜单独互连线226从集成电路薄膜224延伸到衬底221上的电路图案222，将集成电路薄膜224中的端子区与电路图案222的端子区电互连。第二单独互连线226用于例如为集成电路薄膜224中的驱动电路提供电信号和功率的输入与输出。层间电介质薄膜(没有示出)配置在单独互连线226的下面，这里防止对电路图案222和集成电路薄膜224的电学短路是必需的。
除了集成电路薄膜被分成多个部分之外，第九实施例与第八实施例相似。因为常规的接合线被薄膜单独互连线225和226所代替，所以能够实现减少尺寸和材料，并且能够降低互连故障率。集成电路薄膜被分成多个部分有助于对其的处理和附着。
LED打印头
图26示出了使用本发明的LED打印头700的实例。LED打印头700包括了基底701，在其上安装了LED单元702。LED单元702包括了在前述实施例中的任何一个中所述类型的多个集成LED/驱动IC芯片702a，将其安装成使得它们的发光部分位于棒形透镜阵列703的下面。该棒形透镜阵列703由支架704支撑。基底701、LED单元702和支架704被夹具705固定在一起。在LED单元702中由发光元件发射的光被棒形透镜阵列703中的棒形透镜聚焦到例如电子照相打印机或复印机中的感光鼓上(没有示出)。
使用集成LED/驱动IC芯片702a代替常规的成对LED阵列芯片和驱动器IC芯片使得LED单元702在尺寸上减小，并且减小了它们的装配成本，这是由于要安装的芯片较少。
LED打印机
图27示出了可以使用本发明的全色LED打印机800的实例。该打印机800具有黄色(Y)处理单元801、深红色(M)处理单元802、蓝绿色(C)处理单元803和黑色(B)处理单元804，这些单元以级联方式一个接一个地安装。例如，蓝绿色处理单元803包括感光鼓803a，它是按照箭头所示的方向旋转，向感光鼓803a提供电流以给其表面充电的充电单元803b，选择性地照明感光鼓803a的充电表面以形成静电潜象的LED打印头803c，提供蓝绿色调色剂颗粒给感光鼓803a的表面以显影静电潜像的显影单元803d，和清洗单元803e，该清洗单元803e在显影过的图像转移到纸上之后将残余的调色剂从感光鼓803a中清除。LED打印头803c具有例如图26所示的结构，它包括上面九个实施例中的任何一个中所描述类型的集成LED/驱动IC芯片702a。其他处理单元801、802、804在结构上与蓝绿色处理单元803相似，但是使用了不同颜色的调色剂。
纸805(或其他媒介)在盒子806中被一页一页地堆起。跳跃辊807向成对的运输辊810和压紧辊808提供纸805，一次提供一张。纸805在这些辊之间传递后，输送到记录辊811和压紧辊809，它们将纸提供给黄色处理单元801。
纸810依次通过处理单元801、802、803、804，进入到感光鼓和转印辊812之间的每一个处理单元，转印辊812是由例如半导电的橡胶制成。转印辊812被充电以便在它和感光鼓之间产生电势差。这个电势差将感光鼓的调色剂图像吸引到纸805上。经过四个阶段——黄色处理单元801打印黄色图像，深红色处理单元802打印深红色图像，蓝绿色处理单元803打印蓝绿色图象和黑色处理单元804打印黑色图像，在纸805上建立全色图像。
从黑色处理单元804，纸805行进通过熔凝器813，其中加热辊和垫辊加热加压以便将转印的调色剂图像熔融到纸上。然后第一输送辊814和压紧辊816将纸805向上提供给第二输送辊815和压紧辊817，它们将打印过的纸输送给位于打印机顶部的集纸箱818上。
由发动机和传动装置(图中没有示出)来驱动这些感光鼓和不同的辊。发动机由控制单元(没有示出)控制，该控制单元例如驱动运输辊810并且暂停记录辊811直到一页纸805的前沿保持靠着记录辊811齐平，然后驱动记录辊811，从而确保了纸805在它通过处理单元801、802、803、804时被正确对准。运输辊810、记录辊811、输送辊814、815和压紧辊808、809、816、817都具有改变纸805的行走方向的功能。
LED打印头占据了这种类型的LED打印机800的制造成本的相当大部分。通过使用高可靠的并且节省空间的集成LED/驱动IC芯片，并且通过使LED头中的这些芯片和LED单元由减少材料成本的简化的制造工艺来生产，本发明能以相对低的成本来制作高质量的打印机。
在将本发明应用于全色复印机的情况下也能得到相类似的优点。本发明还能够有利地用于单色打印机或复印机或多色打印机或复印机，但是它们的效果在全色图像形成装置(打印机或复印机)中尤其显著，这是因为在这样的装置中需要大量的曝光装置(打印头)。
本发明不局限于前述的实施例。例如在多个实施例中使用的金属层102可以用多晶硅薄膜或者其他任何适当的材料代替。
金属层102被绘制成具有直边和方角的矩形，但是该矩形形状能够修改成包括例如，切去角和边曲折。该切去角能够用作确定芯片定向的参考。该曲折能够用作确定LED位置的参考。
LED外延膜可以用半导体薄膜来代替，在薄膜中除了形成LED还形成半导体器件。这些其他半导体器件的可行实例包括半导体激光器、光电探测器、霍尔元件和压电器件。
LED外延膜不需要作为外延层生长在制作衬底上。可以使用任何可用的制作方法。
不需要相邻于衬底上的集成电路薄膜安装LED外延膜；只要在互连线中的电压降不会成为问题，那么LED外延膜可以以任意距离与集成电路薄膜分隔开。
已经说明的集成电路薄膜是制作在SOI衬底上，但是能使用其他的制作方法。例如，集成电路薄膜可以是具有薄膜晶体管(TFT)的多晶硅薄膜。为了制作这种类型的薄膜，可以通过例如化学气相淀积(CVD)的方法、以相对低的淀积温度在玻璃衬底上形成非晶硅薄膜，在玻璃衬底上已经形成有几百纳米厚的SiO2层。然后通过例如准分子脉冲激光照射对该非晶硅再结晶以得到多晶硅层。包含有例如晶体管的电路元件的集成电路图案被形成在多晶硅层中。
形成在LED外延膜下侧上的公共电极可以被分成多个电极，以便在不同时序驱动不同组的LED。
那些本领域的技术人员将认识到在由附属权利要求书加以定义的本发明范围内做进一步的变更是可能的。

Claims (27)

1.一种组合半导体装置(100)，包括：
衬底(101)；
布置并接合在衬底上的第一半导体薄膜(103)，第一半导体薄膜包括至少一个半导体器件(106)；
布置并接合在衬底上的第二半导体薄膜(104)，第二半导体薄膜包括集成电路和第一端子(107a)；以及
作为薄膜形成的第一单独互连线(105)，从第一半导体薄膜(103)延伸，越过衬底(101)的所述表面，延伸到第二半导体薄膜(104)，将第一半导体薄膜中的半导体器件(106)与第二半导体薄膜中的第一端子(107a)电连接。
2.权利要求1的组合半导体装置(100)，还包括布置在第一半导体薄膜(103)和衬底(101)之间的导电材料层(102)，该导电材料层(102)接合形成在衬底(101)上且第一半导体薄膜接合于导电材料层(102)，由此该第一半导体薄膜接合在衬底上。
3.权利要求2的组合半导体装置(100)，其中导电材料层(102)是金属层或者多晶硅层。
4.权利要求1的组合半导体装置(100)，其中作为衬底(101)的主要材料有玻璃、树脂、陶瓷、金属或者半导体。
5.权利要求1的组合半导体装置(180)，还包括在衬底(101)上形成的电路图案(182)，该电路图案包括互连线、电阻器和电容器中的至少一种。
6.权利要求5的组合半导体装置(180)，还包括作为薄膜形成的第二单独互连线(186)，其中：
所述第二半导体薄膜(184)具有第二端子(184b)；
在衬底(101)上形成的电路图案(182)具有第三端子(182a)；和
第二单独互连线(186)从第二半导体薄膜(184)延伸到衬底(181)上的电路图案(182)，它使第二端子(184b)与第三端子(182a)电互连。
7.权利要求6的组合半导体装置(180)，其中第二单独互连线(186)是通过光刻形成的。
8.权利要求6的组合半导体装置(180)，其中第二单独互连线(186)包括Au层、Ti/Pt/Au多层、Au/Zn多层、AuGeNi/Au多层、Pd层、Pd/Au多层、Al层、Al/Ni多层、多晶硅层、ITO层和ZnO层中的至少一种。
9.权利要求1的组合半导体装置(100)，其中作为第一半导体薄膜(103)的主要材料有非晶硅、单晶硅、多晶硅、化合物半导体或者有机半导体。
10.权利要求1的组合半导体装置(100)，其中第一半导体薄膜(103)是外延生长的化合物半导体膜。
11.权利要求10的组合半导体装置(100)，其中第一半导体薄膜(103)至少包括AlxGa1-xAs(0≤x＜1)，(AlxGa1-x)yIn1-yP(0≤x＜1且0≤y＜1)，GaN，AlGaN和InGaN中的一种。
12.权利要求1的组合半导体装置(100)，其中在所述第一半导体薄膜(103)中的半导体器件(106)是发光器件、光电探测器、霍尔元件和压电器件中的一种，并且在第二半导体薄膜(104)中的集成电路包括用于驱动半导体器件(106)的驱动器电路(107)。
13.权利要求1的组合半导体装置(100)，其中第一半导体薄膜(103)包括以规则间隔布置的多个半导体器件(106)，所述半导体器件(106)是该多个半导体器件中的一个。
14.权利要求1的组合半导体装置(100)，其中第一半导体薄膜(103)仅仅包括一个所述半导体器件(106)。
15.权利要求1的组合半导体装置(100)，其中多个第一半导体薄膜(103)接合到衬底(101)的所述表面，所述第一半导体薄膜(103)是该多个第一半导体薄膜中的一个。
16.权利要求1的组合半导体装置(100)，其中作为第二半导体薄膜(104)的主要材料有再结晶硅、单晶硅、多晶硅、化合物半导体、有机半导体或者聚合物。
17.权利要求1的组合半导体装置(100)，其中多个第一半导体薄膜(103)接合到衬底(101)的所述表面，所述第一半导体薄膜(103)是该多个第一半导体薄膜中的一个，该多个第一半导体薄膜被布置在行阵列中，第二半导体薄膜(104)的长度基本上与线性阵列的长度相等。
18.权利要求1的组合半导体装置(100)，其中第一单独互连线(105)是通过光刻形成的。
19.权利要求1的组合半导体装置(100)，其中第一单独互连线(105)包括Au层、Ti/Pt/Au多层、Au/Zn多层、AuGeNi/Au多层、Pd层、Pd/Au多层、Al层、Al/Ni多层、多晶硅层、ITO层和ZnO层中的至少一种。
20.权利要求1的组合半导体装置(100)，其中第一和第二半导体薄膜(103、104)小于或等于10微米厚度。
21.权利要求1的组合半导体装置(100)，其中第一单独互连线(105)小于200微米长。
22.权利要求1的组合半导体装置(100)，其中：
半导体薄膜包括布置在第一阵列中的多个半导体器件(106)，所述半导体器件(106)是多个半导体器件中的一个；
在第二半导体薄膜(104)中的集成电路包括布置在第二阵列中的用于驱动该多个半导体器件(106)的多个驱动电路(107)；
第一阵列和第二阵列具有基本上相等的阵列间距；
驱动电路(107)和半导体器件(106)是成对面对布置；并且
该组合半导体装置(100)包括多个第一单独互连线(105)，该第一互连线将成对面对的半导体器件(106)和驱动电路(107)电互连，所述第一单独互连线(105)是该多个第一单独互连线中的一个。
23.包括权利要求1中的组合半导体装置(100)的光学打印头(700)。
24.权利要求23的光学打印头(700)，其中组合半导体装置(100)中的第一半导体薄膜(103)里的半导体器件(106)是发光元件，组合半导体装置包括多个这样的发光元件(106)，光学打印头还包括：
基底(701)，用于支撑组合半导体装置(100)；
棒形透镜阵列(703)，用于聚焦由组合半导体装置(100)中的发光元件(106)发射的光；
支架(704)，用于固定棒形透镜阵列(703)；以及
至少一个夹具(705)，用于将基底(701)和支架(704)固定在一起。
25.包括至少一个光学打印头(803c)的图像形成装置(800)，该光学打印头包括权利要求1的组合半导体装置(100)。
26.权利要求25的图像形成装置(800)，还包括：
感光鼓(803a)，它被光学打印头(803c)选择性地照明以形成静电潜像。
27.权利要求26的图像形成装置(800)，还包括：
显影单元(803d)，它用于提供调色剂以便在感光鼓(803c)上显影静电潜像；以及
转印辊(812)，它用于从感光鼓(803a)向打印媒介(805)转印显影的图像。
CN2003101181754A 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置 Expired - Lifetime CN1501493B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP329273/02 2002-11-13
JP2002329273 2002-11-13
JP329273/2002 2002-11-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2010101436096A Division CN101800183B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置
CN201110405285.3A Division CN102529420B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置

Publications (2)

Publication Number Publication Date
CN1501493A true CN1501493A (zh) 2004-06-02
CN1501493B CN1501493B (zh) 2013-07-17

Family

ID=32171379

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2010101436096A Expired - Lifetime CN101800183B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置
CN2003101181754A Expired - Lifetime CN1501493B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置
CN201110405285.3A Expired - Lifetime CN102529420B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010101436096A Expired - Lifetime CN101800183B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110405285.3A Expired - Lifetime CN102529420B (zh) 2002-11-13 2003-11-13 具有半导体薄膜的组合半导体装置

Country Status (4)

Country Link
US (3) US7239337B2 (zh)
EP (1) EP1420456B1 (zh)
JP (1) JP5415191B2 (zh)
CN (3) CN101800183B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928572B2 (en) 2006-03-27 2011-04-19 Oki Data Corporation Composite semiconductor device
CN1838424B (zh) * 2005-03-25 2011-05-25 日本冲信息株式会社 半导体合成装置、打印头和成像装置
CN102341243A (zh) * 2009-03-04 2012-02-01 佳能株式会社 功能区域的转印方法、led阵列、led打印机头和led打印机
CN102371775A (zh) * 2011-11-30 2012-03-14 山东华菱电子有限公司 热敏打印头
CN101064330B (zh) * 2006-04-26 2012-04-11 日本冲信息株式会社 复合半导体装置、led打印头及图像形成设备
CN104503043A (zh) * 2014-12-31 2015-04-08 中航海信光电技术有限公司 一种多路并行光组件

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800778B2 (en) * 2002-03-12 2010-09-21 Hewlett-Packard Indigo B.V. LED print head printing
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US7180099B2 (en) 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
CN101800183B (zh) * 2002-11-13 2013-02-06 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
GB0413277D0 (en) * 2004-06-15 2004-07-14 Filtronic Plc Pseudomorphic hemt structure compound semiconductor substrate and process for forming a recess therein
US7411601B2 (en) 2004-08-03 2008-08-12 Seiko Epson Corporation Exposure head
KR101140232B1 (ko) * 2004-08-19 2012-04-26 가부시키가이샤 산코 공급전력 조절장치, 반도체제조장치, 히터에 대한전력제어방법 및 반도체장치의 제조방법
JP2006103307A (ja) * 2004-09-07 2006-04-20 Seiko Epson Corp ラインヘッドモジュール及び画像形成装置
JP4966486B2 (ja) * 2004-09-27 2012-07-04 国立大学法人電気通信大学 結晶質シリコン内在ＳｉＯｘ成形体の製造方法とその用途
JP4579654B2 (ja) * 2004-11-11 2010-11-10 パナソニック株式会社 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
US8778780B1 (en) * 2005-10-13 2014-07-15 SemiLEDs Optoelectronics Co., Ltd. Method for defining semiconductor devices
US20090272975A1 (en) * 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
TW201213134A (en) * 2010-01-25 2012-04-01 Illumitex Inc Method for protecting optical devices during manufacture
US8803201B2 (en) * 2011-01-31 2014-08-12 Cree, Inc. Solid state lighting component package with reflective layer
KR101748843B1 (ko) 2010-12-29 2017-06-20 삼성디스플레이 주식회사 발광 소자 패키지 모듈 및 이를 제조하는 방법
US9881817B1 (en) 2016-06-02 2018-01-30 Multibeam Corporation Precision substrate material multi-processing using miniature-column charged particle beam arrays
CN114531791B (zh) * 2022-03-04 2023-04-14 深圳市晶世界透明显示技术股份有限公司 Led固晶透明显示屏的制作方法、存储介质以及电子设备

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694216B2 (ja) * 1987-04-06 1994-11-24 沖電気工業株式会社 光プリントヘツド
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
FR2684801B1 (fr) * 1991-12-06 1997-01-24 Picogiga Sa Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
JPH06177431A (ja) * 1992-12-09 1994-06-24 Oki Electric Ind Co Ltd 発光素子アレイ及びこれを用いた光プリントヘッド
JP2849639B2 (ja) * 1992-12-29 1999-01-20 京セラ株式会社 画像装置
JP3244205B2 (ja) * 1993-06-17 2002-01-07 信越半導体株式会社 半導体装置
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
US5598189A (en) * 1993-09-07 1997-01-28 Hewlett-Packard Company Bipolar integrated ink jet printhead driver
US5424560A (en) * 1994-05-31 1995-06-13 Motorola, Inc. Integrated multicolor organic led array
JP3452982B2 (ja) * 1994-08-24 2003-10-06 ローム株式会社 Ｌｅｄプリントヘッド、およびｌｅｄアレイチップ、ならびにそのｌｅｄアレイチップの製造方法
EP0786353B1 (en) * 1994-10-05 2003-01-15 Rohm Co., Ltd. Led printing head
JPH08111360A (ja) 1994-10-07 1996-04-30 Hitachi Maxell Ltd 半導体装置
JPH1063807A (ja) 1996-08-23 1998-03-06 Hitachi Ltd カード型情報制御装置
US5859654A (en) * 1996-10-31 1999-01-12 Hewlett-Packard Company Print head for ink-jet printing a method for making print heads
JP3063831B2 (ja) * 1997-08-11 2000-07-12 日本電気株式会社 表示装置及びその製造方法
WO1999008160A1 (en) * 1997-08-11 1999-02-18 Kabushiki Kaisha Toshiba Image forming apparatus
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
US6302523B1 (en) * 1999-07-19 2001-10-16 Xerox Corporation Ink jet printheads
JP3990846B2 (ja) 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
JP2001155850A (ja) * 1999-11-26 2001-06-08 Taiyo Yuden Co Ltd 有機発光素子アレイ
JP2001180037A (ja) * 1999-12-22 2001-07-03 Kyocera Corp 発光素子アレイとその製造方法
US6279842B1 (en) * 2000-02-29 2001-08-28 Rodi Power Systems, Inc. Magnetostrictively actuated fuel injector
US6633322B2 (en) * 2000-05-29 2003-10-14 Kyocera Corporation Light emitting element array, optical printer head using the same, and method for driving optical printer head
US6730990B2 (en) 2000-06-30 2004-05-04 Seiko Epson Corporation Mountable microstructure and optical transmission apparatus
JP4532688B2 (ja) * 2000-07-19 2010-08-25 キヤノン株式会社 面型光素子を備えた装置
JP2002036630A (ja) * 2000-07-31 2002-02-06 Kyocera Corp 半導体発光装置及びそれを用いた光プリンタヘッド
JP2002151677A (ja) * 2000-08-31 2002-05-24 Kyocera Corp 半導体発光装置の製造方法
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002326384A (ja) 2001-04-27 2002-11-12 Kyocera Corp 光プリンタヘッド
JP4766218B2 (ja) * 2001-07-09 2011-09-07 セイコーエプソン株式会社 有機ｅｌアレイ露光ヘッドとその作製方法及びそれを用いた画像形成装置
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
CN101800183B (zh) * 2002-11-13 2013-02-06 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838424B (zh) * 2005-03-25 2011-05-25 日本冲信息株式会社 半导体合成装置、打印头和成像装置
US8415680B2 (en) 2005-03-25 2013-04-09 Oki Data Corporation Semiconductor composite apparatus, print head, and image forming apparatus
US7928572B2 (en) 2006-03-27 2011-04-19 Oki Data Corporation Composite semiconductor device
CN101047174B (zh) * 2006-03-27 2012-03-14 日本冲信息株式会社 复合半导体器件、led头、和图像形成装置
CN101064330B (zh) * 2006-04-26 2012-04-11 日本冲信息株式会社 复合半导体装置、led打印头及图像形成设备
CN102341243A (zh) * 2009-03-04 2012-02-01 佳能株式会社 功能区域的转印方法、led阵列、led打印机头和led打印机
CN102341243B (zh) * 2009-03-04 2015-07-01 佳能株式会社 功能区域的转印方法、led阵列、led打印机头和led打印机
CN102371775A (zh) * 2011-11-30 2012-03-14 山东华菱电子有限公司 热敏打印头
CN104503043A (zh) * 2014-12-31 2015-04-08 中航海信光电技术有限公司 一种多路并行光组件
CN104503043B (zh) * 2014-12-31 2016-04-20 中航海信光电技术有限公司 一种多路并行光组件

Also Published As

Publication number Publication date
CN102529420B (zh) 2014-05-07
US20070235883A1 (en) 2007-10-11
EP1420456B1 (en) 2013-05-22
JP5415191B2 (ja) 2014-02-12
US20090149000A1 (en) 2009-06-11
US20040094770A1 (en) 2004-05-20
US7239337B2 (en) 2007-07-03
EP1420456A3 (en) 2011-03-09
EP1420456A2 (en) 2004-05-19
US7871834B2 (en) 2011-01-18
CN101800183A (zh) 2010-08-11
CN1501493B (zh) 2013-07-17
CN101800183B (zh) 2013-02-06
CN102529420A (zh) 2012-07-04
JP2009296003A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
CN1501493A (zh) 具有半导体薄膜的组合半导体装置
EP2610910B1 (en) Light emitting diode array and printing head
US8664668B2 (en) Combined semiconductor apparatus with semiconductor thin film
US20080274571A1 (en) Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
CN1838424A (zh) 半导体合成装置、打印头和成像装置
JP2005150703A (ja) 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
EP1434269A2 (en) Semiconductor device assembly having wiring layers and semiconductor thin films, and optical print head
JP4731949B2 (ja) 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220328

Address after: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20130717

CX01 Expiry of patent term