JP3641122B2 - 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 - Google Patents

半導体発光素子、半導体発光モジュール、およびこれらの製造方法 Download PDF

Info

Publication number
JP3641122B2
JP3641122B2 JP35925197A JP35925197A JP3641122B2 JP 3641122 B2 JP3641122 B2 JP 3641122B2 JP 35925197 A JP35925197 A JP 35925197A JP 35925197 A JP35925197 A JP 35925197A JP 3641122 B2 JP3641122 B2 JP 3641122B2
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
semiconductor light
emitting device
base member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35925197A
Other languages
English (en)
Other versions
JPH11191642A (ja
Inventor
幸男 尺田
幸生 松本
俊次 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP35925197A priority Critical patent/JP3641122B2/ja
Publication of JPH11191642A publication Critical patent/JPH11191642A/ja
Application granted granted Critical
Publication of JP3641122B2 publication Critical patent/JP3641122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Device Packages (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、ＬＥＤ（発光ダイオード）チップやＬＤ（レーザダイオード）チップなどを備えた半導体発光素子、この半導体発光素子を複数備えた半導体発光モジュール、およびこれら半導体発光素子または半導体発光モジュールの製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器のインジケータなどとして利用されるＬＥＤなどの半導体発光素子は、通常一つの素子ごとに透光性を有する樹脂カバーによってパッケージ化された構造であり、つまり、半導体発光素子は、パッケージ内に１つのＬＥＤチップを内蔵した構造とされている。このような半導体発光素子では、パッケージ内においてＬＥＤチップと電極端子とを接続するために、ワイヤ・ボンディングによる極細状の導体ワイヤを介して接続されているのが一般的とされている。
【０００３】
この種のＬＥＤチップの一般的な構造を図２２に示す。このＬＥＤチップは、基板９の片面に半導体積層部９０を形成したものであり、この半導体積層部９０は、ｎ型半導体層９０ａ、発光層９０ｂ、およびｐ型半導体層９０ｃから構成されている。これらの層はガリウムを含むIIIb−Ｖｂ属化合物半導体を結晶成長させたものであり、この結晶成長を効率良くかつ適切に行わせる必要から、上記基板９としては、たとえばガリウム砒素などの半導体基板が用いられている。また、上記ＬＥＤチップを製造するには、上記半導体基板となるウェハの表面の広い範囲に化合物半導体を結晶成長させてから、その後上記ウェハを切断し、複数のチップに分割していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体発光素子では、次のような不具合があった。
【０００５】
半導体発光素子の使用用途は未だ拡大の一途を辿っているのが実情であり、その使用用途如何では、素子全体の薄型化が強く要請される場合がある。たとえば、全体が薄手のカード状に形成されるＩＣカードの内部に半導体発光素子を組み込むような場合には、内蔵するＬＥＤチップ全体の厚みをできる限り小さくすることが望まれる。このような場合、ＬＥＤチップ全体の厚みをたとえば２００μｍ以下にすることが強く要請される場合がある。
【０００６】
ところが、従来のＬＥＤチップは、その半導体積層部９０の厚みｔ１はたとえば１０μｍ程度の極薄寸法であるのに対し、上記基板９の厚みｔ２は上記半導体積層部９０と比較すると桁はずれに大きな寸法となっていた。すなわち、上記基板９は、元々はウェハとして形成されていたものであるために、そのウェハとしてかなり薄めのウェハを用いた場合であっても、その厚みｔ２は２００μｍ〜３００μｍ以上の厚みとなっていた。このため、従来では、ＬＥＤチップの全体の厚みｔ３をたとえば２００μｍ程度以下にすることは事実上困難となっており、半導体発光素子の薄型化を充分に図ることができなかった。その結果、従来では、たとえば薄手のＩＣカードの内部に半導体発光素子を要領良く適切に組み込むことが難しくなるといった不具合を生じる場合があった。
【０００７】
また、このような不具合は、半導体発光素子に限らず、この半導体発光素子を複数配列した構造の半導体発光モジュールにおいても同様であり、さらに、ＬＥＤチップに限らず、ＬＤチップなどを内蔵した他の半導体発光素子においても、同様に生じていた。
【０００８】
本願発明は、このような事情のもとで考え出されたものであって、半導体発光素子本来の機能を悪化させることなく、素子全体の薄型化を実現することができる半導体発光素子、この半導体発光素子を複数配列した構造の半導体発光モジュール、ならびに半導体発光素子および半導体発光モジュールの製造方法を提供することをその課題としている。
【０００９】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１０】
すなわち、本願発明の第１の側面により提供される半導体発光素子は、化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子であって、上記半導体積層部からその結晶成長に用いられた基板の全部またはその一部が除去された状態で、その半導体積層部を接合搭載する薄片状のベース部材と、上記ベース部材の上記半導体積層部を接合搭載する表面において、その半導体積層部を接合搭載する位置とその位置から離隔した位置とのそれぞれに分離形成された導電膜としての第１および第２の電極端子部と、上記ベース部材の表面において、上記半導体積層部を全体的に封止しつつもこの半導体積層部に臨む開口部をもつように設けられた透光性を有する保護部材と、上記保護部材の表面に付着しつつ、上記開口部を通じて上記半導体積層部と上記第２の電極端子部とを導通接続するように設けられた導電部材とを備えたことを特徴としている。好ましい実施の形態においては、上記導電部材は、金属蒸着によって形成されている。また、上記半導体積層部は、導電性接着材を介して上記第１の電極端子部に接合されている。
【００１１】
上記技術的手段が講じられた第１の側面により提供される半導体発光素子によれば、結晶成長に用いられた基板の全部またはその一部が除去された状態で、チップ状の半導体積層部が薄片状のベース部材に接合搭載されている。この半導体積層部は、ベース部材の表面において、半導体積層部を接合搭載する位置にある第１の電極端子部と接合される一方、半導体積層部を接合搭載する位置から離隔した位置にある第２の電極端子部と導電部材を介して導通接続されている。導電部材は、半導体積層部を封止する保護部材の表面に付着しつつ、保護部材に設けられた開口部を通じて半導体積層部と第２の電極端子部とを導通接続するように設けられている。したがって、半導体発光素子は、化合物半導体の結晶成長に用いられた基板の全部またはその一部が半導体積層部から除去された構造を有するために、結晶成長用の基板を備えていた従来のものとは異なり、ウェハから形成される結晶成長用の基板の厚みに原因して、素子全体の厚みが大きくなることはない。一方、上記半導体積層部は、上記ベース部材の表面に接合搭載されるが、このベース部材は、結晶成長用の基板とは異なり、ウェハなどから形成する必要はなく、たとえば薄手のフィルムを用いるなどして、上記基板よりもかなり薄い寸法にすることができる。これにより、半導体発光素子全体の厚みを従来のものよりもかなり小さくすることができるという効果が得られる。
【００１３】
また、第１の電極端子部と半導体積層部とが互いに接合されることによって導通接続され、第２の電極端子部は、上記第１の電極端子部から離隔した位置に設けられているので、互いに離れた位置の電極端子部を介して半導体積層部に電圧が印加されることとなり、電極端子部間の絶縁性が保たれつつ、半導体積層部周辺の漏電や短絡を防止することができる。
【００１５】
また、半導体積層部の一方の片面、つまり半導体積層部のベース部材に相対する片面と第１の電極端子部とが導電性接着材を介して接合され、これに対し、半導体積層部の他方の片面と第２の電極端子部とが導電部材を介して導通接続されることから、積層方向にそって接合搭載される形態の半導体積層部にとって適切な接続状態とすることができる。
【００１７】
また、ベース部材の半導体積層部を接合搭載する表面全体にわたって、その半導体積層部を封止して透光性を有する保護部材が設けられているので、そのような保護部材により半導体積層部を保護した形態のパッケージ構造を実現することができる。
【００１８】
また、本願発明の第２の側面により提供される半導体発光モジュールは、本願発明の第１の側面により提供される半導体発光素子を、所定の平面パターンをもって複数配列した構造を有することを特徴としている。
【００１９】
上記技術的手段が講じられた第２の側面により提供される半導体発光モジュールによれば、そのモジュールの構成要素となる複数の半導体発光素子が薄型化されていることから、モジュール全体についても薄型化したものとすることができる。
【００２０】
さらに、本願発明の第３の側面により提供される半導体発光素子の製造方法は、一定面積を有する基板面全体に化合物半導体の結晶からなる半導体積層部を形成する工程と、上記半導体積層部上に延伸可能な帯状部材を貼着する工程と、上記半導体積層部から上記基板の全部またはその一部を除去する工程と、上記半導体積層部を切断して複数のチップに分割する工程と、上記帯状部材を所定の方向に延伸させて上記複数のチップを互いに引き離す工程と、異なる極性の電極端子部を有する導電膜が表面形成されたベース部材を用い、上記複数のチップを上記導電膜に相対させつつ上記ベース部材に接合する作業、これら複数のチップから上記帯状部材を剥離する作業、上記導電膜の電極端子部それぞれと上記チップとを導電部材を介して導通接続する作業、ならびに上記複数のチップごとに上記ベース部材または上記帯状部材を切断する作業を経て、チップ状の半導体積層部を備えた半導体発光素子を完成する工程とを有していることを特徴としている。
【００２１】
上記技術的手段が講じられた第３の側面により提供される半導体発光素子の製造方法によれば、本願発明の第１の側面により提供される半導体発光素子を適切に、かつ効率良く製造することができる。
【００２２】
さらにまた、本願発明の第４の側面により提供される半導体発光モジュールの製造方法は、本願発明の第３の側面により提供される半導体発光素子の製造方法における工程作業において、上記複数のチップごとに上記ベース部材または上記帯状部材を切断する作業を省略することにより、上記半導体発光素子を所定の平面パターンをもって複数配列した構造の半導体発光モジュールを完成することを特徴としている。
【００２３】
上記技術的手段が講じられた第４の側面により提供される半導体発光モジュールの製造方法によれば、本願発明の第２の側面により提供される半導体発光モジュールを適切に、かつ効率良く製造することができる。
【００２４】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２５】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２６】
図１は、本願発明にかかる半導体発光素子の一実施形態を示した概略断面図、図２は、図１に示す半導体発光素子の一部部材を省略して上面から示した概略平面図である。
【００２７】
図１および図２によく示されるように、半導体発光素子Ａは、一例として薄手のＩＣカードなどに組み込み可能な小片状とされており、その全体の厚みがＩＣカードよりも薄くされている。このような半導体発光素子Ａは、１つのＬＥＤチップ１、ＬＥＤチップ１を表面２ａに接合搭載するベース部材２、およびベース部材２の表面２ａに形成された導電膜３、導電膜３とＬＥＤチップ１とを導通接続する導電部材４、およびＬＥＤチップ１を保護する保護部材５を具備して概略構成されている。なお、図２においては、保護部材５が図示省略されている。
【００２８】
図３は、図１に示すＬＥＤチップ１の一部分を拡大して示した拡大断面図であって、この図も参照して説明すると、ＬＥＤチップ１は、金属層１１、半導体積層部１２、および電極部１３が順次積層して設けられた構造を有しており、上記半導体積層部１２によって発光作用が発揮されるものである。このＬＥＤチップ１は、上記半導体積層部１２を構成する化合物半導体を結晶成長させるのに用いられた後述の基板がその半導体積層部１２から除去された構造となっている。また、ＬＥＤチップ１は、たとえば０．３ｍｍ角に形成されている。さらに、上記金属層１１、半導体積層部１２、および電極部１３のトータルの厚みは、５〜１０μｍ程度の極薄寸法とされている。
【００２９】
上記金属層１１は、良導体である金属の薄膜層であり、後述するように、蒸着あるいはスパッタリングなどによって所定の金属を成膜して形成された部分である。
【００３０】
上記半導体積層部１２は、従来既知のＬＥＤと同様な構成である。この半導体積層部１２は、ガリウムを含むIIIb−Ｖｂ属化合物半導体の単純結晶を利用したものであり、たとえば、光拡散層としてのＧａＰ層１２ａ、ｐ型ＩｎＧａＡｌＰ層１２ｂ、発光層１２ｃ、およびｎ型ＩｎＧａＡｌＰ層１２ｄが積層された構造となっている。上記発光層１２ｃは、ＩｎＧａＡｌＰの層である。
【００３１】
上記電極部１３は、たとえば金の薄膜層であり、エピタキシャル面となる上記ＧａＰ層１２ａの表面中心部に金を蒸着あるいはスパッタリングなどによって成膜させた部分である。この電極部１３は、その厚みがたとえば１００Å程度であり、十分に薄いことから透光性を有している。
【００３２】
ベース部材２は、たとえば電気絶縁性を有する合成樹脂などでできた長矩形状の薄膜基板であって、その平面視形状が上記ＬＥＤチップ１より若干大きく形成されている。また、ベース部材２は、その厚みがたとえば１０μｍ〜１００μｍ程度とされている。このようなベース部材２の表面２ａに上記ＬＥＤチップ１が接合搭載される。
【００３３】
導電膜３は、互いに異なる極性の正極用および負極用の電極端子部３ａ，３ｂを有するものであり、良導体である金属薄膜などをエッチング処理などして上記ベース部材２の表面２ａにあらかじめ形成されたものである。正極用の電極端子部３ａは、上記ベース部材２の表面２ａにおいて上記ＬＥＤチップ１の接合搭載位置から離隔した位置で点形状に形成されている。負極用の電極端子部３ｂは、上記正極用の電極端子部３ａとは別に分離形成されたものであり、その一部分が上記ＬＥＤチップ１の接合搭載位置にあって、チップ接合面よりわずかに大きく形成されている。また、負極用の電極端子部３ｂの他の部分は、上記ＬＥＤチップ１の接合搭載位置から離れた位置まで引き延ばされており、その先端部３ｃが点形状とされている。さらに、この負極用の電極端子部３ｂと上記金属層１１との間には、図示しない導電性接着材が充填されており、ＬＥＤチップ１とベース部材２との接合を強固なものとしている。つまり、負極用の電極端子部３ｂは、ＬＥＤチップ１の最下層となる金属層１１に接した状態で、点形状とされた先端部３ｃが外部と導通接続可能であり、一方、正極用の電極端子部３ａは、後述する導電部材４を介してＬＥＤチップ１の最上層となる電極部１３に導通接続されている。このような正極用の電極端子部３ａおよび負極用の電極端子部３ｂの先端部３ｃを介して外部から所定値の電圧が印加され、そしてＬＥＤチップ１が発光することとなる。この際、上記ベース部材２や後述する保護部材５によって電極端子部３ａ，３ｂ間の絶縁性が保たれつつ、半導体積層部１２周辺の漏電や短絡が防止されている。
【００３４】
導電部材４は、たとえば金などの薄膜層であり、上記電極部１３と上記正極用の電極端子部３ａとを導通接続するためのものである。この導電部材４は、後述する保護部材５の表面上から金属蒸着などによって形成されている。
【００３５】
保護部材５は、いわゆるパシベーション膜と同様の構成からなり、たとえばＳｉＯ2 などで薄膜形成されたものである。保護部材５は、その厚みが十分に薄いことから透光性を有している。また、保護部材５は、上記ベース部材２の表面２ａ全体にわたって、その表面２ａに接合搭載された上記ＬＥＤチップ１を封止した構造としている。このような保護部材５をエッチング処理などすることで、上記正極用の電極端子部３ａ、負極用の電極端子部３ｂの先端部３ｃ、および上記電極部１３と整合する位置に開口部５ａ，５ｂが形成されている。このような開口部５ａ，５ｂに上記導電部材４が充填される結果、上記電極部１３と上記正極用の電極端子部３ａとが導通接続されている。つまり、半導体発光素子Ａは、保護部材５によって上記ＬＥＤチップ１が保護された形態のパッケージ構造であり、開口部５ａ，５ｂを通じて外部と導通接続可能とされている。
【００３６】
次に、上記半導体発光素子Ａの製造方法について、図４ないし図１５を参照しながら説明する。
【００３７】
まず、図４に示すように、製造方法においてのみ用いられるＧａＡｓ基板６の表面上に、複数の半導体層１２ａ〜１２ｄを結晶成長させて、半導体積層部１２を作製する。この結晶成長は、たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）によって行えばよく、この成長法によってＬＥＤを構成する所定の化合物半導体の単結晶を効率良く成長させることができる。なお、上記ＧａＡｓ基板６は、ウェハとして形成されたものであって、その厚みは２００μｍ〜３００μｍ以上である。上記半導体積層部１２は、このウェハの表面の全面に作製する。
【００３８】
次いで、図５に示すように、上記半導体積層部１２の最上層のＧａＰ層１２ａの表面に、金などの金属を蒸着またはスパッタリングによって成膜し、所定間隔おきに電極部１３を作製する。
【００３９】
その後、図６に示すように、電極部１３の表面側から延伸可能な帯状部材７を貼着する。この帯状部材７とは、上記ウェハよりも大きな平面積を有するたとえばエキスパンドテープなどからなるものであり、その貼着面には、あらかじめ粘着材が付着されている。
【００４０】
上記帯状部材７の貼着作業後には、図７に示すように、結晶成長に用いられたＧａＡｓ基板６を半導体積層部１２の片面から除去する。この作業は、たとえば上記ＧａＡｓ基板６をアンモニアと過酸化水素水とを混合したエッチング処理液に浸漬させるエッチング処理によって行うことができる。また、このようなエッチング処理に代えて、たとえば上記ＧａＡｓ基板６を機械的な手段によって研削して除去することも可能である。ただし、作業性および半導体積層部１２の保護の観点からすれば、エッチッグ処理を行うことが好ましい。
【００４１】
上記ＧａＡｓ基板６を除去した後には、図８に示すように、半導体積層部１２の最外層に位置するｎ型ＩｎＧａＡｌＰ層１２ｄの表面に、金製の金属層１１を形成する。この作業は、金を蒸着し、またはスパッタリングすることによって行うことができる。
【００４２】
上記金属層１１を形成した後、図９に示すように、金属層１１および電極部１３と一体となった半導体積層部１２全体を、帯状部材７に貼着させた状態で分割する。この際、半導体積層部１２全体は、図示されないが采の目状に分割され、その分割された各々がペレット状のＬＥＤチップ１とされる。この作業は、一般のウェハのダイシング工程と同様に、たとえばダイヤモンドカッタやレーザカッタを用いて行われる。
【００４３】
次いで、図１０に示すように、帯状部材７を矢印方向Ｗに延伸させることにより、その帯状部材７に貼着されたＬＥＤチップ１を所定間隔ｔおきに配列させた状態とする。この際、帯状部材７は、図示しないが矢印方向Ｗに直交する方向にも延伸され、その結果、ＬＥＤチップ１は、マトリクス状の平面パターンをもって配列された状態となる。
【００４４】
その後、図１１に示すように、帯状部材７を延伸させたままの状態で、その帯状部材７と同程度の平面積を有するベース部材２を、ＬＥＤチップ１の金属層１１に対して接合する。この際、ベース部材２の負極用の電極端子部３ｂ表面には、あらかじめ図示しない導電性接着材が付着されており、その電極端子部３ｂと上記金属層１１とが整合して接合されるように位置合わせしながら作業が行われる。
【００４５】
上記ベース部材２の接合作業後には、貼着状態の帯状部材７がＬＥＤチップ１から剥離され、その後、図１２に示すように、上記ベース部材２の表面２ａ上から、上記ＬＥＤチップ１を封止するようにして保護部材５を被膜形成する。この作業は、一般のパシベーション膜形成工程と同様に、たとえばＰＣＶＤ法（Plasma Chemical Vapor Deposition Method ）やスパッタリングなどによって行われる。
【００４６】
保護部材５を被膜形成した後、図１３に示すように、フォトリソグラフィ法およびエッチング処理などを経て、上記保護部材５における上記電極端子部３ａおよび上記電極部１３の相対する位置に開口部５ａ，５ｂを形成する。
【００４７】
開口部５ａ，５ｂを形成した後、図１４に示すように、その一方の開口部５ａから他方の開口部５ｂにかけて連続する状態の導電部材４を形成する。これにより、上記電極端子部３ａと上記電極部１３とが導電部材４を介して導通接続された状態となる。このような作業は、金を蒸着し、またはスパッタリングすることによって行うことができる。
【００４８】
最終的に、上記一連の作業工程を経て半完成されたものから、図１５に示すように、１つのＬＥＤチップ１ごとにベース部材２を切断して複数に分割する。これにより、図１に示すような薄片状のベース部材２にＬＥＤチップ１を接合搭載した構造で小片状の半導体発光素子Ａが最終形態として完成される。
【００４９】
このようにして完成された半導体発光素子Ａでは、製造工程における結晶成長に用いられた基板６が除去された状態で、チップ状の半導体積層部１２が薄片状のベース部材２に接合搭載されている。この半導体積層部１２は、上記正極用の電極端子部３ａに対して、上記金属層１１および導電性接着材を介して導通接続されており、上記負極用の電極端子部３ｂに対して、上記電極部１３および導電部材４を介して導通接続された状態とされている。
【００５０】
したがって、半導体発光素子Ａは、化合物半導体の結晶成長に用いられた基板６が半導体積層部１２から除去された構造を有するために、結晶成長用の基板６を備えていた従来のものとは異なり、ウェハから形成される結晶成長用の基板６の厚みに原因して、素子Ａ全体の厚みが大きくなることはない。一方、上記半導体積層部１２は、上記ベース部材２の表面２ａに接合搭載されるが、このベース部材２は、結晶成長用の基板６とは異なり、ウェハなどから形成する必要はなく、たとえば薄手のフィルムを用いるなどして、上記基板６よりもかなり薄い寸法にすることができる。これにより、半導体発光素子Ａ全体の厚みを従来のものよりもかなり小さくすることができるという効果が得られる。
【００５１】
また、上記製造工程において、最終工程となるベース部材２の切断作業を省略することにより、複数の半導体発光素子Ａを備えた半導体発光モジュールが完成する。
【００５２】
このようにして、半導体発光素子Ａの中間生成品として完成される半導体発光モジュールは、上記複数の半導体発光素子Ａをマトリクス状の平面パターンをもって配列した構造を有するものであり、その厚みが半導体発光素子Ａの厚みと同様に薄型化されたものである。この半導体発光モジュールにおける各半導体発光素子Ａに対して外部から選択的に駆動電圧を印加することで、モジュール全体において幾何学的な表示発光がされることとなる。
【００５３】
次に、本願発明にかかる半導体発光素子の他の例について説明する。
【００５４】
図１６は、本願発明にかかる半導体発光素子の他の実施形態を示した概略断面図、図１７は、図１６に示すＬＥＤチップ１の一部分を拡大して示した拡大断面図である。なお、説明の便宜上、これらの図において、先の実施形態と同一部位は同一符号で示し、その説明は省略する。
【００５５】
この図に示すように、他の実施形態にかかる半導体発光素子Ｂは、先の実施形態とほぼ同様の構成を有するものであるが、ＬＥＤチップ１のベース部材２に対する接合方向が反転していること、ＬＥＤチップ１において金属層１１および電極部１３が形成されていないこと、および導電膜３における電極端子部３ａ，３ｂの極性が反対とされていること、の３点について先の実施形態と大きく相異している。したがって、その製造方法についても、先の実施形態にかかる製造方法と相異している。ここで、先の実施形態において用いられた金属層１１は、導電性を有する薄板部材１４に代えられており、この薄板部材１４は、後述する製造方法において用いられる。
【００５６】
次に、上記半導体発光素子Ｂの製造方法について、図１８ないし図２１を参照しながら説明する。なお、先の実施形態と同様の製造方法とするところについては、その説明を省略する。
【００５７】
まず、図１８に示すように、製造方法においてのみ用いられるＧａＡｓ基板６の表面上に、複数の半導体層１２ａ〜１２ｄを結晶成長させて、半導体積層部１２を作製する。
【００５８】
次いで、図１９に示すように、ＬＥＤチップ１の最上層となるＧａＰ層１２ａの表面側から導電性を有する薄板部材１４を貼着する。この薄板部材１４とは、上記ＧａＡｓ基板６よりも大きな平面積を有するたとえば金属板などからなるものであり、上記先の実施形態において説明した帯状部材７と同形状のものであるが、延伸性を有することなく導電性を有している。
【００５９】
上記薄板部材１４の貼着作業後には、図２０に示すように、結晶成長に用いられたＧａＡｓ基板６を半導体積層部１２の片面から除去する。
【００６０】
上記ＧａＡｓ基板６を除去した後には、図２１に示すように、一体となった半導体積層部１２および薄板部材１４を切断して分割する。この際、半導体積層部１２および薄板部材１４は、図示されないが采の目状に分割され、その分割された各々がペレット状のＬＥＤチップ１とされる。このようにして完成された複数のＬＥＤチップ１から１つのチップを取り出し、その１つのＬＥＤチップ１における薄板部材１４の表面を接合面として、小片状のベース部材２に接合する。その後、上記先の実施形態で説明したように、図１２から図１４にかけての工程作業と同様の作業が行われ、図１６に示すような半導体発光素子Ｂが完成されることとなる。
【００６１】
このようにして完成された半導体発光素子Ｂによっても、上記先の実施形態にかかる半導体発光素子Ａと同様の効果を得ることができる。また、このような半導体発光素子Ｂの複数をマトリクス状に配列させて一体化させることにより、複数のＬＥＤチップ１を備えた半導体発光モジュールを構成することも可能である。
【００６２】
なお、先の実施形態においては、帯状部材７を剥離した後、ベース部材２を切断して分割するようにしたが、複数のＬＥＤチップ１に分割した後、そのチップに貼着された状態の帯状部材７を切断するようにしてもよい。この場合、その切断後の作業工程において、１つのチップごとに半導体発光素子Ａを作製することとなるが、複数の半導体発光素子Ａを備えた半導体発光モジュールを構成する場合は、先に説明した作業工程の方が効率よくモジュール構造を完成させることができる。
【００６３】
また、両実施形態においては、赤色ＬＥＤ用の基板として一般的なＧａＡｓ基板６が用いられているが、この基板６は、導電性を有することが知られている。そのため、導電性の基板６を用いる場合、半導体積層部１２を結晶成長させた後、基板６全部を除去する必要はなく、その基板６の一部のみを除去して所望の厚みとなるように成形してもよい。そうすれば、半導体積層部１２に残された基板６の一部を上記金属層１１や薄板部材１４の代替として用いることができる。なお、青色ＬＥＤ用の基板としてサファイヤなどの絶縁性基板を用いる場合は、本実施形態で説明したように、基板全部が半導体積層部１２から除去されることとなる。
【図面の簡単な説明】
【図１】本願発明にかかる半導体発光素子の一実施形態を示した概略断面図である。
【図２】図１に示す半導体発光素子の一部部材を省略して上面から示した概略平面図である。
【図３】図１に示すＬＥＤチップの一部分を拡大して示した拡大断面図である。
【図４】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図５】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図６】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図７】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図８】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図９】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１０】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１１】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１２】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１３】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１４】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１５】図１に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１６】本願発明にかかる半導体発光素子の他の実施形態を示した概略断面図である。
【図１７】図１６に示すＬＥＤチップの一部分を拡大して示した拡大断面図である。
【図１８】図１６に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図１９】図１６に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図２０】図１６に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図２１】図１６に示す半導体発光素子の製造方法の一工程を示した要部断面図である。
【図２２】従来のＬＥＤチップの一例を示した断面図である。
【符号の説明】
１ ＬＥＤチップ
２ ベース部材
３ 導電膜
３ａ，３ｂ 電極端子部
４ 導電部材
５ 保護部材
６ 基板
７ 帯状部材
１２ 半導体積層部
Ａ，Ｂ 半導体発光素子

Claims (6)

  1. 化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子であって、
    上記半導体積層部からその結晶成長に用いられた基板の全部またはその一部が除去された状態で、その半導体積層部を接合搭載する薄片状のベース部材と、
    上記ベース部材の上記半導体積層部を接合搭載する表面において、その半導体積層部を接合搭載する位置とその位置から離隔した位置とのそれぞれに分離形成された導電膜としての第１および第２の電極端子部と、
    上記ベース部材の表面において、上記半導体積層部を全体的に封止しつつもこの半導体積層部に臨む開口部をもつように設けられた透光性を有する保護部材と、
    上記保護部材の表面に付着しつつ、上記開口部を通じて上記半導体積層部と上記第２の電極端子部とを導通接続するように設けられた導電部材と、
    を備えたことを特徴とする、半導体発光素子。
  2. 上記導電部材は、金属蒸着によって形成されている、請求項１に記載の半導体発光素子。
  3. 上記半導体積層部は、導電性接着材を介して上記第１の電極端子部に接合されている、請求項１または２に記載の半導体発光素子。
  4. 請求項１ないし請求項３のいずれかに記載の半導体発光素子を、所定の平面パターンをもって複数配列した構造を有することを特徴とする、半導体発光モジュール。
  5. 一定面積を有する基板面全体に化合物半導体の結晶からなる半導体積層部を形成する工程と、
    上記半導体積層部上に延伸可能な帯状部材を貼着する工程と、
    上記半導体積層部から上記基板の全部またはその一部を除去する工程と、
    上記半導体積層部を切断して複数のチップに分割する工程と、
    上記帯状部材を所定の方向に延伸させて上記複数のチップを互いに引き離す工程と、
    異なる極性の電極端子部を有する導電膜が表面形成されたベース部材を用い、上記複数のチップを上記導電膜に相対させつつ上記ベース部材に接合する作業、これら複数のチップから上記帯状部材を剥離する作業、上記導電膜の電極端子部それぞれと上記チップとを導電部材を介して導通接続する作業、ならびに上記複数のチップごとに上記ベース部材または上記帯状部材を切断する作業を経て、チップ状の半導体積層部を備えた半導体発光素子を完成する工程と、
    を有していることを特徴とする、半導体発光素子の製造方法。
  6. 請求項５に記載の半導体発光素子の製造方法における工程作業において、上記複数のチップごとに上記ベース部材または上記帯状部材を切断する作業を省略することにより、上記半導体発光素子を所定の平面パターンをもって複数配列した構造の半導体発光モジュールを完成することを特徴とする、半導体発光モジュールの製造方法。
JP35925197A 1997-12-26 1997-12-26 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 Expired - Fee Related JP3641122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35925197A JP3641122B2 (ja) 1997-12-26 1997-12-26 半導体発光素子、半導体発光モジュール、およびこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35925197A JP3641122B2 (ja) 1997-12-26 1997-12-26 半導体発光素子、半導体発光モジュール、およびこれらの製造方法

Publications (2)

Publication Number Publication Date
JPH11191642A JPH11191642A (ja) 1999-07-13
JP3641122B2 true JP3641122B2 (ja) 2005-04-20

Family

ID=18463544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35925197A Expired - Fee Related JP3641122B2 (ja) 1997-12-26 1997-12-26 半導体発光素子、半導体発光モジュール、およびこれらの製造方法

Country Status (1)

Country Link
JP (1) JP3641122B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
US7180099B2 (en) 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
EP1420456B1 (en) * 2002-11-13 2013-05-22 Oki Data Corporation Monolithic semiconductor component and optical print head
WO2005022654A2 (en) 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP4672329B2 (ja) * 2003-10-22 2011-04-20 株式会社沖データ 半導体装置、及び、それを用いたｌｅｄプリントヘッド、画像形成装置、半導体装置の製造方法
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US7622743B2 (en) * 2003-11-04 2009-11-24 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP5346909B2 (ja) * 2004-02-03 2013-11-20 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、および表示素子
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP4579654B2 (ja) * 2004-11-11 2010-11-10 パナソニック株式会社 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip
TWI305960B (en) * 2006-06-16 2009-02-01 Opto Tech Corp Light emitting diode and method manufacturing the same
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102007046337A1 (de) 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
JP5518502B2 (ja) * 2009-01-27 2014-06-11 シチズン電子株式会社 発光ダイオードの製造方法
JP2011040425A (ja) * 2009-08-06 2011-02-24 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP6032823B2 (ja) * 2012-09-27 2016-11-30 富士機械製造株式会社 半導体装置及びその製造方法
TWI601225B (zh) * 2013-10-07 2017-10-01 晶元光電股份有限公司 發光二極體組件及製造方法
DE102019220378A1 (de) * 2019-12-20 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
JPH11191642A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
JP3641122B2 (ja) 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP4097510B2 (ja) 半導体装置の製造方法
RU2586452C2 (ru) Нитридный полупроводниковый светоизлучающий элемент и способ его изготовления
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
CN104022216B (zh) 发光装置
JP3643225B2 (ja) 光半導体チップ
US8193541B2 (en) Light emitting diode structure having a conductive thin film for connecting a light emitting stack to an electrode and LED packaging structure using the same
KR101304090B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP3841130B2 (ja) 光半導体モジュール、およびその製造方法
KR101949718B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR20010088929A (ko) AlGaInN계 반도체 LED 소자 및 그 제조 방법
CN116404027A (zh) 一种Micro-LED微显示器及其制备方法
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
JP2003023180A (ja) 化合物半導体発光素子及びその製造方法
JP4236738B2 (ja) 半導体素子の製造方法
JPH10209506A (ja) 半導体発光素子の製法
JP2002076175A (ja) 半導体パッケージおよびその製造方法
KR101798134B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR20050082259A (ko) 모노리식 보호 소자를 갖춘 발광소자 및 그 제조방법
KR101700899B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP3917619B2 (ja) 半導体発光素子の製法
US20230157055A1 (en) Electronic structure and method of manufacturing complex film
JP2000150958A (ja) 半導体発光素子
KR100665302B1 (ko) 다수의 발광셀이 어레이된 플립칩형 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees