JP3917619B2 - 半導体発光素子の製法 - Google Patents

半導体発光素子の製法 Download PDF

Info

Publication number
JP3917619B2
JP3917619B2 JP2004343711A JP2004343711A JP3917619B2 JP 3917619 B2 JP3917619 B2 JP 3917619B2 JP 2004343711 A JP2004343711 A JP 2004343711A JP 2004343711 A JP2004343711 A JP 2004343711A JP 3917619 B2 JP3917619 B2 JP 3917619B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
light emitting
layer
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004343711A
Other languages
English (en)
Other versions
JP2005094031A (ja
Inventor
毅 筒井
俊次 中田
幸男 尺田
雅之 園部
範和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004343711A priority Critical patent/JP3917619B2/ja
Publication of JP2005094031A publication Critical patent/JP2005094031A/ja
Application granted granted Critical
Publication of JP3917619B2 publication Critical patent/JP3917619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は発光層を形成すべく半導体層が積層される半導体発光素子チップの薄型化に関する。さらに詳しくは、半導体層が積層される方向の厚さを非常に薄くし、発光面積を充分に確保した高輝度で超薄型の半導体発光素子の製法に関する。
従来半導体発光素子の発光素子チップ(以下、LEDチップという)は、たとえば図6(a)に示されるように、n形のGaP基板11上にp形のGaP層12がエピタキシャル成長されてpn接合を形成し、積層された半導体層の表面側にp側電極13、基板の裏面側にn側電極14が設けられる構造のものが用いられている。
また、たとえば青色系の半導体発光素子のように、サファイアなどからなる絶縁性の基板上にチッ化ガリウム系化合物半導体層が積層される構造のものは、図6(b)にそのLEDチップの一例の概略図が示されるように、その表面側にp側電極28およびn側電極29の両方が設けられることにより形成されている。この構造のものは、たとえばウェハ状のサファイア基板21上にたとえばn形のGaNがエピタキシャル成長されたn形層(クラッド層)23と、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばInGaN系(InとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体からなる活性層24と、p形のGaNからなるp形層(クラッド層)25とが積層され、その表面のp形層25に電気的に接続してp側電極28が、積層された半導体層の一部がエッチングされて露出したn形層23と電気的に接続してn側電極29が設けられることにより、LEDチップが形成されている。
これらのLEDチップは、たとえば図6(a)に示されるものでは、たとえば260μm程度四方で300μm程度の厚さに形成され、図6(b)に示される構造のものでは、たとえば360μm程度四方で、100μm程度の厚さに形成される。そして、これらのLEDチップ30がたとえば図7に示されるように、両端に端子電極32、33が設けられた絶縁基板31の一方の端子電極32と一方の電極が電気的に接続されるようにマウントされ、LEDチップ30の他方の電極13が他方の端子電極33と金線34によりワイヤボンディングされて、樹脂パッケージ35などにより被覆されることにより、チップ型の発光素子が形成されている。
特開平9−8403号公報
近年、携帯電話機やPHSなどの携帯機器の発展および小形化に伴い、電子部品の小形化の要請が一層高まり、チップ型発光素子においてはとくに薄型のものが要求され、全体の厚さが0.5mm程度以下のものが要求されている。しかし、従来のLEDチップは前述のように、その厚さが100〜300μm程度はあり、絶縁基板の厚さ、ワイヤボンディングのためのスペース、樹脂パッケージの厚さなどを考慮すると、LEDチップの厚さが少なくとも0.1mm程度以下にならないと全体の厚さを0.5mm程度以下にすることができない。
また、GaAsなどのように、導電性の半導体が基板として用いられるLEDチップは、発光層で発光する光を吸収するものが多く、基板の厚さが厚いと、発光層で発光し四方に放射される光のうち、基板側に進んだ光が殆ど吸収されて無駄になり、発光効率が低下するという問題がある。
さらに、前述の図6(b)に示されるような絶縁性の基板上に半導体層が積層されるLEDチップでは、LEDチップの裏面側に一方の電極を設けることができず、両方の電極をワイヤボンディングにより接続しなければならない。そのため、小形化の妨げになると共に、組立ての工数増の原因にもなっている。
一方、絶縁性の基板上に半導体層が積層されるLEDチップで、劈開性を利用してチップ化することができると共に、両方の電極をワイヤボンディングしなくてLEDチップの両面から電極を取り出すことができるように積層された半導体層の表面に半導体からなる導電性基板を貼着して半導体層を積層するための基板を除去する半導体素子およびその製法が、知られている(たとえば特許文献1参照)。しかし、半導体基板を貼着する方法では、積層される半導体層の表面にオーミックコンタクトをとる金属を設けるだけでなく、貼着する半導体基板にもオーミックコンタクトをとることができる金属を設けてから貼着しなければならないと共に、貼着した半導体基板の反対側の面にさらに電極を設けなければならない。このオーミックコンタクトを得るためには半導体基板に適した金属を付着すると共にアニール処理をしなければならず、工数が非常に増加するという問題がある。
本発明は、このような問題を解決するためになされたもので、半導体を積層する基板を非常に薄くすることにより、LEDチップの厚さを薄くし、薄型化した半導体発光素子を製造する方法を提供することを目的とする。
本明細書で、チッ化ガリウム系化合物半導体とは、III 族元素のGaとV族元素のNとの化合物またはIII 族元素のGaの一部もしくは全てがAl、Inなどの他のIII 族元素と置換したものおよび/またはV族元素のNの一部がP、Asなどの他のV族元素と置換した化合物からなる半導体をいう。
本発明の半導体発光素子の製法は、(a)ウェハ状のサファイア基板上に発光層を形成すべくチッ化ガリウム系化合物半導体からなる半導体層を積層して半導体積層部を形成し、(b)該半導体積層部の表面側に一対の電極を形成した後に支持基板を貼着し、(c)前記半導体積層部が設けられたサファイア基板を裏面側から研磨することによりサファイア基板の厚さを10〜50μmにし、(d)ウェハから各発光素子チップに切断分離し、(e)該発光素子チップの研磨された面を下にして両端部に一対の端子電極を有する絶縁基板上にマウントした後に前記支持基板を除去し、(f)露出した前記半導体積層部の表面側の一対の電極を前記絶縁基板の両端部の端子電極とワイヤボンディングをすることを特徴とする。この方法によれば、前述の厚さが薄いLEDチップを容易に得ることができる。
ここに第1導電形および第2導電形とは、半導体の極性のn形およびp形のいずれか一方を第1導電形としたとき、他方のp形またはn形が第2導電形であることを意味する。
本発明による半導体発光素子の製法の他の形態は、(a)ウェハ状のサファイア基板上に発光層を形成すべくチッ化ガリウム系化合物半導体からなる半導体層を積層して半導体積層部を形成し、()該半導体積層部の表面側に一対の電極を形成した後に支持基板を貼着し、(c)前記半導体積層部が設けられたサファイア基板を裏面側から研磨することによりサファイア基板の厚さを10〜50μmにし、(d)ウェハから各発光素子チップに切断分離し、(e’)該発光素子チップの研磨された面を保持して前記支持基板を除去し、(f’)該支持基板の除去により露出した前記半導体積層部の表面側の一対の電極が、両端部に端子電極を有する絶縁基板上に該端子電極のそれぞれと直接接続されるように前記発光素子チップをマウントすることを特徴とする。
本発明によれば、LEDチップが非常に薄く形成されているため、最近の電子機器の軽薄短小の要求にマッチした超薄型の半導体発光素子が得られる。その結果、携帯電話機やPHSなどの携帯機器のスイッチボタンなどに用いられる光源を非常に薄くすることができ、電子機器の軽薄短小化に大きく寄与する。
さらに、LEDチップの基板が非常に薄くされているため、その基板がLEDチップで発光する光を吸収する材料からなる場合でも、その光の吸収が少なくなり、基板側に進んだ光も反射により利用することができ、外部に取り出せる光の割合である外部発光効率が向上する。逆に、基板が薄くても残されているため、半導体積層部に取扱い時の応力による歪みが入って結晶性を阻害し、発光効率を下げるという問題が生じない。この問題は、チッ化ガリウム系化合物半導体の場合に応力により結晶性を損ないやすいため、とくに効果が大きい。
さらに、本発明の製法によれば、非常に薄型の発光素子チップをマウントする場合でも、マウントするまで、またはマウント直前まで支持基板に保持されているため、半導体積層部へのダメージを抑制することができる。
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図1には、たとえば青色系の発光に適するチッ化ガリウム系化合物半導体が積層されたLEDチップを用いた本発明の製法の一実施形態により得られる半導体発光素子の断面および平面説明図と、そのLEDチップの断面説明図が示されている。
本発明の製法により得られる半導体発光素子は、たとえば図1(a)〜(b)にチップ型発光素子の説明図が示されるように、LEDチップをマウントして形成される半導体発光素子のLEDチップ30が非常に薄く形成されていることに特徴がある。このLEDチップ30は、たとえば図1(c)に断面説明図で示されるように、基板1が薄くされて基板1の裏面からp側電極の上面までの厚さTが50μm以下と非常に薄く形成されている。この厚さTの下限は、小さいほど好ましいが、積層される半導体層の厚さが2〜3μm程度はあり、図示しない電流拡散層やp側電極8の厚さ1〜2μm程度などを考慮すると、3〜5μm程度は少なくとも必要である。
チップ型発光素子の基本構造は従来の構造と同じであるが、両端に端子電極32、33が設けられたセラミックスなどからなる絶縁基板31の一方の端子電極32上にLEDチップ30がマウントされ、LEDチップ30のn側電極9が第1の端子電極32と、p側電極8が第2の端子電極33とそれぞれ接続手段としての金線34などによるワイヤボンディングがなされ、その周囲が樹脂パッケージ35により覆われることにより形成されている。本発明のチップ型発光素子は、前述のように、LEDチップ30が50μm程度以下と非常に薄く形成されているため、絶縁基板31の裏面から樹脂パッケージ35の上面までの厚さも0.5m以下と非常に薄く形成されている。
LEDチップ30は、図1(c)に断面説明図が示されるように、厚さが10〜50μm程度のサファイア(Al2 3 単結晶)などからなる基板1の表面に発光層を形成する半導体積層部10が形成されて、その表面側のp形層5に、図示しない電流拡散層を介してp側電極8が電気的に接続されている。また、半導体積層部10の一部が除去されて露出するn形層3に電気的に接続されるようにn側電極9が形成されている。半導体積層部10は、たとえばGaNからなる低温バッファ層、クラッド層となるn形のGaNおよび/またはAlGaN系(AlとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体の積層構造からなるn形層3、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばInGaN系化合物半導体からなる活性層4、およびp形のAlGaN系化合物半導体層および/またはGaN層からなるp形層(クラッド層)5が、基板1上にそれぞれ順次積層されることにより構成されている。
このLEDチップ30を製造するには、図2(a)に示されるように、厚さが100〜300μm程度のウェハ状のサファイア基板1上に、たとえば有機金属化学気相成長法(MOCVD法)により、反応ガスおよび必要なドーパントガスを導入してn形層3を1〜5μm程度、活性層4を0.05〜0.3μm程度、およびp形層5を0.2〜1μm程度、それぞれエピタキシャル成長する。その後、電流拡散層を設ける場合は、たとえばNiおよびAuをそれぞれ真空蒸着などにより積層してシンターすることにより合金化し、2〜100nm程度の厚さに形成する。
ついで、表面にレジスト膜を設け、パターニングをして塩素ガスなどによる反応性イオンエッチングにより、積層された半導体層の一部を図2(b)に示されるように除去してn形層3を露出させ、たとえばリフトオフ法により、p形層5と電気的に接続されるようにTiとAuとを積層して両金属の積層構造からなるp側電極8を形成する。また同様に、たとえばリフトオフ法により、n形層3と電気的に接続されるように、TiとAlをそれぞれ積層してシンターすることにより両金属の合金層からなるn側電極9を形成する。
つぎに、図2(c)に示されるように、n側電極9およびp側電極8が設けられた側に低温で融けるロウなどからなるワックスなどの接着剤37を塗布して、厚さが100〜300μm程度でウェハ状のアルミニウム板からなる支持基板36を貼着する。支持基板36としては、アルミニウム板でなくても、他の金属板、エポキシ樹脂板、セラミックスなどの絶縁基板など、ウェハ状態での機械的強度を有し、後でチップに切断分離するのに容易な材料であれば何でもよい。ただし、後述する支持基板を残存させて一方の電極として使用する場合には、金属板を使用し、接着剤も導電性接着剤を使用することが好ましい(この場合は、n側電極は基板1を除去して露出するn形層に設けられる)。接着剤も、このような導電性材料が要求される場合の他は、接着強度がある程度得られ、その後容易に除去できるものであれば何でもよい。また、除去する方法は、エッチング液などの化学処理による方法でも、半導体層と選択エッチングをすることができればよい。
その後、支持基板36側をラッピング板にワックスなどにより貼着し、サファイア基板側を研磨盤に当て付け、ラッピング板を回転させてサファイア基板1を研磨する。サファイア基板1の厚さが10〜50μm程度に薄くなったところで、研磨を中止し、ラッピング板から取り外し、各チップに切断分離する。ついで、切断分離されたチップを図1(a)〜(b)に示されるように、たとえばチップ型発光素子用の絶縁基板31上に、サファイア基板1が裏面になるように接着剤により接着してマウントし、その後湯などに浸すことによりワックスを溶かして支持基板を除去する。その結果、絶縁基板31上などにマウントされた超薄型のLEDチップ30が得られる。
本発明によれば、LEDチップを形成するハンドリングの途中においては、半導体層を積層するサファイアなどの基板、またはアルミニウム板などの支持基板により保持され、一応の機械的強度を保ちながらウェハ工程が進められ、各チップに切断分離され、使用目的の状態にチップがマウントされた後に支持基板が除去されるため、製造工程で破損したり、発光に寄与する半導体層にクラックなどを生じさせることなく超薄型のLEDチップが得られる。
前述の例では、サファイア基板の一部を残存させたが、サファイア基板のように、電気的絶縁性の基板の場合、その基板の部分を全部除去してn形層3を露出させてもよい。その場合、その露出した半導体層の表面にオーミックコンタクトが得られる電極金属を設け、たとえば図1に示される一方の端子電極32上に導電性接着剤によりLEDチップをマウントすれば直接n形層3が第1の端子電極32と電気的に接続される。そのため、図1(c)に示されるように、積層された半導体積層部10の一部をエッチングしてn形層3を露出させる必要がなく、p側電極8のみを形成しておけばよい。そのため、LEDチップ30の製造工程も単純化されると共に、LEDチップ30をマウントした後のワイヤボンディングも少なくて簡単に組立てをすることができる。この場合、露出した半導体層の表面に設けられる電極は、サファイア基板などが除去されたウェハの状態で設けられるため、通常の導電性の半導体基板に半導体層を積層する半導体発光素子と同様の工程で行うことができる。
また、本発明の超薄型のLEDチップを使用する半導体発光素子は、前述のチップ型発光素子に限らず、リードの先端にLEDチップをマウントし、ドーム状の樹脂パッケージにより被覆されるランプ型の発光素子や、回路基板などに直接マウントされる発光素子においても同様に背の低いランプ型発光素子や薄型の発光素子として利用できる。
また、図1に示される例では、LEDチップ30の各電極と絶縁基板31の各端子電極32、33との電気的接続がワイヤボンディングによりなされているが、LEDチップ30の基板が前述のサファイア基板やGaP基板などのように発光する光を透過させる場合には、図3に示されるようにハンダや銀などからなるバンプ38もしくは導電性接着剤などの接続手段により直接電気的に接続してLEDチップ30の基板の裏面側から光を取り出すことができる。図3に示されるような発光素子を得るには、前述のように支持基板36を貼着してチップ化した後に、LEDチップ30の支持基板と反対側を吸着コレットなどにより吸着して湯などに浸漬して接着剤を溶かし、支持基板を除去してから絶縁基板31上のバンプなどの上にマウントしてハンダ付けすることにより得られる。このような構造にすることにより、ワイヤボンディングの必要がなくなるため、一層薄型化することができる。なお、図3において図1と同じ部分には同じ符号を付してある。また、この構造はチッ化ガリウム系化合物半導体からなる発光素子には限定されない。すなわち、LEDチップの基板にその基板での光の吸収を少なくする材料および/または厚さの薄いものを使用すれば、GaPやGaAsなどのLEDチップでも片面から2つの電極を取り出す構造にすることにより、ワイヤボンディングをせずに非常に薄型の半導体発光素子とすることができる。
さらに、図1に示される例では、n形層3とp形層5とで活性層4が挟持されるダブルヘテロ接合構造であるが、n形層とp形層とが直接接合するpn接合構造の半導体発光素子でも同様である。また、積層される半導体層の材料も一例であって、その材料には限定されない。さらに、前述の例では、サファイア基板などの絶縁性の基板上に半導体層が積層された例であったが、絶縁性基板上に半導体層が積層される場合に限らない。すなわち、図4にn形GaP基板11上にp形GaP層12が積層され、p側電極13が形成されてGaP基板11が薄くされた例が示されているように、GaPやGaAs基板などの導電性基板上に半導体層が積層される半導体発光素子においても、同様に支持基板を貼着してGaPやGaAsなどの基板を研磨して薄くし、その研磨面を下にしてマウントした後に支持基板を除去することにより、緑色、黄色、赤色、赤外などの薄型の半導体発光素子が得られる。なお、裏面側の電極は、研磨した後にウェハの状態で研磨面に電極金属を蒸着することにより、全面に設けられる。
図5に示される例は、支持基板36を除去しないで、そのまま残存させる例である。すなわち、この場合は支持基板も含めると超薄型のLEDチップとはならないが、前述の青色系の半導体発光素子のように、絶縁性の基板上に半導体層が積層される場合でも、LEDチップの両面からそれぞれn側電極9およびp側電極8が取り出される構造とすることができる。
この構造のLEDチップを製造するには、前述の図1(c)に示されるように、サファイア基板上1にn形層3、活性層4、p形層5を順次積層して半導体積層部10を形成した後、p形層5とオーミックコンタクトをとりやすいNiとAuの合金層からなる金属膜(図示せず)を全面に設ける。そしてその後に、Agペーストなどの導電性接着剤(図示せず)により支持基板36としてのAlなどからなる金属板を貼着する。その後前述のサファイア基板を研磨して薄くする技術を利用して、サファイア基板を研磨して完全に除去する。そして、サファイア基板の除去により露出したn形層3の表面に、たとえばTiとAuの合金層を設けてパターニングしてn側電極9を形成する。その後、各チップに切断分離することにより、図5に示されるように、p形層5側に貼着される支持基板36をp側電極8とし、LEDチップの両面にn側電極9とp側電極8とをそれぞれ設けることができる。なお、この場合は積層された半導体層の表面側から光を取り出すわけではないので、NiとAuの合金層からなる金属膜(図示せず)を前述の電流拡散層のように電流を拡散させながら光を透過させる必要がなく、直接電極とすることができるため、充分に厚く形成することができる。
その結果、従来の絶縁性の基板上に半導体層が積層される半導体発光素子においては、n側電極およびp側電極の両方を基板の表面側に設けて、両方をワイヤボンディングにより接続しなければならないが、この構造にすることにより、LEDチップの両面からそれぞれp側電極とn側電極とを取り出すことができ、LEDチップをリードもしくは端子電極上にダイボンディングするだけで一方の電極が電気的に接続され、ワイヤボンディングは一方だけですむ。しかも、貼着する基板にAlなどの金属基板を用いているため、半導体からなる導電性基板と異なり、金属基板をそのまま電極として使用することができ、非常に簡単な製造工程で安価に得られる。すなわち、導電性の半導体基板を貼着する場合はその貼着面における半導体基板とのオーミックコンタクトを得る必要があると共に、半導体基板の反対面にもオーミックコンタクトをとって電極金属を設ける必要があるが、本発明によれば金属基板36を導電性接着剤により貼着するだけでよいからである。
また、この構造にすることにより、発光面側に両方の電極を設ける必要がないため、電極による光の遮断面積が少なくなり、小さいチップ面積で必要な発光量が得られ、1枚のウェハから取れるチップの個数が多くなり、コストダウンに寄与する。さらに、裏面側の電極はチップの全面に設けられるため、半導体層とのオーミック接触が得られやすい。とくにp形のチッ化ガリウム系化合物半導体はドーパントが充分に入り難く抵抗が大きいため、全面に電極金属が設けられることは、電気的特性の向上に非常に大きく寄与する。従来、サファイア基板の一部にコンタクト孔を設けて一方の電極を基板の裏面側から取るものもあるが、本発明によるチッ化ガリウム系化合物半導体層の全面に、しかもp形層の全面に電極金属が設けられる構造は、電流を拡散させる効果を大幅に向上させるという利点がある。
本発明の製法により得られる半導体発光素子の一の断面および平面説明図である。 図1のLEDチップの製造工程を示す図である。 図1の半導体発光素子の変形例を示す断面説明図である。 図1に用いられるLEDチップの他の構造例の斜視説明図である。 半導体発光素子の他の構造例のLEDチップの断面説明図である。 従来の半導体発光素子の一例の斜視説明図である。 従来のチップ型発光素子の断面説明図である。
符号の説明
1 基板
3 n形層
4 活性層
5 p形層
8 p側電極
9 n側電極
10 半導体積層部
30 LEDチップ
31 絶縁基板
32 端子電極
33 端子電極
34 金線
35 樹脂パッケージ

Claims (2)

  1. (a)ウェハ状のサファイア基板上に発光層を形成すべくチッ化ガリウム系化合物半導体からなる半導体層を積層して半導体積層部を形成し、
    (b)該半導体積層部の表面側に一対の電極を形成した後に支持基板を貼着し、
    (c)前記半導体積層部が設けられたサファイア基板を裏面側から研磨することによりサファイア基板の厚さを10〜50μmにし、
    (d)ウェハから各発光素子チップに切断分離し、
    (e)該発光素子チップの研磨された面を下にして両端部に端子電極を有する絶縁基板上にマウントした後に前記支持基板を除去し、
    (f)露出した前記半導体積層部の表面側の一対の電極を前記絶縁基板の両端部の端子電極とワイヤボンディングをする
    ことを特徴とする半導体発光素子の製法。
  2. (a)ウェハ状のサファイア基板上に発光層を形成すべくチッ化ガリウム系化合物半導体からなる半導体層を積層して半導体積層部を形成し、
    (b)該半導体積層部の表面側に一対の電極を形成した後に支持基板を貼着し、
    (c)前記半導体積層部が設けられたサファイア基板を裏面側から研磨することによりサファイア基板の厚さを10〜50μmにし、
    (d)ウェハから各発光素子チップに切断分離し、
    (e’)該発光素子チップの研磨された面を保持して前記支持基板を除去し、
    (f’)該支持基板の除去により露出した前記半導体積層部の表面側の一対の電極が、両端部に端子電極を有する絶縁基板上に該端子電極のそれぞれと直接接続されるように前記発光素子チップをマウントする
    ことを特徴とする半導体発光素子の製法。
JP2004343711A 1997-01-24 2004-11-29 半導体発光素子の製法 Expired - Fee Related JP3917619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343711A JP3917619B2 (ja) 1997-01-24 2004-11-29 半導体発光素子の製法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1122497 1997-01-24
JP2004343711A JP3917619B2 (ja) 1997-01-24 2004-11-29 半導体発光素子の製法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11807397A Division JP4146527B2 (ja) 1997-01-24 1997-05-08 半導体発光素子およびその製法

Publications (2)

Publication Number Publication Date
JP2005094031A JP2005094031A (ja) 2005-04-07
JP3917619B2 true JP3917619B2 (ja) 2007-05-23

Family

ID=34466453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343711A Expired - Fee Related JP3917619B2 (ja) 1997-01-24 2004-11-29 半導体発光素子の製法

Country Status (1)

Country Link
JP (1) JP3917619B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035722B9 (de) * 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP4971672B2 (ja) * 2005-09-09 2012-07-11 パナソニック株式会社 発光装置
DE202009018419U1 (de) * 2009-03-09 2011-08-17 Tridonic Jennersdorf Gmbh LED-Modul mit verbesserter Lichtleistung
JP6349953B2 (ja) * 2014-05-20 2018-07-04 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JP2005094031A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US6838704B2 (en) Light emitting diode and method of making the same
US8957450B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5676396B2 (ja) 高光抽出led用の基板除去方法
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP2020150274A (ja) 発光デバイスを支持基板に取り付ける方法
JP2019114804A (ja) 支持基板に接合された発光デバイス
US20070010035A1 (en) Light emitting diode and manufacturing method thereof
JP4411695B2 (ja) 窒化物半導体発光素子
JP4146527B2 (ja) 半導体発光素子およびその製法
WO2005083806A1 (ja) 発光素子及びその製造方法
KR102461968B1 (ko) 발광 소자
JP3752339B2 (ja) 半導体発光素子
JPH10209496A (ja) 半導体発光素子
US8384099B2 (en) GaN based LED having reduced thickness and method for making the same
JP2006073618A (ja) 光学素子およびその製造方法
JP2002043623A (ja) 光半導体素子とその製造方法
JP3917619B2 (ja) 半導体発光素子の製法
EP2093810A2 (en) ZnO based semiconductor device and its manufacture method
JPH06232510A (ja) 半導体レーザ素子
JP4810751B2 (ja) 窒化物半導体素子
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
US9082892B2 (en) GaN Based LED having reduced thickness and method for making the same
JPH11177131A (ja) 半導体発光素子チップおよびそのマウント方法
JP3211870B2 (ja) 発光素子及びそれを用いた発光ダイオード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees