JP2019114804A - 支持基板に接合された発光デバイス - Google Patents

支持基板に接合された発光デバイス Download PDF

Info

Publication number
JP2019114804A
JP2019114804A JP2019051248A JP2019051248A JP2019114804A JP 2019114804 A JP2019114804 A JP 2019114804A JP 2019051248 A JP2019051248 A JP 2019051248A JP 2019051248 A JP2019051248 A JP 2019051248A JP 2019114804 A JP2019114804 A JP 2019114804A
Authority
JP
Japan
Prior art keywords
region
type region
metal
contact metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019051248A
Other languages
English (en)
Inventor
ジェローム チャンドラ バト
Chandra Bhat Jerome
ジェローム チャンドラ バト
サルマン アクラム
Akram Salman
サルマン アクラム
ダニエル アレキサンダー シュタイガーワルド
Alexander Steigerwald Daniel
ダニエル アレキサンダー シュタイガーワルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds Holding BV
Original Assignee
Lumileds Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumileds Holding BV filed Critical Lumileds Holding BV
Publication of JP2019114804A publication Critical patent/JP2019114804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

【課題】支持基板に接合された半導体発光デバイスを提供する。【解決手段】ボディ３５、及びボディの全体の厚さを貫通して延在する複数のビア４８を有する支持基板が、ｎ型領域１２とｐ型領域１６との間に挟まれた発光層１４を有する半導体発光デバイスに接合される。支持基板の幅は、半導体発光デバイスの幅以下である。デバイスウェハーと支持基板とが同時にダイシングされ、ダイスケールで実施されていたいくつかの処理工程をウェハースケールで実施することを可能にする。【選択図】図７

Description

本発明は、支持基板に接合された半導体発光デバイスに関する。
発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、垂直共振レーザーダイオード（ＶＣＳＥＬ）、及び端面発光レーザー等の半導体発光デバイスは、現在利用可能な発光源として、最も効率の良い群に含まれる。可視スペクトルにわたって作動可能な高輝度発光デバイスの製造において、現在関心を集めている材料系は、III−V族半導体、特にガリウム、アルミニウム、インジウム、及び窒素の二元合金、三元合金、及び四元合金（III族窒化物材料とも呼ぶ）を含む。一般的に、III族窒化物発光デバイスは、異なる組成及びドーパント濃度を有する複数の半導体層のスタックを、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、又は他のエピタキシャル技術によってサファイア、炭化ケイ素、III族窒化物、又は他の適切な基板上にエピキャシタル成長させることで製造される。スタックは、しばしば基板上に形成される一つ又は複数のｎ型層（例えばＳｉドープ）と、一つ又は複数のｎ型層上に形成される活性領域内の一つ又は複数の発光層と、活性領域上に形成される一つ又は複数のｐ型層（例えばＭｇドープ）を含む。ｎ型領域及びｐ型領域上には、電気的コンタクトが形成される。
図１０は、ＵＳ６８７６００８でより詳細に説明されている、サブマウント１１４に取り付けられた発光ダイオードダイ１１０を示す。サブマウントの上面及び底面のはんだ付け可能表面間の電気的接続は、サブマウント内部で形成される。はんだボール１２２−１及び１２２−２が配置されるサブマウント上面のはんだ付け可能領域と、はんだ接合体１３８に接着するサブマウント底面のはんだ付け可能領域とは、サブマウント内の導電経路によって電気的に接続されている。はんだ接合体１３８は、サブマウント底面のはんだ付け可能領域をボード１３４に電気的に接続する。サブマウント１１４は、例えばいくつかの異なる領域を有するシリコン／ガラス複合サブマウントでもよい。シリコン領域１１４−２は、サブマウントの上面と底面との間の導電経路を形成するメタライゼーション１１８−１及び１１８−２によって囲まれている。メタライゼーション１１８−１及び１１８−２によって囲まれるシリコン領域１１４−２内、又は他のシリコン領域１１４−３内にＥＳＤ保護回路等の回路を形成してもよい。このような他のシリコン領域１１４−３も、ダイ１１０又はボード１３４に電気的に接続してもよい。ガラス領域１１４−１は、異なるシリコン領域を互いに絶縁する。はんだ接合体１３８は、例えば誘電層又は空気である絶縁領域１３５によって互いに絶縁されてもよい。
図１０に示すデバイスにおいて、メタライゼーション１１８−１及び１１８−２を含むサブマウント１１４は、ダイ１１０がサブマウント１１４に取り付けられる前に、ダイ１１０とは別に形成される。例えば、ＵＳ６８７６００８は、多数のサブマウントのための多数のサイトを有するシリコンウェハーが、上記ＥＳＤ保護回路等の任意の所望の回路を含むように成長されることを説明する。ウェハーには従来のマスキング及びエッチング工程によって穴（ホール）が形成される。ウェハー上及び穴の内側には金属等の導電層が形成される。その後、導電層をパターニングすることができる。次いで、ウェハー上及び穴の内側にガラスの層が形成される。導電層を露出するために、ガラス層及びウェハーの一部が除去される。その後、ウェハーの下面の導電層をパターニングしてもよく、また、追加の導電層を加えてパターニングしてもよい。ウェハーの下面がパターニングされた後、個々のＬＥＤダイ１１０をインターコネクト（相互接続子）１２２によって物理的及び電気的にサブマウント上の導電領域に接続することができる。言い換えれば、ＬＥＤ１１０は、個々のダイオードにダイシングされた後にサブマウント１１４に取り付けられる。
本発明の目的は、支持基板に接合された半導体発光デバイスを提供することである。
本発明の実施形態は、ボディと、ボディの全体の厚さを貫通して延在する複数のビアを有する支持基板とを含む。ｎ型領域とｐ型領域との間に挟まれた発光層を有する半導体発光デバイスが、支持基板に接合される。支持基板の幅は、半導体発光デバイスの幅以下である。
デバイスウェハーと支持基板とが同時にダイシングされ、支持基板の幅が半導体発光デバイスの幅以下になるよう、ウェハースケールプロセスにおいて半導体発光デバイスを支持基板に接合してもよい。ウェハースケールプロセスは、従来はダイスケールで実施されていたいくつかの処理工程をウェハースケールで実施することを可能にし、これによってコストを削減できる。
図１は、複数の半導体発光デバイスのウェハーの一部を示す。図１では二つの発光デバイスが描かれている。 図２は、一つ又は複数の金属層及び一つ又は複数のポリマー層が追加された後の、図１のデバイスのうちの一方のデバイスを示す。 図３は、金属接合体によって支持基板に接合されたデバイスを示す。 図４は、単一のポリマー層によって支持基板に接合されたデバイスを示す。 図５は、デバイス上及び支持基板上に形成された誘電層によって支持基板に接合されたデバイスを示す。 図６は、支持基板のボディにビアが形成された後の図３の構造体を示す。 図７は、ビア、並びにパターニングされた金属及び誘電層が形成された後の図４の構造体を示す。 図８は、追加のパターニングされた金属及び誘電層を形成し、はんだバンプ及び波長変換層を取り付けた後の図７の構造体を示す。 図９は、ｎ型領域の端に形成されたリフレクタ―（反射体）を示す。 図１０は、サブマウントに取り付けられたＬＥＤを含む従来のデバイスを示す。
本発明のいくつかの実施形態では、ウェハースケールプロセスにおいて半導体発光デバイスがマウントに接合される。下記の実施例では、半導体発光デバイスは青色又は紫外線光を発するIII族窒化物ＬＥＤであるが、レーザーダイオード等のＬＥＤ以外の半導体発光デバイス、及びIII−V族材料、III族リン化物、III族砒化物、II−VI族材料、ＺｎＯ、又はＳｉ系材料等の他の材料系からなる半導体発光デバイスを用いてもよい。
図１は、複数の半導体発光デバイスのウェハーの一部を示す。図１には、二つのデバイスが描かれている。図１の構造体は、例えばサファイア、ＳｉＣ、Ｓｉ、ＧａＮ、又は複合基板等、任意の適切な基板１０でよい成長基板上に半導体構造体を成長させることで形成できる。半導体構造体は、ｎ及びｐ型領域１２と１６との間に挟まれた発光又は活性領域１４を含む。最初にｎ型領域１２を成長させてもよく、ｎ型領域１２は、異なる組成及びドーパント濃度を有する複数の層、例えばバッファ層又は核生成層、及び／又は成長基板の除去を容易にするための層等の、ｎ型又は意図的にはドープされていない準備層、及び発光領域が効率よく光を発するために望ましい特定の光学的又は電気的性質を有するよう設計されたｎ型デバイス層を（若しくはｐ型デバイス層さえも）含み得る。発光又は活性領域１４は、ｎ型領域１２上に成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又は、バリア層によって分離された複数の厚い若しくは薄い発光層を有する多重量子井戸発光領域を含む。その後、ｐ型領域１６を発光領域１４上に成長させることができる。ｎ型領域１２と同様、ｐ型領域１６は、意図的にはドープされていない層、又はｎ型層を含め、異なる組成、厚さ、及びドーパント濃度を有する複数の層を有し得る。いくつかの実施形態においては、デバイス内の全半導体材料の総厚は１０μｍより小さく、いくつかの実施形態においては６μｍより小さい。いくつかの実施形態においては、ｐ型領域が最初に成長され、その後活性領域、ｎ型領域が成長される。いくつかの実施形態においては、半導体材料は成長後任意で２００℃〜８００℃でアニールされてもよい。
その後、ｐ型領域１６上に金属コンタクトが形成される。図１のデバイスでは、ｐ型コンタクトは二つの金属層１８及び２０を含む。金属１８は、例えば蒸着又はスパッタリングによって堆積され、その後通常のフォトリソグラフィック処理、例えばエッチング又はリフトオフによってパターニングされてもよい。金属１８は、ｐ型III族窒化物材料とオーミック接触する反射性金属、例えば銀でもよい。また、金属１８は、遷移金属及び銀を含む複数層スタックでもよい。遷移金属は、例えばニッケルでもよい。いくつかの実施形態においては、金属１８の厚さは１００Å〜２０００Åであり、いくつかの実施形態においては５００Å〜１７００Å、いくつかの実施形態においては１０００Å〜１６００Åである。金属１８の堆積後、任意で構造体に二回目のアニールを実施してもよい。
任意の第二ｐ型コンタクト金属２０を、ｐ型コンタクト金属１８上に、例えば蒸着又はスパッタリングによって堆積し、その後通常のフォトリソグラフィック処理、例えばエッチング又はリフトオフによってパターニングして形成してもよい。金属２０は、銀との反応が最小であるあらゆる導電性材料、例えばチタン及びタングステンの合金であり得る。この合金は、部分的に又は完全に窒化処理されていてもよく、又は全く窒化処理されていなくてもよい。あるいは、金属２０はクロム、プラチナ、若しくはシリコンでもよく、また、周囲の層との接着及び金属１８の拡散防止のために最適化されたこれらの材料の複数層スタックでもよい。金属２０の厚さは、いくつかの実施形態では１０００Å〜１００００Å、いくつかの実施形態では２０００Å〜８０００Å、いくつかの実施形態では２０００Å〜７０００Åである。
その後、構造体は通常のフォトリソグラフィック処理によってパターニングされ、例えば半導体材料を化学反応性プラズマによって除去する反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）、又はプラズマが高周波数磁場によって生成されるＲＩＥ処理である誘導接合プラズマ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ：ＩＣＰ）エッチング等によってエッチングされる。いくつかの実施形態においては、パターンは、ｐ型コンタクト金属２０をパターニングするためのフォトリソグラフィック・マスクによって決定されてもよい。これらの実施形態においては、エッチングは、ｐ型コンタクト金属２０のエッチングに続いて単一の工程内で実施されてもよい。いくつかの領域においては、ｐ型領域１６の全厚さ及び発光領域１４の全厚さが除去され、ｎ型領域１２の表面１３が露出される。その後、デバイス間の領域１１においてｎ型領域１２がエッチングされ、III族窒化物材料が、最終デバイスの端となる点２００から距離２０２だけ後退するよう、すなわち、デバイス間の露出した基板１０の距離が距離２０２の２倍になるように、基板１０が露出される。例えば、いくつかの実施形態においては、III族窒化物材料はデバイスの端から１μｍ〜５０μｍ後退してもよく、いくつかの実施形態においては２０μｍ未満、いくつかの実施形態においては１０μｍ未満、いくつかの実施形態においては６μｍ未満後退してもよい。
例えば、プラズマＣＶＤ（ＰＥＣＶＤ）、ＣＶＤ、又は蒸着によって図１の構造体上に誘電体２２を堆積してもよい。誘電体２２は、ｎ型及びｐ型領域に接続する金属コンタクトに電気的絶縁を提供する。誘電体２２は、領域１３においてｎ型領域１２を露出させ、領域２４においてｐ型コンタクト金属２０を露出させるよう、通常のフォトリソグラフィック処理によってパターニングされ、ＩＣＰエッチング又はＲＩＥによってエッチングされる。誘電体２２は、リフトオフによってパターニングされてもよい。誘電体２２は、窒化ケイ素、酸化ケイ素、及び酸窒化ケイ素を含む任意の適切な誘電体であり得る。いくつかの実施形態においては、誘電体２２は自身に入射する光を反射するよう最適化された複数層誘電体スタックである。誘電体２２の厚さは、いくつかの実施形態では２μｍ未満であり、いくつかの実施形態では２００Å〜５０００Å、いくつかの実施形態では５００Å〜３２００Åである。
本明細書で説明されるデバイスは複数のデバイスを含むウェハー上に形成されることを説明するために、図１では二つのデバイスが示されている。簡略化のため、図２、３、４，５、６、７、及び８では一つのデバイスしか示されていないが、これらの図に示される構造体はウェハーにわたって繰り返されることを理解されたい。
図２では、ｎ型領域１２と接触する領域内にｎ型コンタクト２６を形成する金属層２７、及び追加のｐ型コンタクト層３２が堆積されパターニングされている。金属２７は、アルミニウム等のあらゆる適切な金属、又はアルミニウム、チタン／タングステン合金、銅、及び金等を含む複数層スタックでもよい。金属２７が複数層スタックであるいくつかの実施形態においては、最初の金属（すなわち、ｎ型領域１２に隣接する金属）は、ＧａＮとオーミック接触を形成し、青色光及び白色光を反射するよう選択されてもよい。このような最初の金属は、例えばアルミニウムであり得る。最後の金属は、デバイスをマウントに取り付けるために用いられるどのような接合（ボンディング）処理にも適した金属であり得る。例えば、いくつかの実施形態においては、接合処理は熱圧縮であり、最後の金属は金である。金属２７は、任意の処理、例えばスパッタリング、蒸着、メッキ又はこれらの処理の組み合わせ等によって堆積することができる。
図２のデバイスにおいては、ｎ型コンタクト２６がｎ型領域１２の端を超えて成長基板１０に接触するが、いくつかの実施形態においては、ｎ型コンタクト２６がｎ型領域１２の端を覆わないよう、ｎ型コンタクト２６はｎ型領域１２の端から後退してもよい。いくつかの実施形態においては、後に説明されるポリマー層２８は、ｎ型コンタクト２６によって覆われていないｎ型領域１２の部分に接触するようより幅広でもよい。いくつかの実施形態においては、デバイスの一部を示す図９に示されるように、ｎ型領域１２の端部のまわりに反射性誘電材料７０が堆積される。反射性誘電材料７０は、例えば誘電体２２と同時に形成されるか、又は別の堆積及びパターニング工程で形成される反射性誘電体スタックでもよい。いずれの場合においても、ｎ型領域１２及びｎ型コンタクト２６はともにデバイスの端２００から後退している。
その後、一つ又は複数のポリマー層が堆積されパターニングされる。ポリマー層２８は隣接するデバイス間に配置される。ポリマー層３０は、ｐ型コンタクト３２とｎ型コンタクト２６とを分離する。ポリマー層２８及び３０は同じ材料でもよく、同じ工程で堆積及びパターニングされてもよいが、異なる材料や工程でもよい。例えば、図４のデバイスにおいては、ポリマー層２８及び３０並びに接合層４２は、全て単一の工程で堆積される同一の材料でもよい。この場合、堆積された材料をパターニングする必要がなく、また、平坦化も要さない可能性がある。いくつかの実施形態においては、ポリマー層２８及び３０は高温耐性である。適切な材料の例としては、ベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、及びエポキシが含まれる。いくつかの実施形態においては、ポリマー層２８は、二酸化チタン等の散乱成分又はカーボンブラック等の吸光物質によってドープされてもよい。ポリマー層２８は、いくつかの実施形態においてはシリコーンでもよい。堆積されたポリマー層２８及び３０は、例えば化学機械研磨、機械研磨、又はフライカッティング等によって平坦化されてもよい。
図２に示す複数のデバイスのウェハーは、図２で描かれている向きに関してひっくり返され、複数の支持基板のウェハーに接合される。図３、４、及び５は、半導体発光デバイス３３と支持基板３４との間の適切な接合の三つの例を示す。図３、４、及び５に示される支持基板３４は、ボディ３５を含む。ボディは、いくつかの実施形態においてはＳｉ、ＧａＡｓ、又はＧｅであってもよく、又は他の任意の適切な材料であってもよい。いくつかの実施形態においては、支持基板３４内に電子部品が組み込まれてもよい。内蔵要素は、例えば静電放電保護のための回路要素、又は駆動電子部品でもよい。適切な内蔵要素の例としては、ダイオード、抵抗器、及びコンデンサーが含まれる。内蔵要素は、従来の半導体加工（処理）技術によって形成されてもよい。
図３に示す構造体では、任意の誘電体３６が支持基板３４上に成長される。誘電体３６は、ボディ３５の熱成長自然酸化物（例えば、シリコンの酸化物）、ＰＥＣＶＤ又はＣＶＤによって堆積された誘電体（例えば、シリコンの酸化物、窒化物、又は酸窒化物）、又は任意の他の適切な誘電体でもよい。例えば、Ｏ２及び又はＨ２Ｏを含む気体雰囲気においてシリコンを８００℃〜１２００℃で加熱して熱酸化物を成長させてもよい。シラン及びＮ２Ｏ若しくはＯ２雰囲気内、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気内、１５０℃〜４００℃でＰＥＣＶＤ酸化物を成長させてもよい。シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気内、３００℃〜９００℃でＣＶＤ酸化物を成長させてもよい。
誘電体３６（存在する場合）、又はボディ３５上に金属３８が堆積される。金属３８は、例えば銅、金、又は他の任意の適切な金属であり、スパッタリング、メッキ、蒸着、これらの技術の組み合わせ、又は任意の他の技術によって堆積される。金属３８は、複数層金属スタックを含んでもよい。金属３８が複数層スタックであるいくつかの実施形態においては、スタックの最後に堆積される層は、デバイス３３を支持基板３４に取り付けるためのどのような接合技術にも適した金属であり得る。いくつかの実施形態においては、接合技術は熱圧縮であり、最後に堆積される層は金でもよい。金属３８は、例えば付加的処理又は除去的処理によってパターニングされてもよい。
誘電体４０が堆積されパターニングされる。誘電体４０は、ｎ型及びｐ型半導体層と電気的に接続されている金属層間の電気的絶縁を提供するため、誘電体４０は、ポリマー層３０と整列していなければならない。誘電体４０は、接合材料又は接着剤として適したポリマー又は他の有機材料であり得る。誘電体４０は、例えばベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、シリコーン系ポリマー、エポキシ、材料の組み合わせ、任意の他の適切な有機材料又は無機誘電体でもよい。任意で、支持基板３４の上面（すなわち、金属３８及び誘電体４０の上面）を、例えば研磨、機械化学研磨、又は任意の他の適切な処理によって平坦化してもよい。
図４に示す構造体において、単一の誘電性接合層４２が図２の構造体の上面（すなわち、金属層２６及び３２、並びにポリマー層２８及び３０の上面）に形成されている。あるいは、誘電体４２は、支持基板３４のボディ３５上に形成されてもよい。誘電体４２は、接合材料又は接着剤に適したポリマー又は他の有機材料でもよい。誘電体４２は、ベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、エポキシ、シリコーン系ポリマー、又は他の適切な有機材料でもよい。誘電体４２は、ポリマー層２８及び３０と同じ材料でもよいし、そうでなくてもよい。誘電体４２は、例えばスピンコーティングによって形成されてもよく、堆積後に、例えば化学機械研磨、機械研磨、又はフライカッティングによって平坦化されてもよい。誘電体４２がポリマー層２８及び３０と同じ材料であるいくつかの実施形態においては、デバイスは同時堆積の後、単一の工程内で、例えば化学機械研磨によって平坦化されてもよい。いくつかの実施形態においては、誘電体の平坦化は必要ない。誘電体４２は、金属層２６及び３２上で厚さが１００Å〜１μｍでもよく、またウェハー全体にわたって平坦でもよい。
図５に示すデバイスにおいて、接合層４４及び４６は、それぞれボディ３５及びデバイス３３上に形成される。デバイス３３上に形成される接合層４６は、例えばＰＥＣＶＤによって低温で堆積されたケイ素の酸化物、窒化ケイ素又は酸窒化ケイ素等の誘電体でもよい。例えば、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において、１５０℃〜４００℃でＰＥＣＶＤ酸化物を成長させてもよい。いくつかの実施形態においては、誘電体４６の厚さは１００Å〜１μｍでもよい。支持基板３４上に形成される接合層４４は、例えばケイ素酸化物、窒化ケイ素、又は酸窒化ケイ素等の誘電体でもよい。シリコン（ケイ素）酸化物は、シリコン支持基板上に熱成長された酸化物でもよく、例えばＣＶＤによって高温で堆積されてもよく、また、例えばＰＥＣＶＤによって低温で堆積されてもよい。いくつかの実施形態においては、誘電体４４の厚さは１００Å〜１μｍでもよい。例えば、熱酸化物は、８００℃〜１２００℃、Ｏ２及び／又はＨ２Ｏ気体雰囲気においてシリコンを加熱することで成長させてもよい。ＰＥＣＶＤ酸化物は、１５０℃〜４００℃、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において堆積されてもよい。ＣＶＤ酸化物は、３００℃〜９００℃、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において堆積されてもよい。
複数のデバイス３３のウェハーは、例えば図３、４、及び５に示される接合構造の一つによって複数の支持基板３４のウェハーに接合される。接合は、いくつかの実施形態のいては５０℃〜５００℃で行われてもよく、いくつかの実施形態においては１００℃〜２５０℃で行われてもよい。接合は、いくつかの実施形態においては５ＭＰａ未満の圧縮圧力下において行われてもよい。いくつかの実施形態においては、複数の支持基板３４のウェハーへの接合後、成長基板１０を、例えばエッチング又はレーザーリフトオフによってデバイス３３から除去してもよい。成長基板１０が除去されるいくつかの実施形態においては、デバイスは成長基板無しでは機械的に自身を支えること（自立）ができないほどに薄いため、支持基板３４はデバイス３３に機械的支持を提供する。例えば、基板が除かれた図２のデバイスの総厚は、いくつかの実施形態では７μｍ以下で、いくつかの実施形態では２５μｍ以下である。成長基板１０を除去することによって露出される半導体材料は、例えば光抽出を向上させるために、光電気化学エッチング等の任意の適切な処理によってパターニング又は粗面化されてもよい。いくつかの実施形態においては、成長基板１０は最終デバイスの一部に残る。いくつかの実施形態においては、成長基板は例えば鋸引き（ソーイング）又はエッチング等によって成形されてもよい。デバイス３３への接合の前後で、支持基板３４のボディ３５は、いくつかの実施形態においては厚さ５０μｍ〜２５０μｍまで薄くされてもよく、いくつかの実施形態においては厚さ８０μｍ〜１２０μｍに薄くされてもよい。減肉は、例えば化学機械研磨、又はグラインディング及びポリッシングによって行われてもよい。
接合後、図６、７、及び８に示されるように、支持基板にはビアが形成され、接合された構造体はさらに処理を受ける。図６は、図３のデバイスに形成されたビアを示す。図７及び８は、図４のデバイス上に形成されたビア並びに金属及び誘電層を示す。図６、７、及び８の処理は、図３、４、及び５のいずれのデバイスに実施されてもよい。
図６に示すように、ビア４８は、支持基板３４のボディ３５を貫通するようエッチングされる。二つのビアが図示されており、一方はｎ型領域１２に電気的に接続された金属を露出するもので、他方はｐ型領域１６に電気的に接続された金属を露出させるものである。図６に示す（図３の接合を含む）デバイスにおいては、金属層３８を露出させるよう、ビア４８はボディ３５及び任意の誘電体３６を貫通してエッチングされる。図４及び５に示すデバイスにおいては、ｐ型金属３２及びｎ型金属２６を露出させるよう、ビアは接合層４２、４４及び４６を貫通してエッチングされる。ビア４８は、例えば深堀ＲＩＥ、ＲＩＥ、湿式化学エッチング、又は他の任意の適切なエッチング技術によってエッチングされてもよい。支持基板３４がＳｉである実施形態における適切なエッチングガスは、例えばＳＦ６を含み、エッチングは、一般にボッシュプロセスと呼ばれる処理によって、例えばオクタフルオロシクロブタンを用いて化学的不活性パッシベーション層をＳｉ側壁上に堆積させながら時間多重で実施してもよい。支持基板３４がＧａＡｓである実施形態の適切なエッチングガスは、例えばＣｌ２、ＨＢｒ、又はＣｌ２及びＨＢｒの混合気体を含む。支持基板３４がＧｅである実施形態の適切なエッチングガスは、例えばＣｌ２、ＳＣｌ４、又はＣｌ２及びＳＣｌ４の混合気体を含む。支持基板３４がＧａＡｓ又はＧｅである実施形態のエッチングも、側壁に化学的不活性パッシベーション層を堆積させつつ時間多重で実施してもよい。ビア４８の側壁はボディ３５に対して垂直でもよく、図６に示すように角度がつけられていてもよい。
図７に示すように、その後ボディ３５の表面上及びビア４８の内部に誘電体５０が堆積される。誘電体５０は、例えば低温でＰＥＣＶＤによって堆積されたケイ素酸化物、ケイ素窒化物、又はケイ素酸窒化物等でもよい。例えば、ＰＥＣＶＤ酸化物は、シラン及びＮ２Ｏ若しくはＯ２、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において、１５０℃〜４００℃で堆積されてもよい。誘電体５０の厚さは、いくつかの実施形態では１００Å〜２μｍでもよい。その後、金属層３２及び２６を露出するために、誘電体５０はビア４８の頂部においてパターニングされる。
金属層が堆積され、ｐ型コンタクト及びｎ型コンタクトに電気的接続部５２及び５４を形成するようパターニングされる。電気接続部５２及び５４は、例えばスパッタリング、メッキ、又はスパッタリング及びメッキの組み合わせによって堆積されたＣｕ等でもよい。電気的接続部５２及び５４の厚さは、いくつかの実施形態においては１μｍ〜２０μｍでもよく、いくつかの実施形態においては６μｍ〜１０μｍでもよい。図７の断面図においては、電気的接続部５２及び５４は完全にはビア４８を充填しない。いくつかの実施形態においては、ビア４８の誘電体５０によって占有されていない部分は、電気的接続部５２及び５４によって完全に充填されていてもよい。電気的接続部５２及び５４を形成する金属層は、例えばＴｉ、ＴｉＷ、Ｃｕ、Ｎｉ、及びＡｕを含む複数層金属スタックでもよく、スパッタリング、又はスパッタリング及びメッキの組み合わせによって堆積されてもよい。
図８に示すように、電気的接続部５２及び５４を電気的に絶縁及び／又は保護するために、誘電体５５が堆積されパターニングされる。誘電体５５は、例えば一つ若しくは複数のベンゾシクロブテン系ポリマー又は一つ若しくは複数のポリイミド系ポリマーでもよい。ビア４８が電気的接続部５２及び５４を形成する金属層によって完全には充填されていない実施形態においては、誘電体５５はビア４８をほとんど又は完全に充填してもよいし、ビア４８は充填されなくてもよい。
その後、任意ではんだ接続部５６及び５８を形成するために追加金属層が堆積される。追加金属層は、電気接続部５２及び５４とインターコネクト６０及び６２（いくつかの実施形態でははんだバンプ）とを接続するのに適した任意の金属であり得る。はんだ接続部５６及び５８の適切な例は、第一のスパッタリングＮｉＶ層又はメッキＮｉ層及び第二のスパッタリング又はメッキＡｕ薄層、第一のスパッタリングＴｉＷ層、第二のスパッタリングＮｉＶ層又はメッキＮｉ層、及び第三のスパッタリング又はメッキＡｕ薄層、又は第一のスパッタリング又はメッキＴｉＷ層、第二のメッキＣｕ層、及び第三のスパッタリング又はメッキＡｕ層を含む。はんだ接続部５６及び５８の総厚は、いくつかの実施形態では１μｍ〜１５μｍでもよい。
いくつかの実施形態においては、発光層１４上、発光層から出射される光の経路内に、波長変換層６４が配置される。波長変換層６４は、デバイスから間を空けて離されていてもよく、成長基板１０が除去されている場合にはｎ型領域１２に取り付けられてもよく、成長基板１０が存在する場合には成長基板１０に取り付けられてもよい。波長変換層は、発光層から出射された光を吸収し、他の波長の光を出射するよう構成された一つ又は複数の波長変換材料を含む。発光層によって出射され、波長変換層に入射される光の全て又は一部のみが波長変換材料によって変換されてもよい。発光層によって出射された無変換の光が最終的な光のスペクトルの一部でもよいが、そうでなくともよい。一般的な組み合わせの例としては、青色ＬＥＤと黄色発光波長変換材料、青色ＬＥＤと緑色及び赤色発光波長変換材料、紫外線ＬＥＤと青色及び黄色発光波長変換材料、及び紫外線ＬＥＤと青色、緑色、及び赤色発光波長変換材料が含まれる。デバイスから出射される光のスペクトルを適合させるために、他の色の光を発する波長変換材料を追加してもよい。
波長変換層６４は、例えばラミネーションによってウェハー上に堆積された、シリコーンマトリックス内に蛍光体粒子を含む層でもよい。波長変換層の厚さは、いくつかの実施形態では１０μｍ〜１００μｍでもよく、いくつかの実施形態では１５μｍ〜５０μｍでもよく、いくつかの実施形態では１８μｍ〜３０μｍでもよい。波長変換層６４は、例えばスプレーコーティング、電気泳動、オーバーモールド成形、ステンシル法、スクリーン若しくはインクジェット印刷、沈殿、蒸着、スパッタリング、又は他の任意の適切な技術によってデバイス上に堆積された有機又は無機封入剤内の粉末状蛍光体又は量子ドットでもよい。波長変換層６４は、例えば事前に形成された、焼結による固体セラミック蛍光体、又はガラス系蛍光体等の自立層でもよい。このような自立層は、接着剤を用いずにデバイスに直接接合してもよいし、シリコーン接着剤等の接着剤によって接合してもよい。いくつかの実施形態においては、波長変換層６４は、ｎ型領域１２に直接堆積又は接合される高屈折率スペーサ材料、及びスペーサ材料上に堆積される蛍光体層を含む複数層構造体でもよい。適切な蛍光体の例としては、ドープ・イットリウム・アルミニウム・ガーネット系蛍光体、窒化物系蛍光体、及び任意の他の適切な蛍光体が含まれる。
いくつかの実施形態においては、波長変換層６４がデバイス内における唯一の波長変換材料である。いくつかの実施形態においては、波長変換層６４は、白色光又は他の単色光をつくり出すために他の波長変換要素、例えば他の蛍光体、量子ドット、半導体波長変換要素、又は染料と組み合わされてもよい。
いくつかの実施形態においては、接続部５６及び５８上に、図８の構造体をプリント基板等の他の構造体に取り付けるのに適した任意のインターコネクト６０及び６２を形成してもよい。インターコネクト６０及び６２はしばしばはんだバンプであるが、任意の適切なインターコネクトを使用することができる。インターコネクト６０及び６２は、例えばスズ、銀、及び銅の合金（ＳＡＣはんだ）、又は金及びスズの合金でもよい。はんだは任意の適切な技術、例えばメッキでつけることができる。メッキ後、はんだバンプ６０及び６２の構造及び微細構造を平滑化するために、構造体をリフローしてもよい。
その後、複数の支持基板３４に接合される複数のデバイス３３のウェハーをダイシングして個々のＬＥＤチップすることができる。デバイス３３と支持基板３４とは一緒に切断されるので、図３、４、５、６、７、及び８に示されるように、支持基板はデバイスより幅広ではなく、支持基板の幅とデバイスの幅は実質的に等しい。シンギュレーションは、例えば従来の鋸引き、１９３ｎｍ、２４８ｎｍ、又は３５５ｎｍの光を用いたレーザーアブレーション、又はウォータージェット切断によって実施されてもよい。シンギュレーションは、スクライビングと機械的破壊（ブレーキング）との組み合わせによって実施されてもよく、スクライビングは、例えば従来の鋸引き、１９３ｎｍ、２４８ｎｍ、又は３５５ｎｍの光を用いたレーザーアブレーション、又はウォータージェット切断でもよい。
上記複数のデバイスは複数の支持基板にウェハースケールで接合されるので、本発明の実施形態は、デバイスがダイ毎に支持基板に接続される従来の方式に対して、効率性及びコスト削減を提供することができる。例えば、効率性は、成長基板の除去、成長基板除去後の半導体表面の粗面化、及び波長変換層の形成を含む、従来のＬＥＤにおいては通常パッケージレベルで実施される多数の処理工程を、ウェハーレベルで実施可能であることに起因し得る。
従来の半導体垂直統合方式においては、統合されるデバイスは多くの場合、名目上は同じ材料、又は類似した熱膨張係数（ＣＴＥ）を有する材料である。したがって、構造体のウェハー接合は高温で実施することができる。サファイア及びウェハー上に成長されたIII族窒化物デバイスがシリコン支持基板に接合される場合、サファイアのＣＴＥ及びシリコンのＣＴＥは、高温でのウェハーボンディングによって大きなストレスが接合された構造体内に閉じ込められるのに十分なほど異なり、これは次の処理における接合体の反り又は破壊につながる。上記のいくつかの実施形態においては、デバイスは支持基板に低温で接合されるため、閉じ込められるストレスが最小になり、降伏が改善される。例えば、接合はいくつかの実施形態では３００℃未満で実施され、いくつかの実施形態では２３０℃〜２７５℃で、またいくつかの実施形態ではそれ未満の温度で実施される。シリコーン系接合層を用いるいくつかの実施形態においては、接合は１５０℃未満で実施されてもよい。
いくつかの実施形態においては、接合の際には支持基板ウェハーは何も機構（フィーチャー）を有さないので、細かな位置合わせ（アラインメント）をすることなくデバイスウェハーを支持基板ウェハーに接合することができる。デバイスウェハー及び支持基板ウェハーは、例えば目視によって大まかに位置合わせするたけでよく、両ウェハー上のパターニングされた機構を精密に位置合わせする必要はない。接合後、ビアのエッチングマスクをＬＥＤメタライゼーションに位置合わせする必要があり、これはＩＲアラインメント（接合されたウェハーを透視する方法）、又は裏面アラインメント（サファイア等の透明成長基板を通して見えるＬＥＤパターンを見ながら支持基板ウェハー側のマスクを位置合わせする方法）によって実施することができる。
本発明を詳細に説明してきたが、本開示に基づき、本明細書に記載の発明思想の趣旨から逸脱することなく本発明を変更し得ることは、当業者によって理解されるであろう。したがって、本発明の範囲は図示又は記載された特定の実施形態に限定されるべきではない。
次の付記を記す。
（付記１） ボディ、及び前記ボディの全体の厚さを貫通する複数のビアを有する支持基板と、
ｎ型領域とｐ型領域との間に挟まれる発光層を有し、前記支持基板に接合された半導体発光デバイスとを有し、
前記支持基板の幅は、前記半導体発光デバイスの幅以下である、構造体。
（付記２） 前記ｎ型領域は、前記半導体発光デバイスの端から後退している、付記１に記載の構造体。
（付記３） 前記ｎ型領域の端と前記半導体発光デバイスの端との間に配置されたポリマー層をさらに有する、付記２に記載の構造体。
（付記４） 前記ｎ型領域上に配置された金属コンタクトをさらに有する、付記１に記載の構造体。
（付記５） 前記金属コンタクトは、前記ｎ型領域の端の側壁を超えて延在する、付記４に記載の構造体。
（付記６） 前記金属コンタクトは、前記ｎ型領域の端から後退しており、
前記ｎ型領域の外側部分及び側壁上に反射性誘電構造体が配置されている、付記４に記載の構造体。
（付記７） 前記半導体発光デバイスは、少なくとも一つの誘電領域によって分離された複数の金属領域を含む接合層を介して前記支持基板に接続される、付記１に記載の構造体。
（付記８） 前記ボディの全体の厚さを貫通する前記複数のビアは、前記複数の金属領域を露出する、付記７に記載の構造体。
（付記９） 前記半導体発光デバイスは、ポリマーを含む接合層を介して前記支持基板に接合される、付記１に記載の構造体。
（付記１０） 前記ボディの全体の厚さを貫通する前記複数のビアは、前記ポリマー接合層を貫通して前記半導体発光デバイス上の金属層まで延在する、付記９に記載の構造体。
（付記１１） 前記半導体発光デバイスは、前記半導体発光デバイス上に形成された第一接合層、及び前記支持基板上に形成された第二接合層を介して前記支持基板に接合される、付記１に記載の構造体。
（付記１２） 前記第一及び第二接合層は、誘電層である、請求項１１に記載の構造体。
（付記１３） 前記第一及び第二接合層のうちの少なくとも一つは、ケイ素酸化物を含む、付記１１に記載の構造体。
（付記１４） 前記ボディの全体の厚さを貫通して延在する前記複数のビアは、前記半導体発光デバイス上の金属層を露出するよう、前記第一及び第二接合層の両方を貫通して延在する、付記１１に記載の構造体。
（付記１５） 前記半導体発光デバイス上に配置された波長変換層をさらに含む、付記１に記載の構造体。

Claims (7)

  1. ウェハーレベルＬＥＤ処理方法であって：
    ｎ型領域上で成長したｐ型領域の少なくとも一部をエッチング除去するステップ；
    前記ｎ型領域の少なくとも一部に第１の材料を堆積させるステップ；
    前記ｐ型領域の側壁に第１の誘電体をつけるステップ；
    前記ｎ型領域の少なくとも一部および前記第１の誘電体と接触するようにｎ領域コンタクト金属をつけるステップおよび前記ｐ型領域の少なくとも一部と接触するようにｐ領域コンタクト金属をつけるステップであって、前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属は第１のポリマーによって互いに離されている、ステップ；
    前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属を誘電層によりキャリア基板に取り付けるステップ；
    前記キャリア基板および前記誘電層を通って前記ｐ領域コンタクト金属まで第１のビアをエッチングするステップ；並びに
    前記キャリア基板および前記誘電層を通って前記ｎ領域コンタクト金属まで第２のビアをエッチングするステップ；
    を含む、
    ウェハーレベルＬＥＤ処理方法。
  2. サファイア成長基板上で前記ｐ型領域を成長させるステップ；並びに
    前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属を、前記誘電層により前記キャリア基板に取り付けた後に前記サファイア成長基板の少なくとも一部を除去するステップ；
    をさらに含む、
    請求項１に記載のウェハーレベルＬＥＤ処理方法。
  3. ｎ型領域側壁を形成するよう前記ｎ型領域に第１の後退部をエッチングするステップ；並びに
    前記第１の後退部を埋めるよう前記ｎ型領域側壁に反射誘電体側壁を堆積させるステップ；
    をさらに含む、
    請求項１に記載のウェハーレベルＬＥＤ処理方法。
  4. ｎ型領域側壁を形成するよう前記ｎ型領域に第１の後退部をエッチングするステップ；
    前記第１の後退部を埋め且つ前記ｎ型領域側壁に接触する反射誘電体側壁を堆積させるステップ；および
    前記ｎ型領域側壁からの第２の後退部を有するようｐ型コンタクト金属をつけるステップ；
    をさらに含む、
    請求項１に記載のウェハーレベルＬＥＤ処理方法。
  5. ５００℃未満の温度で圧力を加えて前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属を前記キャリア基板に前記誘電層を使用して取り付けるステップ、
    をさらに含む、
    請求項１に記載のウェハーレベルＬＥＤ処理方法。
  6. 前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属との電気的コンタクトをそれぞれ形成するよう前記第１のビア及び前記第２のビアにおいて金属層を堆積させるステップ、
    をさらに含む、
    請求項１に記載のウェハーレベルＬＥＤ処理方法。
  7. ｐ型領域に覆われた第１のエリアと前記ｐ型領域に覆われていない第２のエリアを有するｎ型領域であって、前記ｎ型領域は、ｎ型領域側壁を形成するよう前記ｎ型領域において第１の後退部を有する、ｎ型領域と；
    前記第１の後退部を埋め且つ前記ｎ型領域側壁と接触する反射誘電体側壁と；
    前記ｐ型領域および前記ｐ型領域によって覆われていない前記第２のエリアを分離するよう配置されたポリマー構造と；
    前記ｐ型領域の少なくとも一部に接触するよう配置されたｐ領域コンタクト金属と；
    前記ｐ型領域によって覆われていない前記第２のエリアの少なくとも一部に接触するよう配置されたｎ領域コンタクト金属と；
    前記ｎ領域コンタクト金属および前記ｐ領域コンタクト金属に誘電層により取り付けられたキャリア基板であって、前記キャリア基板および前記誘電層を通って前記ｐ領域コンタクト金属まで画定された第１の金属含有ビア並びに前記キャリア基板および前記誘電層を通って前記ｎ領域コンタクト金属まで画定された第２の金属含有ビアを有する、キャリア基板と；
    を有する、
    ＬＥＤ構造。
JP2019051248A 2011-06-01 2019-03-19 支持基板に接合された発光デバイス Pending JP2019114804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161491920P 2011-06-01 2011-06-01
US61/491,920 2011-06-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017021056A Division JP2017108156A (ja) 2011-06-01 2017-02-08 支持基板に接合された発光デバイス

Publications (1)

Publication Number Publication Date
JP2019114804A true JP2019114804A (ja) 2019-07-11

Family

ID=46331645

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014513278A Pending JP2014515560A (ja) 2011-06-01 2012-05-22 支持基板に接合された発光デバイス
JP2017021056A Pending JP2017108156A (ja) 2011-06-01 2017-02-08 支持基板に接合された発光デバイス
JP2019051248A Pending JP2019114804A (ja) 2011-06-01 2019-03-19 支持基板に接合された発光デバイス

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014513278A Pending JP2014515560A (ja) 2011-06-01 2012-05-22 支持基板に接合された発光デバイス
JP2017021056A Pending JP2017108156A (ja) 2011-06-01 2017-02-08 支持基板に接合された発光デバイス

Country Status (8)

Country Link
US (1) US20140077246A1 (ja)
EP (1) EP2715807B8 (ja)
JP (3) JP2014515560A (ja)
KR (1) KR20140034262A (ja)
CN (2) CN111509103A (ja)
RU (1) RU2604956C2 (ja)
TW (1) TWI617055B (ja)
WO (1) WO2012164437A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650171B (zh) 2011-07-15 2018-09-18 亮锐控股有限公司 将半导体装置结合到支持衬底的方法
US20140209961A1 (en) * 2013-01-30 2014-07-31 Luxo-Led Co., Limited Alternating current light emitting diode flip-chip
KR20160032221A (ko) 2013-07-18 2016-03-23 코닌클리케 필립스 엔.브이. 발광 디바이스들의 웨이퍼의 다이싱
JP6256026B2 (ja) * 2014-01-17 2018-01-10 日亜化学工業株式会社 発光装置及び発光装置の製造方法
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
KR102441311B1 (ko) * 2015-04-20 2022-09-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016113193A1 (de) * 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
WO2019027952A1 (en) * 2017-08-03 2019-02-07 Lumileds Llc METHOD FOR MANUFACTURING A LIGHT EMITTING DEVICE
TWI642335B (zh) * 2017-12-11 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
EP3528296B1 (en) * 2018-02-16 2020-06-03 Nichia Corporation Light emitting element and light emitting device
US10374386B1 (en) * 2018-06-07 2019-08-06 Finisar Corporation Chip on carrier
JP7385111B2 (ja) 2019-09-26 2023-11-22 日亜化学工業株式会社 発光装置の製造方法及び発光装置
RU195271U1 (ru) * 2019-11-25 2020-01-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Новгородский государственный университет имени Ярослава Мудрого" Арсенид-галлиевый магнитоэлектрический диод
KR102552204B1 (ko) 2022-11-08 2023-07-06 박영우 Led를 이용한 기능성 수중 촬영시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2006114820A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
KR100563853B1 (ko) * 1997-05-27 2006-03-24 오스람 옵토 세미컨덕터스 게엠베하 발광 소자의 제조 방법
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
JP4447806B2 (ja) * 2001-09-26 2010-04-07 スタンレー電気株式会社 発光装置
JP4214704B2 (ja) * 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
JP4996463B2 (ja) * 2004-06-30 2012-08-08 クリー インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7335924B2 (en) * 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
WO2007126094A1 (ja) * 2006-05-02 2007-11-08 Mitsubishi Chemical Corporation 半導体発光素子
CN100505164C (zh) * 2006-06-28 2009-06-24 财团法人工业技术研究院 氮化物半导体衬底的制造方法及复合材料衬底
JP2006279080A (ja) * 2006-07-10 2006-10-12 Sanyo Electric Co Ltd 発光素子ウエハの固定方法
JP2009105123A (ja) * 2007-10-22 2009-05-14 Showa Denko Kk 発光ダイオードおよびその製造方法
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
TWI495141B (zh) * 2008-08-01 2015-08-01 Epistar Corp 晶圓發光結構之形成方法及光源產生裝置
TW201010122A (en) * 2008-08-21 2010-03-01 Univ Nat Central Flip-chip light-emitting diode having the epitaxy strengthening layer, and fabrication method thereof
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5518502B2 (ja) * 2009-01-27 2014-06-11 シチズン電子株式会社 発光ダイオードの製造方法
KR101007130B1 (ko) * 2009-02-18 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2006114820A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置

Also Published As

Publication number Publication date
JP2017108156A (ja) 2017-06-15
CN103563099A (zh) 2014-02-05
CN111509103A (zh) 2020-08-07
RU2013158689A (ru) 2015-07-20
EP2715807A2 (en) 2014-04-09
EP2715807B8 (en) 2018-10-24
TWI617055B (zh) 2018-03-01
US20140077246A1 (en) 2014-03-20
EP2715807B1 (en) 2018-05-16
KR20140034262A (ko) 2014-03-19
JP2014515560A (ja) 2014-06-30
WO2012164437A3 (en) 2013-01-17
TW201306322A (zh) 2013-02-01
RU2604956C2 (ru) 2016-12-20
WO2012164437A2 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
JP7134198B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP2019114804A (ja) 支持基板に接合された発光デバイス
US11721788B2 (en) Method of bonding a semiconductor device to a support substrate
JP6419077B2 (ja) 波長変換発光デバイス
US20180323353A1 (en) Sealed semiconductor light emitting device
WO2012164456A1 (en) Method of attaching a light emitting device to a support substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211102