JP2011071273A - 半導体発光装置の製造方法及び半導体発光装置 - Google Patents

半導体発光装置の製造方法及び半導体発光装置 Download PDF

Info

Publication number
JP2011071273A
JP2011071273A JP2009220435A JP2009220435A JP2011071273A JP 2011071273 A JP2011071273 A JP 2011071273A JP 2009220435 A JP2009220435 A JP 2009220435A JP 2009220435 A JP2009220435 A JP 2009220435A JP 2011071273 A JP2011071273 A JP 2011071273A
Authority
JP
Japan
Prior art keywords
chip
main surface
temporary substrate
substrate
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009220435A
Other languages
English (en)
Other versions
JP5534763B2 (ja
Inventor
Yoshiaki Sugizaki
吉昭 杉崎
Akihiro Kojima
章弘 小島
Masanobu Ando
雅信 安藤
Kazuyoshi Furukawa
和由 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009220435A priority Critical patent/JP5534763B2/ja
Priority to EP10154638.0A priority patent/EP2302703A3/en
Priority to TW099105512A priority patent/TWI419380B/zh
Priority to US12/726,452 priority patent/US8367523B2/en
Publication of JP2011071273A publication Critical patent/JP2011071273A/ja
Application granted granted Critical
Publication of JP5534763B2 publication Critical patent/JP5534763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】生産性に優れた半導体発光装置の製造方法及び半導体発光装置を提供する。
【解決手段】本発明の半導体発光装置の製造方法は、仮基板の主面上に発光層を含む半導体層と第１の配線層を形成する工程と、半導体層及び第１の配線層を溝によって複数のチップに分離する工程と、仮基板の主面と第２の配線層が形成された支持基板の主面とを対向させ、仮基板上の複数のチップのうち隣り合わない複数の接合対象チップの各々の第１の配線層を一括して第２の配線層に接合させる工程と、接合されたチップと仮基板との界面にレーザ光を照射してチップと仮基板とを分離させ、複数のチップを仮基板から支持基板に一括して移す工程とを備えた。
【選択図】図５

Description

本発明は、半導体発光装置の製造方法及び半導体発光装置に関する。
例えば窒化物系のＬＥＤ（Light Emitting Diode）は、サファイア基板上にエピタキシャル成長させることができる。従来、光取り出し効率を高める点からサファイア基板を除去することが行われており、その場合ＬＥＤエピタキシャル層が非常に薄いことから、サファイア基板を除去する前にＬＥＤエピタキシャル層を支持基板に支持させることが行われている。
例えば、特許文献１には、ウェーハ状態のサファイア基板及びＬＥＤエピタキシャル層をダイシングして個片化された各ＬＥＤチップを支持基板に実装し、この後、個々のチップごとにレーザーリフトオフ法によりサファイア基板を除去することが開示されている。この場合、支持基板への実装及びサファイア基板の除去を個片化された個々のチップごとに行うことになるので効率が悪い。
米国特許第７２５６４８３号明細書
本発明は、生産性に優れた半導体発光装置の製造方法及び半導体発光装置を提供する。
本発明の一態様によれば、仮基板の主面上に、発光層を含む半導体層を形成する工程と、前記半導体層における、前記仮基板の主面に接する第１の主面の反対側の第２の主面側に第１の配線層を形成する工程と、前記第１の配線層及び前記半導体層を貫通して前記仮基板に達する溝を形成し、前記溝によって前記半導体層及び前記第１の配線層を複数のチップに分離する工程と、支持基板の主面上に第２の配線層を形成する工程と、前記仮基板の主面と前記支持基板の主面とを対向させ、前記仮基板上の複数の前記チップのうち隣り合わない複数の接合対象チップの各々の前記第１の配線層を一括して前記第２の配線層に接合させる工程と、前記第２の配線層に対して接合された前記接合対象チップの前記第１の主面と前記仮基板との界面にレーザ光を照射して前記接合対象チップと前記仮基板とを分離させ、前記複数の接合対象チップを前記仮基板から前記支持基板に一括して移す工程と、前記支持基板における前記チップが接合された部分より外側の部分を切断する工程と、を備えたことを特徴とする半導体発光装置の製造方法が提供される。
また、本発明の他の一態様によれば、発光層と前記発光層が発する光が取り出される第１の主面と前記第１の主面の反対側の第２の主面とを有する半導体層と、前記半導体層の前記第２の主面側に設けられた第１の配線層とを有するチップと、前記第１の配線層と接合された第２の配線層と、主面上に前記第２の配線層が形成され、前記第２の配線層に対して接合された前記チップを支持し、前記チップよりも平面サイズが大きい支持基板と、を備え、前記チップは、互いに分離されて仮基板に形成された複数のうちの隣り合わないものから選択されて、前記仮基板に支持されたままの状態で前記第２の配線層に接合され、前記チップの前記第１の主面と前記仮基板との界面に照射されたレーザ光により前記仮基板が分離されることで前記支持基板に移されたことを特徴とする半導体発光装置が提供される。
本発明によれば、生産性に優れた半導体発光装置の製造方法及び半導体発光装置が提供される。
本発明の実施形態に係る半導体発光装置の模式断面図。 同半導体発光装置における主要要素の平面レイアウトを示す模式図。 同半導体発光装置の製造方法を示す模式断面図。 図３に続く工程を示す模式断面図。 図４に続く工程を示す模式断面図。 図５に続く工程を示す模式断面図。 同半導体発光装置の製造方法におけるチップ移載工程を示す模式平面図。 図７に続く工程を示す模式平面図。
以下、図面を参照し、本発明の実施形態について説明する。各図面中、同様の要素には同じ符号を付している。
図１は、本発明の実施形態に係る半導体発光装置の模式断面図である。図２は、同半導体発光装置における主要要素の平面レイアウトを示す模式図である。
本実施形態に係る半導体発光装置は、発光層を含むチップ１０が、チップ１０よりも平面サイズが大きな支持基板３１上に実装された構造を有する。
チップ１０は、半導体層１１、１２と、配線層とを有する。半導体層１２は、発光層（または活性層）をｐ型クラッド層とｎ型クラッド層とで挟んだ構造を有する。半導体層１１は、例えばｎ型であり、電流の横方向経路として機能する。但し、半導体層１１の導電型はｎ型に限らず、ｐ型であってもよい。
半導体層１１の第１の主面は光取り出し面１５として機能する。その光取り出し面１５の反対側の第２の主面に半導体層１２が設けられている。半導体層１２の平面サイズは、半導体層１１の平面サイズより小さい。例えば、半導体層１２は、半導体層１１の第２の主面の面方向の中央に形成されている。
チップ１０における光取り出し面１５の反対側の面には、第１の配線層を構成するｐ側電極１４、ｎ側電極１３、ｐ側接合金属２２、ｎ側接合金属２１、絶縁膜１６、２５が設けられている。
ｎ側電極１３は、半導体層１１の第２の主面における半導体層１２が設けられていない部分に形成されている。ｐ側電極１４は、半導体層１２における半導体層１１と接する面の反対側の面に形成されている。
ｎ側電極１３における半導体層１１と接する面の反対側の面には、ｎ側接合金属２１が設けられている。ｎ側接合金属２１は、ｎ側電極１３と接する一端部よりも、その一端部とは反対側の他端部の方が平面サイズが大きく形成されている。ｐ側電極１４における半導体層１２と接する面の反対側の面には、ｐ側接合金属２２が設けられている。
図２に示すように、ｐ側接合金属２２は例えば四角い島状の平面パターンで形成され、ｎ側接合金属２１は、ｐ側接合金属２２の周囲を連続して囲む枠状の閉じた平面パターンで形成されている。
ｎ側電極１３とｐ側電極１４との間には絶縁膜１６が設けられ、ｎ側電極１３とｐ側電極１４とは互いに電気的に絶縁されている。また、絶縁膜１６は、ｎ側電極１３とｐ側電極１４との間の半導体層１１、１２を覆っている。絶縁膜１６は、例えばシリコン酸化膜である。
ｎ側接合金属２１とｐ側接合金属２２との間には絶縁膜２５が設けられ、ｎ側接合金属２１とｐ側接合金属２２とは互いに電気的に絶縁されている。また、絶縁膜２５は、絶縁膜１６、ｎ側電極１３の表面の一部およびｐ側電極１４の表面の一部を覆っている。絶縁膜２５は、例えばシリコン酸化膜である。あるいは、絶縁膜２５として、例えばポリイミドなどの樹脂材料を使ってもよい。
また、図１には図示しないが、半導体層１２とｐ側電極１４は、絶縁膜２５を介してｎ側接合金属２１の下に潜り込むようにして形成することも可能であり、このような構造にすることによって、発光部である半導体層１２の面積をより大きくすることが可能である。
一方、支持基板３１の主面上には、第２の配線層として、接合金属３２、３３と絶縁膜３５が形成されている。接合金属３２、３３は絶縁膜３５で覆われずに露出している。支持基板３１の主面における接合金属３２、３３以外の部分は絶縁膜３５で覆われている。そして、ｎ側接合金属２１は接合金属３２に対して接合され、ｐ側接合金属２２は接合金属３３に対して接合されている。
チップ１０における光取り出し面１５の反対側の面は、支持基板３１側の第２の配線層に対する接合面であり、その接合面には、ｎ側接合金属２１、ｐ側接合金属２２及び絶縁膜２５が露出している。これらｎ側接合金属２１、ｐ側接合金属２２及び絶縁膜２５を含むチップ１０の接合面は、その接合面全面にわたって平坦となっている。
接合金属３２、３３と絶縁膜３５を含む第２の配線層におけるチップ１０との接合面も、その接合面全面にわたって平坦となっている。したがって、チップ１０と、支持基板３１に形成された第２の配線層とは平坦面どうしで接合されている。
ｎ側電極１３、ｐ側電極１４、ｎ側接合金属２１、ｐ側接合金属２２、支持基板３１側の接合金属３２、３３の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、良好な熱伝導性、高いマイグレーション耐性を備えた銅がより好ましい。
また、接合強度を高める点から、ｎ側接合金属２１と接合金属３２とは同種金属であることが望ましく、同様にｐ側接合金属２２と接合金属３３とは同種金属であることが望ましい。
支持基板３１には貫通ビアが形成され、その内部にコンタクト電極４１が設けられている。貫通ビアは、支持基板３１における主面の反対側の裏面から接合金属３２、３３に達して形成され、接合金属３２、３３と支持基板３１の裏面との間をつないでいる。その貫通ビア内に設けられたコンタクト電極４１は、接合金属３２、３３と接続されている。支持基板３１の裏面には、コンタクト電極４１と接続されたパッド４２が形成されている。支持基板３１が導電性を有する場合には、貫通ビアの内壁に絶縁膜が形成され、またパッド４２と支持基板３１との間にも絶縁膜が介在される。
半導体層１１は、ｎ側電極１３、ｎ側接合金属２１、接合金属３２、コンタクト電極４１を介して、支持基板３１の裏面に形成されたパッド４２と電気的に接続されている。半導体層１２は、ｐ側電極１４、ｐ側接合金属２２、接合金属３３、コンタクト電極４１を介して、支持基板３１の裏面に形成されたパッド４２と電気的に接続されている。これら導電体を介して半導体層１１、１２に電流が供給されることで発光層が発光する。
パッド４２には例えばはんだボール、金属バンプなどの外部端子が設けられ、その外部端子を介して、図１に示す半導体発光装置は回路基板等に実装される。なお、ここで接合金属３２と接合金属３３の下層の支持基板３１側に第３の配線層を形成することも可能である。第３の配線層を形成することによって、コンタクト電極４１の位置を任意に配置することが可能となり、例えば半導体チップ１０が搭載された領域より外側にコンタクト電極４１を形成することによって、パッド４２のピッチを広げることができ、回路基板への実装を容易にすることができる。
チップ１０の側面は絶縁性を有する保護膜４６で覆われている。また、保護膜４６は、支持基板３１の主面上の絶縁膜３５も覆っている。
チップ１０の光取り出し面１５上には蛍光体層４７が設けられている。蛍光体層４７は、発光層からの光を吸収し波長変換光を放出可能である。このため発光層からの光と蛍光体層４７における波長変換光との混合光が放出可能となる。例えば発光層を窒化物系とすると、その発光層からの青色光と、例えば黄色蛍光体層４７における波長変換光である黄色光との混合色として白色または電球色などを得ることができる。
蛍光体層４７は、チップ１０の側面に対向する部分にも設けられ、保護膜４６を介してチップ１０の側面を覆っている。保護膜４６は、発光層が発する光に対して透明な例えばシリコン酸化膜であり、チップ１０の側面から放出される光も蛍光体層４７に入射するので輝度を高めることができる。
前述したチップ１０は、以下に説明するように、まず、支持基板３１とは別の仮基板上に形成される。ウェーハ状の仮基板には複数のチップ１０が形成され、その中から接合対象チップとして選択されたものが仮基板に支持された状態のまま接合金属３２、３３に接合され、さらにその状態で接合対象チップのみにレーザ光照射が行われて、接合対象チップのみが仮基板から分離されて支持基板３１に移される。
以下、図３〜図８を参照して、本実施形態に係る半導体発光装置の製造方法について説明する。
まず、図３（ａ）に示すように、仮基板１の主面に半導体層１１を形成し、その半導体層１１における仮基板１と接する第１の主面の反対側の第２の主面に、発光層を含む半導体層１２を形成する。例えば、発光層が窒化物系半導体の場合、半導体層１１、１２はサファイア基板上に結晶成長させることができる。半導体層１２はパターニングされ、半導体層１１の第２の主面に選択的に残される。
次に、図３（ｂ）に示すように、半導体層１１の第２の主面に選択的にｎ側電極１３を形成する。半導体層１２における半導体層１１と接する面の反対側の面にはｐ側電極１４を形成する。
半導体層１２とｎ側電極１３との間、およびｐ側電極１４とｎ側電極１３との間には、絶縁膜１６が形成される。さらに、図３（ｃ）に示すように、ｐ側電極１４、ｎ側電極１３及び絶縁膜１６を覆う絶縁膜２５を形成し、絶縁膜２５を平坦化する。
次に、絶縁膜２５に、ｐ側電極１４に達する開口と、ｎ側電極１３に達する開口と、ｐ側接合金属２２自体を形成する開口と、ｎ側接合金属２１自体を形成する開口と、を形成した後、ｐ側電極１４、ｎ側電極１３および絶縁膜２５の露出している部分に図示しないシード金属を形成し、そのシード金属を電流経路とした電解メッキを行う。
これにより、図４（ａ）に示すように、ｐ側電極１４、ｎ側電極１３および絶縁膜２５を覆う金属膜２０が形成される。金属膜２０において、ｎ側電極１３と接続する部分はｎ側接合金属２１となり、ｐ側電極１４と接続する部分はｐ側接合金属２２となる。
そして、金属膜２０を、絶縁膜２５の表面が露出するまで、例えばＣＭＰ（Chemical Mechanical Polishing）法で研磨することで、図４（ｂ）に示すように、ｎ側接合金属２１とｐ側接合金属２２とが分断される。この際、絶縁膜２５表面のシード金属も除去することで、シード金属を介したｎ側接合金属２１とｐ側接合金属２２との電気的接続が断たれる。したがって、ｎ側接合金属２１とｐ側接合金属２２とは互いに電気的に独立している。
次に、図４（ｃ）に示すように、半導体層１１及び第１の配線層に溝２６を形成し、仮基板１に形成された前述した構造物を複数のチップ１０に分離する。溝２６は、隣り合うｎ側接合金属２１間の絶縁膜２５、隣り合うｎ側電極１３間の絶縁膜１６、および半導体層１１を貫通して仮基板１の主面に達する。溝２６は、例えば図示しないマスクを用いたＲＩＥ（Reactive Ion Etching）法で形成される。あるいは、レーザーアブレーション法で溝２６を形成してもよい。
溝２６は、仮基板１上で例えば格子状に形成される。これにより、各チップ１０におけるｎ側接合金属２１は、図２に示すように、島状のｐ側接合金属２２の周囲を連続して囲む枠状の閉じた平面パターンとなる。
格子状の溝２６によって互いに分離された複数のチップ１０が仮基板１に形成されたものを第１のウェーハＷ１とする。この第１のウェーハＷ１の模式平面図を図７（ａ）に示す。図７（ａ）において黒い四角がチップ１０を表し、チップ１０間の白いラインが前述した溝２６を表す。
第１のウェーハＷ１とは別に、第２のウェーハＷ２が用意される。第２のウェーハＷ２は、図５（ａ）に示すように、支持基板３１の主面上に第２の配線層が形成された構造を有する。
支持基板３１は、例えばシリコン基板またはガラス基板である。第２の配線層は、支持基板３１の主面を覆う絶縁膜３５と、絶縁膜３５の表面に選択的に形成された接合金属３２、３３を有する。絶縁膜３５は接合金属３２と接合金属３３との間にも介在され、接合金属３２と接合金属３３とは絶縁膜３５によって絶縁分離されている。
接合金属３３は、第１のウェーハＷ１のｐ側接合金属２２と同様に島状に形成され、接合金属３２は、第１のウェーハＷ１のｎ側接合金属２１と同様に接合金属３３の周囲を連続して囲む枠状の閉じた平面パターンで形成されている。接合金属３２、３３の表面は絶縁膜３５から露出しており、それら接合金属３２、３３の表面および接合金属３２、３３間の絶縁膜３５の表面は平坦にされている。
次に、チップ１０を仮基板１から支持基板３１に移す工程について説明する。本実施形態では、仮基板１上の複数のチップ１０のうちの接合対象チップ１０ａを支持基板３１に移す。
図５（ａ）は、仮基板１の主面と支持基板３１の主面とを対向させ、第１のウェーハＷ１と第２のウェーハＷ２とを位置合わせした状態を示す。第２のウェーハＷ２の接合金属３２に対しては接合対象チップ１０ａのｎ側接合金属２１が対向され、第２のウェーハＷ２の接合金属３３に対しては接合対象チップ１０ａのｐ側接合金属２２が対向される。
そして、図５（ｂ）に示すように、接合金属３２とｎ側接合金属２１とを接合させ、接合金属３３とｐ側接合金属２２とを接合させる。例えば、接合面に押圧力を加えつつ加熱することで金属どうしを接合させる。例えば、銅どうしの接合の場合には、３００℃以上に加熱する。あるいは、加熱せずに、接合面を洗浄して活性化させた上で押圧力のみで常温接合させてもよい。もちろん、加熱する場合にも接合面を洗浄して活性化させておくことで、接合強度を高めることができる。また、同種金属どうしの接合は高い接合強度が得られる。
接合対象チップ１０ａにおけるｎ側接合金属２１、ｐ側接合金属２２及び絶縁膜２５を含む接合面はその接合面全面にわたって平坦であり、第２のウェーハＷ２における接合金属３２、３３及び絶縁膜３５を含む接合面もその接合面全面にわたって平坦面である。したがって、接合対象チップ１０ａと第２のウェーハＷ２とは平坦面どうしで接合する。
接合対象チップ１０ａを第２のウェーハＷ２に接合させた状態で、図５（ｂ）に示すように、接合対象でないチップ１０ｂに対向する第２のウェーハＷ２の表面を低くしておけば、接合対象でないチップ１０ｂと第２のウェーハＷ２との間には隙間２７が生じ、接合対象でないチップ１０ｂは第２のウェーハＷ２に接合しない。
次に、仮基板１を、例えばレーザーリフトオフ法を利用して剥離する。レーザ光は、仮基板１における半導体層１１が形成された主面の反対側の裏面側から、接合対象チップ１０ａの半導体層１１に向けて照射される。レーザ光は、仮基板１に対して透過性を有し、半導体層１１に対しては吸収領域となる波長を有する。
レーザ光が仮基板１と半導体層１１との界面に到達すると、その界面付近の半導体層１１はレーザ光のエネルギーを吸収して分解する。例えば、半導体層１１がＧａＮの場合、Ｇａと窒素ガスに分解する。この分解反応により、仮基板１と接合対象チップ１０ａの半導体層１１との間に微小な隙間が形成され、仮基板１と接合対象チップ１０ａの半導体層１１とが分離する。
上記レーザ光の照射時、半導体層１１が急激に分解することでガスが発生する。このとき、本実施形態では、接合対象チップ１０ａは平坦面での接合により、例えばシリコンやガラスなどの剛体である支持基板３１上に安定して固定されていて、なおかつ接合対象チップ１０ａの外周は中空となっていて上記ガスの逃げ道が形成されている。したがって、接合されたチップ１０ａが上記ガスの衝撃によって、割れたり破砕したりすることを防げる。
また、例えばサファイア基板である仮基板１上にＧａＮ層である半導体層１１をエピタキシャル成長させた場合、サファイアとＧａＮとの熱膨張率の相違により、ＧａＮ層である半導体層１１に圧縮応力が蓄積しやすい。そして、半導体層１１から仮基板１が分離され、半導体層１１が仮基板１の拘束から解放されると、半導体層１１に蓄積されていた圧縮応力が解放されて半導体層１１が面方向に急激に膨張する傾向がある。
本実施形態では、チップ１０における縁部側の接合部であるｎ側接合金属２１及び接合金属３２が、前述したように枠状の平面パターンで形成されている。したがって、チップ１０の縁部側が、その縁部に沿う方向に偏りなく均一に、支持基板３１に対して固定されている。このため、半導体層１１の面方向への膨張が生じても、チップ縁部の全方向にわたってチップ１０を強固に支持基板３１に対して固定させておくことができる。この結果、チップ１０に局所的に大きな応力が作用するのを抑制して、チップ１０の破損を防ぐことができる。
また、ｎ側電極１３及びｎ側接合金属２１が、チップ１０の縁部に沿う方向に均一に形成されていることで、チップ１０の面方向にむらなく均一に電流を供給でき、発光効率の向上が図れる。
すべての接合対象チップ１０ａに対してレーザ光の照射を行った後、図５（ｃ）に示すように第２のウェーハＷ２と第１のウェーハＷ１とを分離する。これにより、接合対象チップ１０ａが仮基板１から支持基板３１へと移される。
接合対象でないチップ１０ｂは、溝２６によって接合対象チップ１０ａとは分離されており、また第２のウェーハＷ２に対しても接合されていない。さらに、接合対象でないチップ１０ｂにはレーザ光の照射が行われず、その半導体層１１と仮基板１とは分離されていない。したがって、接合対象でないチップ１０ｂは、第２のウェーハＷ２に移されず、仮基板１上に残される。仮基板１上に残されたチップ１０ｂは、上記と同様な方法により別の支持基板３１に移される。
図７（ａ）に示す仮基板１上の全チップ１０は複数回に分けて、それぞれ異なる支持基板３１に移される。本実施形態では、例えば４回に分けて仮基板１上のチップ１０を、それぞれ異なる４つの支持基板３１に移す。
図７（ｂ）は、１回目のチップ移載工程後の第１のウェーハＷ１を示す。図７（ａ）の全チップ１０の１／４の数のチップ１０が接合対象チップとして仮基板１から支持基板３１へと移された。仮基板１上で隣り合わず、且つ等間隔で並んでいる複数のチップ１０が一括して第２のウェーハＷ２の第２の配線層に接合される。そして、第２の配線層に接合されたチップ１０に対してレーザ光照射を行った後、第２のウェーハＷ２上から仮基板１を除去することで、複数のチップ１０を一括して仮基板１から支持基板３１に移すことができる。
支持基板３１には、接合対象チップ１０ａに合わせたピッチで接合金属３２、３３を含む接合面がレイアウトされている。第１のウェーハＷ１と第２のウェーハＷ２とが同じ直径とすると、図７（ｂ）に示す第１のウェーハＷ１においてチップが抜けて白く表される部分が、第２のウェーハＷ２における接合金属３２、３３が形成された部分のレイアウトに対応し、また、その白く表される部分が、第２のウェーハＷ２におけるチップ１０のレイアウトに対応する。したがって、図７（ａ）に示す仮基板１上に形成された全チップ１０の配列ピッチよりも、支持基板３１上に移載されたチップ１０の配列ピッチの方が大きい。
このため、第２のウェーハＷ２をダイシングして個々の発光装置に個片化するにあたって、チップ１０の平面サイズよりも支持基板３１の平面サイズを大きく確保しつつ個片化できる。支持基板３１の平面サイズをチップ１０の平面サイズより大きくして個片化することで、その個片化された発光装置（図１に示す）を回路基板等に精度良く容易に実装することができる。また、支持基板３１が大きい分、放熱性が高くなり、発光装置の信頼性及び寿命を向上できる。
１回目のチップ移載工程後に仮基板１上に残された図７（ｂ）に示すチップ１０からさらに１／４の数のチップ１０が別の支持基板３１に移される。この２回目のチップ移載後の第１のウェーハＷ１を図８（ａ）に示す。このときも、最初に仮基板１上に形成された全チップ１０の配列ピッチよりも大きな配列ピッチで等間隔に並ぶ複数のチップ１０が接合対象チップとして一括して第２のウェーハＷ２の第２の配線層に接合される。そして、第２の配線層に接合されたチップ１０に対してレーザ光照射を行った後、第２のウェーハＷ２上から仮基板１を除去することで、複数のチップ１０を一括して仮基板１から支持基板３１に移すことができる。
２回目のチップ移載工程後に仮基板１上に残された図８（ａ）に示すチップ１０からさらに１／４の数のチップ１０がまた別の支持基板３１に移される。この３回目のチップ移載後の第１のウェーハＷ１を図８（ｂ）に示す。このときも、最初に仮基板１上に形成された全チップ１０の配列ピッチよりも大きな配列ピッチで等間隔に並ぶ複数のチップ１０が接合対象チップとして一括して第２のウェーハＷ２の第２の配線層に接合される。そして、第２の配線層に接合されたチップ１０に対してレーザ光照射を行った後、第２のウェーハＷ２上から仮基板１を除去することで、複数のチップ１０を一括して仮基板１から支持基板３１に移すことができる。
最後に、図８（ｂ）に示す残りのすべてのチップ１０をさらに別の支持基板３１に移す。このときも、最初に仮基板１上に形成された全チップ１０の配列ピッチよりも大きな配列ピッチで等間隔に並ぶ複数のチップ１０が接合対象チップとして一括して第２のウェーハＷ２の第２の配線層に接合される。そして、第２の配線層に接合されたチップ１０に対してレーザ光照射を行った後、第２のウェーハＷ２上から仮基板１を除去することで、複数のチップ１０を一括して仮基板１から支持基板３１に移すことができる。
以上説明したように、本実施形態によれば、複数のチップ１０を一括して仮基板１から支持基板３１へと移すことができ、効率的である。さらに、最初に仮基板１上に形成された全チップ１０よりもピッチを広げて支持基板３１へと移載するので、支持基板３１の平面サイズをチップ１０の平面サイズよりも大きくして、実装性、放熱性の向上を図れる。最初に仮基板１上に形成するチップ１０の配列ピッチは密でかまわないので、１枚あたりの第１のウェーハＷ１からのチップ１０の取れ数は減らさなくて済む。
本実施形態では、仮基板１上のチップ１０の中から接合対象として選択されたものが支持基板３１へと移されるが、接合対象チップとして仮基板１全面にわたって等間隔で並んだものを選択することで、第２のウェーハＷ２の全面に偏在することなく均一にチップ１０を並べることができ、第２のウェーハＷ２を無駄なく効率的に利用できる。
仮基板１が分離された後、レーザーリフトオフ時の分解により生じ、チップ１０の光取り出し面１５上に残っている物質（例えばＧａ）をエッチングにより除去する。その後、図６（ａ）に示すように、チップ１０の側面を保護膜４６で覆う。その後必要に応じて、チップ１０の光取り出し面１５の表面に凹凸を形成して光取り出し効率を向上させる。
次に、図６（ｂ）に示すように、光取り出し面１５及びチップ１０の側面を覆うように、支持基板３１上に蛍光体層４７を形成する。光取り出し面１５と蛍光体層４７との間に仮基板１が存在しないことで、光取り出し効率を向上できる。また、チップ１０の側面に対向する部分にも蛍光体層４７が設けられるため、保護膜４６として発光層が発する光に対して透明な膜（例えばシリコン酸化膜）を用いることで、チップ１０の側面から放出される光も利用することが可能となる。
その後、図１に示すコンタクト電極４１、パッド４２などを形成する。そして、支持基板３１におけるチップ１０が接合された部分よりも外側の部分を切断する。切断ラインは、ウェーハ状の支持基板３１に格子状に形成される。これにより、図１に示す個片化された半導体発光装置が得られる。
ここで、接合金属３２と接合金属３３の下層の支持基板３１側に第３の配線層を形成することも可能である。第３の配線層を形成することによって、コンタクト電極４１の位置を任意に配置することが可能となり、例えば半導体チップ１０が搭載された領域より外側にコンタクト電極４１を形成することによって、パッド４２のピッチを広げることができ、回路基板への実装を容易にすることができる。また、第３の配線層は支持基板３１の下面に形成することも可能である。この場合には、コンタクト電極４１を接合金属３２、３３の下に形成した後、支持基板３１の下側でコンタクト電極４１と電気的に接続された第３の配線層がパッド４２に結線された構造となる。
本実施形態では、第１のウェーハＷ１における半導体層、電極、絶縁膜、接合金属の形成はウェーハ状態で一括して行われ、第２のウェーハＷ２における接合金属、絶縁膜の形成もウェーハ状態で一括して行われる。さらに、複数のチップ１０が一括して仮基板１から支持基板３１へと移載される。すなわち、ダイシングされるまでの前述した各工程は、ウェーハ状態で一括して行われるため、低コストでの生産が可能となる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。基板、半導体層、配線層の材料、サイズ、形状、レイアウトなどに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
１…仮基板、１０…チップ、１１，１２…半導体層、１３…ｎ側電極、１４…ｐ側電極、１５…光取り出し面、１６，２５，３５…絶縁膜、２１…ｎ側接合金属、２２…ｐ側接合金属、２６…溝、３１…支持基板、３２，３３…支持基板側の接合金属、４１…コンタクト電極、４６…保護膜、４７…蛍光体層、Ｗ１…第１のウェーハ、Ｗ２…第２のウェーハ

Claims (5)

  1. 仮基板の主面上に、発光層を含む半導体層を形成する工程と、
    前記半導体層における、前記仮基板の主面に接する第１の主面の反対側の第２の主面側に第１の配線層を形成する工程と、
    前記第１の配線層及び前記半導体層を貫通して前記仮基板に達する溝を形成し、前記溝によって前記半導体層及び前記第１の配線層を複数のチップに分離する工程と、
    支持基板の主面上に第２の配線層を形成する工程と、
    前記仮基板の主面と前記支持基板の主面とを対向させ、前記仮基板上の複数の前記チップのうち隣り合わない複数の接合対象チップの各々の前記第１の配線層を一括して前記第２の配線層に接合させる工程と、
    前記第２の配線層に対して接合された前記接合対象チップの前記第１の主面と前記仮基板との界面にレーザ光を照射して前記接合対象チップと前記仮基板とを分離させ、前記複数の接合対象チップを前記仮基板から前記支持基板に一括して移す工程と、
    前記支持基板における前記チップが接合された部分より外側の部分を切断する工程と、
    を備えたことを特徴とする半導体発光装置の製造方法。
  2. 前記支持基板に移されず前記仮基板に残された前記チップを、別の支持基板に移す工程をさらに備えたことを特徴とする請求項１記載の半導体発光装置の製造方法。
  3. 前記仮基板上で互いに等間隔で並んでいる複数の前記チップを前記接合対象チップとして前記支持基板に一括して移すことを特徴とする請求項１または２に記載の半導体発光装置の製造方法。
  4. 前記仮基板の主面と前記支持基板との主面を対向させて前記接合対象チップを前記第２の配線層に接合させた状態で、前記接合対象チップ以外のチップと前記支持基板との間に隙間が形成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光装置の製造方法。
  5. 発光層と前記発光層が発する光が取り出される第１の主面と前記第１の主面の反対側の第２の主面とを有する半導体層と、前記半導体層の前記第２の主面側に設けられた第１の配線層とを有するチップと、
    前記第１の配線層と接合された第２の配線層と、
    主面上に前記第２の配線層が形成され、前記第２の配線層に対して接合された前記チップを支持し、前記チップよりも平面サイズが大きい支持基板と、
    を備え、
    前記チップは、互いに分離されて仮基板に形成された複数のうちの隣り合わないものから選択されて、前記仮基板に支持されたままの状態で前記第２の配線層に接合され、前記チップの前記第１の主面と前記仮基板との界面に照射されたレーザ光により前記仮基板が分離されることで前記支持基板に移されたことを特徴とする半導体発光装置。
JP2009220435A 2009-09-25 2009-09-25 半導体発光装置の製造方法及び半導体発光装置 Active JP5534763B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009220435A JP5534763B2 (ja) 2009-09-25 2009-09-25 半導体発光装置の製造方法及び半導体発光装置
EP10154638.0A EP2302703A3 (en) 2009-09-25 2010-02-25 Method for manufacturing semiconductor light-emitting device and semiconductor light emitting device
TW099105512A TWI419380B (zh) 2009-09-25 2010-02-25 半導體發光裝置的製造方法及半導體發光裝置
US12/726,452 US8367523B2 (en) 2009-09-25 2010-03-18 Method for manufacturing semiconductor light-emitting device and semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220435A JP5534763B2 (ja) 2009-09-25 2009-09-25 半導体発光装置の製造方法及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011071273A true JP2011071273A (ja) 2011-04-07
JP5534763B2 JP5534763B2 (ja) 2014-07-02

Family

ID=43432095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009220435A Active JP5534763B2 (ja) 2009-09-25 2009-09-25 半導体発光装置の製造方法及び半導体発光装置

Country Status (4)

Country Link
US (1) US8367523B2 (ja)
EP (1) EP2302703A3 (ja)
JP (1) JP5534763B2 (ja)
TW (1) TWI419380B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
CN103582958A (zh) * 2011-06-01 2014-02-12 皇家飞利浦有限公司 将发光器件附着到支撑衬底的方法
KR20140053388A (ko) * 2011-08-29 2014-05-07 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
JP2014515560A (ja) * 2011-06-01 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ 支持基板に接合された発光デバイス
US8772810B2 (en) 2012-03-26 2014-07-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
KR20150023452A (ko) * 2012-06-22 2015-03-05 소이텍 Led들 또는 태양 전지들의 구조들을 제조하는 방법
JP2015514319A (ja) * 2012-03-30 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ 封止された半導体発光デバイス
JP2016527714A (ja) * 2013-07-05 2016-09-08 晶元光▲電▼股▲ふん▼有限公司 発光デバイス及びその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
DE102011015725B4 (de) * 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP6214968B2 (ja) * 2012-08-27 2017-10-18 シチズン時計株式会社 光デバイス
JP2014150196A (ja) * 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
EP3022779B1 (en) * 2013-07-19 2020-03-18 Lumileds Holding B.V. Pc led with optical element and without substrate carrier
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
DE102016117912A1 (de) * 2016-09-22 2018-03-22 Nexwafe Gmbh Verfahren zum Anordnen mehrerer Saatsubstrate an einem Trägerelement und Trägerelement mit Saatsubstraten
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108666212B (zh) * 2018-05-02 2023-01-10 南方科技大学 一种led芯片制作方法
US11646392B2 (en) * 2020-06-09 2023-05-09 Nichia Corporation Method of manufacturing light-emitting device
TWI773279B (zh) * 2021-04-27 2022-08-01 友達光電股份有限公司 顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP2007335877A (ja) * 2006-06-16 2007-12-27 Korai Kagi Kofun Yugenkoshi 発光ダイオードおよびその製造方法
WO2009003435A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
US7015117B2 (en) * 2003-07-14 2006-03-21 Allegis Technologies, Inc. Methods of processing of gallium nitride
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7989304B2 (en) * 2006-03-28 2011-08-02 Sharp Kabushiki Kaisha Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
KR101346538B1 (ko) * 2007-09-26 2013-12-31 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 그것을 이용한 발광장치
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617384A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007335877A (ja) * 2006-06-16 2007-12-27 Korai Kagi Kofun Yugenkoshi 発光ダイオードおよびその製造方法
WO2009003435A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
JP2010532089A (ja) * 2007-06-29 2010-09-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電構成素子の製造方法および光電構成素子

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
US9431581B2 (en) 2011-06-01 2016-08-30 Koninklijke Philips N.V. Method of attaching a light emitting device to a support substrate
CN103582958A (zh) * 2011-06-01 2014-02-12 皇家飞利浦有限公司 将发光器件附着到支撑衬底的方法
JP2019114804A (ja) * 2011-06-01 2019-07-11 ルミレッズ ホールディング ベーフェー 支持基板に接合された発光デバイス
JP2014515559A (ja) * 2011-06-01 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ 発光デバイスを支持基板に取り付ける方法
JP2014515560A (ja) * 2011-06-01 2014-06-30 コーニンクレッカ フィリップス エヌ ヴェ 支持基板に接合された発光デバイス
JP2020150274A (ja) * 2011-06-01 2020-09-17 ルミレッズ ホールディング ベーフェー 発光デバイスを支持基板に取り付ける方法
JP2018014521A (ja) * 2011-06-01 2018-01-25 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 発光デバイスを支持基板に取り付ける方法
JP7134198B2 (ja) 2011-06-01 2022-09-09 ルミレッズ ホールディング ベーフェー 発光デバイスを支持基板に取り付ける方法
US9705047B2 (en) 2011-06-01 2017-07-11 Koninklijke Philips N.V. Method of attaching a light emitting device to a support substrate
JP2017108156A (ja) * 2011-06-01 2017-06-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 支持基板に接合された発光デバイス
JP2014529908A (ja) * 2011-08-29 2014-11-13 マイクロン テクノロジー，インク． 半導体デバイス用不連続パターン化接合ならびに関連システムおよび方法
KR101637105B1 (ko) * 2011-08-29 2016-07-06 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
US11901342B2 (en) 2011-08-29 2024-02-13 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US11222874B2 (en) 2011-08-29 2022-01-11 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US10242970B2 (en) 2011-08-29 2019-03-26 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
KR20140053388A (ko) * 2011-08-29 2014-05-07 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
US9184361B2 (en) 2012-03-26 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8772810B2 (en) 2012-03-26 2014-07-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2015514319A (ja) * 2012-03-30 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ 封止された半導体発光デバイス
US10020431B2 (en) 2012-03-30 2018-07-10 Lumileds Llc Sealed semiconductor light emitting device
JP2015526889A (ja) * 2012-06-22 2015-09-10 ソイテックＳｏｉｔｅｃ Ｌｅｄ又は太陽電池セルの構造を製造する方法
KR20150023452A (ko) * 2012-06-22 2015-03-05 소이텍 Led들 또는 태양 전지들의 구조들을 제조하는 방법
KR102087754B1 (ko) * 2012-06-22 2020-03-11 소이텍 Led들 또는 태양 전지들의 구조들을 제조하는 방법
US9614127B2 (en) 2013-07-05 2017-04-04 Epistar Corporation Light-emitting device and method of manufacturing thereof
US10038128B2 (en) 2013-07-05 2018-07-31 Epistar Corporation Light-emitting device and method of manufacturing thereof
KR101802837B1 (ko) 2013-07-05 2017-11-29 에피스타 코포레이션 발광소자의 제조방법
US9793458B2 (en) 2013-07-05 2017-10-17 Epistar Corporation Light-emitting device and method of manufacturing thereof
JP2016527714A (ja) * 2013-07-05 2016-09-08 晶元光▲電▼股▲ふん▼有限公司 発光デバイス及びその製造方法

Also Published As

Publication number Publication date
US8367523B2 (en) 2013-02-05
TWI419380B (zh) 2013-12-11
US20110073890A1 (en) 2011-03-31
EP2302703A3 (en) 2014-04-30
EP2302703A2 (en) 2011-03-30
TW201112459A (en) 2011-04-01
JP5534763B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5534763B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
JP5349260B2 (ja) 半導体発光装置及びその製造方法
JP5378130B2 (ja) 半導体発光装置
US9240520B2 (en) Semiconductor light-emitting device and method for manufacturing same
JP5101645B2 (ja) 半導体発光装置
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
JP4686625B2 (ja) 半導体発光装置の製造方法
JP5662277B2 (ja) 半導体発光装置及び発光モジュール
JP5356312B2 (ja) 半導体発光装置
EP2325905B1 (en) Semiconductor light-emitting device and method for manufacturing same
US9099632B2 (en) Light emitting diode emitter substrate with highly reflective metal bonding
JP2012146898A (ja) 発光装置、発光モジュール、発光装置の製造方法
KR20130097815A (ko) 반도체 발광 장치
JP6072192B2 (ja) 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
JP5834109B2 (ja) 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法
JP2023051712A (ja) 発光装置の製造方法
JP5091846B2 (ja) 光半導体装置及び光半導体装置の製造方法
JP2011155295A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140422

R151 Written notification of patent or utility model registration

Ref document number: 5534763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250