JP2015514319A - 封止された半導体発光デバイス - Google Patents

封止された半導体発光デバイス Download PDF

Info

Publication number
JP2015514319A
JP2015514319A JP2015502504A JP2015502504A JP2015514319A JP 2015514319 A JP2015514319 A JP 2015514319A JP 2015502504 A JP2015502504 A JP 2015502504A JP 2015502504 A JP2015502504 A JP 2015502504A JP 2015514319 A JP2015514319 A JP 2015514319A
Authority
JP
Japan
Prior art keywords
wafer
metal
forming
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015502504A
Other languages
English (en)
Other versions
JP6470677B2 (ja
Inventor
ジープ レイ
ジープ レイ
ステファノ スキアフィーノ
ステファノ スキアフィーノ
アレキサンダー エイチ． ニッケル
アレキサンダー エイチ． ニッケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2015514319A publication Critical patent/JP2015514319A/ja
Application granted granted Critical
Publication of JP6470677B2 publication Critical patent/JP6470677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

本発明の実施形態に係る方法は、半導体デバイスのウェハを提供するステップを含む。半導体デバイスのウェハは、ｎ型領域とｐ型領域との間に挟まれる発光層を含む半導体構造体を含む。半導体デバイスのウェハは更に、各半導体デバイス用の第１及び第２の金属コンタクトを含む。各第１の金属コンタクトは、ｎ型領域に直接的に接触し、各第２の金属コンタクトは、ｐ型領域に直接的に接触する。当該方法は、各半導体デバイスの半導体構造体を封止する構造体を形成するステップを含む。半導体デバイスのウェハは、支持基板のウェハに取付けられる。

Description

本発明は、半導体構造体を封止する構造体を含む半導体発光デバイスに関する。
発光ダイオード（ＬＥＤ）、共振キャビティ発光ダイオード（ＲＣＬＥＤ）、垂直キャビティレーザダイオード（ＶＣＳＥＬ）及びエッジ発光レーザを含む半導体発光デバイスは、現在入手可能である最も効率的な光源のうちの１つである。可視スペクトル全体にわたって動作可能な高輝度発光デバイスの製造において、現在関心が寄せられている材料系は、ＩＩＩ−Ｖ族半導体、特にガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元の合金（ＩＩＩ族窒化物材料とも称される）を含む。通常、ＩＩＩ族窒化物発光デバイスは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又は他のエピタキシャル技術によって、サファイア、シリコンカーバイド、ＩＩＩ族窒化物又は他の適切な基板上に、異なる組成及びドーパント濃度の半導体層のスタックをエピタキシャル成長させることによって、作製される。当該スタックは、しばしば、当該基板上に形成される、例えばＳｉがドープされた１つ以上のｎ型層と、１つ又は複数の当該ｎ型層上に形成される活性領域における１つ以上の発光層と、当該活性領域上に形成される、例えばＭｇがドープされた１つ以上のｐ型層とを含む。電気コンタクトがｎ型及びｐ型領域上に形成される。
図１は、サブマウント１１４に取付けられた発光ダイオードダイ１１０を示す。当該ダイは、米国特許第６８７６００８号により詳細に説明されている。サブマウントの上面及び底面上のはんだ付け可能な表面間の電気的接続は、当該サブマウント内に形成される。はんだボール１２２−１及び１２２−２がその上に配置されているサブマントの上部のはんだ付け可能な領域は、はんだ継手１３８に取付けられるサブマウントの底部のはんだ付け可能な領域に、サブマント内の導電経路によって、電気的に接続される。はんだ継手１３８は、サブマウントの底部のはんだ付け可能な領域を、基盤１３４に電気的に接続させる。サブマウント１１４は、例えば幾つか異なる領域を有するシリコン／ガラス複合材料のサブマントである。シリコン領域１１４−２は、サブマントの上面と底面との間の導電経路を形成するメタライゼーション１１８−１及び１１８−２によって囲まれる。ＥＳＤ保護回路といった回路が、メタライゼーション１１８−１及び１１８−２によって囲まれたシリコン領域１１４−２内、又は、他のシリコン領域１１４−３内に形成される。当該他のシリコン領域１１４−３も、ダイ１１０又は基盤１３４に電気的に接触してもよい。ガラス領域１１４−１が、様々なシリコン領域を電気的に絶縁する。はんだ継手１３８は、例えば誘電体層又は空気である絶縁領域１３５によって電気的に絶縁される。
図１に示されるデバイスでは、メタライゼーション１１８−１及び１１８−２を含むサブマント１１４は、ダイ１１０とは別個に、ダイ１１０がサブマント１１４に取付けられる前に形成される。例えば米国特許第６８７６００８号は、多くのサブマウント用の場所からなるシリコンウェハが、上記したようなＥＳＤ保護回路といった任意の所望の回路を含むように成長させられることを説明している。ウェハには、従来のマスキング及びエッチングステップによって、孔が形成される。金属といった導電層が、ウェハ上及び孔内に形成される。その後、導電層にパターンが付けられる。次に、ガラス層が、ウェハ上及び孔内に形成される。ガラス層及びウェハの一部が除去されて、導電層が露出する。次に、ウェハの下面の導電層にパターンが付けられ、追加の導電層が追加されパターンが付けられる。ウェハの下面にパターンが付けられると、個々のＬＥＤダイ１１０が、インターコネクト配線１２２によって、サブマントの導電領域に物理的かつ電気的に接続される。つまり、ＬＥＤ１１０は、個々のダイオードにダイシングされた後に、サブマント１１４に取付けられる。
本発明は、支持基板ウェハヘの取付けによって各半導体デバイスが気密封止されるように、半導体デバイスのウェハを支持基板ウェハに取付けて、ダイシング並びに波長変換材料及び／又はレンズの付与といった後続の処理ステップの間の汚染を減少又は除去する、ウェハスケールの方法を提供することを目的とする。
本発明の実施形態に係る方法は、半導体デバイスのウェハを提供するステップを含む。半導体デバイスのウェハは、ｎ型領域とｐ型領域との間に挟まれる発光層を含む半導体構造体含む。半導体デバイスのウェハは更に、各半導体デバイス用の第１及び第２の金属コンタクトを含む。各第１の金属コンタクトは、ｎ型領域に直接的に接触し、各第２の金属コンタクトは、ｐ型領域に直接的に接触する。当該方法は、各半導体デバイスの半導体構造体を封止する構造体を形成するステップを含む。半導体デバイスのウェハは、支持基板のウェハに取付けられる。
図１は、サブマウント上に取付けられたＬＥＤを含む従来技術のデバイスを示す。 図２は、本発明の実施形態における使用に適した半導体ＬＥＤを示す。 図３は、半導体ＬＥＤの金属コンタクト上に形成された厚い金属層を示す。 図４は、電気絶縁層を平坦化した後の図３の構造体を示す。 図５は、図４の断面図に示される構造体の平面図である。 図６は、ビア及び誘電体層を形成した後の支持基板ウェハを示す。 図７は、導電層を形成し、ビアの最上部において導電材料を露出するようにエッチングした後の図６の構造体を示す。 図８は、薄化された支持基板ウェハの上に誘電体層を形成した後の図７の構造体を示す。 図９は、シード層及び追加の導電層を堆積させた後の図８の構造体を示す。 図１０は、残留シード層を除去した後の図９の構造体を示す。 図１１は、誘電体層を形成した後の支持基板ウェハを示す。 図１２は、１つ以上の導電層を形成した後の図１１の構造体を示す。 図１３は、ビア及び誘電体層を形成した後の図１２の構造体を示す。 図１４は、支持基板ウェハの底面に導電層を形成した後の図１３の構造体を示す。 図１５は、支持基板のウェハの一部に接合されたデバイスのウェハの一部を示す。
本発明の実施形態では、ウェハスケールプロセスにおいて、半導体発光デバイスがマウントに接合される。以下の実施例では、半導体発光デバイスは、青色又はＵＶ光を放射するＩＩＩ族窒化物ＬＥＤであるが、他のＩＩＩ−Ｖ族材料、ＩＩＩ族リン化物、ＩＩＩ族ヒ化物、ＩＩ−ＶＩ族材料、ＺｎＯ、又はＳｉベース材料といった他の材料系から作られたレーザダイオード及び半導体発光デバイスといった半導体発光デバイスを、ＬＥＤに加えて使用してもよい。
図２は、本発明の実施形態における使用に適した半導体発光デバイスを示す。図２に示されるデバイスは、本発明の実施形態と共に使用されてもよいデバイスのほんの一例である。任意の適切なデバイスが、本発明の実施形態と共に使用されてよい。本発明の実施形態は、図２に示される詳細に限定されない。例えば、図２は、フリップチップデバイスを示すが、本発明の実施形態は、他のデバイス幾何学形状と共に使用されてもよく、フリップチップデバイスに限定されない。
図２に示されるデバイスは、まず、当技術分野において知られているように、成長用基板１０上に半導体構造体を成長させることによって形成される。成長用基板１０は、例えばサファイア、ＳｉＣ、Ｓｉ、ＧａＮ又は複合材料の基板といった任意の適切な基板であってよい。ｎ型領域１４がまず成長させられ、例えばバッファ層若しくは核形成層といった前処理層、及び／又は、ｎ型であってもよい若しくは意図的にはドープされていなくてもよい成長用基板の除去を容易にするようにデザインされた層、並びに、発光領域が効率的に発光するのに望ましい光学的、材料的又は電気的特性のためにデザインされたｎ型、更にはｐ型のデバイス層を含む様々な組成及びドーパント濃度の複数の層を含む。発光又は活性領域１６が、ｎ型領域の上に成長させられる。適切な発光領域の例は、単層の厚い若しくは薄い発光層、又は、バリア層によって分離される複数の薄い若しくは厚い発光層を含む多重量子井戸発光領域を含む。ｐ型領域１８が、発光領域の上に成長させられる。ｎ型領域と同様に、ｐ型領域も、意図的にドープされていない層又はｎ型層を含む様々な組成、厚さ及びドーパント濃度の複数の層を含む。デバイス内のすべての半導体材料の総厚さは、幾つかの実施形態では１０μｍ未満であり、また、幾つかの実施形態では６μｍ未満である。
ｐ型領域上に、ｐ−コンタクト金属２０が形成される。ｐ−コンタクト金属２０は、反射性で、多層スタックであってよい。例えばｐ−コンタクト金属は、ｐ型半導体材料にオーミック接触する層と、反射金属層と、反射金属の移動を防止又は減少させるガード金属層とを含む。次に、半導体構造体は、標準的なフォトリソグラフィ作業によってパターンが付けられ、ｐ−コンタクト金属の全体の厚さの一部、ｐ型領域の全体の厚さの一部及び発光領域の全体の厚さの一部を除去するようにエッチングされ、ｎ型領域１４の表面を露出する少なくとも１つのメサが形成される。その上に金属のｎ−コンタクト２２が形成される。
図２に示されるデバイスの平面図は、図５に示される平面図と同様に見えるはずである。ｎ−コンタクト２２は、以下に説明される厚い金属層２６と同じ形状を有してよい。ｐ−コンタクト２０は、以下に説明される厚い金属層２８と同じ形状を有してよい。ｎ−コンタクトとｐ−コンタクトとは、固体、誘電体、電気絶縁性材料、空気、周囲ガス、又は任意の他の適切な材料で充填される間隙２４によって電気的に絶縁される。ｐ及びｎ−コンタクトは、任意の適切な形状であってよく、また、任意の適切な方法で配置されてよい。半導体構造体のパターン付け並びにｎ及びｐ−コンタクトの形成は、当業者には良く知られている。したがって、ｎ及びｐ−コンタクトの形状並びに配置は、図２及び図５に示される実施形態に限定されない。
図２には単一の発光デバイスが示されるが、図２に示されるデバイスは、多くの当該デバイスを含むウェハ上に形成されていると理解されるものとする。デバイスのウェハ上の個々のデバイス間の領域１３では、半導体構造体は、半導体構造体の一部である絶縁半導体層、又は、図２に示されるような成長用基板であってよい絶縁層までエッチングされる。
図３及び図４は、以下に説明される支持基板ウェハに接合するためのＬＥＤデバイスのウェハの前処理を示す。図３及び図４では、ｎ型領域、ｐ型領域及び発光領域、並びにｎ及びｐ−コンタクトを含む半導体構造体を含む図２に示されるＬＥＤ構造体は、構造体１２として単純化されて示される。
本発明の実施形態では、ＬＥＤのｎ及びｐ−コンタクト上に厚い金属層が形成される。厚い金属層は、デバイスのウェハが個々のデバイス又はより小さいデバイスグループにダイシングされる前に、ウェハスケールで形成される。厚い金属層は、デバイスのウェハがダイシングされた後、図２のデバイス構造体を支持し、また、幾つかの実施形態では、成長用基板を除去する間、図２のデバイス構造体を支持する。
図３は、ＬＥＤ１２のｎ及びｐ−コンタクト上に形成された厚い金属層を示す。幾つかの実施形態では、図３には図示されていないベース層が最初に形成される。ベース層は、その上に厚い金属層が堆積される１つ以上の金属層である。例えばベース層は、接着層及びシード層を含んでもよく、接着層の材料は、ｎ及びｐ−コンタクトへの優れた密着性によって選択され、シード層の材料は、厚い金属層への優れた密着性によって選択される。接着層に適した材料の例としては、次に限定されないが、Ｔｉ、Ｗ及びＴｉＷといった合金が挙げられる。シード層に適した材料の例としては、限定はされないが、Ｃｕが挙げられる。１つ以上のベース層は、例えばスパッタリング又は蒸着を含む任意の適切な技術によって形成されてよい。
１つ以上のベース層は、当該ベース層が厚い金属層が形成される場所にのみあるように、標準的なリソグラフィ技術によってパターン付けされる。或いは、フォトレジスト層がベース層上に形成されて、標準的なリソグラフィ技術によってパターン付けされて、厚い金属層が形成される開口が形成されてもよい。
厚い金属層２６及び２８は、ＬＥＤ１２のｎ及びｐ−コンタクト上に同時に形成される。厚い金属層２６及び２８は、例えば銅、ニッケル、金、パラジウム、ニッケル銅合金又は他の合金といった任意の適切な金属であってよい。厚い金属層２６及び２８は、例えばめっきを含む任意の適切な技術によって形成される。厚い金属層２６及び２８は、幾つかの実施形態では、２０μｍ乃至５００μｍであり、幾つかの実施形態では、３０μｍ乃至２００μｍであり、また、幾つかの実施形態では５０μｍ乃至１００μｍである。厚い金属層２６及び２８は、後の処理ステップ、特に成長用基板の除去の間、半導体構造体を支持し、また、半導体構造体から熱を伝導させる熱用の経路を提供する。これは、デバイスの効率を向上させる。
厚い金属層２６及び２８が形成された後、電気絶縁材料３２がウェハ上に形成される。電気絶縁材料３２は、厚い金属層２６及び２８間の間隙３０を埋め、更に、ＬＥＤ１２間の間隙３４も埋める。電気絶縁材料３２は、任意選択的に、厚い金属層２６及び２８の上にも配置されてもよい。電気絶縁材料３２は、金属層２６及び２８を電気的に絶縁させ、厚い金属層２６及び２８における金属の熱膨張係数とマッチする又はそれに比較的近い熱膨張係数を有するように選択される。例えば電気絶縁材料３２は、幾つかの実施形態では、誘電体層、高分子、ベンジソクロブテン（benzocyclobutene）、１つ以上のシリコン酸化物、１つ以上のシリコン窒化物、シリコン又はエポキシであってよい。電気絶縁材料３２は、例えばオーバーモールド、射出成形、スピニング及びスプレイングを含む任意の適切な技術によって形成される。オーバーモールドは次の通りに行われる。即ち、適当なサイズ及び形のモールドが提供される。モールドに、シリコン又はエポキシといった液体材料が充填される。この材料は、硬化されると、硬化電気絶縁材料を形成する。モールドとＬＥＤウェハとが接合される。次に、モールドは加熱されて、電気絶縁材料は硬化される。次に、モールドとＬＥＤウェハとは分離され、ＬＥＤ上とＬＥＤ間とに電気絶縁材料３２を残し、各ＬＥＤの任意の間隙を埋める。幾つかの実施形態では、最適な物性及び材料特性を有する複合材料を形成するように、１つ以上の充填材がモールドコンパウンドに添加される。
図４は、例えば厚い金属層２６及び２８を覆う任意の電気絶縁材料を除去することによって、デバイスが平坦化される任意選択の処理ステップを示す。電気絶縁材料３２は、例えばマイクロビードブラスティング、フライカッティング、ブレードを使用した切削、研削、研磨又は化学機械研磨を含む任意の適切な技術によって除去される。厚い金属層２６及び２８間の電気絶縁材料３０は除去されず、また、隣接するＬＥＤ間の電気絶縁材料３４も除去されない。
図５は、図４の断面図に示される構造体の平面図である。図４の断面図は、図５に示される軸２７において取られたものである。図２に示されるｎ−コンタクト上に形成される厚い金属層２６は円形であるが、任意の形状を有していてもよい。厚い金属層２６は、図２に示されるｐ−コンタクト上に形成される厚い金属層２８によって囲まれている。厚い金属層２６及び２８は、金属層２６を囲む電気絶縁材料３０によって電気的に絶縁される。電気絶縁材料３４は、デバイスを囲む。
図２、図３及び図４において説明されるデバイスのウェハの前処理とは別に、支持基板のウェハの前処理が行われる。図６、図７、図８、図９及び図１０は、幾つかの実施形態に係る支持基板ウェハの前処理を説明する。図１１、図１２、図１３及び図１４は、代替実施形態に係る支持基板ウェハの前処理を説明する。
図６に示されるように、支持基板ウェハは、本体４０を含む。本体４０は、例えばＳｉ、Ｇｅ、ＧａＡｓ又は任意の他の適切な材料であってよい。本体４０にビアが形成される。幾つかのビア４２は、ｎ型領域に電気的に接続するデバイスのウェハ上の金属層と位置合わせするように置かれる。幾つかのビア４４は、ｐ型領域に電気的に接続するデバイスのウェハ上の金属層と位置合わせするように置かれる。ビアが形成された後、誘電体層４６が、ビアの内側も含めて、本体４０の底面に形成される。誘電体層４６は、例えば熱成長又はプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成されるシリコン酸化物、又は、ＰＥＣＶＤによって形成されるシリコン窒化物といった任意の適切な材料であってよい。
図７では、導電層が、本体４０の底面上及びビア４２、４４内の誘電体層４６上に形成される。導電層は、ビア４２内の導電層４８と、ビア４４内の導電層５０を形成するようにパターン付けされる。導電層４８及び５０は、誘電体層４６を露出する間隙によって互いから電気的に絶縁されている。導電層は、例えば銅又は金といった金属である。導電層は、まず、例えばスパッタリングによって、本体の底面全体にシード層を形成し、次に、導電層４８及び５０間の領域におけるシード層を除去するようにパターン付けされることによって形成される。次に、例えばめっきによって、シード層の残っている部分の上に厚い金属層が形成される。
導電層４８及び５０が形成された後、本体４０は、ビア４２及び４４の最上部における導電層４８ａ及び５０ａを露出するように、上面からエッチングされる。本体４０は、ウェット若しくはドライエッチング又は研削といった機械的技術を含む任意の適切な技術によって薄化される。図７は、平らな上面を有する構造体を示すが、幾つかの実施形態では、本体４０は、導電層４８ａ及び５０ａの上部よりも下にエッチングされてもよい。
図８では、本体４０の上部、つまり、図７を参照して説明された薄化によって露出された表面上に誘電体層５２が形成される。誘電体層５２は、例えば熱成長又はＰＥＣＶＤによって形成されたシリコン酸化物、又は、ＰＥＣＶＤによって形成されたシリコン窒化物といった任意の適切な材料であってよい。図８は、熱成長させられた誘電体層５２を示し、当該誘電体層は、図７に説明される薄化の後の表面が平面であると仮定して、平らな上面が形成されるように、導電層４８ａ及び５０ａと自己整合される。誘電体材料が、例えばＰＥＣＶＤによって堆積されると、誘電体材料は、ビア４２及び４４の最上部における導電層４８ａ及び５０ａ上に堆積される。導電層４８ａ及び５０ａ上に堆積された誘電体材料は、従来のリソグラフィ及びエッチングステップによって除去されてよい。上面は、図８に示されるように平面であってよいが、平面である必要はない。
図９では、本体４０の上面に、１つ以上の導電層が形成される。これらの１つ以上の導電層は、任意の適切なプロセスによって形成された任意の適切な材料であってよい。図９では、導電層は、銅層、ニッケル層、及び、金／スズ層を含む。導電層は、ビア４２及び４４の最上部において、導電層４８ａ及び５０ａと直接的に接触する。導電層は、デバイスのウェハ上に形成される、図５における平面図に示される、厚い金属層２６及び２８と位置合わせするように成形される。図９に示される導電層を形成するために、銅製のシード層５４が、本体４０の上に形成される。シード層は、ビア４２内の金属４８に電気的に接続される導電層と、ビア４４内の金属５０に電気的に接続される導電層との間に電気的絶縁を提供する間隙５５内といったような導電層が形成されない領域の上にフォトレジスト５７が形成されるように、パターン付けされる。次に、厚い銅層が、例えばめっきによって形成され、次に、めっきによって形成されたニッケル層が続き、更に次に、４：１の厚さ比で金及びスズを連続的にめっきすることによって形成された金／スズ層が続けられる。
次に、図１０に示されるように、フォトレジスト５７は除去され、導電層５６、６０及び６４を、導電層５８、６２及び６６から電気的に絶縁する間隙５５が残される。銅層５６、ニッケル層６０及び金／スズ層６４は、ビア４２内の導電層４８上に形成される。銅層５８、ニッケル層６２及び金／スズ層６６は、ビア４４内の導電層５０上に形成される。
フォトレジストが間隙５５から除去された後、図９において形成されたシード層５４が、ビア４２上に形成された銅、ニッケル及び金／スズ層と、ビア４４上に形成されたこれらの層との間の間隙５５内に残る。間隙５５内のシード層は、図１０に示されるように、誘電体層５２が間隙５５の底部において露出するようにエッチングによって除去される。この構造体は、めっきされた金及びスズの層が金／スズ共晶混合物を形成するように、高温でアニールされる。金／スズ共晶混合物は、後に、支持基板ウェハを、デバイスのウェハに取付けるための接合層として使用される。
図１１、図１２、図１３及び図１４は、支持基板ウェハの前処理をする別の方法を説明する。同様の構造体は、図６、図７、図８、図９及び図１０を参照して上で説明したものと同じ材料で、また、同じ技術によって形成される。図１１では、誘電体層５２は、本体４０上に形成される。誘電体層５２は、例えば熱成長又はＰＥＣＶＤによって形成されたシリコン酸化物、又は、ＰＥＣＶＤによって形成されたシリコン窒化物といった任意の適切な材料である。
図１２では、導電層が、本体４０の上面上に形成され、パターン付けされる。図９を参照して上記のとおり、１つ以上の導電層は、任意の適切なプロセスによって形成された任意の適切な材料である。図１２では、図９と同様に、導電層は、銅層、ニッケル層及び金／スズ層を含む。図９に示される導電層を形成するために、銅製シード層５４が本体４の上に形成される。シード層は、電気絶縁を提供する、後に形成されるビア４２及び４４間の間隙５５内といったように、導電層が形成されない領域の上にフォトレジストが形成されるようにパターン付けされる。次に、例えばめっきによって厚い銅層が形成され、次に、めっきによって形成されたニッケル層が続き、その次に、４：１の厚さ比で金及びスズを連続的にめっきすることによって又は適切な組成の金／スズ合金をめっきすることによって形成された金／スズ層が続けられる。次に、フォトレジストが除去され、図１２に示されるような構造体がもたらされる。銅層５６、ニッケル層６０及び金／スズ層６４が、後に形成されるビア４２の領域の上に形成される。銅層５８、ニッケル層６２及び金／スズ層６６が、後に形成されるビア４４の領域の上に形成される。シード層５４は、導電金属層間の領域内に残る。
図１３では、ビア４２及び４４が、従来のパターニング及びエッチングステップによって形成される。ビア４２及び４４は、本体４０の底面に形成され、本体４０の上面に向かって延在する。ビア４２及び４４は、それぞれ、誘電体層５２を通り、導電層５６及び５８の底部まで延在する。導電層５６及び５８は、しばしば、銅といった金属であり、ビア４２及び４４を形成するエッチングステップのエッチストップ層として機能する。
誘電体層４６が、本体４０の底面上とビア４２及び４４内とに形成される。誘電体層４６は、例えば熱成長又はＰＥＣＶＤによって形成されたシリコン酸化物、又は、ＰＥＣＶＤによって形成されたシリコン窒化物といった任意の適切な材料であってよい。誘電体層４６が形成された後、導電層が、本体４０の底面上とビア４２及び４４内とに形成される。導電層４８は、ビア４２の最上部において銅製シード層５４に直接的に接触する。導電層５０は、ビア４４の最上部において銅製シード層５４に直接的に接触する。導電層４８及び５０は、誘電体層４６を露出する間隙４９によって、互いから電気的に絶縁されている。導電層は、例えば銅又は金といった金属である。導電層は、まず、例えばスパッタリングによって、本体の底面全体にシード層を形成し、次に、導電層４８及び５０間の領域にフォトレジスト層を形成するようにパターニングされることによって形成される。次に、フォトレジストによって覆われていないシード層の一部の上に、例えばめっきによって厚い金属層が形成される。フォトレジストは除去され、次に、厚い金属層４８及び５０間の間隙４９内のシード層が、例えばエッチングによって除去される。同様に、シード層５４は、エッチングによって間隙５５からも除去され、それにより金属スタック５６、６０、６４を金属スタック５２、５８、６２から絶縁させる。この構造体は、例えば、少なくとも２００℃の温度でアニールされる。
図１５は、図１０及び図１４において説明された支持基板といった支持基板のウェハ７２に取付けられた、図４において説明されたデバイスといったデバイスのウェハ７０の一部を示す。ウェハ７０及び７２は、支持基板ウェハ７２上にある金属領域６４、６６を、デバイスウェハ７０の底部にある金属領域２６、２８と位置合わせし、構造体を加熱して金属層６４及び６６をリフローさせることによって互いに接合される。金属層６４及び６６は、図５に示される金属領域２６及び２８と同じ形状を有していてもよい。領域７５は、図１５に示される平面の外側の導電層５０に接続されている。幾つかの実施形態では、金属層６４及び６６は、金／スズ共晶混合物であるが、十分に導電性であり、接合に適した任意の材料を使用してもよい。幾つかの実施形態では、絶縁材料３０、３４は、金属層６４及び６６がリフローされた場合に、金属層６４及び６６が濡れない材料である。金属層６４及び６６は、デバイスウェハ７０の底部の絶縁材料３０、３４に濡れないので、周囲ガスが充填された間隙７４が、金属層６４及び６６間に形成される。更に、ウェハ７２上の金属層６４及び６６も、ウェハ７０上の金属領域２６及び２８にしか濡れず、また、絶縁材料３０及び３４に濡れないので、金属層６４及び６６と、金属領域２６及び２８は、厳密に同じ形状を有さなくともよく、図１５に示されるように厳密に位置合わせされる必要はない。
図１５には２つのデバイスが示されるが、当然ながら、図１５に示される構造体は、両ウェハ全体に繰り返される。接合後、ウェハはダイシングされ、２つのデバイスは、位置７６において分離される。図２において半導体層１４、１６及び１８としてより詳細に示され、また、図１５において単純化されて示される、デバイスウェハ７０上の各半導体構造体７１は、半導体構造体７１の上の成長用基板１０によって、また、底部の金属領域２６及び２８と絶縁材料３０及び３４とによって完全に囲まれかつ封止される。図２に示されるｎ及びｐ−コンタクト２２及び２０も、当該封止によって保護される。上記の通り、当該封止は、半導体構造体７１が成長用基板１０に接続されている間に行われるウェハレベルの処理ステップによって形成される。図１５に示される支持基板ウェハ７２への接合の間、材料が半導体構造体７１に接触することはない。特に、金属領域２６、２８及び絶縁材料３０、３４によって形成される封止は、金属接合層６４、６６又は任意の他の材料が、支持基板７２への接合の間に、半導体構造体７１に接触しないようにする。
幾つかの実施形態では、支持基板７２への接合後、成長用基板１０は、図１５に示される構造体から除去される。成長用基板は、例えばレーザリフトオフ、エッチング、研削といった機械的技術、又は技術の組み合わせを含む任意の適切な技術によって除去される。幾つかの実施形態では、成長用基板はサファイアで、ウェハスケールのレーザリフトオフによって除去される。サファイア基板は、除去の前に薄化される必要がなく、また、ダイシングされていないため、成長用基板として再利用されることが可能である。幾つかの実施形態では、成長用基板１０は、成長用基板の一部が完成デバイスに残るように薄化されるだけでもよい。幾つかの実施形態では、成長用基板１０の全体が完成デバイスに残っていてもよい。
幾つかの実施形態では、通常、ｎ型領域１４（図２に示される）の表面である、成長用基板を除去することによって露出される半導体構造体の表面は、例えば光電子化学的エッチングによって任意選択的に薄化され、粗面化されてもよい。
デバイスのウェハは、次に、個別のＬＥＤ又はＬＥＤのグループにダイシングされる。個別のＬＥＤ又はＬＥＤのグループは、図１５に示されるように、位置７６において、隣接するＬＥＤをソーイング、スクライビング、ブレーキング、カッティング又はそうでなければ分離することによって、分離される。幾つかの実施形態では、成長用基板１０は、ダイシングの前ではなく、ダイシングの後に、薄化又は除去される。
フィルタ、レンズ、二色性材料又は波長変換材料といった１つ以上の任意選択の構造体が、ダイシングの前後に、ＬＥＤ上に形成されてもよい。波長変換材料は、発光デバイスによって放射され、当該波長変換材料に入射する光のすべて又は一部のみが、波長変換材料によって変換されるように形成されてもよい。発光デバイスによって放射される非変換光は、光の最終スペクトルの一部であってもよいが、そうある必要はない。一般的な組み合わせの例としては、黄色放射波長変換材料と組み合わされる青色発光ＬＥＤ、緑及び赤色放射波長変換材料と組み合わされる青色発光ＬＥＤ、青色及び黄色放射波長変換材料と組み合わされるＵＶ放射ＬＥＤ、及び、青色、緑色及び赤色放射波長変換材料と組み合わされるＵＶ放射ＬＥＤが挙げられる。他の色の光を放射する波長変換材料が、デバイスから放射される光のスペクトルを調整するために加えられてもよい。波長変換材料は、従来の蛍光体粒子、量子ドット、有機半導体、ＩＩ−ＶＩ若しくはＩＩＩ−Ｖ族半導体、ＩＩ−ＶＩ若しくはＩＩＩ−Ｖ族半導体量子ドット若しくはナノ結晶、染料、高分子、又は、ＧａＮといった冷光を発する材料であってよい。任意の適切な蛍光体又は他の波長変換材料が使用されてよい。
厚い金属層２６及び２８と、厚い金属層の間及び隣接ＬＥＤの間の間隙を埋める電気絶縁材料とは、接合、基板除去、ダイシング及び他の処理の間、半導体構造体に機械的支持を与える。厚い金属層２６及び２８並びに絶縁材料３０及び３４によって形成される半導体構造体周りの封止は、接合及び他の処理ステップの間に、半導体構造体を汚染から保護する。
本発明を詳細に説明したが、当業者であれば、本開示を与えられて、本明細書に記載される発明の概念の精神から逸脱することなく、本発明に変更を行うことができることは理解できよう。したがって、本発明の範囲を、図示され及び説明された特定の実施形態に限定することを意図していない。

Claims (20)

  1. ｎ型領域とｐ型領域との間に挟まれる発光層を含む半導体構造体と、各半導体デバイス用の第１及び第２の金属コンタクトであって、各第１の金属コンタクトは、前記ｎ型領域に直接的に接触し、各第２の金属コンタクトは、前記ｐ型領域に直接的に接触する、前記第１及び第２の金属コンタクトと、を含む、半導体デバイスのウェハを提供するステップと、
    各半導体デバイスの前記半導体構造体を封止する構造体を形成するステップと、
    前記半導体デバイスの前記ウェハを、支持基板のウェハに取付けるステップと、
    を含む、方法。
  2. 各半導体デバイスの前記半導体構造体を封止する構造体を形成するステップは、
    前記ウェハ上の各半導体デバイスの前記第１及び第２の金属コンタクト上に、それぞれ、後の処理の間に前記半導体構造体を支えるのに十分に厚い第１及び第２の金属層を形成するステップと、
    第１及び第２の金属層を形成した後に、前記第１及び第２の金属層間の間隙を埋める電気絶縁層を形成するステップと、
    を含む、請求項１に記載の方法。
  3. 前記支持基板の前記ウェハは、本体の表面上に形成される複数の接合金属領域を含む、請求項２に記載の方法。
  4. 前記半導体デバイスの前記ウェハを、前記支持基板の前記ウェハに取付けるステップは、前記支持基板の前記ウェハ上の前記複数の接合金属領域を、前記半導体デバイスの前記ウェハ上の前記第１及び第２の金属層と位置合わせするステップを含む、請求項３に記載の方法。
  5. 前記半導体デバイスの前記ウェハを、前記支持基板の前記ウェハに取付けるステップは更に、前記複数の接合金属領域がリフローするように前記複数の接合金属領域を加熱するステップを含む、請求項４に記載の方法。
  6. 前記電気絶縁層を形成するステップは、前記複数の接合金属領域が加熱される場合に前記接合金属が濡れない材料の前記電気絶縁層を形成するステップを含む、請求項５に記載の方法。
  7. 第１及び第２の金属層を形成するステップは、前記半導体デバイスの前記ウェハ上に、第１及び第２の金属層をめっきするステップを含む、請求項２に記載の方法。
  8. 前記第１及び第２の金属層は、少なくとも５０μｍの厚さである、請求項２に記載の方法。
  9. 前記電気絶縁層を形成するステップは、
    前記半導体デバイスの前記ウェハ上にモールドを位置付けるステップと、
    前記モールドを、電気絶縁モールド材料によって埋めるステップと、
    前記モールド材料を硬化させるステップと、
    を含む、請求項２に記載の方法。
  10. 各半導体デバイスの前記半導体構造体を封止する前記構造体を形成した後に、前記半導体デバイスの前記ウェハをダイシングするステップを更に含む、請求項１に記載の方法。
  11. 前記半導体デバイスの前記ウェハを、前記支持基板の前記ウェハに取付けた後に、前記半導体デバイスの前記ウェハから成長用基板を取り除くステップを更に含む、請求項１に記載の方法。
  12. 前記支持基板の前記ウェハを形成するステップを更に含み、
    前記支持基板の前記ウェハを形成するステップは、
    本体を提供するステップと、
    前記本体の底面から前記本体の上面に向かってそれぞれ延在する複数のビアを前記本体内にエッチングするステップと、
    前記複数のビアのそれぞれの側壁及び最上部を金属でライニングするステップと、
    を含む、請求項１に記載の方法。
  13. 前記支持基板の前記ウェハを形成するステップは更に、
    各ビアの前記最上部における前記金属を露出するように、前記本体の前記上面から前記本体を薄化するステップと、
    前記本体の前記上面上に、各ビアの前記最上部における前記金属と直接的に接触する接合金属領域を形成するステップと、
    前記本体の上面上に電気絶縁層を形成するステップと、
    を含む、請求項１２に記載の方法。
  14. 前記支持基板の前記ウェハを形成するステップを更に含み、
    前記支持基板の前記ウェハを形成するステップは、
    本体を提供するステップと、
    前記本体の上面上に接合金属層を形成するステップと、
    ビアそれぞれが、前記本体の底面から前記本体の上面に向かって延在し、前記本体の前記上面上に形成された前記接合金属層で終端する複数のビアを前記本体内にエッチングするステップと、
    を含む、請求項１に記載の方法。
  15. 各ビアの最上部上に配置される電気的に絶縁された接合金属領域を形成するように、前記本体の前記上面上の前記接合金属層をパターニングするステップと、
    第２の金属層それぞれが、各ビアの側壁及び前記本体の底面上に形成され、各ビアの前記最上部に配置される前記電気的に絶縁された接合金属領域と直接的に接触する複数の第２の金属層を形成するステップと、
    を更に含む、請求項１４に記載の方法。
  16. 各半導体デバイスの前記半導体構造体を封止する構造体を形成するステップは、前記半導体構造体を汚染から保護する構造体を形成するステップを含む、請求項１に記載の方法。
  17. ｎ型領域とｐ型領域との間に挟まれるＩＩＩ窒化物発光層を含む半導体構造体と、
    前記ｎ型領域と直接的に接触する第１の金属層と、前記ｐ型領域と直接的に接触する第２の金属層と、
    前記第１及び第２の金属層上に配置され、前記半導体構造体を支えるのに十分に厚い第３及び第４の金属層と、
    前記第３及び第４の金属層間の間隙を埋める電気絶縁層と、
    を含み、
    前記第３及び第４の金属層と、前記電気絶縁層とは、前記半導体構造体を封止する、デバイス。
  18. 前記第３及び第４の金属層は、少なくとも５０μｍの厚さである、請求項１７に記載のデバイス。
  19. 前記第３及び第４の金属層は、前記第１及び第２の金属層上にめっきされる、請求項１７に記載のデバイス。
  20. シリコンマウントを更に含み、前記第３及び第４の金属層は、前記半導体構造体と前記シリコンマウントとの間に配置される、請求項１７に記載のデバイス。
JP2015502504A 2012-03-30 2013-03-22 封止された半導体発光デバイス Active JP6470677B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261617692P 2012-03-30 2012-03-30
US61/617,692 2012-03-30
PCT/IB2013/052290 WO2013144801A1 (en) 2012-03-30 2013-03-22 Sealed semiconductor light emitting device.

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018169311A Division JP2018191016A (ja) 2012-03-30 2018-09-11 封止された半導体発光デバイス

Publications (2)

Publication Number Publication Date
JP2015514319A true JP2015514319A (ja) 2015-05-18
JP6470677B2 JP6470677B2 (ja) 2019-02-13

Family

ID=48428536

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015502504A Active JP6470677B2 (ja) 2012-03-30 2013-03-22 封止された半導体発光デバイス
JP2018169311A Pending JP2018191016A (ja) 2012-03-30 2018-09-11 封止された半導体発光デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018169311A Pending JP2018191016A (ja) 2012-03-30 2018-09-11 封止された半導体発光デバイス

Country Status (6)

Country Link
US (2) US10020431B2 (ja)
EP (1) EP2831930B1 (ja)
JP (2) JP6470677B2 (ja)
KR (1) KR102129146B1 (ja)
CN (2) CN109994586B (ja)
WO (1) WO2013144801A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018530162A (ja) * 2015-10-06 2018-10-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザおよび半導体レーザを製造するための方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
DE102017106410A1 (de) 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US10096975B1 (en) 2017-03-27 2018-10-09 International Business Machines Corporation Laterally grown edge emitting laser
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
US10615305B1 (en) 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
DE102021116242A1 (de) * 2021-06-23 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123657A (ja) * 2005-01-31 2005-05-12 Sanyo Electric Co Ltd チップ型発光素子およびその製造方法
JP2006114820A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2010514191A (ja) * 2006-12-22 2010-04-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2011187941A (ja) * 2010-03-04 2011-09-22 Advanced Optoelectronic Technology Inc ウエハレベルパッケージの製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011222993A (ja) * 2010-04-05 2011-11-04 Taiwan Semiconductor Manufactuaring Co Ltd 半導体パッケージ基板

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
US6876008B2 (en) 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
JP5059739B2 (ja) * 2005-03-11 2012-10-31 ソウル セミコンダクター カンパニー リミテッド 直列接続された発光セルのアレイを有する発光ダイオードパッケージ
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
US20080124835A1 (en) 2006-11-03 2008-05-29 International Business Machines Corporation Hermetic seal and reliable bonding structures for 3d applications
US20090230409A1 (en) 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
TWI508321B (zh) * 2008-07-21 2015-11-11 Mutual Pak Technology Co Ltd 發光二極體及其形成方法
TWI407586B (zh) * 2008-12-15 2013-09-01 Everlight Electronics Co Ltd 一種覆晶結構的發光二極體裝置
US8017958B2 (en) * 2009-06-30 2011-09-13 Koninklijke Philips Electronics N.V. P-contact layer for a III-P semiconductor light emitting device
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
US8471280B2 (en) * 2009-11-06 2013-06-25 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler
DE102009053064A1 (de) 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP5337105B2 (ja) 2010-06-03 2013-11-06 株式会社東芝 半導体発光装置
JP5337106B2 (ja) * 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
US8471282B2 (en) * 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
TWI450345B (zh) * 2010-11-03 2014-08-21 Xintec Inc 晶片封裝體及其形成方法
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
US8604491B2 (en) * 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2005123657A (ja) * 2005-01-31 2005-05-12 Sanyo Electric Co Ltd チップ型発光素子およびその製造方法
JP2010514191A (ja) * 2006-12-22 2010-04-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス
JP2010103186A (ja) * 2008-10-21 2010-05-06 Sony Corp 半導体発光装置の製造方法
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2011187941A (ja) * 2010-03-04 2011-09-22 Advanced Optoelectronic Technology Inc ウエハレベルパッケージの製造方法
JP2011199193A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP2011222993A (ja) * 2010-04-05 2011-11-04 Taiwan Semiconductor Manufactuaring Co Ltd 半導体パッケージ基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018530162A (ja) * 2015-10-06 2018-10-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザおよび半導体レーザを製造するための方法
US10554019B2 (en) 2015-10-06 2020-02-04 Osram Opto Semiconductors Gmbh Semiconductor laser and method for producing a semiconductor laser
US10886704B2 (en) 2015-10-06 2021-01-05 Osram Oled Gmbh Semiconductor laser and method for producing a semiconductor laser

Also Published As

Publication number Publication date
KR20150002717A (ko) 2015-01-07
JP6470677B2 (ja) 2019-02-13
EP2831930A1 (en) 2015-02-04
KR102129146B1 (ko) 2020-07-02
WO2013144801A1 (en) 2013-10-03
US10020431B2 (en) 2018-07-10
CN109994586B (zh) 2022-06-03
CN104205366B (zh) 2018-08-31
EP2831930B1 (en) 2018-09-19
CN104205366A (zh) 2014-12-10
US20180323353A1 (en) 2018-11-08
CN109994586A (zh) 2019-07-09
JP2018191016A (ja) 2018-11-29
US20150076538A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP7134198B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP6470677B2 (ja) 封止された半導体発光デバイス
JP2017108156A (ja) 支持基板に接合された発光デバイス
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
TWI607583B (zh) 半導體裝置製造方法
TW201501366A (zh) 頂部發射半導體發光裝置
JP6552473B2 (ja) 厚い金属層を有する半導体発光デバイス
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
TW201304206A (zh) 將發光裝置附著至支撐基板的方法
TW201316504A (zh) 用於連接一發光元件之電性絕緣接合
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
TWI630648B (zh) 分離半導體裝置之晶圓的方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190118

R150 Certificate of patent or registration of utility model

Ref document number: 6470677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250