TWI630648B - 分離半導體裝置之晶圓的方法 - Google Patents

分離半導體裝置之晶圓的方法 Download PDF

Info

Publication number
TWI630648B
TWI630648B TW102117433A TW102117433A TWI630648B TW I630648 B TWI630648 B TW I630648B TW 102117433 A TW102117433 A TW 102117433A TW 102117433 A TW102117433 A TW 102117433A TW I630648 B TWI630648 B TW I630648B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
thick conductive
semiconductor structure
growth substrate
Prior art date
Application number
TW102117433A
Other languages
English (en)
Other versions
TW201401350A (zh
Inventor
雷吉普
亞歷山卓Ｈ 尼克
史帝法諾 史恰非諾
葛羅葛瑞 倍森
Original Assignee
皇家飛利浦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皇家飛利浦電子股份有限公司 filed Critical 皇家飛利浦電子股份有限公司
Publication of TW201401350A publication Critical patent/TW201401350A/zh
Application granted granted Critical
Publication of TWI630648B publication Critical patent/TWI630648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

根據本發明之實施例，一種方法包含提供包括在一生長基板上生長之一半導體結構之一晶圓。該半導體結構包含安置於一n型區域與一p型區域之間之一發光層。該晶圓包含界定個別半導體裝置之溝渠。該等溝渠延伸穿過該半導體結構之一整個厚度以展露該生長基板。該方法進一步包含在該半導體結構上生長一厚導電層。該厚導電層經組態以在移除該生長基板時支撐該半導體結構。該方法進一步包含移除該生長基板。

Description

分離半導體裝置之晶圓的方法
本發明係關於一種將半導體裝置之一晶圓分離成個別裝置之方法。
半導體發光裝置(包含發光二極體(LED)、諧振腔發光二極體(RCLED)、垂直腔雷射二極體(VCSEL)及邊射型雷射)屬於當前可獲得的最有效光源之列。在能夠跨越可見光譜操作之高亮度發光裝置之製造中當前感興趣之材料系統包括III-V族半導體，尤其係鎵、鋁、銦及氮之二元、三元及四元合金(亦稱為三族氮化物材料)。通常，三族氮化物發光裝置係藉由金屬-有機化學汽相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術在一藍寶石、碳化矽、三族氮化物或其他適合基板上磊晶成長具有不同組合物及摻雜劑濃度之半導體層之一堆疊來製作。該堆疊通常包含形成於基板上方摻雜有(例如)Si之一或多個n型層、在一作用區域中形成於該(等)n型層上方之一或多個發光層及形成於該作用區域上方摻雜有(例如)Mg之一或多個p型層。在該等n型區域及p型區域上形成電觸點。
通常在一晶圓上生長若干半導體裝置，以使得一次生長諸多裝置。在處理該晶圓(舉例而言)以在每一裝置上形成電觸點之後，對晶圓進行切粒。在一III族氮化物裝置晶圓之情形中，切粒通常需要鋸穿 III族氮化物材料、金屬層及/或模製化合物。鋸切係費時的且可能導致對半導體裝置之損壞，此可減小良率。
本發明之一目標係提供一種用於單粒化半導體裝置之一晶圓之不需要機械或雷射切粒之製程。
根據本發明之實施例，一種方法包含提供包括在一生長基板上生長之一半導體結構之一晶圓。該半導體結構包含安置於一n型區域與一p型區域之間之一發光層。該晶圓包含界定個別半導體裝置之溝渠。該等溝渠延伸穿過該半導體結構之一整個厚度以展露該生長基板。該方法進一步包含在該半導體結構上生長一厚導電層。該厚導電層經組態以在移除該生長基板時支撐該半導體結構。該方法進一步包含移除該生長基板。
根據本發明之實施例，一種結構包含一半導體結構，該半導體結構包含安置於一n型區域與一p型區域之間之一III族氮化物發光層。一厚導電層安置於該半導體結構上。該厚導電層對該半導體結構進行機械支撐。該厚導電層之一熱膨脹係數與GaN之一熱膨脹係數相差不大於10%。
10‧‧‧生長基板/基板
14‧‧‧n型區域
16‧‧‧發光或作用區域
17‧‧‧部分
18‧‧‧p型區域/p觸點金屬
19‧‧‧台面
20‧‧‧p觸點/p觸點金屬
21‧‧‧小開口
22‧‧‧介電層
24‧‧‧間隙
26‧‧‧n金屬層/厚n觸點/n型觸點
28‧‧‧p金屬層/厚p觸點/p型觸點
30‧‧‧發光二極體結構/發光二極體
31‧‧‧薄導電層
32‧‧‧區域/區
34‧‧‧光阻劑/光阻劑區域/光阻劑層/區域
36‧‧‧光阻劑/光阻劑區域/光阻劑層/區域
38‧‧‧厚導電層/厚導電材料
40‧‧‧開口
42‧‧‧第一部分/厚導電層部分/部分
44‧‧‧第二部分/厚導電層部分/部分
46‧‧‧電絕緣材料/絕緣材料
48‧‧‧實質上平坦頂部表面
50‧‧‧開口
52‧‧‧晶圓處置結構
圖1係適合供在本發明之實施例中使用之一半導體LED之一剖面圖。
圖2係圖1中所圖解說明之裝置之一平面圖。
圖3圖解說明一生長基板上之兩個LED結構。
圖4圖解說明在形成一晶種層並用光阻劑圖案化晶種層之後的圖3之結構。
圖5圖解說明在於晶種層上形成一厚導電層之後的圖4之結構。
圖6圖解說明在移除光阻劑之後的圖5之結構。
圖7圖解說明在用電絕緣材料填充任何間隙之後的圖6之結構。
圖8圖解說明在平坦化頂部表面之後的圖7之結構。
圖9圖解說明在移除藉由平坦化曝露之光阻劑之後的圖8之結構。
圖10圖解說明在附著一晶圓處置結構之後的圖9之裝置。
圖11圖解說明在移除生長基板之後附著至一晶圓處置結構之三個LED。
圖12係圖9中所圖解說明之裝置中之一者之一平面圖。
在本發明之實施例中，一種半導體發光裝置包含提供對半導體層之機械支撐及至半導體層之電連接之厚金屬層。儘管在以下實例中半導體發光裝置係發射藍色光或UV光之III族氮化物LED，但可使用除LED以外之諸如雷射二極體之半導體發光裝置及由諸如其他III-V族材料、III族磷化物、III族砷化物、II-VI族材料、ZnO或基於Si之材料之其他材料系統製成之半導體發光裝置。
圖1圖解說明適合供在本發明之實施例中使用之一半導體發光二極體。圖1中所圖解說明之裝置僅係可與本發明之實施例一起使用之一裝置之一個實例。任何適合裝置皆可與本發明之實施例一起使用-本發明之實施例不限於圖1中所圖解說明之細節。舉例而言，儘管圖1圖解說明一覆晶裝置，但本發明之實施例可與其他裝置幾何形狀一起使用且不限於覆晶裝置。
如此項技術中已知，形成圖1中所圖解說明之裝置可首先在一生長基板10上生長一半導體結構。生長基板10可係例如藍寶石、SiC、Si、GaN、非III族氮化物材料或複合基板之任何適合基板。可首先生長一n型區域14且其可包含具有不同組合物及摻雜劑濃度之多個層，舉例而言，包含諸如緩衝層或成核層之製備層及/或經設計以促進生 長基板之移除之層，其可係針對為使發光區域有效地發射光而需要之特定光學性質、材料性質或電性質設計之n型或未經有意摻雜及n型或甚至p型裝置層。在該n型區域上方生長一發光或作用區域16。適合發光區域之實例包含一單個厚或薄發光層或者包含由障壁層分離之多個薄或厚發光層之一多量子井發光區域。然後可在該發光區域上方生長一p型區域18。如n型區域一樣，該p型區域可包含具有不同組合物、厚度及摻雜劑濃度之多個層，包含未經有意摻雜之層或n型層。裝置中之所有半導體材料之總厚度在某些實施例中小於10μm且在某些實施例中小於6μm。在某些實施例中，可首先在生長基板上生長p型區域，後續接著生長作用區域及n型區域。
在p型區域上形成一p觸點金屬20。p觸點金屬20可係反射的且可係一多層堆疊。舉例而言，該p觸點金屬可包含用於與p型半導體材料進行歐姆接觸之一層、一反射金屬層及防止或減少反射金屬之遷移之一保護金屬層。然後藉由標準光微影操作來圖案化半導體結構並對其進行蝕刻以移除p觸點金屬之整個厚度之一部分、p型區域之整個厚度之一部分及發光區域之整個厚度之一部分以形成展露n型區域14之一表面之至少一個台面19。然後形成並圖案化一介電層22以覆蓋其中曝露發光區域16的台面19之側壁。介電層22不覆蓋圖1中所圖解說明之半導體結構之邊緣處的n型區域14之一部分17。形成於介電層22中之一小開口21提供對p觸點金屬18之電接達。在該結構上方分別形成厚n金屬層26及p金屬層28且其藉由間隙24而彼此電隔離。
圖2係圖1中所圖解說明之裝置之一平面圖。p觸點28在圖2中係圓形的，但其可具有任何適合形狀。n觸點26環繞p觸點28。n觸點及p觸點藉由一間隙24電隔離，間隙24可填充有一固體、一介電質、一電絕緣材料、空氣、周圍氣體、聚合物、聚矽氧或任何其他適合材料。p觸點及n觸點可係任何適合形狀且可以任何適合方式配置。圖案化一 半導體結構及形成n觸點及p觸點係熟習此項技術者眾所周知的。因此，n觸點及p觸點之形狀及配置不限於圖1及圖2中所圖解說明之實施例。
儘管在圖1及圖2中圖解說明一單個發光裝置，但將理解，圖1及圖2中所圖解說明之裝置形成於包含諸多此種裝置之一晶圓上。為簡單起見，將圖1中所圖解說明之結構(包含n型區域14、作用區域16、p型區域18、p觸點20、介電層22及厚p觸點28及厚n觸點26)在以下圖中表示為LED結構30。圖3中在生長基板10上圖解說明兩個LED結構30。在介於裝置之一晶圓上之個別裝置之間之區域32中，可穿過半導體結構蝕刻一溝渠。該溝渠之底部可曝露一絕緣層(其可係作為半導體結構之部分之一絕緣半導體層)，或該溝渠可延伸穿過半導體結構之一整個厚度以展露生長基板10，如圖3中所圖解說明。可在LED結構30之頂部上方形成一或多個額外電絕緣層(圖3中未展示)並對其進行圖案化以形成其中與在隨附圖5之文字中所闡述之厚導電層進行電接觸之開口。此等電絕緣層提供電隔離且其形成在此項技術中係已知的。
在圖3中所圖解說明之結構之頂部表面上方形成一或多個薄導電層31。薄導電層31可包含：一黏附層，其材料經選擇以與n觸點及p觸點達成良好黏附；及一晶種層，其材料經選擇以與形成於薄導電層上方且下文在隨附圖5之文字中闡述之厚導電層達成良好黏附。用於黏附層之適合材料之實例包含但不限於Ti、W及諸如TiW之合金。用於晶種層之適合材料之實例包含但不限於Cu。可藉由包含(舉例而言)濺鍍或蒸鍍之任何適合技術來形成黏附層(若存在)及晶種層。
在圖4中，在晶種層上方形成一光阻劑，然後對其進行圖案化。在圖案化之後，光阻劑層34保留於介於LED 30之間之區32之一部分中。另一選擇係，光阻劑層34可保留於介於LED 30之間之所有區32 中。在每一LED 30上，形成並圖案化光阻劑層36以界定將電連接至p型觸點28(展示於圖1中)之一厚金屬層與電連接至n型觸點26之一厚金屬層電隔離之一區。可圖案化光阻劑以使得形成於裝置上之光阻劑區域36之厚度大於形成於介於兩個裝置之間之一區域中之光阻劑區域34之厚度。在某些實施例中，使用用不剝除另一光阻劑之不同溶劑剝除之兩種不同光阻劑來單獨地形成光阻劑區域36及34。在某些實施例中，將相同光阻劑用於兩個區域36及34，且執行多個圖案化步驟以使得在區域36中留下額外光阻劑，從而產生一較厚光阻劑層。在某些實施例中，選擇性地蝕刻光阻劑區域34以與光阻劑區域36相比減小其厚度。
在圖5中，在未由光阻劑層34及36覆蓋的晶種層之部分上形成一厚導電層38。舉例而言，厚導電層38可係任何適合金屬，舉例而言，銅、鎳、金、鈀、鎳-銅合金或其他合金。
可藉由包含(舉例而言)電鍍之任何適合技術來形成厚導電層38。厚導電層38在某些實施例中可係至少20μm厚，在某些實施例中不大於500μm厚，在某些實施例中至少30μm厚，在某些實施例中不大於200μm厚，在某些實施例中至少50μm厚，且在某些實施例中不大於100μm。厚導電層38在稍後處理步驟(特定而言，生長基板之移除)期間支撐半導體結構且提供用以傳導熱量遠離半導體結構之一熱路徑，此可改良裝置之效率。
厚導電層38之一第一部分42與p觸點28進行電接觸，且厚導電層38之一第二部分44與n觸點26進行電接觸。在形成厚導電層38之後且在如參考圖8所闡述之平坦化之前，厚導電層38在沈積期間生長且覆蓋介於相鄰LED 30之間之區域32中之光阻劑34。厚導電層38不覆蓋安置於LED 30上方之光阻劑36。
在圖6中，移除經曝露光阻劑36，從而在厚金屬層中留下開口 40。該等開口界定厚導電層38之第一部分42及第二部分44。然後可藉由(舉例而言)在單獨步驟中進行乾式蝕刻或濕式蝕刻來移除晶種層及下伏於光阻劑36之任何其他薄導電層31。由於光阻劑34被厚導電層38覆蓋，因此介於LED 30之間之光阻劑34並非與光阻劑36同時被移除。
在圖7中，用電絕緣材料46填充開口40。視情況，可在厚導電層38之頂部上方形成該電絕緣材料。電絕緣材料46經選擇以將厚導電層部分42與44電隔離。
可藉由包含(舉例而言)外模製、注射模製、旋塗及噴塗之任何適合技術來形成電絕緣材料46。如下執行外模製：提供一適當大小及形狀之模具。用諸如聚矽氧、環氧樹脂或模製化合物之一液體材料填充該模具，該液體材料在固化時形成一經硬化電絕緣材料。將模具與LED晶圓放在一起。然後加熱該模具以使電絕緣材料固化(硬化)。然後分離該模具與該LED晶圓，從而留下電絕緣材料46填充結構上之任何間隙。在某些實施例中，將一或多種填充物添加至模製化合物以形成具有經最佳化之物理性質及材料性質之複合材料。
在圖8中，舉例而言，藉由移除過量厚導電材料38及絕緣材料46以形成一實質上平坦頂部表面48來平坦化裝置。可藉由包含諸如研磨之機械技術之任何適合技術來移除過量厚導電材料38。藉由圖8中所圖解說明之平坦化來曝露介於相鄰LED 30之間之區中之光阻劑34。
在圖9中，移除圖8之光阻劑34，從而留下介於相鄰LED 30之間之開口50。在某些實施例中，舉例而言，與光阻劑34同時地或者在一或多個單獨步驟中藉由濕式蝕刻或乾式蝕刻來移除晶種層及下伏於光阻劑34之任何其他薄導電層31。在某些實施例中，不自生長基板移除薄導電層31。開口50延伸穿過LED 30及厚導電層38之一整個厚度。在某些實施例中，自開口50移除光阻劑34曝露生長基板10及薄導電層 31(若存在)。在移除光阻劑34之後，僅透過生長基板10及薄導電層31(若存在)將相鄰LED 30彼此連接。
圖13係圖9中所圖解說明之裝置中之一者之一平面圖。厚導電層38之部分42在圖13中係圓形的，但其可係任何適合形狀。電絕緣層46將部分42與環繞部分42的厚導電層38之部分44隔離。開口50環繞圖13中所圖解說明之裝置。圖9中所圖解說明之裝置係在圖13中所指示之軸處截取之經簡化剖面。
在圖10中，將圖9之半導體晶圓之頂部(即，在圖8中經平坦化之表面)附著至諸如晶圓處置膠帶之一晶圓處置結構52。
在圖11中，翻轉圖10中所圖解說明之結構，且藉由任何適合技術來移除生長基板10。舉例而言，可藉由雷射剝離移除一藍寶石生長基板。用於移除基板10之其他適合技術包含蝕刻及諸如研磨之機械技術。自生長基板10釋放LED 30亦將LED 30單粒化成個別裝置，此乃因開口50延伸穿過LED 30及厚導電層38之整個厚度。可藉由移除生長基板10來破壞開口50中之薄導電層31(若存在)，或其可在生長基板10被移除之後分離(即，分裂)。單粒化LED 30不需要鋸切。可簡單地拉伸晶圓處置結構52以便分離LED 30。
已詳細闡述本發明，熟習此項技術者將瞭解，假定本發明，可在不背離本文中所闡述之發明改變之精神之情形下對本發明做出修改。因此，本發明之範疇並不意欲限於所圖解說明及所闡述之特定實施例。

Claims (20)

  1. 一種分離半導體裝置之晶圓的方法，其包括：提供包括在一生長基板(growth substrate)上生長之一半導體結構之一晶圓，該半導體結構包括安置於一n型區域與一p型區域之間之一發光層，該晶圓包括界定個別半導體裝置之溝渠(trenches)，其中該等溝渠延伸穿過該半導體結構之一整個厚度以展露(reveal)該生長基板，及其中個別半導體裝置包括連接至該n型區域的一n型觸點及連接至該p型區域的一p型觸點，其中該n型觸點及該p型觸點係形成在該半導體結構之一相同側及其中該n型觸點環繞該p型觸點；在該半導體結構上生長一厚導電層(thick conductive layer)，其中該厚導電層經組態以在移除該生長基板時支撐該半導體結構；將該晶圓附著至一暫時性晶圓處置膠帶(temporary wafer handling tape)；及移除該生長基板，其中立即在移除該生長基板之前，僅透過該生長基板及透過該暫時性晶圓處置膠帶連接相鄰之半導體裝置；其中該厚導電層係一第一厚導電層，該方法進一步包括在該半導體結構上生長一第二厚導電層，其中該第一厚導電層環繞該第二厚導電層，及該第一厚導電層及該第二厚導電層係由一絕緣層(insulating layer)分離。
  2. 如請求項1之方法，其中不在界定個別半導體裝置之該等溝渠之至少一部分中形成該厚導電層，以使得在形成該厚導電層之後，該等溝渠延伸穿過該半導體結構及該厚導電層之一整個厚度。
  3. 如請求項1之方法，其中在該半導體結構上形成一厚導電層包括：在該晶圓之一表面上形成一晶種層；在該晶種層上方形成一光阻劑層；及圖案化該光阻劑層以形成若干開口，其中在圖案化之後，在界定個別半導體裝置之該等溝渠中安置一光阻劑層區域。
  4. 如請求項3之方法，其中形成一厚導電層包括：在形成於該光阻劑層中之該等開口中電鍍一厚金屬層，其中在電鍍之後，在安置於該等溝渠中之該等光阻劑層區域上方安置該厚金屬層。
  5. 如請求項4之方法，其進一步包括：在電鍍一厚金屬層之後，移除該光阻劑層之一第一部分，其中在一個別半導體裝置上方安置該光阻劑層之該第一部分。
  6. 如請求項5之方法，其進一步包括：在移除該光阻劑層之該第一部分之後，平坦化該晶圓之一頂部表面，其中平坦化曝露安置於該等溝渠中之該等光阻劑層區域之頂部。
  7. 如請求項6之方法，其進一步包括：在平坦化之後，移除該光阻劑之一第二部分，該第二部分包括安置於該等溝渠中之該等光阻劑層區域。
  8. 如請求項1之方法，其進一步包括：在該厚導電層中之開口中安置一電絕緣材料。
  9. 如請求項8之方法，其中在該厚導電層中之開口中安置一電絕緣材料包括：在該厚導電層中之該等開口中模製電絕緣材料。
  10. 如請求項1之方法，其中該生長基板係一非III族氮化物材料基板及一藍寶石基板中之一者。
  11. 如請求項1之方法，其中該厚導電層具有延伸超過該半導體結構之一邊緣的一橫向範圍(lateral extent)。
  12. 一種分離半導體裝置之晶圓的方法，其包括：提供包括在一生長基板上生長之一半導體結構之一晶圓，該半導體結構包括安置於一n型區域與一p型區域之間之一發光層，該晶圓包括界定個別半導體裝置之溝渠，其中該等溝渠延伸穿過該半導體結構之一整個厚度以展露該生長基板，及其中個別半導體裝置包括連接至該n型區域的一n型觸點及連接至該p型區域的一p型觸點，其中該n型觸點及該p型觸點係形成在該半導體結構之一相同側及其中該n型觸點環繞該p型觸點；在該半導體結構上生長一厚導電層，其中該厚導電層經組態以在移除該生長基板時支撐該半導體結構；將該晶圓附著至一暫時性晶圓處置膠帶；及移除該生長基板，其中立即在移除該生長基板之前，僅透過該生長基板及透過該暫時性晶圓處置膠帶連接相鄰之半導體裝置；其中生長一厚導電層包括：在該晶圓之一表面上形成一晶種層(seed layer)；在該晶種層上方形成一光阻劑層(photoresist layer)；及圖案化(patterning)該光阻劑層以形成若干開口，其中在圖案化之後，在界定個別半導體裝置之該等溝渠中安置一光阻劑層區域；及在形成於該光阻劑層中之該等開口中電鍍(plating)一厚金屬層，其中在電鍍之後，在安置於該等溝渠中之該等光阻劑層區域上方安置該厚金屬層。
  13. 如請求項12之方法，其進一步包括：在電鍍一厚金屬層之後，移除該光阻劑層之一第一部分，其中在一個別半導體裝置上方安置該光阻劑層之該第一部分。
  14. 如請求項13之方法，其進一步包括：在移除該光阻劑層之該第一部分之後，平坦化該晶圓之一頂部表面，其中平坦化曝露安置於該等溝渠中之該等光阻劑層區域之頂部。
  15. 如請求項14之方法，其進一步包括：在平坦化之後，移除該光阻劑之一第二部分，該第二部分包括安置於該等溝渠中之該等光阻劑層區域。
  16. 一種分離半導體裝置之晶圓的方法，其包括：提供包括在一生長基板上生長之一半導體結構之一晶圓，該半導體結構包括安置於一n型區域與一p型區域之間之一III族氮化物發光層，該晶圓包括界定個別半導體裝置之溝渠，其中該等溝渠延伸穿過該半導體結構之一整個厚度以展露該生長基板，及其中個別半導體裝置包括連接至該n型區域的一n型觸點及連接至該p型區域的一p型觸點，其中該n型觸點及該p型觸點係形成在該半導體結構之一相同側；在該等溝渠中形成一第一材料之區域；在於該等溝渠中形成一第一材料之區域之後，在該半導體結構上形成一厚導電層，其中該厚導電層經組態以在移除該生長基板時支撐該半導體結構，及其中該厚導電層具有延伸超過該半導體結構之一邊緣的一橫向範圍；移除第一材料之該等區域；將該晶圓附著至一晶圓處置結構(wafer handling structure)；及移除該生長基板，其中立即在移除該生長基板及移除該生長基板之前，僅透過該生長基板連接相鄰之半導體裝置；其中該厚導電層係一第一厚導電層，該方法進一步包括在該半導體結構上生長一第二厚導電層，其中該第一厚導電層環繞該第二厚導電層，及該第一厚導電層及該第二厚導電層係由一絕緣層分離。
  17. 如請求項16之方法，其進一步包括：拉伸該晶圓處置結構以分離相鄰半導體裝置。
  18. 如請求項16之方法，其中該n型觸點環繞該p型觸點。
  19. 如請求項16之方法，其中不在界定個別半導體裝置之該等溝渠之至少一部分中形成該厚導電層，以使得在形成該厚導電層之後，該等溝渠延伸穿過該半導體結構及該厚導電層之一整個厚度。
  20. 如請求項16之方法，其中該生長基板係一非III族氮化物材料基板及一藍寶石基板中之一者。
TW102117433A 2012-05-17 2013-05-16 分離半導體裝置之晶圓的方法 TWI630648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261648141P 2012-05-17 2012-05-17
US61/648,141 2012-05-17

Publications (2)

Publication Number Publication Date
TW201401350A TW201401350A (zh) 2014-01-01
TWI630648B true TWI630648B (zh) 2018-07-21

Family

ID=48700651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117433A TWI630648B (zh) 2012-05-17 2013-05-16 分離半導體裝置之晶圓的方法

Country Status (3)

Country Link
US (1) US9608016B2 (zh)
TW (1) TWI630648B (zh)
WO (1) WO2013171632A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107742A1 (de) * 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073900A1 (en) * 2009-09-25 2011-03-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
KR100606551B1 (ko) * 2005-07-05 2006-08-01 엘지전자 주식회사 발광소자 제조방법
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
JP5278317B2 (ja) * 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
US7875984B2 (en) * 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US20110018013A1 (en) * 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
WO2013084144A1 (en) * 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with thick metal layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073900A1 (en) * 2009-09-25 2011-03-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20110266569A1 (en) * 2010-04-30 2011-11-03 Philips Lumileds Lighting Company, Llc Led wafer with laminated phosphor layer

Also Published As

Publication number Publication date
WO2013171632A1 (en) 2013-11-21
US9608016B2 (en) 2017-03-28
TW201401350A (zh) 2014-01-01
US20150140711A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP6933691B2 (ja) トップエミッション型半導体発光デバイス
TWI607583B (zh) 半導體裝置製造方法
US8653542B2 (en) Micro-interconnects for light-emitting diodes
TW202006969A (zh) 分離形成於基板晶圓上之發光裝置之方法
JP6470677B2 (ja) 封止された半導体発光デバイス
TWI672836B (zh) 半導體發光裝置和其製造方法
US7977132B2 (en) Extension of contact pads to the die edge via electrical isolation
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
US9306120B2 (en) High efficiency light emitting diode
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
KR102145891B1 (ko) 발광 장치를 위한 측면 상호접속부
TWI630648B (zh) 分離半導體裝置之晶圓的方法
US8507367B2 (en) Separation of semiconductor devices
US8426292B2 (en) Process for sapphire substrate separation by laser