JP2006114820A - 発光素子とその製造方法 - Google Patents

発光素子とその製造方法 Download PDF

Info

Publication number
JP2006114820A
JP2006114820A JP2004302779A JP2004302779A JP2006114820A JP 2006114820 A JP2006114820 A JP 2006114820A JP 2004302779 A JP2004302779 A JP 2004302779A JP 2004302779 A JP2004302779 A JP 2004302779A JP 2006114820 A JP2006114820 A JP 2006114820A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
electrode
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004302779A
Other languages
English (en)
Other versions
JP4535834B2 (ja
Inventor
Kenichiro Tanaka
健一郎 田中
Masao Kubo
雅男 久保
Kazuyuki Yamae
和幸 山江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2004302779A priority Critical patent/JP4535834B2/ja
Publication of JP2006114820A publication Critical patent/JP2006114820A/ja
Application granted granted Critical
Publication of JP4535834B2 publication Critical patent/JP4535834B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

【課題】発光素子とその製造方法において、実質的な高密度実装及び一括実装を可能とし放熱性に優れ、また製造コストの低いものとする。
【解決手段】発光素子１は、透明結晶基板６と、ｐ型及びｎ型の窒化物半導体からなる半導体層の一方の半導体層２と、窒化物半導体層の他方の半導体層３と、各半導体層２，３に電流を注入するための半導体面電極２１，３１と、絶縁基板４と、実装用の実装面電極５と、を順に積層して備えている。半導体層２は、半導体層３が一部に積層されていない非積層部２０を持ち、半導体面電極２１は、非積層部２０の表面に、また半導体面電極３１は、半導体層３の表面に形成されて絶縁基板４に対向している。絶縁基板４には、貫通電極１０が形成され、半導体面電極２１，３１は貫通電極１０によって実装面電極５に電気接続されている。絶縁基板４は、半導体層２，３を保護するとともに、実装面電極５を形成する基板となっている。
【選択図】図１

Description

本発明は、発光素子とその製造方法に関する。
従来、発光ダイオードからなる半導体発光素子を基板に実装する技術として、金線やアルミ線を用いるワイヤーボンデイング実装や微細ボールを用いるボールボンディング実装などの実装技術がある。これらの技術は、例えば、ワイヤーボンディングでは、発光素子の各電極毎に金−金接合やアルミ−金接合などを行うので、実装に時間がかかる。また、ボールボンディング実装では、細かいボールを扱う必要があり、ワイヤボンディング同様に、高精度な位置決めが必要である。そこで、表面実装技術を用いて容易に実装でき、さらには一括実装できる構造を持つ発光素子が望まれている。
一方、製造コスト低減と高密度実装化を目指した発光素子とその製造方法が提案されている（例えば、特許文献１参照）。この発光素子を、図１４を参照して説明する。この発光素子は、窒化ガリウム系発光ダイオードからなり、サファイア基板（不図示）上にエピタキシャル成長したｎ型及びｐ型ＧａＮ系半導体層９２，９３が、樹脂層からなる絶縁基板９４に埋め込まれて構成され、矢印方向に光が得られる。半導体層９２には、電極９５、電極９６、絶縁基板９４を貫通するビア９７、さらに光出力側とは反対側の絶縁基板９４の面に形成された電極９８が順に接続されている。また、半導体層９３には、電極９９、絶縁基板９４を貫通するビア１１０、さらに前記電極９８が形成されたのと同じ絶縁基板９４の面に電極１１１が形成されている。すなわち実装用の電極９８，１１１が絶縁基板９４の同じ面に形成されている。この構造により、半導体層９２，９３を形成したウエハに実装用電極を形成していないので、ウエハ１枚からの発光素子作製数を従来より多くできて製造コストを低減でき、また、表面実装による高密度実装が可能とされている。
特開２００３−１６８７６２号公報
しかしながら、上述した図１４や特許文献１に示されるような発光素子とその製造方法においては、実装が容易な電極構造を有しているが、発光素子の外形サイズが発光部分のサイズよりも数倍大きく、依然として実質的な高密度実装とは言い難い。また、半導体層を樹脂製の絶縁基板に埋め込む工程が煩雑であり、製造コスト低減に限界がある。
本発明は、上記課題を解消するものであって、実質的な高密度実装及び一括実装ができるとともに放熱性に優れて製造コストが低い、発光素子とその製造方法を提供することを目的とする。
上記課題を達成するために、請求項１の発明は、ｐ型及びｎ型の窒化物半導体層を積層して形成した発光素子において、透明結晶基板と、前記窒化物半導体層の一方の半導体層と、前記窒化物半導体層の他方の半導体層と、前記各半導体層に電流を注入するための半導体面電極と、絶縁基板と、実装用の実装面電極と、を順に積層して備え、前記一方の半導体層は前記他方の半導体層が一部に積層されていない非積層部を持ち、前記各半導体面電極は前記一方の半導体層の前記非積層部の表面及び前記他方の半導体層の表面に積層されてそれぞれ前記絶縁基板に対向しており、前記絶縁基板には貫通電極が形成され、前記半導体面電極は前記貫通電極によって前記実装面電極に電気接続されているものである。
請求項２の発明は、請求項１に記載の発光素子において、前記絶縁基板がシリコン基板のものである。
請求項３の発明は、請求項１に記載の発光素子において、前記絶縁基板がセラミックス基板のものである。
請求項４の発明は、請求項１に記載の発光素子において、前記絶縁基板が樹脂基板のものである。
請求項５の発明は、請求項１乃至請求項４のいずれかに記載の発光素子において、前記貫通電極が導通材料により埋められているものである。
請求項６の発明は、請求項１乃至請求項４のいずれかに記載の発光素子において、前記透明結晶基板の表面に微細凹凸形状が形成されているものである。
請求項７の発明は、請求項１乃至請求項４のいずれかに記載の発光素子において、前記透明結晶基板の表面に微細凹凸形状を有する透明光学部品が配置されているものである。
請求項８の発明は、請求項１乃至請求項４のいずれかに記載の発光素子において、前記透明結晶基板の表面又は内部に蛍光体が配置されているものである。
請求項９の発明は、透明結晶基板上にｐ型及びｎ型窒化物半導体層を両半導体層間の一部に非積層部を設けて積層し、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する半導体基板形成工程と、前記半導体面電極に一端側を電気接続するため当該半導体面電極の位置に対応して配置した貫通電極及び前記貫通電極の他端側に電気接続した実装用の実装面電極を絶縁基板に形成する貫通電極形成工程と、前記半導体基板形成工程により形成した半導体基板と前記貫通電極形成工程により貫通電極及び実装面電極を形成した絶縁基板を、前記半導体面電極と前記貫通電極の一端を対向させるとともに位置合わせして積層する基板積層工程と、を備えた発光素子の製造方法である。
請求項１０の発明は、請求項９に記載の発光素子の製造方法において、前記基板積層工程は、前記半導体面電極と当該半導体面電極に対応する前記貫通電極の一端とを互いに金属接合させる金属接合工程を含むものである。
請求項１１の発明は、透明結晶基板上にｐ型及びｎ型窒化物半導体層を両半導体層間の一部に非積層部を設けて積層し、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する半導体基板形成工程と、前記半導体基板形成工程により形成された半導体基板の前記半導体面電極側に絶縁基板を積層する基板積層工程と、前記基板積層工程の後に、前記絶縁基板を貫通して前記半導体面電極に一端側を電気接続した貫通電極及び前記半導体面電極に対向しない側の前記絶縁基板の表面に配置され前記貫通電極の他端側に電気接続された実装用の実装面電極を形成する貫通電極形成工程と、を備えた発光素子の製造方法である。
請求項１２の発明は、請求項９又は請求項１１に記載の発光素子の製造方法において、前記基板積層工程は、当該積層工程に関与する表面のうち、前記貫通電極に電気接続される領域以外の半導体基板の表面とこの表面に対応する前記絶縁基板の表面を互いに接合させる絶縁部接合工程を含むものである。
請求項１３の発明は、請求項９乃至請求項１２のいずれかに記載の発光素子において、前記透明結晶基板上に一括して複数の発光素子が形成され、発光素子が形成された前記透明結晶基板をレーザ光を用いて切断することによりチップ状の発光素子を形成するチップ形成工程を備えるものである。
請求項１の発明によれば、絶縁基板の一面側に実装面電極を形成しているので、ワイヤボンディングなどの半導体実装技術を用いることなく、プリント基板工程で用いられるハンダによるリフロー実装などの一括実装、すなわち表面実装技術（ＳＭＴ）の適用が可能である。また、光取り出し面となる透明結晶基板側には、電極が形成されてなく、発光素子の外形サイズと発光部のサイズを略同一に近付けることができ、実質的な高密度実装を実現できる。各構成要素を順に積層した構造なので、単純な製造方法により低コストで製造できる。単純な積層構造なので、製造上の大きな制限なく絶縁基板として導電性の良い基材を用いることができ、放熱性に優れた発光素子が得られる。
請求項２乃至請求項３の発明によれば、発光素子の発熱を効率的に放熱できる。
請求項４の発明によれば、製造プロセスが簡易であり、発光素子が安価となる。
請求項５の発明によれば、発光素子の電極の導通信頼性と放熱性が優れる。
請求項６の発明によれば、発光素子内部に閉じ込められる光を微細凹凸形状の効果により減らすことができ、光取り出し効率の優れた発光素子となる。
請求項７の発明によれば、発光素子内部に閉じ込められる光を微細凹凸形状の効果により減らすことができ、光取り出し効率の優れた発光素子となる。
請求項８の発明によれば、発光素子の光を効率よく蛍光体に照射でき、光損失の発生を抑えて発光素子及び蛍光体から発せられる光量を向上できる。
請求項９の発明によれば、半導体基板形成工程と貫通電極形成工程とを独立に行うことができ、製造工程の柔軟性があるので、製造コスト低減に効果がある。また、絶縁基板単体に貫通孔を形成して貫通電極を形成するので、積層状態の絶縁基板に貫通孔を形成する場合に比べて、下地への影響を考慮することなく、種々の手段により貫通孔、従って貫通電極を容易かつ低コストで形成できる。各構成要素を順に積層する単純な製造方法であり、製造上の大きな制限なく絶縁基板として熱伝導性の良い基材を用いることができ、放熱性に優れた発光素子を低コストで製造できる。また、光取り出し面となる透明結晶基板の反対側にのみ電極が形成されるので、発光面のサイズを発光素子のサイズに限りなく近づけることができ、チップサイズパッケージの発光素子とすることができる。絶縁基板の一面側に実装面電極を形成するので、プリント基板工程で用いられるハンダによるリフロー実装などの一括実装が可能である。
請求項１０の発明によれば、電極間の導通信頼性を確保できる。
請求項１１の発明によれば、位置決め精度を要求されることなく基板積層工程を容易に行うことができる。また、光取り出し面となる透明結晶基板の反対側にのみ電極が形成されるので、発光面のサイズを発光素子のサイズに限りなく近づけることができ、チップサイズパッケージの発光素子とすることができる。絶縁基板の一面側に実装面電極を形成するので、プリント基板工程で用いられるハンダによるリフロー実装などの一括実装が可能である。
請求項１２の発明によれば、絶縁部接合の信頼性を向上でき、層間剥離などの不具合発生を抑えることができ、ひいては電極間の接合信頼性を確保できる。
請求項１３の発明によれば、透明結晶基板上に多数の発光素子を一括して形成して、レーザ光を用いた切断により各発光素子を得ることができるので、製造コストを低くできる。また、レーザ光の有する曲線加工、斜め方向加工などの加工柔軟性により、透明結晶基板に多重反射を防ぐための斜面を持たせて、例えば、光軸を含む断面が台形状などとなるように加工して発光素子をチップ化でき、これにより光取り出し効率の向上した発光素子チップが得られる。
以下、本発明の実施形態に係る発光素子とその製造方法について、図面を参照して説明する。図１、図２は本発明に係る発光素子１を示し、図３は、他の発光素子１の例（複数の発光部を有するもの）を示す。発光素子１は、透明結晶基板６と、ｐ型及びｎ型の窒化物半導体からなる半導体層の一方の半導体層２と、前記窒化物半導体層の他方の半導体層３と、各半導体層２，３に電流を注入するための半導体面電極２１，３１と、絶縁基板４と、実装用の実装面電極５と、を順に積層して備えている。半導体層２は、半導体層３が一部に積層されていない非積層部２０を持ち、半導体面電極２１は、半導体層２の非積層部２０の表面に積層して形成され、半導体面電極３１は、半導体層３の表面に積層して形成されてそれぞれ絶縁基板４に対向している。絶縁基板４には、貫通電極１０が形成され、半導体面電極２１，３１は貫通電極１０の導電体５１（図２）によって実装面電極５に電気接続されている。貫通電極１０の導電体５１は、絶縁基板４を厚み方向に貫通して形成した貫通孔４１内に、例えば、メッキや導電性ペースト埋込みにより形成されている。絶縁基板４は、半導体層２，３を保護するとともに、実装面電極５を形成する基板となっている。透明結晶基板６は、例えば、サファイア基板からなる。
上述の発光素子１において、例えば、半導体層２がｎ型窒化物半導体であり、半導体層３がｐ型窒化物半導体である。逆に、半導体層３をｎ型窒化物半導体とし、半導体層２をｐ型窒化物半導体とした組合せでもよい。これらの半導体層２，３は、層界面に活性層を有して発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を形成している。発光素子１の透明結晶基板６の外表面が光取り出し面である。光は、図１では下方、図２，図３では上方矢印方向に出射される。逆に、絶縁基板４の外表面側は、実装面電極５が形成された実装面である。
このような構成の発光素子１は、実装面電極５を発光面の反対側の表面に備えていることから、プリント基板に表面実装される素子と同様に取り扱うことが可能となり、発光素子１の実装に際してプリント基板における実装方法（表面実装技術）を用いることが可能となる。つまり、ワイヤボンディング実装やボールボンディング実装などの半導体実装技術を必要とせず、ハンダリフローなどによる表面実装技術の適用が可能となる。発光素子１は、実装面電極５に合わせて形成した電極パターンを有する実装基板に表面実装技術を用いて実装できるので、高密度実装が可能となる。
なお、図１、図２に示した発光素子１は、一対の半導体面電極２１，３１及びこれに対応する１対の実装面電極５，５を有する単一素子形態のものである。このような発光素子１では、後述するように、まず、透明結晶基板６上に高密度に半導体層や電極をパターン形成した半導体基板に絶縁基板を貼り付けることにより実装面電極を形成し、これにより平面的に配列して一括製造した発光素子集合体が得られる。このような発光素子集合体を切断することによりチップ化して個々の発光素子が製造される。このとき、発光素子集合体を切断せずに、又は、図３に示すように、発光部毎の発光素子１１が所定個数集まった発光素子集合体の状態に切断して、用いることもできる。
上述の発光素子集合体の個々の発光素子１は、それぞれ、実装面電極５及び半導体面電極２１，３１を持たせることができるので、これらの電極に電流を供給するパターンが形成された実装基板に、発光素子集合体を各発光素子が一体となったまま実装することにより、個々の発光素子１の発光を制御できる。また、複数の発光部を個々に制御する必要のない場合は、例えば、絶縁基板４の実装面電極５の回路パターンを４つの発光部の分をまとめた回路パターンとしておき、４つの発光部毎に切断分離し、これを実装する実装基板側の回路パターンも４つの発光部毎にまとめた回路パターンとすることにより、実装アライメントの許容幅を緩くして実装工程の効率向上や高密度実装に対応することができる。このような形態の実装では、実装面積に対する発光面積の比が大きいという、実効的な実装密度を上げることができる。
次に、上述の発光素子１に用いられる絶縁基板４について説明する。絶縁基板４として、半導体装置製造において広く用いられているシリコン基板を用いることができる。通常、樹脂系材料の熱伝導率は０．１〜１Ｗ／ｍ／Ｋ程度であり、シリコンの熱伝導率は１６８Ｗ／ｍ／Ｋである。金属の熱伝導率は、銅では４０３Ｗ／ｍ／Ｋ、金では３１９Ｗ／ｍ／Ｋ、アルミニウムでは２３６Ｗ／ｍ／Ｋである。これから分かるように、シリコンの熱伝導率は、樹脂系材料より十分高く、金属により近い値を有しており、樹脂系材料に比べて熱伝導を向上させることができ、発光素子１の発光部で発生した熱を効率よく実装基板側へと放熱することが可能となる。なお、シリコン基板の抵抗率（例えば１．０×１０−３Ωｍ）は、金属の抵抗率（例えば銅の１．６×１０−８Ωｍ）よりも高く、シリコン基板を絶縁基板として用いることができる。また、シリコン基板表面に形成される自然酸化膜などの絶縁効果を利用してもよい。
上述のシリコン基板に貫通電極１０用の貫通孔４１を形成する方法として、ＩＣＰプラズマなどによる反応性イオンエッチング加工やレーザ光による加工の方法を用いることができる。レーザ光による孔加工では、基本波を有するＹＡＧレーザ光、高調波ＹＡＧレーザ光（波長５３２ｎｍのＳＨＧ−ＹＡＧレーザ光、波長３５５ｎｍのＴＨＧ−ＹＡＧレーザ光など）、さらにパルス幅がナノ秒（ｎｓ）未満の超短パルスレーザ光（例えば、Ｔｉ：サファイアレーザ光、ＹＡＧレーザ光など、及びこれらの光源の高調波レーザ光）を用いることができる。
他の絶縁基板４として、セラミックス基板を用いることができる。セラミックスの熱伝導率は、例えばアルミナでは２１Ｗ／ｍ／Ｋである。セラミックスの熱伝導率は、金属に比べて低いが、樹脂系材料よりも１０倍以上高い値を有している。従って、樹脂系材料よりも熱伝導を向上させて、発光素子１の発光部で発生した熱を効率よく放熱することができる。セラミックス基板に貫通電極１０用の貫通孔４１の形成方法としては、上述のシリコン基板に貫通孔を形成する反応性イオンエッチング加工やレーザ加工の方法を同様に用いることができる。焼成による収縮率や位置精度許容量を考慮して貫通孔を形成したグリーンシートを焼成して貫通孔付きのセラミックス基板を形成してもよい。
さらに他の絶縁基板４として、樹脂基板を用いることができる。樹脂基板を用いることにより、貫通電極１０を容易に形成できる。つまり、従来、プリント基板のＶＩＡホール加工工程で用いられている方法を用いることが可能である。絶縁基板４から所定位置における樹脂を除去して貫通孔４１を形成する方法として、例えば、レーザ光による加工、ドリルやパンチによる機械加工、樹脂成形時の成形加工、エッチング加工、これらの複合加工などの方法を用いることができる。レーザとしては、炭酸ガスレーザや高調波ＹＡＧレーザ、エキシマレーザなどを用いることができる。加工孔径がφ５０μｍ以上であれば、炭酸ガスレーザ光が適しており、φ５０μｍ以下は高調波ＹＡＧレーザ光が適している。
上述の樹脂製の絶縁基板４の材料として、プリント基板製造分野などのビルドアップ基板工程で用いられる銅箔付き樹脂を用いることができる。この場合、炭酸ガスレーザ光で樹脂加工する前に、まず、貫通孔４１形成位置の銅箔を除去する。銅箔の除去はレジストパターニングとエッチングで行う。高調波ＹＡＧレーザを用いる場合には、この銅箔も加工することが可能である。絶縁基板４を半導体層２，３及び半導体面電極２１，３１に積層した後に貫通電極１０を形成する場合、銅箔加工時のレーザ光の加工エネルギと樹脂加工時のレーザ光の加工エネルギを異なる条件とすることで、下地の内層電極（半導体面電極２１，３１）へのダメージ低減を図ることができる。また、大面積に分布した貫通孔４１を一括して加工する場合、エキシマレーザを用いることにより加工品質を確保できる。
ここで、上述の樹脂製の絶縁基板４に貫通孔４１をレーザ光により加工する方法、及びその後の貫通孔４１の後処理を説明する。炭酸ガスレーザ光により厚さ６０μｍのエポキシ樹脂製の絶縁基板を孔加工する場合、加工エネルギは、例えば、φ１００μｍあたり１〜１０ｍＪとする。絶縁基板４を積層後に貫通孔４１を形成する場合、内層下地の半導体面電極２１，３１表面にダメージが生じないように、加工エネルギと加工時間の制御を行うことが必要である。
また、炭酸ガスレーザ光で加工した場合、内層下地の半導体面電極２１，３１表面に樹脂が残存するのでこれを除去する必要がある。炭酸ガスレーザ光を照射して樹脂層に貫通孔を加工した後、過マンガン酸液（又はクロム酸液）に多層基板（絶縁基板４を積層した透明結晶基板６を含む基板全体）を浸漬し、貫通孔４１内を過マンガン酸液（又はクロム酸液）で処理して、半導体面電極２１，３１の表面に残留する樹脂を酸化分解して除去する。過マンガン酸液として過マンガン酸カリウム水溶液などを、クロム酸液としてクロム酸カリウム水溶液などを用いることができる。過マンガン酸液を用いた処理の具体例を説明する。まず、シプレイ社の８０℃に調整した「ＭＬＢ２１１」液に多層基板を５分間浸漬して膨潤処理した後、過マンガン酸カリウム含有液であるシプレイ社の８０℃に加温した「ＭＬＢ２１３」液に基板を５分間浸漬して酸化分解処理を行なう。次に、水洗し、その後、１０％硫酸水溶液に多層基板を５分間浸漬して処理残渣を中和し、さらに水洗をする。このようにして、過マンガン酸液により半導体面電極２１，３１の表面に残留する樹脂を除去できる。
上述のように、貫通孔４１底面の半導体面電極２１，３１の表面に残留する樹脂を除去することにより、半導体面電極２１，３１と導電体５１との間の導通や密着強度が樹脂残渣により阻害されるのを防ぎ、貫通孔４１内の導電体５１による貫通電極１０の電気的信頼性を確保できる。このような樹脂残渣の処理に過マンガン酸液、又はクロム酸液を用いると、多層基板を処理液に浸漬し水洗する操作によってでを、一度に多数の多層基板に対する残渣除去処理を容易に行なうことができ、従って、処理コストが安価となり、安価な発光素子１が得られる。また、半導体面電極２１，３１表面に対する処理に限らず、貫通孔４１の側壁表面に残存する樹脂残渣を酸化分解して除去することができるので、貫通孔４１の側壁に対する導電体５１の密着強度を確保できる。
次に、発光素子１の他の例を、図４を参照して説明する。この発光素子１は、貫通電極を導電材料５３で充填した構造をもち、この構造により電極の導通信頼性確保とともに、放熱性を向上できる。導電材料５３の充填は、例えば、貫通孔４１にメッキを施す際に、厚付けメッキを施すことにより行える。充填する材料として、熱伝導率の高いものが望ましい。たとえば、銅（４０３［Ｗ／ｍ／Ｋ］）、銀（４２８［Ｗ／ｍ／Ｋ］）、アルミニウム（２３６［Ｗ／ｍ／Ｋ］）などの材料が用いられる。貫通孔４１の孔径をできる限り大きくすることにより、より放熱性を向上させることが可能となる。また、導電材料５３として実装時に用いるハンダを用いてもよい。ハンダの熱伝導率は、５０［Ｗ／ｍ／Ｋ］であり、効率よく放熱することが可能となる。また、発光素子１を実装基板にハンダで実装する際に、その実装工程を利用して、実装用ハンダが貫通孔４１に充填されるようにしてもよい。この場合、特別なプロセスを必要とせずに簡易に貫通電極に導電材料を充填できる。
次に、発光素子１のさらに他の例を、図５、図６を参照して説明する。ここに示す発光素子１は、透明結晶基板６表面に微細凹凸形状２２を備えている。図５に示すような透明結晶基板６表面の微細凹凸形状２２を形成する方法として、透明結晶基板６の表面に入射レーザ光と拡散反射レーザ光とを照射したときの光の干渉や、複数のレーザ光束を照射したときの光の干渉を利用して、レーザ光のエネルギ強度変化パターンを凹凸形状として透明結晶基板６の表面に転写加工する方法を用いることができる。この微細凹凸形状２２に周期性を持たすことにより、発光素子１から光を取り出す効率をさらに向上させることができる。通常、透明結晶基板６とこれに接する空気との境界面における屈折率変化がもとで、発光部からの光が境界面で全反射してしまい、外部に取り出されずに発光素子１の内部に閉じ込められる光が存在する。微細凹凸形状２２は、その表面の凹凸形状による回折現象の効果により、発光素子１内部に閉じ込められる光を減らして、外部に光を取り出すことができる。例えば、透明結晶基板６表面に４０００ｎｍ周期、２０００ｎｍ深さの凹凸構造を形成することにより、約１．３倍の光取出しが可能となる。
また、図６に示す発光素子１は、透明結晶基板６の表面に微細凹凸形状２２を有する透明光学部品８を備えている。透明結晶基板６としてサファイア基板を用いた場合、サファイア基板の屈折率が１．７７であり、これに接する大気の屈折率１．０との比が１．７７となる。この場合、臨界角が小さくなり、全反射により発光素子１内部に閉じ込められる光が多くなり、光取り出しに対する損失が大きくなる。そこで、計算式、（透明結晶基板材料の屈折率と大気の屈折率の差の１／３の値）＋（大気の屈折率）、により計算される値以上の屈折率を有する透明光学部品８を、透明結晶基板６と空気との界面に配置して屈折率差を緩和する。さらに、透明光学部品８の外表面に、微細凹凸形状を形成しておく。この微細凹凸形状のサイズは、０．１〜１００μｍの表面粗さを有し、その凹凸に周期性がある方が望ましい。例えば、透明光学部品８の材料として、石英ガラスを用いれば、石英ガラスの屈折率が１．５程度であり、半導体層２の材料としてＧａＮを用いた場合、ＧａＮの屈折率２．５、大気の屈折率１．０であるので、上記条件を満たし、光取出し効率を向上できる。透明光学部品８を用いる構成では、透明結晶基板６の材料選択の範囲が広がる効果がある。透明光学部品８の屈折率は、高いほど好ましく、サファイア（屈折率：１．７７）などを用いてもよい。
次に、発光素子１のさらに他の例を、図７を参照して説明する。ここに示す発光素子１は、透明結晶基板６の表面又は内部に蛍光体９を配置乃至ドーピングしたものである。蛍光体９として、例えば、青色を発する窒化物半導体による発光素子１では、青色を黄色に変換する蛍光体９、又は、緑色と赤色を発する蛍光体９を用い、紫外線を発する窒化物半導体による発光素子１では、青色と緑色と赤色を発する蛍光体９を用いる。透明結晶基板６の表面又は内部に蛍光体９を配置乃至ドーピングすることにより、発光素子１の発光部から発せられた光を効率よく蛍光体９に投入して、色調変換を行うことができる。また、発光素子１を樹脂などで封止する場合、封止樹脂に蛍光体を分散乃至保持させる必要がなく、封止樹脂が発光素子からの光により劣化するのを低減できる。
透明結晶基板６の表面に蛍光体９を打ち込む（ドーピングする）方法として、透明結晶基板６の表面に、例えばレーザ光を照射して表面を軟化させた状態とし、その表面に加速した蛍光体９の粒子を照射する方法を用いることができる。例えば、表面軟化のために波長８００ｎｍ、パルス幅１２０ｆｓ、繰り返し周波数１ｋＨｚのフェムト秒レーザ光を用いた場合、加工エネルギ密度を０．００１〜０．０５Ｊ／ｍｍ２に、また、波長２４８ｎｍ、パルス幅２７０ｆｓ、繰り返し周波数３５０Ｈｚのエキシマフェムト秒レーザを用いた場合、加工エネルギ密度を０．０１〜１Ｊ／ｍｍ２にして、レーザ光を透明結晶基板６の表面に照射する。ドーピングする蛍光体９の粒子サイズとして、ナノサイズのものを用いれば、より高効率な色調変換が可能となる。
次に、本発明に係る発光素子の製造方法（Ａ）を、図８、図９、図１０を参照して説明する。なお、図１、図２を適宜参照する。発光素子１の製造は、図８に示すように、大きく分けて３つの工程、すなわち、半導体基板形成工程（Ｓ１）、基板積層工程（Ｓ２）、及び貫通電極形成工程（Ｓ３）を経て行われる。以下、各工程を順番に説明する。図９（ａ）〜（ｅ）は主要な製造工程における時系列での発光素子断面を示し、図１０（ａ）〜（ｅ）はそれらに対応した発光素子外形を示す。なお、これらの図は、透明結晶基板６上に、多数の発光素子１を発光素子集合体として一括形成する場合の一部分を抜き出した断面図及び斜視図である。
まず、半導体基板形成工程（Ｓ１）において、図９（ａ）、図１０（ａ）に示すように、透明結晶基板６の上に、ｎ型窒化物半導体層２を形成し、さらにｐ型窒化物半導体層３を、一部半導体層２が露出する状態で積層し、その後、図９（ｂ）、図１０（ｂ）に示すように、半導体層２が一部露出した非積層部２０に半導体層２用の半導体面電極２１を形成し、半導体層３の上に半導体面電極３１を形成する。これらの半導体面電極２１，３１は、各半導体層２，３に電流を注入するための電極であり、それぞれの電極表面を同一方向に露出した状態で設けられている。以上で、半導体基板１ａが形成される。
続いて、基板積層工程（Ｓ２）において、図９（ｃ）、図１０（ｃ）に示すように、半導体基板１ａの半導体層２，３及び半導体面電極２１，３１の上に、絶縁基板４を接合する。絶縁基板４として、樹脂基板、セラミックス基板、シリコン基板などを用いることができる。また、樹脂を塗布して乾燥硬化させて形成することもできる。樹脂基板として、ビルドアップ用プリント基板材料である銅箔付樹脂を用いることもできる。この場合の銅箔は、パターニングされて実装面電極５をメッキで形成する場合の下地とされる。銅箔付樹脂の樹脂部分は、樹脂単体のものの他、ガラスなどのフイラー入り樹脂を用いることができる。
半導体面電極２１，３１側に積層する絶縁基板４として、銅箔付樹脂を用いる場合を説明する。銅箔付樹脂を用いることにより、発光素子に容易に樹脂を接合して積層することが可能となる。例えば、松下電工製銅箔付樹脂であるエポキシ樹脂タイプＲ−０８８０を用いた場合を述べる。半導体基板上にこの銅箔付樹脂を重ねて、プレス機により圧力３．１ＭＰａをかけた状態で、銅箔付樹脂温度を１６５℃で６０分以上保持し、その後、冷却することにより、積層できる。このとき、１３．３ｋＰａ以下の真空状態にすることが望ましい。また、積層プレスを行うときに、発光素子の端面に露出している半導体層をカバーするように樹脂を回りこませることにより、端面の露出した半導体層を保護して、後処理工程における半導体層へのダメージを抑制することができる。
続いて、貫通電極形成工程（Ｓ３）において、まず、図９（ｄ）、図１０（ｄ）に示すように、半導体面電極２１，３１上の絶縁体を、上述したように反応性エッチングやレーザ光を用いた加工方法により除去して、貫通孔４１を形成する。貫通孔４１を形成したときに、上述したように、半導体面電極２１，３１の表面や貫通孔４１内表面における樹脂残渣を除去するために化学的エッチングを行ってもよい。
次に、図９（ｅ）、図１０（ｅ）に示すように、絶縁基板４を貫通して半導体面電極２１，３１に一端側を電気接続した貫通電極１０、及び半導体面電極２１，３１に対向しない側の絶縁基板４の表面に配置され貫通電極１０の他端側に電気接続された実装用の実装面電極５を形成する。これらの導電体や電極は、例えば、メッキ成膜やスパッタ成膜により形成した導体層にパターニングを施して形成される。貫通電極１０は、内部の導電体５１によって半導体面電極２１，３１と実装面電極５とを電気的に接続する。導電性ペーストなどを貫通孔４１内に充填することにより貫通電極１０を形成して両電極の電気的導通を確保してもよい。以上で、透明結晶基板６の上に形成された発光素子１（の集合体）が完成する。このような発光素子１の集合体は、必要に応じてダイシングが行われて、単体の発光素子１や複数個の集合体からなる発光素子１が得られる。
この製造方法（Ａ）によれば、位置決め精度を要求されることなく基板積層工程（Ｓ２）を容易に行うことができる。また、光取り出し面となる透明結晶基板６の反対側にのみ電極（半導体面電極２１，３１、実装面電極５）が形成されるので、発光面のサイズを発光素子１のサイズに限りなく近づけることができ、チップサイズパッケージの発光素子とすることができる。絶縁基板４の一面側に実装面電極５を形成するので、プリント基板工程で用いられるハンダによるリフロー実装などの一括実装が可能である。
上述の、基板積層工程（Ｓ２）において、絶縁基板４と半導体基板１ａの接合部表面をＡｒプラズマなどにより洗浄、活性化した後に、接合面を対向させて両基板を重ね合わせた上から圧力をかける絶縁部接合工程を行い、両基板を強固に接合させることができる。また、絶縁基板４と半導体基板１ａの接合部界面に低融点ガラスなどを配置し、接合させてもよい。この場合、貫通電極１０を形成する半導体面電極２１，３１の位置に介在する低融点ガラスは、貫通孔４１を形成する際に除去する。絶縁部接合の信頼性を向上することにより、層間剥離などの不具合発生を抑えることができ、ひいては電極間の接合信頼性を確保できる。
次に、本発明に係る発光素子の他の製造方法（Ｂ）を、図１１，図１２を参照して説明する。なお、図１、図２を適宜参照する。発光素子１の製造は、製造方法（Ａ）と同様に、図１１に示すように、大きく分けて３つの工程、すなわち、半導体基板形成工程（Ｓ１１）、貫通電極形成工程（Ｓ１２）、及び基板積層工程（Ｓ１３）を経て行われる。このうち、半導体基板形成工程（Ｓ１１）と貫通電極形成工程（Ｓ１２）は、並行して、又は順不同で行うことができる。この製造方法（Ｂ）と上述の製造方法（Ａ）とは、貫通電極形成工程と基板積層工程の順番が逆になっている点が異なる。以下、各工程を説明する。
まず、半導体基板形成工程（Ｓ１１）において、半導体基板１ａが形成される。その形成方法は、上述の製造方法（Ａ）において示したものと同じであり、説明を省略する。次に、貫通電極形成工程（Ｓ１２）において、まず、図１２（ａ）（ｂ）に示すように、絶縁基板４単体を準備し、半導体面電極２１，３１の位置に対応した位置を絶縁基板４に設定し、その位置に貫通孔４１を形成する。続いて、図１２（ｃ）に示すように、貫通孔４１両端及び内部に導電体５１を形成して、貫通電極１０及び実装面電極５を形成する。これらの導電体や電極は、例えば、メッキ成膜やスパッタ成膜により形成した導体層にパターニングを施して形成される。
次に、基板積層工程（Ｓ１３）において、図１２（ｄ）（ｅ）に示すように、半導体基板形成工程（Ｓ１１）により形成した半導体基板１ａと貫通電極形成工程（Ｓ１２）により貫通電極１０及び実装面電極５を形成した絶縁基板４を、半導体面電極２１，３１と貫通電極１０の一端を対向させるとともに位置合わせして積層する。このような各工程により、透明結晶基板６上に、一括して多数の発光素子１が形成された発光素子集合体が得られる。このような発光素子集合体を、後述するように、例えばレーザ光により切断して個々の発光素子１が得られる。
この製造方法（Ｂ）によれば、半導体基板形成工程（Ｓ１１）と貫通電極形成工程（Ｓ１２）とを独立に行うことができ、製造工程の柔軟性があるので、製造コスト低減に効果がある。また、絶縁基板４単体に貫通孔４１を形成して貫通電極１０を形成するので、積層状態の絶縁基板４に貫通孔４１を形成する場合に比べて、下地への影響を考慮することなく、種々の手段により貫通孔４１、従って貫通電極１０を容易かつ低コストで形成できる。各構成要素を順に積層する単純な製造方法であり、製造上の大きな制限なく絶縁基板４として熱伝導性の良い基材を用いることができ、放熱性に優れた発光素子１を低コストで製造できる。また、光取り出し面となる透明結晶基板６の反対側にのみ電極（半導体面電極２１，３１、実装面電極５）が形成されるので、発光面のサイズを発光素子１のサイズに限りなく近づけることができ、チップサイズパッケージの発光素子とすることができる。絶縁基板４の一面側に実装面電極５を形成するので、プリント基板工程で用いられるハンダによるリフロー実装などの一括実装が可能である。
上述の、基板積層工程（Ｓ１３）において、絶縁基板４と半導体基板１ａを接合させる際、それぞれの電極同士を金属接合させる金属接合工程を行う。金属接合の方法として、拡散接合、圧接法、超音波接合、などを用いることができる。接合表面をＡｒプラズマなどにより洗浄、活性化した後に、接合面を突き合わせて、圧力をかけることにより金属接合させることができる。圧力をかける際に、又は単独で超音波振動などを接合部に印加することにより、強固に金属接合できる。これにより、電極間の導通信頼性を確保できる。
次に、図１３を参照して、発光素子１の製造方法におけるチップ形成工程を説明する。このチップ形成工程では、透明結晶基板６上に一括して複数の発光素子が形成された基板Ｗ（発光素子集合体）を、レーザ光ＬＢにより切断してチップ状の発光素子１を形成する。基板Ｗを分離加工する方法として、レーザ光を用いる結果、レーザ光の有する曲線加工、斜め方向加工などの加工柔軟性により、透明結晶基板に多重反射を防ぐための斜面を持たせて、例えば、光軸を含む断面が台形状などとなるように加工して発光素子１をチップ化でき、これにより光取り出し効率の向上した発光素子チップが得られる。切断加工に用いるレーザ光の種類として、ＴＨＧ−ＹＡＧレーザ光、ＦＨＧ−ＹＡＧレーザ光などの高調波固体紫外線レーザ光やＫｒＦエキシマレーザ光などの気体レーザ光、Ｔｉ：サファイアレーザ光などのパルス長が１ｎｓ未満の超短パルスレーザ光や超短パルスレーザの高調波レーザ光などが挙げられる。
レーザ光の出力は、３．０〜１０Ｗ程度が望ましい。これよりも出力が小さい場合は所要の深さまで切断用の溝を形成できず、また、出力が大きい場合は、熱によって結晶にダメージを与える不具合が発生してしまう。レーザ光を照射するパルスの周波数は、５〜６０ｋＨｚ程度が望ましい。これよりも周波数が低い場合は所要の深さまで溝を入れられず、また、高い場合は、熱によって結晶にダメージが与えてしまう。レーザ光の走査速度は、１〜５ｍｍ／秒程度が望ましい。これよりも走査速度が遅い場合は熱によって結晶にダメージを与えてしまうとともに、かつ加工時間が長くなってしまい、また、これより速い場合は、所要の深さまで溝を入れられない。
基板Ｗを切断するためのレーザ光照射条件を例示すると、透明結晶基板６として厚さ３５０μｍのサファイア、半導体層２，３としてＧａＮ薄膜を用いた場合、ＴＨＧ−ＹＡＧレーザ光を照射する条件は、出力３．０Ｗ、周波数６０ｋＨｚ、走査速度３ｍｍ／秒である。このようなチップ形成工程によれば、透明結晶基板６上に多数の発光素子１を一括して形成して、レーザ光切断により各発光素子１を得ることができるので、製造コストを低くできる。なお、本発明は、上記構成に限られることなく種々の変形が可能である。
本発明に係る発光素子の一部断面を含む斜視図。 同上発光素子の断面図。 本発明に係る複数の発光部を有する発光素子の断面図。 本発明に係る貫通電極を導電材料で埋めた発光素子の断面図。 本発明に係る透明結晶基板表面に微細凹凸形状を備えた発光素子の断面図。 本発明に係る透明結晶基板表面に微細凹凸形状を有する透明光学部品を備えた発光素子の断面図。 本発明に係る透明結晶基板に蛍光体を配置した発光素子の断面図。 本発明に係る発光素子の製造方法における製造工程フロー図。 （ａ）〜（ｅ）は同上製造方法による発光素子製造の主要段階における断面図。 （ａ）〜（ｅ）は図９の各断面図に対応する斜視図。 本発明に係る発光素子の製造方法の他の例における製造工程フロー図。 （ａ）〜（ｅ）は同上製造方法による発光素子製造の主要段階における断面図。 本発明に係る発光素子の製造方法におけるチップ形成工程を説明する断面図。 従来の発光素子の断面図。
符号の説明
１ 発光素子
２，３ 半導体層
４ 絶縁基板
５ 実装面電極
６ 透明結晶基板
８ 透明光学部品
９ 蛍光体
１０ 貫通電極
２０ 非積層部
２１，３１ 半導体面電極
５３ 導通材料
２２ 微細凹凸形状
１ａ 半導体基板
ＬＢ レーザ光

Claims (13)

  1. ｐ型及びｎ型の窒化物半導体層を積層して形成した発光素子において、
    透明結晶基板と、前記窒化物半導体層の一方の半導体層と、前記窒化物半導体層の他方の半導体層と、前記各半導体層に電流を注入するための半導体面電極と、絶縁基板と、実装用の実装面電極と、を順に積層して備え、
    前記一方の半導体層は前記他方の半導体層が一部に積層されていない非積層部を持ち、
    前記各半導体面電極は前記一方の半導体層の前記非積層部の表面及び前記他方の半導体層の表面に積層されてそれぞれ前記絶縁基板に対向しており、
    前記絶縁基板には貫通電極が形成され、
    前記半導体面電極は前記貫通電極によって前記実装面電極に電気接続されていることを特徴とする発光素子。
  2. 前記絶縁基板がシリコン基板であることを特徴とする請求項１に記載の発光素子。
  3. 前記絶縁基板がセラミックス基板であることを特徴とする請求項１に記載の発光素子。
  4. 前記絶縁基板が樹脂基板であることを特徴とする請求項１に記載の発光素子。
  5. 前記貫通電極が導通材料により埋められていることを特徴とする請求項１乃至請求項４のいずれかに記載の発光素子。
  6. 前記透明結晶基板の表面に微細凹凸形状が形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の発光素子。
  7. 前記透明結晶基板の表面に微細凹凸形状を有する透明光学部品が配置されていることを特徴とする請求項１乃至請求項４のいずれかに記載の発光素子。
  8. 前記透明結晶基板の表面又は内部に蛍光体が配置されていることを特徴とする請求項１乃至請求項４のいずれかに記載の発光素子。
  9. 透明結晶基板上にｐ型及びｎ型窒化物半導体層を両半導体層間の一部に非積層部を設けて積層し、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する半導体基板形成工程と、
    前記半導体面電極に一端側を電気接続するため当該半導体面電極の位置に対応して配置した貫通電極及び前記貫通電極の他端側に電気接続した実装用の実装面電極を絶縁基板に形成する貫通電極形成工程と、
    前記半導体基板形成工程により形成した半導体基板と前記貫通電極形成工程により貫通電極及び実装面電極を形成した絶縁基板を、前記半導体面電極と前記貫通電極の一端を対向させるとともに位置合わせして積層する基板積層工程と、を備えたことを特徴とする発光素子の製造方法。
  10. 前記基板積層工程は、前記半導体面電極と当該半導体面電極に対応する前記貫通電極の一端とを互いに金属接合させる金属接合工程を含むことを特徴とする請求項９に記載の発光素子の製造方法。
  11. 透明結晶基板上にｐ型及びｎ型窒化物半導体層を両半導体層間の一部に非積層部を設けて積層し、これらの半導体層上に各半導体層に電流を注入するための半導体面電極をそれぞれの電極表面を同一方向に露出した状態で設けてなる半導体基板を形成する半導体基板形成工程と、
    前記半導体基板形成工程により形成された半導体基板の前記半導体面電極側に絶縁基板を積層する基板積層工程と、
    前記基板積層工程の後に、前記絶縁基板を貫通して前記半導体面電極に一端側を電気接続した貫通電極及び前記半導体面電極に対向しない側の前記絶縁基板の表面に配置され前記貫通電極の他端側に電気接続された実装用の実装面電極を形成する貫通電極形成工程と、を備えたことを特徴とする発光素子の製造方法。
  12. 前記基板積層工程は、当該積層工程に関与する表面のうち、前記貫通電極に電気接続される領域以外の半導体基板の表面とこの表面に対応する前記絶縁基板の表面を互いに接合させる絶縁部接合工程を含むことを特徴とする請求項９又は請求項１１に記載の発光素子の製造方法。
  13. 前記透明結晶基板上に一括して複数の発光素子が形成され、発光素子が形成された前記透明結晶基板をレーザ光を用いて切断することによりチップ状の発光素子を形成するチップ形成工程を備えることを特徴とする請求項９乃至請求項１２のいずれかに記載の発光素子の製造方法。
JP2004302779A 2004-10-18 2004-10-18 発光素子とその製造方法 Expired - Fee Related JP4535834B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004302779A JP4535834B2 (ja) 2004-10-18 2004-10-18 発光素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004302779A JP4535834B2 (ja) 2004-10-18 2004-10-18 発光素子とその製造方法

Publications (2)

Publication Number Publication Date
JP2006114820A true JP2006114820A (ja) 2006-04-27
JP4535834B2 JP4535834B2 (ja) 2010-09-01

Family

ID=36383062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302779A Expired - Fee Related JP4535834B2 (ja) 2004-10-18 2004-10-18 発光素子とその製造方法

Country Status (1)

Country Link
JP (1) JP4535834B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152945A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体発光装置及びその製造方法
US7812363B2 (en) 2007-05-24 2010-10-12 Koito Manufacturing Co., Ltd. Light emitting device module
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
KR101072203B1 (ko) * 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101114126B1 (ko) * 2009-10-16 2012-03-09 엘지이노텍 주식회사 발광 장치 및 그 제조방법
EP2445006A2 (en) 2010-10-19 2012-04-25 Napra Co., Ltd. Light-emitting device and method for manufacturing the same
JP2012204614A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 発光装置、発光モジュール、発光装置の製造方法
KR101197778B1 (ko) 2010-08-09 2012-11-06 엘지이노텍 주식회사 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법
CN102804430A (zh) * 2010-01-19 2012-11-28 Lg伊诺特有限公司 封装结构及其制造方法
JP2015514319A (ja) * 2012-03-30 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ 封止された半導体発光デバイス
EP2528120A3 (en) * 2011-05-27 2015-11-18 LG Innotek Co., Ltd. Light emitting device and light emitting apparatus having the same
JP2016051829A (ja) * 2014-08-30 2016-04-11 日亜化学工業株式会社 発光装置の製造方法
US9559006B2 (en) 2014-08-08 2017-01-31 Nichia Corporation Light emitting device and method of manufacturing light emitting device
JP2018518049A (ja) * 2015-05-13 2018-07-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体構成部品および光電子半導体構成部品を製造する方法
JP2019071470A (ja) * 2019-01-15 2019-05-09 日亜化学工業株式会社 発光装置
JP2019114804A (ja) * 2011-06-01 2019-07-11 ルミレッズ ホールディング ベーフェー 支持基板に接合された発光デバイス

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812363B2 (en) 2007-05-24 2010-10-12 Koito Manufacturing Co., Ltd. Light emitting device module
JPWO2008152945A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 半導体発光装置及びその製造方法
WO2008152945A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体発光装置及びその製造方法
US8319246B2 (en) 2009-09-25 2012-11-27 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
KR101114126B1 (ko) * 2009-10-16 2012-03-09 엘지이노텍 주식회사 발광 장치 및 그 제조방법
KR101072203B1 (ko) * 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US9219206B2 (en) 2010-01-19 2015-12-22 Lg Innotek Co., Ltd. Package and manufacturing method of the same
JP2013517632A (ja) * 2010-01-19 2013-05-16 エルジー イノテック カンパニー リミテッド パッケージおよびその製造方法
CN102804430A (zh) * 2010-01-19 2012-11-28 Lg伊诺特有限公司 封装结构及其制造方法
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
KR101197778B1 (ko) 2010-08-09 2012-11-06 엘지이노텍 주식회사 Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법
EP2445006A3 (en) * 2010-10-19 2013-08-28 Napra Co., Ltd. Light-emitting device and method for manufacturing the same
US8766312B2 (en) 2010-10-19 2014-07-01 Napra Co., Ltd. Light-emitting device comprising vertical conductors and through electrodes and method for manufacturing the same
EP2445006A2 (en) 2010-10-19 2012-04-25 Napra Co., Ltd. Light-emitting device and method for manufacturing the same
JP2012204614A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 発光装置、発光モジュール、発光装置の製造方法
KR101548066B1 (ko) 2011-03-25 2015-08-27 가부시끼가이샤 도시바 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법
US9673366B2 (en) 2011-05-27 2017-06-06 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
EP2528120A3 (en) * 2011-05-27 2015-11-18 LG Innotek Co., Ltd. Light emitting device and light emitting apparatus having the same
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
CN105140380A (zh) * 2011-05-27 2015-12-09 Lg伊诺特有限公司 发光器件和具有该发光器件的发光设备
CN105140380B (zh) * 2011-05-27 2019-08-16 Lg伊诺特有限公司 发光器件和具有该发光器件的发光设备
JP2019114804A (ja) * 2011-06-01 2019-07-11 ルミレッズ ホールディング ベーフェー 支持基板に接合された発光デバイス
JP2015514319A (ja) * 2012-03-30 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ 封止された半導体発光デバイス
US10020431B2 (en) 2012-03-30 2018-07-10 Lumileds Llc Sealed semiconductor light emitting device
US9559006B2 (en) 2014-08-08 2017-01-31 Nichia Corporation Light emitting device and method of manufacturing light emitting device
US9893238B2 (en) 2014-08-08 2018-02-13 Nichia Corporation Light emitting device and method of manufacturing light emitting device
JP2016051829A (ja) * 2014-08-30 2016-04-11 日亜化学工業株式会社 発光装置の製造方法
US10381391B2 (en) 2015-05-13 2019-08-13 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2018518049A (ja) * 2015-05-13 2018-07-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体構成部品および光電子半導体構成部品を製造する方法
JP2019071470A (ja) * 2019-01-15 2019-05-09 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP4535834B2 (ja) 2010-09-01

Similar Documents

Publication Publication Date Title
JP4535834B2 (ja) 発光素子とその製造方法
JP4440928B2 (ja) 発光素子とその製造方法
US7276742B2 (en) Compound semiconductor light emitting device and its manufacturing method
US7411225B2 (en) Light source apparatus
TWI437724B (zh) 基板剝離之強健發光二極體結構
JP5325834B2 (ja) 半導体発光装置及びその製造方法
WO2010140604A1 (ja) サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
TW201410105A (zh) 電路板之製作方法
TWI567894B (zh) 晶片封裝
JP2004297095A (ja) 化合物半導体発光素子の製造方法
US6642158B1 (en) Photo-thermal induced diffusion
TWI525863B (zh) The wafer package structure is packaged using a wafer package structure A module, and a method of manufacturing the wafer package structure
JP2002280415A (ja) 半導体装置
US20060000641A1 (en) Laser metallization for ceramic device
JP3617929B2 (ja) 半導体発光素子及びその製造方法
JP5399942B2 (ja) 樹脂シートのカット方法
JP2007013222A (ja) 発光素子
JP7086903B2 (ja) 発光装置
JP2005005727A (ja) 化合物半導体発光素子
JP2022036385A (ja) 発光装置及び発光装置の製造方法
JP2019165112A (ja) 配線基板及び配線基板の製造方法
KR101288318B1 (ko) Ｓｉ 기판을 이용한 ＬＥＤ 소자 제조 방법
JP2001015926A (ja) プリント配線板
JP2022177326A (ja) 半導体素子、および半導体素子の製造方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees