KR101548066B1 - 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법 - Google Patents

발광 장치, 발광 모듈, 및 발광 장치의 제조 방법 Download PDF

Info

Publication number
KR101548066B1
KR101548066B1 KR1020137022512A KR20137022512A KR101548066B1 KR 101548066 B1 KR101548066 B1 KR 101548066B1 KR 1020137022512 A KR1020137022512 A KR 1020137022512A KR 20137022512 A KR20137022512 A KR 20137022512A KR 101548066 B1 KR101548066 B1 KR 101548066B1
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
light emitting
side wiring
emitting device
Prior art date
Application number
KR1020137022512A
Other languages
English (en)
Other versions
KR20130118970A (ko
Inventor
아키히로 고지마
요시아키 스기자키
요스케 아키모토
가즈히토 히구치
스스무 오바타
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20130118970A publication Critical patent/KR20130118970A/ko
Application granted granted Critical
Publication of KR101548066B1 publication Critical patent/KR101548066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted

Abstract

본 실시예에 따르면, 발광 장치(10)는, 반도체층(15), p측 전극(16), n측 전극(17), 제1 절연층(18), p측 배선층(21), n측 배선층(22), 및 제2 절연층(25)을 포함한다. 제2 p측 배선층(21)의 부분은, 제1 면(15a) 및 제2 면과는 상이한 면방위를 갖는 제3 면(30)에서 제1 절연층(18) 및 제2 절연층(25)으로부터 노출된 p측 외부 단자(23a)를 포함하도록 구성된 L형 단면을 갖는다. 제2 n측 배선층의 부분은, 제3 면(30)에서 제1 절연층(18) 및 제2 절연층(25)으로부터 노출된 n측 외부 단자(24a)를 포함하도록 구성된 L형 단면을 갖는다.

Description

발광 장치, 발광 모듈, 및 발광 장치의 제조 방법{LIGHT EMITTING DEVICE, LIGHT EMITTING MODULE, AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE}
여기에 개시된 실시예는 일반적으로, 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법에 관한 것이다.
가시광이나 백색광을 방출할 수 있는 반도체 발광 장치의 용도는, 조명 장치, 액정 표시 장치의 배면광 광원, 표시 장치 등에 확대되고 있다. 이들 용도로서는 소형화의 요구가 점점 더 강해지고 있고, 또한 반도체 발광 장치의 양산성을 높이고 가격을 저감시키는 것이 요구되고 있다.
특허문헌 1 : 미국 특허 출원 공개 2010/0148198호
일 실시예에 따르면, 발광 장치는, 반도체층, p측 전극, n측 전극, 제1 절연층, p측 배선층, n측 배선층, 및 제2 절연층을 포함한다. 상기 반도체층은, 제1 면, 상기 제1 면과 대향하는 제2 면, 및 발광층을 포함한다. 상기 p측 전극은, 상기 제2 면에서의 상기 발광층을 갖는 영역에 제공된다. 상기 n측 전극은, 상기 제2 면에서의 상기 발광층을 포함하지 않는 영역에 제공된다. 상기 제1 절연층은, 상기 제2 면에 제공된다. 상기 제1 절연층은, 상기 p측 전극에 연통하는 제1 비아, 및 상기 n측 전극에 연통하는 제2 비아를 갖는다. 상기 p측 배선층은, 상기 제1 비아를 통하여 상기 p측 전극과 전기적으로 접속되는 제1 p측 배선층, 및 상기 제1 p측 배선층에 전기적으로 접속되어, 상기 제1 절연층에 있어서의 상기 반도체층에 대향하는 배선면에 제공된 제2 p측 배선층을 포함한다. 상기 제2 p측 배선층은, 상기 제1 면에 수직인 L형 단면을 갖는 부분을 갖는다. 상기 n측 배선층은, 상기 제2 비아를 통하여 상기 n측 전극과 전기적으로 접속된 제1 n측 배선층, 및 상기 제1 n측 배선층에 전기적으로 접속되어, 상기 p측 배선층으로부터 이격되고, 상기 배선면에 제공된 제2 n측 배선층을 포함한다. 상기 제2 n측 배선층은 상기 제1 면에 수직인 L형 단면을 갖는 부분을 포함한다. 상기 제2 절연층은, 상기 p측 배선층과 상기 n측 배선층 사이에 제공된다. 상기 제2 p측 배선층의 부분은, 상기 제1 면 및 상기 제2 면과는 상이한 면 방위를 갖는 상기 제3 면에서 상기 제1 절연층 및 상기 제2 절연층으로부터 노출된 p측 외부 단자를 포함하도록 구성된 L형 단면을 갖는다. 상기 제2 n측 배선층의 부분은, 상기 제3 면에서 상기 제1 절연층 및 상기 제2 절연층으로부터 노출된 n측 외부 단자를 포함하도록 구성된 L형 단면을 갖는다.
도 1a 내지 도 1c는 제1 실시예의 발광 장치의 개략 사시도이다.
도 2는 제1 실시예의 발광 모듈의 개략 단면도이다.
도 3a 내지 도 16b는 제1 실시예의 반도체 발광 장치의 제조 방법을 도시하는 개략도이다.
도 17a 및 도 17b는 제1 실시예의 발광 모듈의 다른 예의 개략적인 단면도이다.
도 18a 및 도 18b는 제2 실시예의 발광 장치의 개략적인 사시도이다.
도 19a 및 도 19b는 제2 실시예의 발광 장치의 개략적인 사시도이다.
도 20은 제2 실시예의 발광 모듈의 개략적인 단면도이다.
도 21a 내지 도 23b는 제2 실시예의 반도체 발광 장치의 제조 방법을 도시하는 개략도이다.
도 24a 내지 도 24c는 제3 실시예의 발광 장치의 개략적인 사시도이다.
도 25는 제3 실시예의 발광 모듈의 개략적인 사시도이다.
도 26a 내지 도 26c는 제4 실시예의 발광 장치의 개략적인 사시도이다.
도 27은 제4 실시예의 발광 모듈의 개략적인 단면도이다.
도 28a 내지 도 29b는 제4 실시예의 반도체 발광 장치의 제조 방법을 도시하는 개략도이다.
도 30a는 비교예의 발광 모듈이 사용되는 조명 장치의 개략도이고, 도 30b는 본 실시예의 발광 모듈이 사용되는 조명 장치의 개략도이다.
도 31은 제1 p측 배선층 및 제1 n측 배선층의 다른 레이아웃의 개략도이다.
도면을 참조하여, 실시예에 관해서 설명한다.
각 도면 중 유사한 요소에는 동일한 도면 부호를 붙히고 있다. 제조 공정을 나타내는 도면에서, 복수의 반도체층(15)(칩)을 포함하는 웨이퍼의 부분의 영역을 도시하고 있다.
제1 실시예
도 1a는 제1 실시예의 발광 장치(10a)의 개략 사시도이다. 도 1b는 도 1a의 A-A 단면도이다. 도 1c는 도 1a의 B-B 단면도이다.
발광 장치(10a)는 반도체층(15)을 갖는다. 반도체층(15)은, 제1 면(15a), 및 제1 면(15a)의 반대측에 형성된 제2 면을 갖는다. 제2 면측에 후술하는 전극 및 배선층이 제공되고, 제2 면의 반대측의 제1 면(15a)으로부터 주로 광이 외부로 방출된다.
반도체층(15)은, 제1 반도체층(11)과 제2 반도체층(12)을 갖는다. 제1 반도체층(11) 및 제2 반도체층(12)은, 예컨대 질화물 반도체를 포함한다. 제1 반도체층(11)은, 예컨대 기초 버퍼층, n형층 등을 포함하고, n형층은 전류의 가로 방향 경로로서 기능한다. 제2 반도체층(12)은, 발광층(활성층)(13)을, n형층과 p형층 사이에 끼운 적층 구조를 갖는다.
반도체층(15)의 제2 면측은 요철 구성으로 패터닝된다. 제2 면측에 형성된 볼록부는 발광층(13)을 포함한다. 상기 볼록부의 상면인 제2 반도체층(12)의 상면에는, p측 전극(16)이 제공된다. p측 전극(16)은, 발광층(13)을 갖는 영역에 제공된다.
반도체층(15)의 제2 면측에서 볼록부 옆에, 제2 반도체층(12)이 없는 영역이 제공되고, 그 영역의 제1 반도체층(11)의 상면에, n측 전극(17)이 제공된다. 즉, n측 전극(17)은, 발광층(13)을 포함하지 않는 영역에 제공된다.
도 5b에 도시한 바와 같이, 반도체층(15)의 제2 면측에, 발광층(13)을 포함하는 제2 반도체층(12)의 표면적은, 발광층(13)을 포함하지 않는 제1 반도체층(11)의 표면적보다 넓다.
도 6b에 도시한 바와 같이, 하나의 반도체층(15)에 있어서, 발광층(13)을 포함하는 영역에 제공된 p측 전극(16)은, 발광층(13)을 포함하지 않는 n측 전극(17)의 표면적보다 표면적이 넓다. 이에 따라, 넓은 발광 영역이 얻어진다. 도 6b에 도시된 p측 전극(16) 및 n측 전극(17)의 레이아웃은 예이며, 이 레이아웃에 한하지 않는다.
반도체층(15)의 제2 면측에는, 제1 절연층(이하, 단순히 절연층이라고 한다)(18)이 제공된다. 절연층(18)은, 반도체층(15), p측 전극(16), 및 n측 전극(17)을 덮는다. 절연층(18)과 반도체층(15) 사이에 다른 절연막(예컨대, 실리콘 산화막)이 제공되는 경우가 있다. 절연층(18)은, 예컨대, 초미세 개구의 패터닝성이 우수한 폴리이미드 등의 수지이다. 혹은, 절연층(18)으로서 실리콘 산화물, 실리콘 질화물 등의 무기물이 이용될 수도 있다.
절연층(18)은, 반도체층(15)에 대하여 반대측에 배선면(18c)을 갖는다. 그 배선면(18c)에는, 제1 p측 배선층(내측 p측 배선층)(21) 및 제1 n측 배선층(내측 n측 배선층)(22)이 상호 이격되어 제공된다.
제1 p측 배선층(21)은, p측 전극(16)에 도달하여 절연층(18)에 형성된 제1 비아(18a) 내에도 제공되고, p측 전극(16)과 전기적으로 접속된다. 제1 p측 배선층(21)은 반드시 절연층(18)의 하면 상에 형성되지 않아도 좋다. 예컨대, p측 전극(16) 상에만 제1 p측 배선층(21)이 제공되고, 절연층(18)의 제1 비아(18a) 외부에 제1 p측 배선층(21)이 제공되지 않는 구조가 사용될 수도 있다.
제1 n측 배선층(22)은, n측 전극(17)에 도달하여 절연층(18)에 형성된 제2 비아(18b) 내에도 제공되고, n측 전극(17)과 전기적으로 접속되어 있다.
제1 p측 배선층(21)에 있어서 p측 전극(16)에 대한 반대측의 면에는, 제2 p측 배선층(23)이 제공된다. 제1 p측 배선층(21) 및 제2 p측 배선층(23)은, 본 실시예의 p측 배선층에 포함된다.
p측 배선층은, 절연층(18)의 배선면(18c)에 따른 구성으로 제공된 부분과, 제1 면(15a) 및 제2 면과는 상이한 면방위의 제3 면(30)에 따른 구성으로 제공된 부분을 포함한다. p측 배선층에 있어서, 배선면(18c)에 따라서 제공된 부분으로부터 제3 면(30)에 따라서 제공된 부분까지의 단면은, 도 1c에 도시된 바와 같이, 예컨대 L형 구성으로 형성된다. 도 1c에 도시된 단면은, 제1 면(15a), 제2 면 및 제3 면(30)에 수직이다.
제1 p측 배선층(21)은, 배선면(18c) 상에 배선면(18c)에 따라서 제공된다. 제2 p측 배선층(23)은, p측 접속부(23b)와 p측 외부 단자(23a)를 갖는다.
p측 접속부(23b)는, 제1 p측 배선층(21) 상에 배선면(18c)에 따라서 제공된다. 도 1c에 도시한 바와 같이, p측 접속부(23b)와 p측 외부 단자(23a)로, L형 단면을 갖는 부분이 형성된다. 즉, 제2 p측 배선층(23)은, L형 단면을 갖는 부분을 갖고, 그 일부(p측 외부 단자(23a))가 외부 단자를 형성하기 위하여 사용된다.
제2 p측 배선층(23)은, p측 접속부(23b)를 바닥부로서 갖는 오목 구성으로 형성되어 있다. p측 외부 단자(23a)는, 그 오목 구성(U형 구성)의 측벽의 일부에 포함된다. 즉, 도 1c에 도시한 바와 같이, 제2 p측 배선층(23)의 단면 구성은 U형 구성이고, 그 U형 구성의 일부는 L형 구성이다.
도 1c에 도시한 바와 같은, 제3 면(30)에 수직이고 또한 배선면(18c)과 교차하는 면의 단면에서, 제2 p측 배선층(23)의 단면 구성은 U형 구성이다. 또한, 도 1b에 도시한 바와 같이, 제3 면(30)에 평행한 면의 단면에서, 제2 p측 배선층(23)의 단면은 U형 구성을 갖는다. 후술하는 바와 같이, 제2 p측 배선층(23)은 컵형 구성을 가지므로, 도 1b 및 1c에 도시된 단면도에서 제2 p측 배선층(23)의 단면 구성은 U형 구성을 갖는다.
제1 n측 배선층(22)에 있어서 n측 전극(17)에 대한 반대측의 면에는, 제2 n측 배선층(24)이 제공된다. 제1 n측 배선층(22) 및 제2 n측 배선층(24)은, 본 실시예의 n측 배선층에 포함된다.
n측 배선층은, 절연층(18)의 배선면(18c)에 따른 구성으로 제공된 부분과, 제1 면(15a)과 제2 면과는 상이한 면방위의 제3 면(30)에 따른 구성으로 제공된 부분을 포함한다. n측 배선층에 있어서, 배선면(18c)에 따라 제공된 부분으로부터 제3 면(30)을 따라 제공된 부분까지는, 예컨대 L형 구성으로 형성된다.
제1 n측 배선층(22)은, 배선면(18c) 상에 배선면(18c)을 따라 제공된다. 제2 n측 배선층(24)은, n측 접속부(24b)와 n측 외부 단자(24a)를 갖는다.
n측 접속부(24b)는, 제1 n측 배선층(22) 상에 배선면(18c)에 따라서 제공된다. 도 1c에 도시된 단면과 평행한 단면도에서, n측 접속부(24b)와 n측 외부 단자(24a)로, L형 단면을 갖는 부분이 형성된다. 즉, 제2 n측 배선층(24)은, L형 단면을 갖는 부분을 포함하고, 그 일부(n측 외부 단자(24a))가 외부 단자를 형성하기 위하여 사용된다.
제2 n측 배선층(24)은, n측 접속부(24b)를 바닥부로서 갖는 오목 구성으로 형성된다. n측 외부 단자(24a)는, 그 오목 구성(U형 구성)의 측벽의 일부에 포함된다. 즉, 제2 n측 배선층(24)의 단면 구성은 U형 구성을 갖고, 그 U형 구성의 일부는 L형 구성이다.
도 1c에 도시된 단면도와 평행한 단면도로서, 제3 면(30)에 수직이며, 또한 배선면(18c)과 교차하는 면의 단면도에 있어서, 제2 n측 배선층(24)의 단면 구성은, U형 구성을 갖는다. 또한, 도 1b에 도시한 바와 같이, 제3 면(30)에 평행한 면의 단면도에서, 제2 n측 배선층(24)의 단면은 U형 구성을 갖는다. 후술하는 바와 같이, 제2 n측 배선층(24)은 컵형 구성을 갖기 때문에, 제2 n측 배선층(24)의 단면 구성은, 도 1b에 도시된 단면도 및 도 1c에 도시된 단면도에 평행한 단면에서의 단면도에서 U형 구성을 갖는다.
절연층(18)의 배선면(18c) 상에는, 제2 절연층으로서 수지층(25)이 제공된다. 수지층(25)은, 제1 p측 배선층(21) 및 제1 n측 배선층(22)을 덮는다. 그러나, 도 1a에 도시한 바와 같이, 제1 p측 배선층(21)의 일부의 측면(21a)과, 제1 n측 배선층(22)의 일부의 측면(22a)는, 수지층(25) 및 절연층(18)으로 덮혀 있지 않고, 수지층(25) 및 절연층(18)으로부터 노출되어 있다.
수지층(25)은, 제2 p측 배선층(23)과 제2 n측 배선층(24) 사이에 충전되어 있다. 제2 p측 배선층(23)에 있어서의 p측 외부 단자(23a) 이외의 측벽은 수지층(25)으로 덮힌다. 제2 n측 배선층(24)에 있어서의 n측 외부 단자(24a) 이외의 측벽은 수지층(25)으로 덮힌다.
제2 p측 배선층(23)에 있어서의 제1 p측 배선층(21)에 대한 반대측의 단부도 수지층(25)으로 덮힌다. 마찬가지로, 제2 n측 배선층(24)에 있어서의 제1 n측 배선층(22)에 대한 반대측의 단부도 수지층(25)으로 덮힌다.
오목 구성(U형 구성)의 제2 p측 배선층(23)의 내측 및 마찬가지로 오목 구성(U형 구성)의 제2 n측 배선층(24)의 내측에는, 제3 절연층으로서 수지층(35)이 매립되어 있다.
수지층(35)에 있어서의 제1 p측 배선층(21)에 대한 반대측의 단부는 수지층(25)으로 덮힌다. 따라서, 제2 p측 배선층(23)의 내측에 제공된 수지층(35) 주위에, 제2 p측 배선층(23) 및 수지층(25)이 제공된다. 마찬가지로, 제2 n측 배선층(24)의 내측에 제공된 수지층(35) 주위에, 제2 n측 배선층(24) 및 수지층(25)이 제공된다. 제2 p측 배선층(23) 및 제2 n측 배선층(24)은 수지층(25) 및 수지층(35)으로 덮힌다.
도 1a 내지 도 1c에 도시된 발광 장치(10a)는, 도 2에 도시한 바와 같이, 제3 면(30)이 실장면(실장하는 기판과 대향하는 면)으로 되도록, 실장된다. 그 때, p측 외부 단자(23a), 제1 p측 배선층(21)의 노출면(21a), 및 p측 외부 단자(23a)와 노출면(21a) 사이의 금속막(20)이, p측의 외부 단자로서 사용된다.
금속막(20)의 막 두께는 수 nm 정도이며, 금속막(20)이 제3 면(30)에 노출되는 표면적은, 제1 p측 배선층(21)의 노출면(21a)의 표면적보다 작다. 제1 p측 배선층(21)의 노출면(21a)의 높이 방향 두께는, p측 외부 단자(23a)의 것보다, 도 1b 및 도 1c에 있어서 작다. 이 때문에, 제1 p측 배선층(21)의 노출면(21a)이 제3 면(30)에 노출되는 표면적은, p측 외부 단자(23a)의 표면적보다 작다.
n측에 대해서 마찬가지이며, 금속막(20), 제1 n측 배선층(22)의 노출면(22a), 및 n측 외부 단자(24a)의 순으로, 제3 면(30)에 노출되는 표면적은 크다.
도 1a 및 도 1c에 도시한 바와 같이, 제2 p측 배선층(23)의 일부의 측면은, 반도체층(15)의 제1 면(15a) 및 제2 면과는 상이한 면방위의 제3 면(30)에서, 절연층(18) 및 수지층(25)으로부터 노출된다. 이 노출된 면은, 외부의 실장 기판에 실장하기 위한 p측 외부 단자(23a)로서 기능한다. p측 외부 단자(23a)는, p측 접속부(23b)의 일단부로부터 제3 면(30)을 따라 넓어지도록 형성된다.
여기서, 제3 면(30)은, 제1 면(15a) 및 제2 면에 대략 수직인 면이다. 수지층(25)은, 예컨대 직사각형 구성을 갖는 4개의 측면을 갖고, 상대적으로 긴 변을 갖는 측면 중 하나가 제3 면(30)으로서 사용된다.
동일한 제3 면(30)에서, 제2 n측 배선층(24)의 일부의 측면이 절연층(18) 및 수지층(25)으로부터 노출된다. 그 노출된 면은, 외부의 실장 기판에 실장하기 위한 n측 외부 단자(24a)로서 기능한다. n측 외부 단자(24a)는, n측 접속부(24b)의 일단부로부터 제3 면(30)을 따라 넓어지도록 형성된다.
도 1a에 도시한 바와 같이, 제1 p측 배선층(21)의 일부의 측면(21a)은, 제3 면(30)에서 절연층(18) 및 수지층(25)으로부터 노출됨으로써, p측 외부 단자로서 기능한다. 마찬가지로, 제1 n측 배선층(22)의 일부의 측면(22a)도, 제3 면(30)에서 절연층(18) 및 수지층(25)으로부터 노출됨으로써, n측 외부 단자로서 기능한다.
제1 p측 배선층(21)과 제2 p측 배선층(23)을 포함하는 p측 배선층에 대하여, 제3 면(30)에서 노출된 부분(21a, 23a) 이외의 부분은, 절연층(18) 또는 수지층(25)으로 덮힌다. 제1 n측 배선층(22)과 제2 n측 배선층(24)을 포함하는 n측 배선층에 대하여, 제3 면(30)에서 노출된 부분(22a, 24a) 이외의 부분은, 절연층(18) 또는 수지층(25)으로 덮힌다. 본 실시예의 구조는 예이며, p측 배선층과 n측 배선층은, 제3 면(30) 이외의 어디에서도 일부 노출될 수도 있다.
도 8b에 도시한 바와 같이, 제1 p측 배선층(21)에 있어서 제3 면(30)에서 노출된 측면(21a)과, 제1 n측 배선층(22)에 있어서의 제3 면(30)에서 노출하는 측면(22a) 간의 거리는, 절연층(18)의 배선면(18c) 상에서의 제1 p측 배선층(21)과 제1 n측 배선층(22) 간의 거리보다 크다.
절연층(18)의 배선면(18c) 상에서 수지층(25)으로 덮힌 제1 p측 배선층(21)과 제1 n측 배선층(22) 간의 거리를 작게 함으로써, 제1 p측 배선층(21)의 표면적이 확대될 수 있다. 제1 p측 배선층(21)의 평면 사이즈는, 제2 p측 배선층(23)의 p측 접속부(23b)의 평면 사이즈보다도 크다. 제1 p측 배선층(21)은, 예컨대 구리 등의 저저항 금속을 이용하여 형성될 수 있다. 이 때문에, 제1 p측 배선층(21)의 면적이 넓을수록, 발광층(13)을 포함하는 제2 반도체층(12)에 보다 균일한 분포로 전류를 공급하는 것이 가능하다. 또한, 제1 p측 배선층(21)의 열 도전율도 높힐 수 있고, 제2 반도체층(12)에서 발생된 열을 효율적으로 방출하는 것이 가능하다.
p측 전극(16)은, 발광층(13)을 포함하는 영역에서 넓어진다. 따라서, 복수의 제1 비아(18a)를 통해 제1 p측 배선층(21)과 p측 전극(16)을 접속함으로써, 발광층(13)에의 전류 분포가 향상될 수 있고, 또한 발광층(13)에서 발생된 열의 방열성도 향상될 수 있다.
제1 p측 배선층(21)에 있어서의 제3 면(30)에 노출된 측면(21a)은, 제1 n측 배선층(22)에 있어서의 제3 면(30)에 노출된 측면(22a)으로부터, 실장 기판에의 실장시에 땜납 등의 접합제에 의해서 측면(21a)과 측면(22a)이 서로 단락되지 않도록 하는 거리만큼 이격된다.
제1 n측 배선층(22)과 제2 n측 배선층(24)의 n측 접속부(24b) 간의 접촉 면적은, 제1 n측 배선층(22)과 n측 전극(17) 간의 접촉 면적보다 크다. 제1 n측 배선층(22)의 일부는, 절연층(18)의 배선면(18c)을 걸쳐, 발광층(13)의 하부에서 중복되는 위치까지 연장된다.
이에 따라, 넓은 영역에 걸쳐 형성된 발광층(13)에 의해서 높은 광출력을 얻으면서, 발광층(13)을 포함하지 않는 좁은 영역에 제공된 n측 전극(17)으로부터, 제1 n측 배선층(22)을 통해, 보다 넓은 인출 전극이 형성될 수 있다.
제1 p측 배선층(21)과 제2 p측 배선층(23)의 p측 접속부(23b) 간의 접촉 면적은, 제1 p측 배선층(21)과 p측 전극(16) 간의 접촉 면적보다 크거나 작을 수도 있다.
제1 반도체층(11)은, n측 전극(17) 및 제1 n측 배선층(22)을 통해, n측 외부 단자(24a)를 갖는 제2 n측 배선층(24)과 전기적으로 접속되어 있다. 발광층(13)을 포함하는 제2 반도체층(12)은, p측 전극(16) 및 제1 p측 배선층(21)을 통해, p측 외부 단자(23a)를 갖는 제2 p측 배선층(23)과 전기적으로 접속되어 있다.
수지층(25)은, 제1 p측 배선층(21), 제2 p측 배선층(23), 및 제2 p측 배선층(23) 내에 제공된 수지층(35)을 포함하는 p측 배선 구조부의 두께(높이)보다 두껍다. 마찬가지로, 수지층(25)은, 제1 n측 배선층(22), 제2 n측 배선층(24), 및 제2 n측 배선층(24) 내에 제공된 수지층(35)을 포함하는 n측 배선 구조부의 두께(높이)보다 두껍다. p측 배선 구조부 및 n측 배선 구조부는, 반도체층(15)보다 두껍다. 이 때문에, 반도체층(15)을 지지하는 기판이 없더라도, p측 배선 구조부, n측 배선 구조부, 및 수지층(25)에 의해서, 발광 장치(10a)의 기계적 강도를 높일 수 있다.
제1 p측 배선층(21), 제1 n측 배선층(22), 제2 p측 배선층(23), 및 제2 n측 배선층(24)의 재료는, 구리, 금, 니켈, 은 등을 포함할 수도 있다. 물론, 구리가 이용되면, 양호한 열전도성, 높은 마이그레이션 내성, 및 절연 재료와의 우수한 밀착성을 얻을 수 있다.
수지층(25)은, 전술한 p측 배선 구조부 및 n측 배선 구조부를 보강한다. 수지층(25)은, 실장 기판과 열 팽창률이 동일한 혹은 가까운 것을 갖는 것이 바람직하다. 이러한 수지층(25)의 예는, 예컨대 에폭시 수지, 실리콘 수지, 불소 수지 등을 포함한다. 또한, 수지층(35)도 실장 기판과 열팽창률이 동일한 혹은 가까운 것을 갖는 것이 바람직하고, 수지층(25)과 동일한 재료가 이용될 수 있다.
반도체층(15)의 제1 면(15a) 상에는, 발광층(13)으로부터의 방출광에 대하여 투명한 투명체로서, 렌즈(26) 및 형광체층(27)이 제공된다. 렌즈(26)는 제1 면(15a) 상에 제공되고, 렌즈(26)를 덮도록 형광체층(27)이 제공된다.
반도체층(15)의 제2 면측에 제공된 전술한 각 요소를 포함하는 적층체의 평면 사이즈는, 형광체층(27)의 평면 사이즈와 대략 동일한다. 렌즈(26) 및 형광체층(27)은, 제3 면(30)측으로 돌출하고 있지 않기 때문에, 도 2에 도시하는 발광 장치(10a)의 실장 기판(100) 상에의 실장을 저해하지 않는다.
형광체층(27)은, 투명 수지와, 투명 수지에 분산된 형광체를 포함한다. 형광체층(27)은, 발광층(13)으로부터의 방출광을 흡수하고, 파장 변환된 광을 방출할 수 있다. 이 때문에, 발광 장치(10a)는, 발광층(13)으로부터의 광과, 형광체층(27)의 파장 변환된 광의 혼합광을 방출할 수 있다.
예컨대, 발광층(13)이 질화물 반도체이고, 형광체가 황색광을 발광하는 황색 형광체라고 하면, 발광층(13)부터의 청색광과, 형광체층(27)의 파장 변환된 광인 황색광 간의 혼합색으로서, 백색, 램프 등을 얻을 수 있다. 형광체층(27)은, 복수종의 형광체(예컨대, 적색광을 발광하도록 구성된 적색 형광체와, 녹색광을 발광하도록 구성된 녹색 형광체)를 포함하는 구성을 가질 수도 있다.
발광층(13)으로부터 발광된 광은, 주로 제1 반도체층(11), 제1 면(15a), 렌즈(26), 및 형광체층(27)을 진행함으로써 외부로 방출된다. 형광체층(27) 위에 렌즈(26)가 제공될 수도 있다.
도 2는, 전술한 발광 장치(10a)를 실장 기판(100)상에 실장한 구성을 갖는 발광 모듈의 개략적 단면도이다.
실장 기판(100) 상에 실장된 발광 장치(10a)의 수는 임의이며, 단수라도 복수라도 좋다. 복수의 발광 장치(10a)가, 어떤 한 방향을 따라 배열됨으로써 선형 광원에 포함될 수도 있다.
발광 장치(10a)는, 제3 면(30)을 실장 기판(100)의 실장면(103)을 향한 자세로 실장된다. 제3 면(30)에서 노출된 p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 각각 실장면(103)에 형성된 패드(101)에 땜납(102)을 통해 각각 접합된다. 실장 기판(100)의 실장면(103)에는 배선 패턴도 형성되고, 패드(101)는 그 배선 패턴에 접속된다. 땜납(102) 대신, 땜납 이외의 다른 금속 혹은 도전성 재료가 이용될 수도 있다.
제3 면(30)은, 광의 주 방출면인 제1 면(15a)에 대략 수직이다. 따라서, 제3 면(30)을 실장면(103) 측을 향하여 하향으로 향한 자세로, 제1 면(15a)은 실장면(103)으로부터 상측 대신, 가로 방향을 향하도록 구성된다. 즉, 실장면(103)을 수평면으로 한 경우에, 가로 방향으로 광이 방출되는, 소위 사이드 뷰 타입의 발광 장치(10a) 및 발광 모듈을 얻을 수 있다.
본 실시예에서, 발광 장치(10a)를 실장 기판(100)에 실장한 상태로, 땜납(102)을 통해 반도체층(15)에 가해지는 응력을, 제2 p측 배선층(23)의 내측 및 제2 n측 배선층(24)의 내측에 충전된 수지층(35)에 의하여 흡수됨으로써 완화할 수 있다. 수지층(35)은, 금속보다 유연성이 있고, 높은 응력 완화 효과를 얻는다.
제2 p측 배선층(23)의 내측 및 제2 n측 배선층(24)의 내측의 기판은 수지에 한정되지 않고, 제2 p측 배선층(23) 및 제2 n측 배선층(24)과는 상이한 재료의 절연체 또는 금속이 매립될 수도 있다. 제2 p측 배선층(23)의 내측 및 제2 n측 배선층(24)의 내측에 매립되는 재료는, 제2 p측 배선층(23)과 제2 n측 배선층(24)보다 유연성이 더 있는 재료이면 충분하다.
제2 p측 배선층(23)의 내측 및 제2 n측 배선층(24)의 내측에 매립된 재료로서, 예컨대, 제2 p측 배선층(23)과 제2 n측 배선층(24)보다 유연성이 있는 금속을 선택하면, 전술한 응력 완화 효과가 얻어진다. 제2 p측 배선층(23) 및 제2 n측 배선층(24)으로서, 컨포멀(conformal)한 막으로 쉽게 형성되는 금속막을 선택하여, 수지층(35) 대신에, 매립하기 쉬운 금속을 형성하는 것도 가능하다.
응력 완화, 생산성, 비용의 관점에서는, 제2 p측 배선층(23)의 내측 및 제2 n측 배선층(24)의 내측에, 수지를 매립시키는 것이 바람직하다.
실시예의 발광 장치(10a)의 평면 구성은, 제1 면(15a)에 수직인 방향으로부터 보아 직사각형 구성이고, 제3 면(30)은, 그 직사각형 구성의 긴 변을 포함하는 면이다.
도 3a 내지 도 16b를 참조하여, 본 실시예의 발광 장치(10a)의 제조 방법에 관해서 설명한다. 공정을 나타내는 도면에, 웨이퍼 상태의 일부의 영역이 도시된다.
도 3a는, 기판(5)의 주면 상에, 제1 반도체층(11) 및 제2 반도체층(12)을 형성한 적층체를 도시한다. 도 3b는, 도 3a의 하면도에 대응한다.
기판(5)의 주면 상에 제1 반도체층(11)이 형성되고, 제1 반도체층(11) 상에 발광층(13)을 포함하는 제2 반도체층(12)이 형성된다. 제1 반도체층(11) 및 제2 반도체층(12)이, 예컨대 질화물 반도체인 경우, 제1 반도체층(11) 및 제2 반도체층(12)의 결정 성장은, 예컨대 사파이어 기판 상에 MOCVD(metal organic chemical vapor deposition)법으로 행해질 수 있다.
예컨대, 제1 반도체층(11)은, 기초 버퍼층 및 n형 GaN층을 포함한다. 제2 반도체층(12)은, 발광층(활성층)(13) 및 p형 GaN층을 포함한다. 발광층(13)은, 청, 보라, 남색, 및 자외광 등을 발광하도록 구성된 물질을 포함할 수도 있다.
제1 반도체층(11)에 있어서의 기판(5)과 접하는 면은, 반도체층(15)의 제1 면(15a)이고, 제2 반도체층(12)의 상면은 반도체층(15)의 제2 면(15b)이다.
다음에, 도시하지 않는 레지스트를 이용한, 예컨대 RIE(Reactive Ion Etching)법으로, 도 4a 및 그 하면도인 도 4b에 도시한 바와 같이, 다이싱 영역(d1, d2)에, 반도체층(15)을 관통하여 기판(5)에 도달하는 트렌치(trench)를 형성한다. 다이싱 영역(d1, d2)은, 웨이퍼 상태의 기판(5) 상에서, 예컨대 격자 구성으로 형성된다. 다이싱 영역(d1, d2)에 형성된 트렌치도 격자 구성으로 형성되어, 반도체층(15)을 복수의 칩으로 분리한다.
반도체층(15)을 복수로 분리하는 공정은, 후술하는 제2 반도체층(12)의 선택적 제거 후, 혹은 전극의 형성 후에 행해질 수도 있다.
다음에, 도시하지 않는 레지스트를 이용한, 예컨대 RIE법으로, 도 5a 및 그 하면도인 도 5b에 도시한 바와 같이, 제2 반도체층(12)의 일부를 제거함으로써, 제1 반도체층(11)의 일부가 노출된다. 제1 반도체층(11)이 노출된 영역은, 발광층(13)을 포함하지 않는다.
제1 반도체층(11), 제2 반도체층(12), 및 발광층(활성층)(13)으로 이루어지는 하나의 분할된 반도체층(15)이, 하나의 발광 소자로서 사용되는 경우, 도 5b에는 좌우 방향으로 다이싱 영역(d1)에 의하여 분할된 4개의 발광 소자 각각이, 상하 방향으로 다이싱 영역(d2)에 의하여 분할되어 2개의 발광 소자로서 배열되어 있다.
다음에, 도 6a 및 그 하면도인 도 6b에 도시한 바와 같이, 제2 면에 p측 전극(16)과 n측 전극(17)이 형성된다. p측 전극(16)은, 제2 반도체층(12)의 상면 상에 형성된다. n측 전극(17)은, 제1 반도체층(11)의 노출면 상에 형성된다.
p측 전극(16) 및 n측 전극(17)은, 예컨대, 스퍼터법, 증착법 등으로 형성된다. p측 전극(16)과 n측 전극(17)은, 어느 쪽을 먼저 형성하더라도 좋고, 동일한 재료로 동시에 형성하더라도 좋다.
p측 전극(16)은, 발광층(13)부터의 방출광에 대하여 반사성을 갖고, 예컨대, 은, 은 합금, 알루미늄, 알루미늄 합금 등을 포함한다. p측 전극(16)의 황화, 산화 방지를 위해, 금속 보호막을 포함하는 구성도 사용될 수도 있다.
또한, p측 전극(16)과 n측 전극(17) 사이, 및 발광층(13)의 단부면(측면) 상에 패시베이션막으로서, 예컨대 실리콘 질화막 또는 실리콘 산화막이 CVD(chemical vapor deposition)법으로 형성될 수도 있다. 전극과 반도체층 간의 오믹 접촉을 제공하기 위해 필요시 활성화 어닐링 등이 실시된다.
다음에, 도 7a에 도시한 바와 같이, 기판(5)의 주면 상의 노출된 부분 전부를 절연층(18)으로 덮은 후, 예컨대 웨트 에칭에 의해 절연층(18)을 패터닝하여, 절연층(18)에 선택적으로 제1 비아(18a)와 제2 비아(18b)가 형성된다. 제1 비아(18a)는 p측 전극(16)에 도달한다. 제2 비아(18b)는 n측 전극(17)에 도달한다.
절연층(18)으로서, 예컨대, 감광성 폴리이미드, 벤조시클로부텐(Benzocyclobutene) 등의 유기 재료가 사용될 수 있다. 이 경우, 레지스트를 사용하지 않고서, 절연층(18)이 직접 노광되고 현상될 수도 있다. 혹은, 실리콘 질화막, 실리콘 산화막 등의 무기막이 절연층(18)으로서 사용될 수도 있다. 무기막의 경우, 레지스트를 패터닝한 뒤의 에칭에 의해서 제1 비아(18a) 및 제2 비아(18b)가 형성된다.
다음에, 절연층(18)에 있어서의 반도체층(15)에 대한 반대측의 면인 배선면(18c)(도 7a에 있어서 하면)에, 도 7b에 도시한 바와 같이, 후술하는 도금시의 시드 메탈로서 기능하는 금속막(19)이 형성된다. 금속막(19)은, 제1 비아(18a)의 내벽 및 바닥과, 제2 비아(18b)의 내벽 및 바닥에도 형성된다.
금속막(19)은, 예컨대 스퍼터법으로 형성된다. 금속막(19)은, 예컨대, 절연층(18)측으로부터 순서대로 적층된 티탄(Ti)과 구리(Cu)의 적층막을 포함한다.
다음에, 도 7c에 도시한 바와 같이, 금속막(19) 상에 선택적으로 레지스트(41)가 형성된 후, 금속막(19)을 전류 경로로서 사용하여 Cu 전해 도금을 한다.
이에 따라, 도 8a 및 그 하면도인 도 8b에 도시한 바와 같이, 절연층(18)의 배선면(18c) 상에, 선택적으로 제1 p측 배선층(21)과 제1 n측 배선층(22)이 형성된다. 제1 p측 배선층(21) 및 제1 n측 배선층(22)은 도금법에 의해 동시에 형성되는, 예컨대 구리 재료로 제조된다.
제1 p측 배선층(21)은, 제1 비아(18a) 내에도 형성되고, 금속막(19)을 통해 p측 전극(16)과 전기적으로 접속된다. 제1 n측 배선층(22)은, 제2 비아(18b) 내에도 형성되고, 금속막(19)을 통해 n측 전극(17)과 전기적으로 접속된다.
제1 p측 배선층(21) 및 제1 n측 배선층(22)의 도금에 사용한 레지스트(41)는, 용제 혹은 산소 플라즈마를 사용하여 제거된다(도 9a).
다음에, 도 9b에 도시한 바와 같이, 절연층(18)의 배선면(18c)측에 레지스트(42)가 형성된다. 레지스트(42)는, 전술의 레지스트(41)보다 두껍다. 이전 공정에서 레지스트(41)는 제거되지 않고 남겨질 수도 있고, 그 레지스트(41)에 레지스트(42)가 겹쳐 형성될 수도 있다. 레지스트(42)에는, 오목부(42a)와 오목부(42b)가 형성된다.
다음에, 레지스트(42)의 상면, 오목부(42a)에서 노출된 제1 p측 배선층(21)의 상면, 및 오목부(42b)에서 노출된 제1 n측 배선층(22)의 상면을 포함하는 오목부(42a, 42b)의 내벽에, 도금시의 시드 메탈로서 기능하는 금속막(20)이 형성된다. 금속막(20)은, 예컨대 구리를 포함한다.
그리고, 그 금속막(20)을 전류 경로로 한 Cu 전해 도금을 한다. 이에 따라, 도 10a 및 그 하면도인 도 10b에 도시한 바와 같이, 금속막(20) 상에 금속막(50)이 형성된다.
도 10b의 파선은, 레지스트(42)에 형성된 오목부(42a, 42b)의 에지를 도시한다. 오목부(42a)에는 평면에서 보아 일부의 코너부에 노치가 형성되고, 그 노치 하의 절연층(18) 상에는 금속막(20) 및 금속막(50)은 형성되지 않는다. 이 때문에, 도 12b를 참조하여 후술하는 바와 같이, 제2 p측 배선층(23)의 일부의 코너부에 노치(90)가 형성된다.
이 도금은, 기초인 레지스트(42) 및 금속막(20)의 요철 구성에 따르도록 거의 균일한 속도로 Cu가 석출되는 컨포멀 도금이다. 따라서, 금속막(50)은 기초의 요철 구성에 따라서 형성되고, 오목부(42a) 및 오목부(42b)는 금속막(50)으로 메워지지 않는다. 따라서, 오목부(42a) 및 오목부(42b)를 금속으로 매립하는 경우에 비교해서, 도금 시간의 단축 및 비용 저감을 도모할 수 있다.
금속막(50)은, 제1 p측 배선층(21) 상(오목부(42a)의 바닥), 제1 n측 배선층(22) 상(오목부(42b)의 바닥), 오목부(42a)의 측벽, 및 오목부(42b)의 측벽의 부분에서 거의 동일한 막 두께로 형성된다.
도 10b에 도시한 바와 같이, 금속막(50)은 오목부(42a)의 측벽에 따라서 형성되고, 오목부(42a)의 중심측을 폐쇄된 패턴으로 둘러싼다. 마찬가지로, 금속막(50)은 오목부(42b)의 측벽을 따라서 형성되어, 오목부(42b)의 중심측을 폐쇄한 패턴으로 둘러싼다.
다음에, 도 11a 및 그 하면도인 도 11b에 도시한 바와 같이, 오목부(42a)내, 오목부(42b) 내, 및 레지스트(42) 상에, 예컨대 인쇄법, 몰드법 등으로, 수지층(35)이 형성된다. 오목부(42a) 내 및 오목부(42b) 내는, 수지층(35)으로 메워진다.
수지층(35)은 절연성이다. 수지층(35)에, 예컨대 카본 블랙을 함유시켜, 발광층으로부터의 방출광에 대하여 차광성이 제공될 수도 있다. 수지층(35)은, 발광층으로부터의 방출광에 대하여 반사성을 갖는 분말을 함유할 수도 있다.
다음에, 수지층(35)의 상면측(도 11a의 하면측)을 연삭하여, 오목부(42a) 및 오목부(42b)의 측벽에 형성된 금속막(50)의 단부를 노출시킨다. 그 상태를, 도 12a 및 그 하면도인 도 12b에 도시한다.
이에 따라, 금속막(50)에 있어서 오목부(42a) 내의 부분과, 오목부(42b) 내의 부분이 분단된다. 오목부(42a) 내에 남겨진 금속막(50)은 제2 p측 배선층(23)을 형성하는 데 사용된다. 오목부(42b) 내에 남겨진 금속막(50)은 제2 n측 배선층(24)을 형성하는 데 사용된다.
제2 p측 배선층(23)은, 금속막(20)을 통해 제1 p측 배선층(21)과 접속된다. 또는, 금속막(20)이 본 실시예의 제2 p측 배선층에 포함될 수도 있다.
제2 n측 배선층(24)은, 금속막(20)을 통해 제1 n측 배선층(22)과 접속된다. 또는, 금속막(20)이 본 실시예의 제2 n측 배선층에 포함될 수도 있다.
제2 p측 배선층(23)의 일부의 측벽은, 다이싱 후에 제3 면(30)에 노출되는 p측 외부 단자(23a)를 형성하는 데 사용된다. 제2 n측 배선층(24)의 일부의 측벽은, 다이싱 후에 제3 면(30)에 노출된 n측 외부 단자(24a)를 형성하는 데 사용된다.
본 실시예는, 도 12b에 도시한 바와 같이, p측 외부 단자(23a) 및 n측 외부 단자(24a)를, 전술한 제3 면(30)을 따른 방향으로 연장되는 다이싱 영역(d2) 상에 돌출하는 레이아웃을 갖는다. 도 12b의 1점 쇄선(e1, e2) 각각은, 다이싱 블레이드의 양 에지를 도시한다.
제2 p측 배선층(23)에 있어서의 제2 n측 배선층(24)측의 일부의 코너부에는, 노치(90)가 형성된다. 노치(90)는, p측 외부 단자(23a)와 n측 외부 단자(24a) 사이에 형성된다. 이 때문에, 다이싱 후에 외부에 노출된 p측 외부 단자(23a)와 n측 외부 단자(24a) 사이의 이격 거리는, 실장 시 땜납 등에 의한 단락을 회피하는 데 충분한 거리일 수 있다.
노치(90)가 형성되지 않은 제2 p측 배선층(23)의 부분은, 프로세스 상의 한계까지, 제2 n측 배선층(24)에 가까이 할 수 있고, 제2 p측 배선층(23)의 표면적을 증가시킬 수 있다. 이 결과, 전류 분포 및 방열성을 향상시킬 수 있다.
p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 다이싱 영역(d2)의 하나의 폭 방향측을 향하여 기울어 존재하지 않고, 다이싱 영역(d2)의 폭 방향의 양측에 존재한다. 즉, 메탈인 p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 다이싱 블레이드의 하나의 폭 방향의 에지측으로 기울어 존재하지 않는다.
도 12b에 도시한 바와 같은 레이아웃을 포함하는 웨이퍼에 대하여, 좌측으로부터 우측으로 다이싱 영역(d2)를 블레이드에 의해 분할하는 경우를 설명한다.
하나의 제2 p측 배선층(23)과 하나의 제2 n측 배선층(24)의 쌍을 하나의 발광 소자라고 하면, 도 12b에는, 좌우 방향으로 4개, 상하 방향으로 2개의 발광 소자가 배열된다.
도 12b에서, 가장 좌측 위의 발광 소자와, 우측에서 2번째의 위의 발광 소자는, 다이싱 영역(d2)에 존재하는 제2 p측 배선층(23)의 일부(아래쪽) 및 제2 n측 배선층(24)의 일부(아래쪽)를 갖는다. 도 12b에서, 가장 우측의 바닥의 발광 소자와, 좌측으로부터 2번째의 바닥의 발광 소자는, 다이싱 영역(d2)에 존재하는 제2 p측 배선층(23)의 일부(상측) 및 제2 n측 배선층(24)의 일부(상측)을 갖는다.
좌측으로부터 우측으로 다이싱 영역(d2)를 블레이드에 의해 분할하는 경우에 있어서, 가장 좌측의 상하의 발광 소자의 사이를 절단할때는, 블레이드의 도 12b에 있어서 상측 쪽이 아래쪽보다도 금속과 접촉하는 비율이 높고, 좌측으로부터 2번째의 상하의 발광 소자 사이를 절단할때는, 가장 좌측과는 반대로 되고, 블레이드의 도 12b에 있어서 아래쪽이 상측보다 금속과 접촉하는 비율이 높다. 이 때문에, 다이싱 시에 다이싱 블레이드의 하나의 폭 방향의 에지에 과도한 부하가 걸려 눈막힘이나 파손 등이 생기는 것을 억제할 수 있다.
도 12b에서는, 에지(e1)측에 존재하는 p측 외부 단자(23a) 및 n측 외부 단자(24a)가, 에지(e2)측에 존재하는 p측 외부 단자(23a) 및 n측 외부 단자(24a)와 다이싱 영역(d2)이 연장되는 방향에서 보아 교대로 배열되고 있지만, 이러한 레이아웃에 한하지 않는다. p측 외부 단자(23a) 및 n측 외부 단자(24a)가, 에지(e1) 및 에지(e2) 중 선택된 하나의 측을 향해 기울어 존재하지 않으면 좋다.
p측 외부 단자(23a) 및 n측 외부 단자(24a)가, 에지(e1) 및 에지(e2) 중 선택된 하나의 한측을 향하여 기울어 존재하여도, 다이싱할 때에, 블레이드의 교환 빈도를 증가시키는 등에 의해, 블레이드의 눈막힘, 파손 등을 억제할 수 있다.
제2 p측 배선층(23)의 도 12a의 하측의 단부와, 제2 n측 배선층(24)의 도 12a의 하측의 단부를 노출시킴으로써, 극성이 상이한 측정 프로브를 각각 단부와 접촉시킴으로써 전류를 공급하여 발광 장치를 발광시켜, 각종 검사를 할 수 있다. 취급이 용이한 웨이퍼 레벨로 검사를 할 수 있다.
다음에, 레지스트(42)가, 예컨대 용제 혹은 산소 플라즈마를 이용하여 제거된다(도 13a). 제2 p측 배선층(23)으로 둘러싸인 수지층(35) 및 제2 n측 배선층(24)으로 둘러싸인 수지층(34)은 남는다.
이 후, 제1 p측 배선층(21), 제2 p측 배선층(23) 및 수지층(35)을 포함하는 p측 배선 구조부와, 제1 n측 배선층(22), 제2 n측 배선층(24) 및 수지층(35)을 포함하는 n측 배선 구조부를 마스크로 하여, 배선면(18c)에 형성된 금속막(19)의 노출된 부분이 웨트 에칭에 의해 제거된다. 이에 따라, 도 13b에 도시한 바와 같이, 제1 p측 배선층(21)과 제1 n측 배선층(22) 간의 금속막(19)을 통한 전기적 접속이 분단된다.
다음에, 도 14a에 도시한 바와 같이, 절연층(18)에 수지층(25)을 적층시킨다. 수지층(25)은, 전술한 p측 배선 구조부 및 n측 배선 구조부를 덮는다.
수지층(25)은 절연성을 갖는다. 수지층(25)에, 예컨대 카본 블랙을 함유하는 수지층(25)에 의하여 발광층으로부터의 방출광에 대하여 차광성이 부여될 수도 있다. 수지층(25)은, 발광층으로부터의 방출광에 대하는 반사성을 갖는 분말을 함유할 수도 있다. 수지층(25)과 수지층(35)을 동일한 재료로 하면, 수지층(25)과 수지층(35) 간의 밀착력을 높여 신뢰성을 높게 할 수 있다.
다음에, 도 14b에 도시한 바와 같이, 기판(5)을 제거한다. 기판(5)은, 예컨대 레이저 리프트 오프법에 의해서 제거된다. 구체적으로는, 기판(5)의 이면측으로부터 제1 반도체층(11)을 향해서 레이저광이 조사된다. 레이저광은, 기판(5)에 대하여 투과성을 지니고, 제1 반도체층(11)의 흡수 영역에서 파장을 갖는다.
레이저광이 기판(5)과 제1 반도체층(11) 간의 계면에 도달하면, 그 계면 부근의 제1 반도체층(11)은 레이저광의 에너지를 흡수하여 분해한다. 예컨대, 제1 반도체층(11)이 GaN의 경우, 제1 반도체층(11)은 갈륨(Ga)과 질소 가스로 분해한다. 이 분해 반응에 의해, 기판(5)과 제1 반도체층(11) 사이에 미소한 간극이 형성되고, 기판(5)과 제1 반도체층(11)이 분리한다.
레이저 광의 조사를, 설정된 영역마다 복수회 실행하여 웨이퍼 전체에 걸쳐 행하고, 기판(5)을 제거한다.
기판(5)의 주면 상에 형성된 전술한 적층체는, 두꺼운 수지층(25)에 의해서 보강되어 있기 때문에, 기판(5)이 없어도, 웨이퍼 상태를 유지할 수 있다. 수지층(25, 35), 및 배선층에 포함된 금속은, 반도체층(15)보다 더 유연한 재료이다. 그러므로, 기판(5) 상에 반도체층(15)을 형성하는 에피택셜 공정에서 발생한 큰 내부 응력이, 기판(5)의 박리시에 한번에 완화되더라도, 디바이스가 파괴되는 것을 회피할 수 있다.
기판(5)이 제거된 반도체층(15)의 제1 면(15a)이 세정된다. 예컨대, 염산 등으로, 제1 면(15a)에 부착된 갈륨(Ga)을 제거한다.
예컨대, KOH(수산화칼륨) 수용액, TMAH(수산화테트라메틸암모늄) 등으로, 제1 면(15a)에 에칭(프로스트 처리)을 행한다. 이에 따라, 결정면 방위에 의존한 에칭 속도의 차이에 의해서, 제1 면(15a)에 요철이 형성된다(도 15a). 혹은, 레지스트로 패터닝한 후에 에칭을 행하여, 제1 면(15a)에 요철이 형성될 수도 있다. 제1 면(15a)에 요철이 형성됨으로써, 광 추출 효율이 향상될 수 있다.
다음에, 도 15b에 도시한 바와 같이, 제1 면(15a) 상에 렌즈(26)를 형성한다. 렌즈(26)는, 발광층으로부터의 방출광에 대하여 투명하며, 예컨대, 실리콘 수지, 아크릴 수지, 유리 등을 포함할 수도 있다. 렌즈(26)는, 예컨대, 그레이스케일 마스크를 이용한 에칭이나, 인프린트법에 의해서 형성될 수도 있다.
다음에, 렌즈(26)를 덮도록, 제1 면(15a) 상, 및 상호 인접하는 반도체층(15)사이에서 노출된 절연층(18) 상에, 형광체층(27)이 형성된다. 예컨대, 형광체 입자가 분산된 액형 투명 수지가, 인쇄, 포팅(potting), 몰드, 압축 성형 등의 방법에 의해서 공급된 후, 열경화된다. 투명 수지는, 발광층으로부터의 방출광 및 형광체가 발하는 광에 대하여 투과성을 갖고, 예컨대, 실리콘 수지, 아크릴 수지, 액형 유리 등을 재료를 포함할 수도 있다.
다음에, 도 16a 및 그 하면도인 도 16b에 도시한 바와 같이, 격자 구성으로 형성된 다이싱 영역(d1, d2)의 위치에, 형광체층(27), 절연층(18), 및 수지층(25)을 절단하여, 복수의 발광 장치(10a)로 개편화된다. 예컨대, 다이싱 블레이드를 이용하여 절단한다. 혹은, 레이저 조사에 의해서 절단하더라도 좋다.
이 때, 제2 p측 배선층(23) 및 제2 n측 배선층(24)에 있어서, 제3 면(30)에 따른 방향으로 연장되는 다이싱 영역(d2)으로 돌출한 부분이 절단된다. 이에 따라, 제3 면(30)에, p측 외부 단자(23a) 및 n측 외부 단자(24a)가 노출된다.
전술한 도금 동안 시드 메탈로서 사용된 금속막(20)은 얇기 때문에, p측 외부 단자(23a) 및 n측 외부 단자(24a)에 형성된 금속막(20)은 다이싱할 때 제거된다.
마찬가지로, 제1 p측 배선층(21) 및 제1 n측 배선층(22)의 일부가 다이싱 영역(d2)으로 돌출하면, 그 다이싱 영역(d2)에 돌출한 부분이 절단된다. 이에 따라, 제3 면(30)에, 제1 p측 배선층(21)의 측면(21a) 및 제1 n측 배선층(22)의 측 면(22a)도 노출된다.
혹은, 제1 p측 배선층(21)의 막 두께 및 제1 n측 배선층(22)의 막 두께는 얇기 때문에, 제3 면(30)의 노출 표면적은, p측 외부 단자(23a) 및 n측 외부 단자(24a)에 비교해서 매우 작다. 따라서, 제1 p측 배선층(21) 및 제1 n측 배선층(22)은 제3 면(30)에 노출되지 않을 수도 있다. p측 외부 단자(23a) 및 n측 외부 단자(24a)만으로 외부 단자로서의 기능은 충분히 담당할 수 있다.
제1 p측 배선층(21)의 부분 및 제1 n측 배선층(22)의 부분이 제3 면(30)에 노출되는 경우, 도 31에 도시된 레이아웃이 바람직하다.
도 31에서, 다이싱 영역(d2)은, 제3 면(30)에 노출된 제1 p측 배선층(21)의 측면(21a) 및 제1 n측 배선층(22)의 측면(22a)을 따른 방향(도 31에서 가로 방향)으로 연장된다. 측면(21a) 및 측면(22a)은, 다이싱 영역(d2) 상으로 돌출된다. 도 31에서, 1점 쇄선(e1, e2) 각각은, 다이싱 블레이드의 양 에지를 나타낸다.
제1 p측 배선층(21)에 있어서의 제1 n측 배선층(22)측 및 측면(21a) 측의 부분에는, 노치(21b)가 형성된다. 노치(21b)는, 측면(21a)과 측면(22a) 사이에 형성된다. 이 때문에, 다이싱 후에 외부에 노출된 측면(21a)과 측면(22a) 간의 이격 거리는, 실장 시의 땜납 등에 의한 단락을 회피하는 데 충분한 거리일 수 있다.
노치(21b)가 형성되어 있지 않은 부분에서, 제1 p측 배선층(21)은, 프로세스의 한계까지, 제1 n측 배선층(22)에 가까이 할 수 있고, 제1 p측 배선층(21)의 표면적을 증가시킬 수 있다. 이 결과, 제1 p측 배선층(21)과 p측 전극(16)이 복수의 제1 비아(18a)를 통하여 접속될 수 있고, 전류 분포 및 방열성을 향상할 수 있다.
측면(21a) 및 측면(22a)은, 다이싱 영역(d2)의 하나의 폭 방향측을 향해 기울어 존재하지 않고, 다이싱 영역(d2)의 폭 방향의 양측에 존재한다. 즉, 메탈인측면(21a) 및 측면(22a)은, 다이싱 블레이드의 하나의 폭 방향의 에지측을 향하여 기울어 존재하지 않는다. 따라서, 다이싱 시에 다이싱 블레이드의 하나의 폭 방향의 에지에 과도한 부하가 걸려 눈막힘이나 파손 등이 생기는 것을 억제할 수 있다.
도 31에서, 에지(e1)측에 존재하는 측면(21a) 및 측면(22a)이, 에지(e2)측 에 존재하는 측면(21a) 및 측면(22a)과, 다이싱 영역(d2)이 연장되는 방향에서 보아 교대로 배열되어 있지만, 이것은 이러한 레이아웃에 한하지 않는다. 측면(21a) 및 측 면(22a)이 에지(e1) 및 에지(e2)로부터 선택된 하나의 일측을 향하여 기울어 존재하지 않으면 충분하다.
측면(21a) 및 측면(22a)이, 에지(e1) 및 에지(e2)로부터 선택된 하나의 일측을 향하여 기울어 존재해도, 다이싱할 때에, 블레이드의 교환 빈도를 증가시킴 등으로써, 블레이드의 눈막힘이나 파손 등을 억제할 수 있다.
다이싱 시에, 기판(5)은 이미 제거되어 있다. 또한, 다이싱 영역(d1, d2)에는, 반도체층(15)은 존재하지 않기 때문에, 다이싱 시에 반도체층(15)에의 손상을 회피할 수 있다. 개편화 후에, 반도체층(15)의 단부(측면)이 수지로 덮어짐으로써 보호되는 구조가 얻어진다.
개편화된 발광 장치(10a)는, 하나의 반도체층(15)을 포함하는 싱글 칩 구조, 또는 복수의 반도체층(15)을 포함하는 멀티 칩 구조를 가질 수도 있다.
다이싱까지 전술한 각 공정은, 웨이퍼 상태로 일괄해서 행해질 수 있기 때문에, 개편화된 개개의 디바이스마다 배선 및 패키징을 행할 필요가 없어, 대폭적인 생산 비용의 저감이 가능하게 된다. 즉, 개편화된 상태로, 이미 배선 및 패키징이 완료된다. 이 때문에, 생산성을 높일 수 있고, 그 결과 가격 저감이 용이해진다.
도 17a에 도시된 발광 장치(10b)에서와 같이, 제1 면(15a)측에 렌즈가 제공되지 않은 구조가 사용될 수도 있다.
도 17b에 도시된 발광 장치(10c)에서와 같이, 제1 면(15a)에 기판(5)이 얇게 남겨질 수도 있다. 예컨대, 반도체 웨이퍼 이면 연삭용의 그라인더 등을 이용하여 기판(5)이 연마될 수 있다.
기판(5)은, 예컨대 사파이어 기판이고, 질화물 반도체계 발광층으로부터 방출되는 광에 대하여 투과성을 갖는다. 이 경우, 형광체층이 없기 때문에, 발광층으로부터의 방출광과 동일한 파장의 광이, 발광 장치(10c)로부터 외부로 방출된다. 물론, 기판(5) 상에 형광체층이 형성될 수도 있다. 기판(5)을 남김으로써, 기계적 강도를 높일 수 있고, 신뢰성이 높은 구조가 제공될 수도 있다.
다이싱할 때는, 수지층(25)측으로부터 다이싱 블레이드로 하프 커트한 후, 기판(5)이 레이저 조사를 사용하여 분할될 수 있다. 혹은, 모든 부분을 레이저 조사에 의해서 절단할 수도 있다.
제2 실시예
도 18a는, 제2 실시예의 발광 장치(10d)의 제3 면(30)측에서 본 개략 사시도이다.
도 18b는, 발광 장치(10d)의 광 방출면측에서 본 개략 사시도이다.
도 19a는 도 18a의 A-A 단면도이다.
도 19b는 도 18a의 B-B 단면도이다.
본 실시예의 발광 장치(10d)는, 반사막(51)을 포함함으로써, 제1 실시예의 발광 장치(10a)와 상이하다.
반사막(51)은, 발광층으로부터의 발하는 광 및 형광체가 발하는 광에 대하여 반사성을 갖고, 예컨대 금속막이다. 반사막(51)은, 형광체층(27)의 측면 및 절연층(18)의 측면에 형성되어 있다. 형광체층(27)에 있어서, 제1 면(15a)의 반대측 의 면에는 반사막(51)은 형성되어 있지 않다.
도 20는, 본 실시예의 발광 장치(10d)를 실장 기판(100)상에 실장한 구성을 갖는 발광 모듈의 개략 단면도이다.
제1 실시예와 유사하게, 발광 장치(10d)는, 제3 면(30)을 실장 기판(100)의 실장면(103)에 향한 자세로 실장되어 있다. 제3 면(30)에 노출된 p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 각각 실장면(103)에 형성된 패드(101)에 땜납(102) 등을 통해 접합되어 있다.
제3 면(30)은, 광의 주방출면인 제1 면(15a)에 대략 수직이다. 따라서, 제3 면(30)을 실장면(103)측을 향하여 하측으로 향한 자세로, 제1 면(15a)은 실장면(103)의 상측이 아니라, 가로 방향을 향하도록 구성된다. 즉, 실장면(103)을 수평면으로 한 경우에 가로 방향으로 광이 방출되는, 소위 사이드 뷰 타입의 발광 장치(10d) 및 발광 모듈이 얻어진다.
절연층(18) 및 형광체층(27)의 측면이 반사막(51)으로 피복되어 있기 때문에, 광은 가로 방향으로 집광됨으로써 방출된다.
도 21a 내지 도 23b를 참조하여, 본 실시예의 발광 장치(10d)의 제조 방법에 관해서 설명한다.
도 21a는, 기판(5)이 제거되어, 제1 면(15a) 상에 형광체층(27)이 형성된 상태를 나타낸다. 이 공정까지는, 전술한 제1 실시예와 유사하게 처리가 진행될 수도 있다.
다음, 도 21a에 도시된 적층체에, 형광체층(27)측으로부터 하프 커트 다이싱을 한다. 구체적으로는, 다이싱 영역(d1, d2)의 위치에서, 형광체층(27) 및 절연층(18)이 절단된다. 예컨대, 다이싱 블레이드 혹은 레이저 조사에 의해 절단한다. 이에 따라, 다이싱 영역(d1, d2)에 트렌치(52)(도 21b)가 형성된다.
다음에, 노출면에 대하여, 예컨대 스퍼터법에 의해 반사막(51)을 형성한다. 도 22a에 도시한 바와 같이, 반사막(51)은, 형광체층(27)의 상면, 트렌치(52)의 바닥 및 내벽에 형성된다.
반사막(51)으로서, 예컨대, 은, 알루미늄, 금, 실리콘, 유전체 다층막 등을 이용할 수도 있다. 혹은, 반사 분말을 포함하는 수지를 반사막(51)으로서 이용할 수도 있다.
다음에, 도 22b에 도시한 바와 같이, 형광체층(27)의 상면에 형성된 반사막(51)을 연마에 의하여 제거한다. 예컨대, 반도체 웨이퍼 이면 연마용 그라인더 등을 이용할 수도 있다. 혹은, RIE법에 의해 형광체층(27)의 상면에 형성된 반사막(51)을 제거할 수도 있다. 형광체층(27)의 측면 및 절연층(18)의 측면에는, 반사막(51)이 남겨진다.
다음에, 도 23a 및 그 하면도인 도 23b에 도시한 바와 같이, 트렌치(52) 하의 수지층(25)을 절단한다. 예컨대, 다이싱 블레이드를 이용하여 절단한다. 혹은, 레이저 조사에 의해서 절단할 수도 있다. 이에 따라, 복수의 발광 장치(10d)로의 개편화가 행해진다.
이 때도, 제1 실시예와 유사하게, 제2 p측 배선층(23) 및 제2 n측 배선층(24)에 있어서, 제3 면(30)에 따른 방향으로 연장되는 다이싱 영역(d2)으로 돌출한 부분이 절단된다. 이에 따라, 제3 면(30)에, p측 외부 단자(23a) 및 n측 외부 단자(24a)가 노출된다.
본 실시예에서도, 수지를 절단하기 때문에 용이하게 다이싱할 수 있어, 생산성을 향상시킬 수 있다. 반도체층(15)이 절단되지 않기 때문에, 다이싱시에 반도체층(15)에의 손상을 회피할 수 있다.
제3 실시예
도 24a는 제3 실시예의 발광 장치(10e)의 개략 단면도이다. 도 24b는, 도 24a의 A-A 단면도이다. 도 24c는 도 24a의 B-B 단면도이다.
본 실시예의 발광 장치(10e)에서는, 상기 실시예의 제1 p측 배선층(21)을 제공하지 않고, 제2 p측 배선층(23)의 부분이 제1 비아(18a) 내에 제공된다. 또한, 제1 n측 배선층(22)을 제공하지 않고, 제2 n측 배선층(24)의 부분이 제2 비아(18b) 내에 제공된다. 즉, p측 배선층은 제2 p측 배선층(23)을 포함하고, n측 배선층은 제2 n측 배선층(24)을 포함한다.
제1 p측 배선층(21) 및 제1 n측 배선층(22)을 제공하지 않음으로써, 공정이 삭감될 수 있고, 비용이 저감될 수 있다.
도 25는, 본 실시예의 발광 장치(10e)를 실장 기판(100)상에 실장한 구성을 갖는 발광 모듈의 개략 단면도이다.
본 실시예에서도, 발광 장치(10e)는, 제3 면(30)을 실장 기판(100)의 실장면(103)을 향한 자세로 실장되어 있다. 제3 면(30)에 노출된 p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 각각 실장면(103)에 형성된 패드(101)에 땜납(102) 등을 통해 접합된다.
제3 면(30)은, 광의 주방출면인 제1 면(15a)에 대략 수직이다. 따라서, 제3 면(30)을 실장면(103)측을 향하여 아래도 향한 자세로, 제1 면(15a)은 실장면(103)의 상측이 아니라, 가로 방향을 향하도록 구성된다. 즉, 실장면(103)을 수평면으로 한 경우에, 가로 방향으로 광이 방출되는, 소위 사이드 뷰 타입의 발광 장치(10e) 및 발광 모듈이 얻어진다.
제4 실시예
도 26a는, 제4 실시예의 발광 장치(10f)의 개략 사시도이다. 도 26b는, 도 26a의 A-A 단면도이다. 도 26c는, 도 26a의 B-B 단면도이다.
본 실시예의 발광 장치(10f)의 제3 면(30)은, 제1 면(15a)에 대하여 수직이지도 평행하지도 않고, 제1 면(15a)에 대하여 경사져 있다.
도 26a의 B-B 단면에 대응하는 도 26c의 단면에서, 수지층(25)의 외형이 역사다리꼴 구성을 갖도록, 제3 면(30)이 경사져 있다.
제3 면(30)에 노출된 제2 p측 배선층(23)의 p측 외부 단자(23a), 제2 n측 배선층(24)의 n측 외부 단자(24a), 제1 p측 배선층(21)의 측면(21a), 및 제1 n측 배선층(22)의 측면(22a)은, 제3 면(30)의 경사에 따라서 경사져 있다.
도 27은, 본 실시예의 발광 장치(10f)를 실장 기판(100)상에 실장한 구성을 갖는 발광 모듈의 개략 단면도이다.
발광 장치(10f)는, 제3 면(30)을 실장 기판(100)의 실장면(103)에 향한 자세로 실장된다. 제3 면(30)에 노출된 p측 외부 단자(23a) 및 n측 외부 단자(24a)는, 각각 실장면(103)에 형성된 패드(101)에 땜납(102) 등을 통해 접합된다.
본 실시예에서도, 제1 면(15a) 및 제1 면(15a)의 반대측의 제2 면과는 상이한 면방위의 제3 면(30)에, p측 외부 단자(23a) 및 n측 외부 단자(24a)가 노출된다. 따라서, 실장면을 밑으로 한 상태로 가로 방향으로 광이 방출되는 사이드 뷰 타입의 발광 장치(10f) 및 발광 모듈이 얻어진다.
또한, 제3 면(30)은 제1 면(15a)에 대하여 경사지기 때문에, 제3 면(30)이 실장면(103)측을 향하여 아래로 향한 자세로, 제1 면(15a)은 비스듬히 상측을 향한다. 즉, 실장면(103)을 수평면으로 한 경우에 광이 비스듬히 상측으로 방출된다.
도 28a 내지 도 29b를 참조하여, 본 실시예의 발광 장치(10f)의 제조 방법에 관해서 설명한다.
도 28b는 도 28a의 A-A 단면에 대응하고, 도 29b는 도 29a의 A-A 단면에 대응한다.
도 28a에 도시한 바와 같이, 형광체층(27)을 형성하는 공정까지는, 제1 실시예와 유사하게 처리가 진행될 수도 있다.
다음에, 예컨대 폭 방향의 양측면에 테이퍼가 형성된 블레이드를 이용하여, 전술한 도 12b에 도시하는 다이싱 영역(d2)의 위치에서, 수지층(25)이 절단된다. 이에 따라, 도 28b에 도시한 바와 같이, 다이싱 영역(d2)의 하에 트렌치(55)가 형성된다. 트렌치(55)는, 수지층(25)을 관통하여 절연층(18)에 도달한다. 트렌치(55)는, 절연층(18)측으로부터 멀어짐에 따라서 점차 폭이 넓어진다.
본 실시예에 있어서도, p측 외부 단자(23a) 및 n측 외부 단자(24a)가 다이싱 영역(d2)으로 돌출된다. 따라서, p측 외부 단자(23a) 및 n측 외부 단자(24a)가 트렌치(55)에서 노출된다.
다음에, 다이싱 영역(d2)을 따라서, 트렌치(55) 위의 절연층(18) 및 형광체층(27)이 절단된다. 또한, 다이싱 영역(d2)에 대하여 직교하는 다이싱 영역(d1)을 따라, 형광체층(27), 절연층(18) 및 수지층(25)이 절단된다. 이에 따라, 도 29a 및 도 29b에 도시된 바와 같이, 복수의 발광 장치(10f)로 개편화된다.
다이싱 영역(d1)을 따른 방향에 관하여도, 도 29a에 도시된 수지층(25)의 측면은, 폭 방향의 양측면에 테이퍼가 형성된 블레이드를 이용하여 다이싱함으로써 경사질 수도 있다.
도 30b는, 실시예의 발광 모듈을, 예컨대 액정 표시 장치의 배면광으로서 이용한 구체예의 개략도이다.
여기서, 실장 기판(100)상에 실장된 발광 장치(10)는, 전술한 실시예 중 선택된 하나의 발광 장치로서 나타나 있다.
실장 기판(100)은, 프레임(151) 상에 제공된다. 발광 장치(10)는, 사이드 뷰 타입이므로, 실장 기판(100)을 하향으로 향한 상태로, 도면의 흰 화살표로 나타낸 바와 같이 가로 방향으로 광이 방출된다.
실장 기판(100)은, 예컨대 지면으로 연장하는 직사각형 판 구성으로 형성되고, 실장 기판(100)의 길이 방향으로 복수의 발광 장치(10)가 실장된다.
발광 모듈 옆에는 도광판(201)이 제공된다. 도광판(201)은, 발광 장치(10)로부터의 방출광에 대하여 투과성을 갖고, 예컨대 수지 재료로 이루어진다. 발광 장치(10)의 광 방출면은, 도광판(201)의 광 입사면(201a)에 대향한다.
도광판(201)의 하부에는 반사기(153)가 제공되고, 도광판(201)의 상측에는 액정 패널(202)이 제공된다. 발광 장치(10)의 상측에는 반사기(154)가 제공된다. 반사기(153, 154)는, 발광 장치(10)로부터의 방출광에 대하여 반사성을 갖는다.
발광 장치(10)로부터 가로 방향으로 방출된 광은, 도광판(201)의 광 입사면(201a)에 입사된다. 광 입사면(201a)으로부터 도광판(201)에 입사한 광은, 도광판(201)의 면 방향으로 확대되고, 액정 패널(202)에 입사된다. 도광판(201)으로부터 액정 패널(202)의 반대측에 출사된 광은, 반사기(153)로 반사되어 액정 패널(202)로 안내된다.
도 30a는, 비교예의 발광 모듈을 광원으로서 이용한 배면광의 개략도이다.
이 비교예의 발광 모듈의 발광 장치(300)는, 소위 탑 뷰(top-view) 타입이다. 즉, 실장 기판(100)의 실장면으로부터 상측으로 광이 방출된다. 따라서, 발광 장치(300)의 광 방출면을 도광판(201)의 광 입사면(201a)에 대향시키기 위해서, 실장 기판(100)은 광 입사면(201a)에 대향하여 제공된 프레임(152)으로 지지된다.
따라서, 실장면을 광 입사면(201a)을 향한 자세로, 직사각형 판 구성을 갖는 실장 기판(100)을 세워 배치하고, 이것은, 도광판(201)의 두께뿐만 아니라, 배면광 유닛 전체의 두께도 증대를 야기할 수도 있다.
역으로, 도 30b에 도시된 실시예에서, 실장 기판(100)을 도광판(201)의 광 입사면(201a)에 마주 보게 하여 세우는 것이 불필요하므로, 도광판(201)뿐만 아니라, 배면광 유닛 전체도 보다 박형화할 수 있다.
전술한 형광체층으로서는, 이하에 예시하는 적색 형광체층, 황색 형광체층, 녹색 형광체층, 및 청색 형광체층을 이용할 수 있다.
적색 형광체층은, 예컨대, 질화물계 형광체 CaAlSiN3:Eu 또는 SiAlON계 형광체를 함유할 수 있다.
SiAlON계 형광체를 이용하는 경우,
(M1 -x, Rx)a1AlSib1Oc1Nd1 조성식 (1)
이 사용될 수 있다(여기서, M은 Si 및 Al을 제외하는 금속 원소 중 적어도 1종이며, M은 Ca 및 Sr로부터 선택된 적어도 하나인 것이 바람직하고, R은 발광 중심 원소이며, R은 Eu인 것이 바람직하고, x, a1, b1, c1, d1은 다음 관계를 만족하고, x는 0보다 크고 1이하이고, a1은 0.6보다 크고 0.95보다 작고, b1은 2보다 크고 3.9보다 작고, c1은 0.25보다 크고 0.45보다 작고, d1은 4보다 크고 5.7보다 작다).
조성식 (1)의 SiAlON계 형광체를 이용함으로써, 파장 변환 효율의 온도 특성이 향상될 수 있고, 대전류 밀도 영역에서의 효율을 더욱 향상시킬 수 있다.
황색 형광체층은, 예컨대 실리케이트계 형광체 (Sr, Ca, Ba)2SiO4:Eu를 함유할 수 있다.
녹색 형광체층은, 예컨대 할로포스페이트계 형광체 (Ba, Ca, Mg)10(PO4)6Cl2:Eu나 SiAlON계 형광체를 함유할 수 있다.
SiAlON계 형광체를 이용하는 경우,
(M1 -x, Rx)a2AlSib2Oc2Nd2 조성식 (2)
이 사용될 수 있다(여기서, M은 Si 및 Al을 제외하는 금속 원소 중 적어도 1종이며, M은 Ca 및 Sr로부터 선택된 적어도 하나인 것이 바람직하고, R은 발광 중심 원소이며, R은 Eu인 것이 바람직하고, x, a2, b2, c2, d2는 다음 관계를 만족하고, x는 0보다 크고 1이하이고, a2은 0.92보다 크고 1.3보다 작고, b2은 4.0보다 크고 5.8보다 작고, c2은 0.6보다 크고 1보다 작고, d2은 6보다 크고 11보다 작다).
조성식 (2)의 SiAlON계 형광체를 이용함으로써, 파장 변환 효율의 온도 특성이 향상될 수 있고, 대전류 밀도 영역에서의 효율을 더욱 향상시킬 수 있다.
청색 형광체층은, 예컨대 산화물계 형광체 BaMgAl10O17:Eu를 함유할 수 있다.
특정 실시예들이 설명되었지만, 이들 실시예는 예로서만 제시되었고, 본 발명의 범위를 한정하고자 함이 아니다. 여기서 설명된 신규한 실시예는, 다른 여러가지 형태로 실시될 수도 있고, 또한 본 발명의 요지를 일탈하지 않는 범위에서, 여기서 설명된 실시예들의 형태에서 여러가지의 생략, 치환, 및 변경을 행할 수도 있다. 첨부된 청구범위 및 그 등가물은, 본 발명의 범위와 요지에 포함될 것인 그러한 형태 또는 변형을 망라하고자 한다.

Claims (20)

  1. 발광 장치로서,
    제1 면, 상기 제1 면에 대향하는 제2 면, 및 발광층을 포함하는 반도체층;
    상기 반도체층 상에 제공된 p측 전극;
    상기 반도체층 상에 제공된 n측 전극;
    상기 제2 면측에 제공되고, 상기 p측 전극과 연통하는 제1 비아, 및 상기 n측 전극과 연통하는 제2 비아를 갖는 제1 절연층;
    상기 제1 비아를 통하여 상기 p측 전극과 전기적으로 접속된 제1 p측 배선층, 및 상기 제1 p측 배선층에 전기적으로 접속되고, 상기 반도체층에 대향하는 상기 제1 절연층의 측에 제공된 배선면에 제공되는 제2 p측 배선층 - 상기 제2 p측 배선층은 U형 단면을 갖는 부분을 포함함 - 을 포함하는 p측 배선층;
    상기 제2 비아를 통하여 상기 n측 전극과 전기적으로 접속된 제1 n측 배선층, 및 상기 제1 n측 배선층에 전기적으로 접속되고, 상기 p측 배선층으로부터 이격되며 상기 배선면에 제공되는 제2 n측 배선층 - 상기 제2 n측 배선층은 U형 단면을 갖는 부분을 포함함 - 을 포함하는 n측 배선층; 및
    상기 p측 배선층과 상기 n측 배선층 사이에 제공된 제2 절연층
    을 포함하고,
    상기 제2 p측 배선층의 상기 부분은, 상기 제1 면 및 상기 제2 면과는 상이한 면방위를 갖는 제3 면에서 상기 제1 절연층 및 상기 제2 절연층으로부터 노출된 p측 외부 단자를 갖고,
    상기 제2 n측 배선층의 상기 부분은, 상기 제3 면에서 상기 제1 절연층 및 상기 제2 절연층으로부터 노출된 n측 외부 단자를 갖는 것인, 발광 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제2 p측 배선층의 U형 구성의 내측 및 상기 제2 n측 배선층의 U형 구성의 내측에 제공된 제3 절연층을 더 포함하는 발광 장치.
  4. 제 3 항에 있어서, 상기 제2 절연층 및 상기 제3 절연층은 동일한 수지 재료인 것인 발광 장치.
  5. 제 1 항에 있어서, 상기 제3 면에서 노출된 상기 p측 외부 단자와 상기 n측 외부 단자 간의 거리는, 상기 배선면 상의 상기 제1 p측 배선층과 상기 제1 n측 배선층 간의 거리보다 큰 것인 발광 장치.
  6. 제 1 항에 있어서, 상기 제1 p측 배선층의 평면 사이즈는, 상기 제1 p측 배선층 상에 제공된 상기 제2 p측 배선층의 부분의 평면 사이즈보다 큰 것인 발광 장치.
  7. 제 1 항에 있어서, 상기 제1 p측 배선층은, 복수의 상기 제1 비아를 통해 상기 p측 전극과 접속된 것인 발광 장치.
  8. 제 1 항에 있어서, 상기 제1 면 상에 제공되고, 상기 발광층으로부터의 방출광에 투명한 투명체를 더 포함하는 발광 장치.
  9. 제 8 항에 있어서, 상기 투명체는, 투명 수지, 및 상기 투명 수지에 분산된 형광체를 포함하는 것인 발광 장치.
  10. 제 8 항에 있어서, 상기 투명체의 측면에 제공되고, 상기 발광층으로부터의 방출광에 대하여 반사성인 반사막을 더 포함하는 발광 장치.
  11. 제 10 항에 있어서, 상기 반사막은 또한 상기 제1 절연층의 측면에 제공되는 것인 발광 장치.
  12. 제 1 항에 있어서, 상기 제3 면은 상기 제1 면에 수직한 것인 발광 장치.
  13. 제 1 항에 있어서, 상기 제3 면은, 상기 제1 면에 수직하지 않고, 상기 제1 면에 대하여 경사진 것인 발광 장치.
  14. 제 1 항에 있어서, 상기 발광 장치의 평면 구성은, 상기 제1 면에 수직인 방향에서 보아 직사각형 구성이고,
    상기 제3 면은 상기 직사각형 구성의 긴 변을 포함하는 면인 것인 발광 장치.
  15. 발광 모듈로서,
    실장면에 패드를 포함하는 실장 기판; 및
    제 1 항에 기재된 발광 장치
    를 포함하고,
    상기 발광 장치는 상기 p측 외부 단자 및 상기 n측 외부 단자를 상기 패드에 접합시킴으로써, 상기 실장면에 실장되고,
    상기 제3 면이 하향으로 향할 때, 상기 발광 장치의 상기 제1 면은 가로 방향을 향하도록 구성된 것인 발광 모듈.
  16. 발광 장치의 제조 방법으로서,
    적층체의 배선면 상에 p측 배선층을 형성하는 단계로서, 상기 적층체는, 복수의 반도체층, p측 전극, n측 전극, 및 제1 절연층을 포함하고, 상기 복수의 반도체층은 다이싱 영역에 의하여 이격되어 분단되고, 상기 복수의 반도체층 각각은, 제1 면, 상기 제1 면에 대향하는 제2 면, 및 발광층을 포함하고, 상기 p측 전극은, 상기 발광층을 포함하는 영역에서 상기 제2 면에 제공되고, 상기 n측 전극은 상기 발광층을 포함하지 않는 영역에서 상기 제2 면에 제공되고, 상기 제1 절연층은, 상기 제2 면측에 제공되고, 상기 p측 전극과 연통하는 제1 비아, 및 상기 n측 전극과 연통하는 제2 비아, 및 상기 반도체층에 대향하는 측에 형성된 배선면을 갖는 것인, 상기 p측 배선층을 형성하는 단계;
    상기 p측 배선층으로부터 이격시켜, 상기 배선면 상에 n측 배선층을 형성하는 단계;
    상기 p측 배선층과 상기 n측 배선층 사이에 제2 절연층을 형성하는 단계; 및
    상기 다이싱 영역에서, 상기 제2 절연층, 상기 p측 배선층의 부분, 및 상기 n측 배선층의 부분을 포함하는 영역을 절단함으로써, 상기 제1 면 및 상기 제2 면과는 상이한 면방위의 제3 면에 상기 p측 배선층의 부분 및 상기 n측 배선층의 부분을 노출시키는 단계
    를 포함하고,
    상기 p측 배선층을 형성하는 단계는,
    상기 제1 비아 내 및 상기 배선면 상에 제1 p측 배선층을 형성하는 단계; 및
    상기 제1 p측 배선층 상에 오목 구성의 제2 p측 배선층을 형성하는 단계
    를 포함하고,
    상기 n측 배선층을 형성하는 단계는,
    상기 제2 비아 내 및 상기 배선면 상에 제1 n측 배선층을 형성하는 단계; 및
    상기 제1 n측 배선층 상에 오목 구성의 제2 n측 배선층을 형성하는 단계
    를 포함하는 것인 발광 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 제2 p측 배선층의 내측 및 상기 제2 n측 배선층의 내측에, 제3 절연층을 매립하는 단계를 더 포함하는 발광 장치의 제조 방법.
  18. 제 16 항에 있어서, 상기 p측 배선층의 부분 및 상기 n측 배선층의 부분은, 상기 제3 면을 따른 방향으로 연장되는 상기 다이싱 영역으로 돌출되도록 형성되는 것인 발광 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 제3 면을 따른 방향으로 연장되는 상기 다이싱 영역의 폭 방향의 양측에, 상기 p측 배선층 및 상기 n측 배선층의 돌출부가 형성되는 것인 발광 장치의 제조 방법.
  20. 제 19 항에 있어서, 상기 제2 p측 배선층의 내측 및 상기 제2 n측 배선층의 내측에, 제3 절연층을 매립하는 단계를 더 포함하는 발광 장치의 제조 방법.
KR1020137022512A 2011-03-25 2011-09-12 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법 KR101548066B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-067906 2011-03-25
JP2011067906A JP5535114B2 (ja) 2011-03-25 2011-03-25 発光装置、発光モジュール、発光装置の製造方法
PCT/JP2011/005125 WO2012131807A1 (en) 2011-03-25 2011-09-12 Light emitting device, light emitting module, and method for manufacturing light emitting device

Publications (2)

Publication Number Publication Date
KR20130118970A KR20130118970A (ko) 2013-10-30
KR101548066B1 true KR101548066B1 (ko) 2015-08-27

Family

ID=44863183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022512A KR101548066B1 (ko) 2011-03-25 2011-09-12 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8946738B2 (ko)
EP (1) EP2689475B1 (ko)
JP (1) JP5535114B2 (ko)
KR (1) KR101548066B1 (ko)
CN (1) CN103415937A (ko)
TW (1) TWI482316B (ko)
WO (1) WO2012131807A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190022210A (ko) * 2017-08-25 2019-03-06 엘지이노텍 주식회사 반도체 소자 및 반도체 모듈

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
KR101980230B1 (ko) * 2012-10-09 2019-09-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판과, 이의 제조 방법
US9640729B2 (en) 2013-07-03 2017-05-02 Koninklijke Philips N.V. LED with stress-buffer layer under metallization layer
CN105378948B (zh) * 2013-07-18 2020-08-28 亮锐控股有限公司 切分发光器件的晶片
JP6423234B2 (ja) * 2013-11-21 2018-11-14 ローム株式会社 半導体発光素子およびその製造方法
CN103700662B (zh) * 2013-12-09 2017-02-15 京东方科技集团股份有限公司 一种承载基板和柔性显示器件制作方法
JP6361374B2 (ja) 2014-08-25 2018-07-25 日亜化学工業株式会社 発光装置及びその製造方法
US10615308B2 (en) 2015-06-01 2020-04-07 Nichia Corporation Light emitting device
DE102015109755A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
JP2017050350A (ja) * 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置及びその製造方法
FR3061358B1 (fr) * 2016-12-27 2021-06-11 Aledia Procede de fabrication d’un dispositif optoelectronique comportant des plots photoluminescents de photoresine
US11335835B2 (en) * 2017-12-20 2022-05-17 Lumileds Llc Converter fill for LED array
JP7007598B2 (ja) * 2018-12-14 2022-02-10 日亜化学工業株式会社 発光装置、発光モジュール及び発光装置の製造方法
US11158774B2 (en) 2018-12-14 2021-10-26 Nichia Corporation Light-emitting device, light-emitting module, and method of manufacturing light-emitting device
JP6717421B1 (ja) * 2018-12-28 2020-07-01 日亜化学工業株式会社 発光モジュール
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (ja) 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244012A (ja) 1998-12-22 2000-09-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2001177159A (ja) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP3589187B2 (ja) 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
JP2002057274A (ja) * 2000-08-09 2002-02-22 Matsushita Electric Ind Co Ltd 光高周波回路
JP2004311480A (ja) * 2003-04-02 2004-11-04 Matsushita Electric Works Ltd 半導体発光素子
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
US7847306B2 (en) * 2006-10-23 2010-12-07 Hong Kong Applied Science and Technology Research Insitute Company, Ltd. Light emitting diode device, method of fabrication and use thereof
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
WO2008114434A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 実装基板及びその製造方法と半導体装置及びその製造方法
JP5329787B2 (ja) * 2007-09-28 2013-10-30 パナソニック株式会社 実装基板およびｌｅｄモジュール
JP5495495B2 (ja) * 2008-02-18 2014-05-21 シチズン電子株式会社 表面実装型発光ダイオード
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5534763B2 (ja) 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5378130B2 (ja) 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP5349260B2 (ja) 2009-11-19 2013-11-20 株式会社東芝 半導体発光装置及びその製造方法
JP5414579B2 (ja) 2009-11-19 2014-02-12 株式会社東芝 半導体発光装置
JP5101645B2 (ja) 2010-02-24 2012-12-19 株式会社東芝 半導体発光装置
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
JP5202559B2 (ja) 2010-03-09 2013-06-05 株式会社東芝 半導体発光装置及びその製造方法
JP2011199193A (ja) 2010-03-23 2011-10-06 Toshiba Corp 発光装置及びその製造方法
JP5101650B2 (ja) 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
JP5325834B2 (ja) 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5356312B2 (ja) 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
JP5281612B2 (ja) 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP5426481B2 (ja) 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP2011253925A (ja) 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
JP5390472B2 (ja) 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
TW201145614A (en) 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP2011253975A (ja) 2010-06-03 2011-12-15 Toshiba Corp 発光装置およびその製造方法
JP5337105B2 (ja) 2010-06-03 2013-11-06 株式会社東芝 半導体発光装置
US20110298001A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP5337106B2 (ja) 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5537446B2 (ja) * 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (ja) 2004-10-18 2006-04-27 Matsushita Electric Works Ltd 発光素子とその製造方法
JP2010141176A (ja) 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190022210A (ko) * 2017-08-25 2019-03-06 엘지이노텍 주식회사 반도체 소자 및 반도체 모듈
KR102432220B1 (ko) 2017-08-25 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 반도체 모듈

Also Published As

Publication number Publication date
EP2689475A1 (en) 2014-01-29
US20130320381A1 (en) 2013-12-05
TWI482316B (zh) 2015-04-21
TW201240150A (en) 2012-10-01
JP2012204614A (ja) 2012-10-22
CN103415937A (zh) 2013-11-27
JP5535114B2 (ja) 2014-07-02
EP2689475B1 (en) 2018-05-02
WO2012131807A1 (en) 2012-10-04
KR20130118970A (ko) 2013-10-30
US8946738B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
KR101548066B1 (ko) 발광 장치, 발광 모듈, 및 발광 장치의 제조 방법
JP5537446B2 (ja) 発光装置、発光モジュール、発光装置の製造方法
JP5657591B2 (ja) 半導体発光装置およびその製造方法
EP2390933B1 (en) Semiconductor light emitting device
KR101530142B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP5816127B2 (ja) 半導体発光装置およびその製造方法
JP5662277B2 (ja) 半導体発光装置及び発光モジュール
JP5414579B2 (ja) 半導体発光装置
US8987764B2 (en) Semiconductor light emitting device and light source unit
US9006764B2 (en) Semiconductor light emitting device and light emitting device
JP5603793B2 (ja) 半導体発光装置
JP2013225640A (ja) 半導体発光装置及びその製造方法
US9029892B2 (en) Device module
TWI493758B (zh) 半導體發光裝置及發光模組
JP2016001750A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 4