JP6423234B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP6423234B2
JP6423234B2 JP2014207028A JP2014207028A JP6423234B2 JP 6423234 B2 JP6423234 B2 JP 6423234B2 JP 2014207028 A JP2014207028 A JP 2014207028A JP 2014207028 A JP2014207028 A JP 2014207028A JP 6423234 B2 JP6423234 B2 JP 6423234B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
metal
metal layer
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014207028A
Other languages
English (en)
Other versions
JP2015122479A (ja
Inventor
伊藤 洋平
洋平 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014207028A priority Critical patent/JP6423234B2/ja
Priority to US14/548,534 priority patent/US9437773B2/en
Publication of JP2015122479A publication Critical patent/JP2015122479A/ja
Application granted granted Critical
Publication of JP6423234B2 publication Critical patent/JP6423234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関する。
LEDや半導体レーザなどの半導体発光素子は、省電力かつ高輝度な光源として広く用いられている。半導体発光素子の高輝度化を図るために、発光領域を含む半導体層と反射用の金属層との間に、透光性および導電性を有する透光導電層を設ける場合がある。このような透光導電層を具備する構成例として、ODR構造を有する半導体発光素子が知られている。ODR構造を有する半導体発光素子は、発光領域を含む半導体層と反射用の金属層との間にSiO2などからなる透光性を有する絶縁層(絶縁材料部)を設け、その絶縁層の一部にオーミック電極(金属材料部)を設けることによって、半導体層と金属層とが導通するように構成されている。このような構成によれば、上記金属層での反射率が向上し、半導体発光素子の内部で発生した光を効率よく外部へ取り出すことができるので、高輝度化を図るのに適している。
しかしながら、ODR構造を有する半導体発光素子においては、その製造過程においてたとえばダイシングによりチップ化する際に、SiO2(絶縁材料部)が金属層から剥がれやすいといった不都合があった。これは金属層に対する絶縁材料部の付着力が低いこと、ダイシングの際に絶縁材料部および金属層が切断されると、金属層の切断面から当該金属が巻き上げられ、この金属層上に形成された絶縁材料部を剥離させる力が作用すること、等に起因するものと考えられる。
特開2007−221029号公報
本発明は、上記した事情のもとで考え出されたものであって、半導体層と金属層との間に透光導電層を有する半導体発光素子において、チップ化の際に金属層から透光導電層の剥離を防止することができる半導体発光素子、およびその製造方法を提供することを課題とする。
本発明の第1の側面によって提供される半導体発光素子は、基板と、この基板上に積層された、第1および第2の金属層、透光性および導電性を有する透光導電層、ならびに発光領域を含む半導体層と、を備え、上記透光導電層において上記基板の厚さ方向に直交する面と交差する端面は、上記基板において上記厚さ方向に直交する面と交差する端面よりも上記厚さ方向視において内側に位置することを特徴としている。
本発明の好ましい実施の形態においては、上記第2の金属層は、上記厚さ方向視において上記透光導電層に重なる積層部と、上記積層部の外周部分につながり、上記厚さ方向において上記透光導電層側に延びる延出部とを備え、上記透光導電層の上記端面は、上記延出部により覆われている。
本発明の好ましい実施の形態においては、上記延出部の外周面は、上記基板の上記端面よりも上記厚さ方向視において内側に位置する。
本発明の好ましい実施の形態においては、上記延出部の上記外周面は、上記厚さ方向に沿って面一状である。
本発明の好ましい実施の形態においては、上記延出部は、上記第1の金属層との間に隙間を介して上記半導体層側に位置する鍔部を有し、上記鍔部において上記厚さ方向に直交する面と交差する端面は、上記厚さ方向視において上記基板の上記端面と一致している。
本発明の好ましい実施の形態においては、上記透光導電層は、透光性を有し、かつ導電性を有さない絶縁材料部と、導電性を有し、かつ透光性を有さず、上記厚さ方向視において上記絶縁材料部に囲まれて上記厚さ方向に貫通する金属材料部と、を含む。
本発明の好ましい実施の形態においては、上記透光導電層は、単一の透光導電性材料部からなる。
本発明の好ましい実施の形態においては、上記第1および第2の金属層は、各々、Auを含む。
本発明の好ましい実施の形態においては、上記透光導電層の上記端面および上記基板の上記端面は、各々、上記厚さ方向視において矩形状である。
本発明の好ましい実施の形態においては、上記基板の上記端面は、上記厚さ方向の全域にわたって形成された切断面により構成される。
本発明の好ましい実施の形態においては、上記半導体層上に設けられた表面電極を備える。
本発明の好ましい実施の形態においては、上記基板において上記半導体層と反対側の裏面に設けられ、上記透光導電層を介して上記半導体層と導通する裏面電極を備える。
本発明の第2の側面によって提供される半導体発光素子の製造方法は、成長基板上に形成された発光領域を含む半導体層上において、互いに分離した位置への複数の透光導電層の形成、および上記各透光導電層の少なくとも一部を覆う第2の金属層の形成を行う工程と、支持基板上に形成された第1の金属層と上記第2の金属層とを重ね合わせて上記第1および第2の金属層を接合する工程と、上記成長基板を除去する工程と、上記透光導電層を避けた位置において、上記支持基板の厚さ方向に沿って上記第1の金属層および上記支持基板を切断する工程と、を有することを特徴としている。
本発明の好ましい実施の形態においては、上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、透光性を有し、かつ導電性を有さない絶縁材料を上記半導体層上にパターン形成することにより、上記成長基板の厚さ方向に貫通する孔を各々が有する複数の絶縁材料部を上記半導体層上の互いに分離した位置に設けるステップと、金属材料を上記半導体層上および上記複数の絶縁材料部上に積層させることにより、上記複数の絶縁材料部の各々において上記孔に充填された金属材料部を形成して上記絶縁材料部と上記金属材料部とからなる上記透光導電層を形成し、かつ上記第2の金属層を形成するステップと、を有する。
本発明の好ましい実施の形態においては、上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、上記複数の絶縁材料部を設けるステップの後に、上記半導体層上の上記複数の絶縁材料部が形成されていない部分に隣り合う上記絶縁材料部を区画するレジスト層を形成するステップをさらに有し、上記第2の金属層を形成するステップの後に、上記レジスト層、および上記第2の金属層のうち上記レジスト層上に形成された部分を除去するステップをさらに有する。
本発明の好ましい実施の形態においては、上記第2の金属層を形成するステップにおいて、上記絶縁材料部および上記半導体層の全体を覆うように上記第2の金属層を形成し、上記第1の金属層および上記支持基板を切断する工程において、上記第2の金属層をも切断する。
本発明の好ましい実施の形態においては、上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、透光性および導電性を有する透光導電性材料を上記半導体層上にパターン形成することにより複数の透光導電性材料部を上記半導体層上の互いに分離した位置に設けるステップと、金属材料を上記半導体層上および上記透光導電性材料部上に積層させることにより、上記第2の金属層を形成するステップと、を有する。
本発明の好ましい実施の形態においては、上記複数の透光導電層の形成、および第2の金属層の形成を行う工程は、上記複数の透光導電性材料部を設けるステップの後に、上記半導体層上の上記複数の透光導電性材料部が形成されていない部分に隣り合う上記透光導電性材料部を区画するレジスト層を形成するステップをさらに有し、上記第2の金属層を形成するステップの後に、上記レジスト層、および上記第2の金属層のうち上記レジスト層上に形成された部分を除去するステップをさらに有する。
本発明の好ましい実施の形態においては、上記第2の金属層を形成するステップにおいて、上記透光導電性材料部および上記半導体層の全体を覆うように上記第2の金属層を形成し、上記第1の金属層および上記支持基板を切断する工程において、上記第2の金属層をも切断する。
本発明の好ましい実施の形態においては、上記成長基板を除去する工程の後に、上記半導体層のうち、上記厚さ方向視において上記複数の透光導電層と重ならない部分を除去する工程をさらに有する。
本発明の好ましい実施の形態においては、上記半導体層は、上記成長基板上に形成され、上記発光領域を含む第1半導体層部と、上記第1半導体層部上に形成された第2半導体層部とを有し、上記成長基板を除去する工程の後に、上記第1半導体層部のうち、上記厚さ方向視において上記複数の透光導電層と重ならない部分を除去する工程をさらに有する。
本発明の好ましい実施の形態においては、上記第1半導体層部の除去は、上記第1半導体層部を除去し、かつ上記第2半導体層部を除去しないエッチング液を用いたエッチング処理により行う。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態に係る半導体発光素子を示す平面図である。 図1のII−II線に沿う断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部平面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第1実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子を示す平面図である。 図13のXIV−XIV線に沿う断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部平面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第2実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子を示す断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部平面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第3実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子を示す断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示し、(a)は要部平面図、(b)は要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部平面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第4実施形態に係る半導体発光素子の製造方法における一工程を示す要部断面図である。 本発明の第5実施形態に係る半導体発光素子を示す平面図である。 図42のXLIII−XLIII線に沿う断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1および図2は、本発明の第1実施形態に係る半導体発光素子を示している。本実施形態の半導体発光素子101は、基板200と、この基板200上に順次積層された第1の金属層300、第2の金属層400、透光導電層500、p型コンタクト層610、p型クラッド層620、活性層630、n型クラッド層640、n型ウィンドウ層650、およびn型コンタクト層660を備えている。n型コンタクト層660上には表面電極710が設けられており、基板200の裏面には、裏面電極720が設けられている。p型コンタクト層610、p型クラッド層620、活性層630、n型クラッド層640、n型ウィンドウ層650、およびn型コンタクト層660は、半導体層600を構成している。
基板200は、たとえばGaAs(ガリウム砒素)などの半導体材料により構成されている。図2に示すように、基板200において、この基板200の厚さ方向zに直交する面と交差する端面200a(厚さ方向z視における基板200の外周面)は、矩形状をなしている。詳細は後述するが、基板200の端面200aは、厚さ方向zの全域にわたってダイシングによって形成された切断面により構成される。なお、基板200を構成する材料としては、GaAsの他に、シリコン、SiC、GaPなどを採用することも可能である。
第1の金属層300は、AuまたはAuを含む合金からなり、たとえばAuからなる層およびAu合金からなる層が複数積層されて構成されたものである。第1の金属層300は基板200上に形成されている。
第2の金属層400は、反射率の高い反射用の金属層であり、たとえばAuまたはAuを含む合金からなる。また、第2の金属層400は、AuやAu合金からなる複数の層が積層された構造としてもよい。第2の金属層400を複数層からなる積層構造とする場合、AuBeNi/Auからなる積層構造やAuBeNi/Au/Mo/Auからなる積層構造を採用することができる。AuBeNi/Auからなる積層構造の場合、各層の厚さは、たとえばAuBeNi層が2,000Å程度、Au層が14,000Å程度である。また、AuBeNi/Au/Mo/Auからなる積層構造の場合、各層の厚さは、AuBeNi層が2,000Å程度、Au層が4,000Å程度、Mo層が2,000Å、Au層が15,000Å程度である。本実施形態において、第2の金属層400は、積層部410および延出部420を備えて構成される。積層部410は、厚さ方向z視において透光導電層500と重なっている。延出部420は、積層部410の外周部分につながり、厚さ方向zにおいて透光導電層500側に延びている。なお、積層部410および延出部420との間に明瞭な境界は存在しないが、理解の便宜上、図2(後述の図14、図24、図33も同様)において積層部410および延出部420の境界を破線で表す。
本実施形態において、延出部420の外周面420a(延出部420において厚さ方向zに直交する面と交差する端面)は、厚さ方向z視において基板200の端面200aよりも内側に位置している。延出部420の外周面420aは、厚さ方向zに沿って面一状とされている。
透光導電層500は、透光性および導電性を有する層であり、第2の金属層400(積層部410)上に形成されている。本実施形態において、透光導電層500は、絶縁材料部510および金属材料部520を含んで構成されており、ODR構造とされている。
絶縁材料部510は、透光性を有し、かつ導電性を有さない絶縁材料によって構成されており、たとえばSiO2からなる。絶縁材料部510を構成する絶縁材料としては、SiO2の他に、SiN、SiONなどを採用することも可能である。絶縁材料部510は、厚さ方向z視において矩形状であり、この絶縁材料部510の適所には厚さ方向zに貫通する複数の孔511が設けられている。
金属材料部520は、絶縁材料部510の複数の孔511の各々に充填されており、厚さ方向z視において絶縁材料部510に囲まれている。金属材料部520は、第2の金属層400とp型コンタクト層610とのオーミックコンタクトをとるための部分であり、第2の金属層400とp型コンタクト層610との間に介在している。このような構成により、基板200の裏面200b(半導体層側と反対側の面)に設けられた裏面電極720は、金属材料部520(透光導電層500)を介してp型コンタクト層610(半導体層600)と導通する。金属材料部520は、たとえばAuまたはAuを含む合金からなり、第2の金属層400と同一の金属材料からなる。なお、第2の金属層400と金属材料部520との間に明瞭な境界は存在しないが、便宜上、図2(後述の図5(b)〜図9も同様)において第2の金属層400と金属材料部520との境界を実線で表す。
図1に示すように、金属材料部520は、平面視(厚さ方向z視)において縦横に配列されている。図中横方向(方向x)において隣接する金属材料部520のピッチp1は、図中縦方向(方向y)において隣接する金属材料部520のピッチp2よりも大きい。また、方向yにおいて隣接する金属材料部520のピッチp2は、方向xにおいて中央寄りに位置するものほど小さくなっている。すなわち、図1に示されたピッチp21,p22,p23の大小関係は、p21>p22>p23である。
透光導電層500において厚さ方向zに直交する面と交差する端面500a(厚さ方向z視における透光導電層500の外周面)は、矩形状をなしている。端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。また、端面500aは、第2の金属層400の延出部420により覆われている。
p型コンタクト層610、p型クラッド層620、活性層630、n型クラッド層640、n型ウィンドウ層650、およびn型コンタクト層660は、エピタキシャル成長法などにより積層形成されたものである。
p型コンタクト層610は、たとえばGaPにより構成されており、その厚さは約900nmである。p型クラッド層620は、たとえばAlInPにより構成されており、その厚さは約800nmである。
活性層630は、InGaPを含むMQW構造とされた層であり、本発明でいう発光領域に相当する。活性層630は、複数のInGaP層と複数のAlGaInP層とが交互に積層されている。上記InGaP層は活性層630のウェル層を構成しており、上記AlGaInP層は活性層630のバリア層を構成している。活性層630全体の厚さは、たとえば約650nmである。
n型クラッド層640は、たとえばAlInPにより構成されており、その厚さは約800nmである。n型ウィンドウ層650は、たとえば(Al0.7Ga0.30.5In0.5Pにより構成されており、その厚さは約900nmである。n型コンタクト層660は、たとえば(Al0.5Ga0.50.5In0.5Pにより構成されており、その厚さは約900nmである。
図1に示すように、表面電極710は、厚さ方向z視においてn型コンタクト層660(半導体層600)上の中心に位置する円形の中心電極部711と、中心電極部711から線状に延び、適宜枝分かれした線状電極部712と、を有する。表面電極710は、たとえばAuまたはAuを含む合金からなる。裏面電極720は、基板200の裏面200b全域に設けられている。裏面電極720は、たとえばAuまたはAuを含む合金からなる。
図1に示した半導体発光素子101の平面視(厚さ方向z視)における外形形状は、矩形状であり、たとえば一辺が310μm程度の正方形状とされる。
次に、半導体発光素子101の製造方法の一例について、図3〜図12を参照して説明する。
まず、図3に示すように、たとえばGaAsなどからなる成長基板220上に、分子線エピタキシャル成長法、MOCVD法などを用いて、n型コンタクト層660、n型ウィンドウ層650、n型クラッド層640、活性層630、p型クラッド層620、およびp型コンタクト層610を順次積層させる。このようにして、成長基板220上に半導体層600が形成される。
次に、図4に示すように、半導体層600上に複数の絶縁材料部510を形成する。なお、図4以降の製造方法を説明する図において、半導体層600は簡略化して表す。絶縁材料部510の形成において、まず、透光性を有し、かつ絶縁性を有する絶縁材料(たとえばSiO2)を半導体層600上にCVD法やスパッタ法により成膜し、絶縁膜(図示略)を形成する。次いで、フォトリソグラフィ法により、絶縁膜上にフォトレジストを塗布し、所定のパターン形状を有するフォトマスクを使用しての露光、エッチング、およびレジスト除去を順次行う。これにより、複数の絶縁材料部510が形成される。複数の絶縁材料部510は、フォトマスクのパターンに対応するパターン形状である。各絶縁材料部510は、図4(a)に示すように、平面視(成長基板220の厚さ方向視)において矩形状をなし、成長基板220の厚さ方向に貫通する複数の孔511を有する。そして、複数の絶縁材料部510は、半導体層600上の互いに分離した位置に設けられており、平面視において一定間隔を隔てて縦横に配列されている。なお、図4以降の製造方法を説明する図において、各絶縁材料部510が有する複数の孔511については簡略化して表しており、孔511の大きさや数は実際と異なっている。
次に、図5に示すように、半導体層600上の複数の絶縁材料部510が形成されていない部分にレジスト層810を形成する。レジスト層810は、隣り合う絶縁材料部510,510を区画するようにパターン形成される。図5(a)においては、レジスト層810が形成された領域を明瞭とするためにレジスト層810にハッチングを施している。レジスト層810の幅は、隣り合う絶縁材料部510どうしの間隔よりも小であり、レジスト層810は、これらの絶縁材料部510のそれぞれから離間している。
次に、図6に示すように第2の金属層400を形成する。第2の金属層400の形成において、半導体層600上および複数の絶縁材料部510上に金属材料を積層させる。第2の金属層400の形成は、半導体層600上および複数の絶縁材料部510上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。また、第2の金属層400は、AuやAu合金からなる複数の層が積層された構造としてもよい。第2の金属層400を複数層からなる積層構造とする場合、第2の金属層400は、AuBeNi/Auからなる積層構造やAuBeNi/Au/Mo/Auからなる積層構造として形成される。AuBeNi/Auからなる積層構造の場合、各層の厚さは、たとえばAuBeNi層が2,000Å程度、Au層が14,000Å程度である。また、AuBeNi/Au/Mo/Auからなる積層構造の場合、各層の厚さは、AuBeNi層が2,000Å程度、Au層が4,000Å程度、Mo層が2,000Å、Au層が15,000Å程度である。第2の金属層400の形成時には、複数の絶縁材料部510の各々において各孔511に金属材料が充填される。次いで、たとえばリフトオフなどの手法により、レジスト層810、および第2の金属層400のうちレジスト層810上に形成された部分を除去する。これにより、図6に示した金属材料部520および第2の金属層400が形成される。図5に示したレジスト層810の形成において、レジスト層810を絶縁材料部510から離間する位置に設けたのは、レジスト層810と絶縁材料部510との間に第2の金属層400における延出部420(図示略)を形成させるためである。そして、絶縁材料部510および金属材料部520によって透光導電層500が構成される。ここで、透光導電層500は、第2の金属層400に覆われている。第2の金属層400は、複数の透光導電層500それぞれに対応するように、互いに分離した複数箇所に設けられる。隣り合う第2の金属層400,400間においては、半導体層600が露出している。隣り合う第2の金属層400,400の間隔w1は、後述のダイシングブレードDbの幅寸法d1(図12参照)よりも大きい。
次に、図7に示すように、支持基板210上に形成された第1の金属層300と、第2の金属層400とを重ね合わせ、これら第1および第2の金属層300,400を接合する。第1の金属層300の形成は、支持基板210上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。第1および第2の金属層300,400の接合は、たとえば熱圧着により行う。熱圧着の条件は、たとえば、温度が約250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が約10MPa〜20MPa程度である。ここで、第2の金属層400は互いに分離して設けられているため、隣り合う第2の金属層400,400、第1の金属層300、および半導体層600で囲まれた空間S1が形成される。
次に、成長基板220をたとえばウェットエッチングの手法により除去して半導体層600を露出させ、図8に示すように、半導体層600上に所定形状の表面電極710を形成する。表面電極710の形成は、たとえばリフトオフなどの手法により行う。
次に、図9、図10に示すように、半導体層600の一部を除去する。半導体層600の除去は、たとえばウェットエッチングなどの手法により行う。半導体層600のうち、支持基板210の厚さ方向視において透光導電層500と重ならない部分を除去する。本実施形態においては、半導体層600のうち、n型コンタクト層660、n型ウィンドウ層650、n型クラッド層640、活性層630、およびp型クラッド層620(詳細な積層状態は図示略:第1半導体層部601)については部分的に除去されるが、p型コンタクト層610(第2半導体層部602)については除去されずに残る。このような半導体層600の部分的な除去は、第1半導体層部601を除去し、かつ第2半導体層部602を除去しないエッチング液を用いることにより行うことができる。そのようなエッチング液としては、たとえば塩酸と硝酸の混合液、塩酸と過酸化水素水の混合液、硫酸と過酸化水素水の混合液などを挙げることができる。p型コンタクト層610を構成するGaPは、一般に、エッチング液により除去されない。その性質によって、p型コンタクト層610だけがエッチング液に除去されることなく薄皮状に露出して残る。なお、上記したエッチング液について、混合比率や濃度などの条件を変更することにより、p型コンタクト層610を除去することも可能であり、この場合、p型コンタクト層610が薄皮状に残ることはない。ここで、半導体層600(第1半導体層部601)のうち除去された部分には、支持基板210の厚さ方向視において、縦横に並んだ格子状の溝部601aが形成される。この溝部601aは、支持基板210の厚さ方向視において、隣り合う絶縁材料部510(透光導電層500)を区画するように形成されている。溝部601aの幅寸法w2は、隣り合う第2の金属層400,400の間隔w1よりも大きい。
次に、図11に示すように、支持基板210の裏面210a(半導体層側と反対側の面)に裏面電極720を形成する。裏面電極720の形成は、支持基板210の裏面210aに、たとえばAuまたはAuを含む金属を蒸着させることにより行う。
次に、図12に示すように、第1の金属層300および支持基板210を切断する。第1の金属層300および支持基板210の切断作業はダイシングブレードDbを用いて行う。透光導電層500およびこれを覆う第2の金属層400を避けた位置において、支持基板210の厚さ方向に沿って切断する。切断作業時には、第1の金属層300および支持基板210とともに、露出した薄皮状のp型コンタクト層610も切断される。p型コンタクト層610が切断される際、p型コンタクト層610の薄皮状の残存部分は、これよりも上位ある半導体層600(第1半導体層部601)の端面に沿って破断する。このようにダイシングブレードDbを用いた切断により、支持基板210はチップ状の複数の基板200に分割される。そして、基板200の端面200aには、厚さ方向の全域にわたって切断面が形成される。以上のようにして、半導体発光素子101を複数製造することができる。
次に、本実施形態の作用効果について説明する。
本実施形態の半導体発光素子101において、透光導電層500の端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子101の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離された複数の透光導電層500についてこれら透光導電層500を避けた位置で切断することにより実現される。したがって、ダイシングによってチップ化する際に、透光導電層500は切断されないので、第1の金属層300の切断による巻き上げの影響を受けることはない。その結果、本実施形態によれば、半導体発光素子101の製造時における透光導電層500の剥離を適切に防止することができる。
半導体発光素子101の製造において、第2の金属層400は、複数の透光導電層500それぞれに対応するように、互いに分離した複数箇所に設けられる。このため、第1および第2の金属層300,400を接合する際、隣り合う第2の金属層400,400、第1の金属層300、および半導体層600で囲まれた空間S1が形成される。これにより、当該空間S1が第1および第2の金属層300,400の接合時における空気抜きとして機能し、第1および第2の金属層300,400間に気泡が封じ込められるのを回避することができる。このことは、第1および第2の金属層300,400の付着力の低下を防止するのに適する。
半導体発光素子101において、第2の金属層400の外周面(延出部420の外周面420a)は、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子101の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離して複数箇所に設けられた第2の金属層400について当該第2の金属層400を避けた位置で切断することにより実現される。第2の金属層400を構成するAuは、ダイシングの際の切断抵抗が比較的大きい。本実施形態では、第2の金属層400は切断されないため、Auの切断量を減らすことができる。したがって、ダイシングによってチップ化する際の切断抵抗を低減することができ、半導体発光素子101の製造効率の向上を図ることできる。
以下に、本発明の他の実施形態を示している。なお、これらの実施形態において参照する図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
次に、本発明の第2実施形態について説明する。
図13および図14は、本発明の第2実施形態に係る半導体発光素子を示している。本実施形態の半導体発光素子102は、主に透光導電層500の構成が上記実施形態の半導体発光素子101と異なる。
半導体発光素子102において、透光導電層500は、透光性および導電性を有する透光導電性材料によって構成されており、単一の透光導電性材料部530からなる。透光導電性材料部530(透光導電層500)を構成する材料としては、たとえばITO(酸化インジウム錫)を挙げることができる。
透光導電性材料部530(透光導電層500)において厚さ方向zに直交する面と交差する端面500a(厚さ方向z視における透光導電層500の外周面)は、矩形状をなしている。端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。また、端面500aは、第2の金属層400の延出部420により覆われている。
図13に示した半導体発光素子102の平面視(厚さ方向z視)における外形形状は、矩形状であり、たとえば一辺が200μm程度の正方形状とされる。
次に、半導体発光素子102の製造方法の一例について、図15〜図23を参照して説明する。
図15に示すように、成長基板220上に積層形成された半導体層600上に、複数の透光導電性材料部530を形成する。透光導電性材料部530の形成において、まず、透光性および導電性を有する透光導電性材料(たとえばITO)を半導体層600上に真空蒸着法やスパッタ法により成膜し、透光導電膜(図示略)を形成する。次いで、フォトリソグラフィ法により、透光導電膜上にフォトレジストを塗布し、所定のパターン形状を有するフォトマスクを使用しての露光、エッチング、およびレジスト除去を順次行う。これにより、複数の透光導電性材料部530(透光導電層500)が形成される。複数の透光導電性材料部530は、フォトマスクのパターンに対応するパターン形状である。各透光導電性材料部530は、図15(a)に示すように、平面視(成長基板220の厚さ方向視)において矩形状をなす。そして、複数の透光導電性材料部530は、半導体層600上の互いに分離した位置に設けられており、平面視において一定間隔を隔てて縦横に配列されている。
次に、図16に示すように、半導体層600上の複数の透光導電性材料部530が形成されていない部分にレジスト層810を形成する。レジスト層810は、隣り合う透光導電性材料部530を区画するようにパターン形成される。図16(a)においては、レジスト層810が形成された領域を明瞭とするためにレジスト層810にハッチングを施している。レジスト層810の幅は、隣り合う透光導電性材料部530どうしの間隔よりも小であり、レジスト層810は、これらの透光導電性材料部530のそれぞれから離間している。
次に、図17に示すように第2の金属層400を形成する。第2の金属層400の形成において、半導体層600上および複数の透光導電性材料部530上に金属材料を積層させる。第2の金属層400の形成は、半導体層600上および複数の透光導電性材料部530上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。次いで、たとえばリフトオフなどの手法により、レジスト層810、および第2の金属層400のうちレジスト層810上に形成された部分を除去する。これにより、図17に示した第2の金属層400が形成される。ここで、透光導電性材料部530(透光導電層500)は、第2の金属層400に覆われている。図16に示したレジスト層810の形成において、レジスト層810を透光導電性材料部530から離間する位置に設けたのは、レジスト層810と透光導電性材料部530との間に第2の金属層400における延出部420(図示略)を形成させるためである。第2の金属層400は、複数の透光導電性材料部530(透光導電層500)それぞれに対応するように、互いに分離した複数箇所に設けられる。隣り合う第2の金属層400,400間においては、半導体層600が露出している。隣り合う第2の金属層400,400の間隔w1は、後述のダイシングブレードDbの幅寸法d1(図23参照)よりも大きい。
次に、図18に示すように、支持基板210上に形成された第1の金属層300と、第2の金属層400とを重ね合わせ、これら第1および第2の金属層300,400を接合する。第1の金属層300の形成は、支持基板210上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。第1および第2の金属層300,400の接合は、たとえば熱圧着により行う。ここで、第2の金属層400は互いに分離して設けられているため、隣り合う第2の金属層400,400、第1の金属層300、および半導体層600で囲まれた空間S1が形成される。
次に、成長基板220をたとえばウェットエッチングの手法により除去して半導体層600を露出させ、図19に示すように、半導体層600上に所定形状の表面電極710を形成する。表面電極710の形成は、たとえばリフトオフなどの手法により行う。
次に、図20、図21に示すように、半導体層600の一部を除去する。半導体層600の除去は、たとえばウェットエッチングなどの手法により行う。
半導体層600のうち、支持基板210の厚さ方向視において透光導電層500と重ならない部分を除去する。本実施形態においては、半導体層600のうち、n型コンタクト層660、n型ウィンドウ層650、n型クラッド層640、活性層630、およびp型クラッド層620(詳細な積層状態は図示略:第1半導体層部601)については部分的に除去されるが、p型コンタクト層610(第2半導体層部602)については除去されずに残る。このような半導体層600の部分的な除去は、第1半導体層部601を除去し、かつ第2半導体層部602を除去しないエッチング液を用いることにより行うことができる。これにより、p型コンタクト層610だけがエッチング液に除去されることなく薄皮状に露出して残る。なお、p型コンタクト層610を除去するエッチング液を用いれば、p型コンタクト層610が薄皮状に残ることはない。ここで、半導体層600(第1半導体層部601)のうち除去された部分には、支持基板210の厚さ方向視において、縦横に並んだ格子状の溝部601aが形成される。この溝部601aは、支持基板210の厚さ方向視において、隣り合う透光導電性材料部530(透光導電層500)を区画するように形成されている。溝部601aの幅寸法w2は、隣り合う第2の金属層400,400の間隔w1よりも大きい。
次に、図22に示すように、支持基板210の裏面210a(半導体層側と反対側の面)に裏面電極720を形成する。裏面電極720の形成は、支持基板210の裏面210aに、たとえばAuまたはAuを含む金属を蒸着させることにより行う。
次に、図23に示すように、第1の金属層300および支持基板210を切断する。第1の金属層300および支持基板210の切断作業はダイシングブレードDbを用いて行う。透光導電性材料部530(透光導電層500)およびこれを覆う第2の金属層400を避けた位置において、支持基板210の厚さ方向に沿って切断する。切断作業時には、第1の金属層300および支持基板210とともに、露出した薄皮状のp型コンタクト層610も切断される。p型コンタクト層610が切断される際、p型コンタクト層610の薄皮状の残存部分は、これよりも上位ある半導体層600(第1半導体層部601)の端面に沿って破断する。このようにダイシングブレードDbを用いた切断により、支持基板210はチップ状の複数の基板200に分割される。そして、基板200の端面200aには、厚さ方向の全域にわたって切断面が形成される。以上のようにして、半導体発光素子102を複数製造することができる。
次に、本実施形態の作用効果について説明する。
本実施形態の半導体発光素子102において、透光導電層500の端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子102の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離された複数の透光導電層500についてこれら透光導電層500を避けた位置で切断することにより実現される。したがって、ダイシングによってチップ化する際に、透光導電層500は切断されないので、第1の金属層300の切断による巻き上げの影響を受けることはない。その結果、本実施形態によれば、半導体発光素子102の製造時における透光導電層500の剥離を適切に防止することができる。
半導体発光素子102の製造において、第2の金属層400は、複数の透光導電層500それぞれに対応するように、互いに分離した複数箇所に設けられる。このため、第1および第2の金属層300,400を接合する際、隣り合う第2の金属層400,400、第1の金属層300、および半導体層600で囲まれた空間S1が形成される。これにより、当該空間S1が第1および第2の金属層300,400の接合時における空気抜きとして機能し、第1および第2の金属層300,400間に気泡が封じ込められるのを回避することができる。このことは、第1および第2の金属層300,400の付着力の低下を防止するのに適する。
半導体発光素子102において、第2の金属層400の外周面(延出部420の外周面420a)は、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子102の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離して複数箇所に設けられた第2の金属層400について当該第2の金属層400を避けた位置で切断することにより実現される。第2の金属層400を構成するAuは、ダイシングの際の切断抵抗が比較的大きい。本実施形態では、第2の金属層400は切断されないため、Auの切断量を減らすことができる。したがって、ダイシングによってチップ化する際の切断抵抗を低減することができ、半導体発光素子102の製造効率の向上を図ることできる。
次に、本発明の第3実施形態について説明する。
図24は、本発明の第3実施形態に係る半導体発光素子を示している。本実施形態の半導体発光素子103は、主に第2の金属層400の延出部420の構成が上記実施形態の半導体発光素子101と異なる。
半導体発光素子103において、第2の金属層400の延出部420は、基板200の厚さ方向z視において外側に突出する鍔部421を有する。鍔部421は、第1の金属層300との間に隙間を介して半導体層600側に位置している。鍔部421において厚さ方向zに直交する面と交差する端面421aは、厚さ方向z視において基板200の端面200aと一致している。
次に、半導体発光素子103の製造方法の一例について、図25〜図32を参照して説明する。
図25に示すように、成長基板220上に積層形成された半導体層600上に、複数の絶縁材料部510を形成する。絶縁材料部510の形成において、まず、透光性を有し、かつ絶縁性を有する絶縁材料(たとえばSiO2)を半導体層600上にCVD法やスパッタ法により成膜し、絶縁膜(図示略)を形成する。次いで、フォトリソグラフィ法により、絶縁膜上にフォトレジストを塗布し、所定のパターン形状を有するフォトマスクを使用しての露光、エッチング、およびレジスト除去を順次行う。これにより、複数の絶縁材料部510が形成される。複数の絶縁材料部510は、フォトマスクのパターンに対応するパターン形状である。各絶縁材料部510は、図25(a)に示すように、平面視(成長基板220の厚さ方向視)において矩形状をなし、成長基板220の厚さ方向に貫通する複数の孔511を有する。そして、複数の絶縁材料部510は、半導体層600上の互いに分離した位置に設けられており、平面視において一定間隔を隔てて縦横に配列されている。
次に、図26に示すように第2の金属層400を形成する。第2の金属層400の形成において、半導体層600および複数の絶縁材料部510の全体を覆うように金属材料を積層させる。第2の金属層400の形成は、半導体層600上および複数の絶縁材料部510上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。第2の金属層400の形成時には、複数の絶縁材料部510の各々において各孔511に金属材料が充填される。また、蒸着による第2の金属層400の形成において、第2の金属層400の厚さは略一定になる。このため、第2の金属層において、隣り合う絶縁材料部510,510間に対応する部分には、凹部401が形成される。凹部401の幅寸法w3は、後述のダイシングブレードDbの幅寸法d1(図32参照)よりも大きい。
このようにして、図26に示した金属材料部520および第2の金属層400が形成される。そして、絶縁材料部510および金属材料部520によって透光導電層500が構成される。透光導電層500および半導体層600は、第2の金属層400に覆われている。
次に、図27に示すように、支持基板210上に形成された第1の金属層300と、第2の金属層400とを重ね合わせ、これら第1および第2の金属層300,400を接合する。第1の金属層300の形成は、支持基板210上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。第1および第2の金属層300,400の接合は、たとえば熱圧着により行う。ここで、第2の金属層400には凹部401が形成されているため、凹部401が形成された部分においては、第1の金属層300および第2の金属層400で囲まれた空間S2が形成される。
次に、成長基板220をたとえばウェットエッチングの手法により除去して半導体層600を露出させ、図28に示すように、半導体層600上に所定形状の表面電極710を形成する。表面電極710の形成は、たとえばリフトオフなどの手法により行う。
次に、図29、図30に示すように、半導体層600の一部を除去する。半導体層600の除去は、たとえばウェットエッチングなどの手法により行う。半導体層600のうち、支持基板210の厚さ方向視において透光導電層500と重ならない部分を除去する。本実施形態においては、半導体層600のうち、n型コンタクト層660、n型ウィンドウ層650、n型クラッド層640、活性層630、およびp型クラッド層620(詳細な積層状態は図示略:第1半導体層部601)については部分的に除去されるが、p型コンタクト層610(第2半導体層部602)については除去されずに残る。このような半導体層600の部分的な除去は、第1半導体層部601を除去し、かつ第2半導体層部602を除去しないエッチング液を用いることにより行うことができる。これにより、p型コンタクト層610だけがエッチング液に除去されることなく薄皮状に露出して残る。なお、p型コンタクト層610を除去するエッチング液を用いれば、p型コンタクト層610が薄皮状に残ることはない。ここで、半導体層600(第1半導体層部601)のうち除去された部分には、支持基板210の厚さ方向視において、縦横に並んだ格子状の溝部601aが形成される。この溝部601aは、支持基板210の厚さ方向視において、隣り合う絶縁材料部510(透光導電層500)を区画するように形成されている。溝部601aの幅寸法w2は、第2の金属層400の凹部401の幅寸法w3よりも大きい。
次に、図31に示すように、支持基板210の裏面210a(半導体層側と反対側の面)に裏面電極720を形成する。裏面電極720の形成は、支持基板210の裏面210aに、たとえばAuまたはAuを含む金属を蒸着させることにより行う。
次に、図32に示すように、第1の金属層300および支持基板210を切断する。第1の金属層300および支持基板210の切断作業はダイシングブレードDbを用いて行う。透光導電層500を避けた位置において、支持基板210の厚さ方向に沿って切断する。このとき、ダイシングブレードDbは空間S2を通過させられる。切断作業時には、第1の金属層300および支持基板210とともに、露出した薄皮状のp型コンタクト層610、および第2の金属層400も切断される。p型コンタクト層610が切断される際、p型コンタクト層610の薄皮状の残存部分は、これよりも上位ある半導体層600(第1半導体層部601)の端面に沿って破断する。このようにダイシングブレードDbを用いた切断により、支持基板210はチップ状の複数の基板200に分割される。そして、基板200の端面200aには、厚さ方向の全域にわたって切断面が形成される。以上のようにして、半導体発光素子103を複数製造することができる。
次に、本実施形態の作用効果について説明する。
本実施形態の半導体発光素子103において、透光導電層500の端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子103の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離された複数の透光導電層500についてこれら透光導電層500を避けた位置で切断することにより実現される。したがって、ダイシングによってチップ化する際に、透光導電層500は切断されないので、第1および第2の金属層300,400の切断による巻き上げの影響を受けることはない。その結果、本実施形態によれば、半導体発光素子103の製造時における透光導電層500の剥離を適切に防止することができる。
半導体発光素子103の製造において、第2の金属層400における隣り合う絶縁材料部510,510間に対応する部分には、凹部401が形成される。このため、第1および第2の金属層300,400を接合する際、凹部401が形成された部分においては、第1の金属層300および第2の金属層400で囲まれた空間S2が形成される。したがって、当該空間S2が第1および第2の金属層300,400の接合時における空気抜きとして機能し、第1および第2の金属層300,400間に気泡が封じ込められるのを回避することができる。このことは、第1および第2の金属層300,400の付着力の低下を防止するのに適する。
半導体発光素子103において、第2の金属層400の延出部420は、第1の金属層300との間に隙間を介した鍔部421を有する。この鍔部421の端面421aは、厚さ方向z視において基板200の端面200aと一致している。このような構成は、半導体発光素子103の製造において、支持基板210をその厚さ方向に沿って切断する際、透光導電層500を避けた位置で切断することに加え、凹部401によって形成された空間S2にダイシングブレードDbを通過させることにより実現される。本実施形態では、上記のように切断位置について工夫を凝らすことにより、第2の金属層400における切断部分の厚さを小さくすることができ、その結果、Auの切断量を実質的に減らすことができる。したがって、ダイシングによってチップ化する際の切断抵抗を低減することができ、半導体発光素子103の製造効率の向上を図ることできる。
次に、本発明の第4実施形態について説明する。
図33は、本発明の第4実施形態に係る半導体発光素子を示している。本実施形態の半導体発光素子104は、主に第2の金属層400の延出部420の構成が上記実施形態の半導体発光素子102と異なる。
半導体発光素子104において、第2の金属層400の延出部420は、基板200の厚さ方向z視において外側に突出する鍔部421を有する。鍔部421は、第1の金属層300との間に隙間を介して半導体層600側に位置している。鍔部421において厚さ方向zに直交する面と交差する端面421aは、厚さ方向z視において基板200の端面200aと一致している。
次に、半導体発光素子104の製造方法の一例について、図34〜図41を参照して説明する。
図34に示すように、成長基板220上に積層形成された半導体層600上に、複数の透光導電性材料部530を形成する。透光導電性材料部530の形成において、まず、透光性および導電性を有する透光導電性材料(たとえばITO)を半導体層600上に真空蒸着法やスパッタ法により成膜し、透光導電膜(図示略)を形成する。次いで、フォトリソグラフィ法により、透光導電膜上にフォトレジストを塗布し、所定のパターン形状を有するフォトマスクを使用しての露光、エッチング、およびレジスト除去を順次行う。これにより、複数の透光導電性材料部530(透光導電層500)が形成される。複数の透光導電性材料部530は、フォトマスクのパターンに対応するパターン形状である。各透光導電性材料部530は、図34(a)に示すように、平面視(成長基板220の厚さ方向視)において矩形状をなす。そして、複数の透光導電性材料部530は、半導体層600上の互いに分離した位置に設けられており、平面視において一定間隔を隔てて縦横に配列されている。
次に、図35に示すように第2の金属層400を形成する。第2の金属層400の形成において、半導体層600および複数の透光導電性材料部530の全体を覆うように金属材料を積層させる。第2の金属層400の形成は、半導体層600上および複数の複数の透光導電性材料部530上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。蒸着による第2の金属層400の形成において、第2の金属層400の厚さは略一定になる。このため、第2の金属層400において、隣り合う透光導電性材料部530,530間に対応する部分には、凹部401が形成される。凹部401の幅寸法w3は、後述のダイシングブレードDbの幅寸法d1(図41参照)よりも大きい。透光導電性材料部530(透光導電層500)および半導体層600は、第2の金属層400に覆われている。
次に、図36に示すように、支持基板210上に形成された第1の金属層300と、第2の金属層400とを重ね合わせ、これら第1および第2の金属層300,400を接合する。第1の金属層300の形成は、支持基板210上に、たとえばAuまたはAuを含む金属を蒸着させることにより行う。第1および第2の金属層300,400の接合は、たとえば熱圧着により行う。ここで、第2の金属層400には凹部401が形成されているため、凹部401が形成された部分においては、第1の金属層300および第2の金属層400で囲まれた空間S2が形成される。
次に、成長基板220をたとえばウェットエッチングの手法により除去して半導体層600を露出させ、図37に示すように、半導体層600上に所定形状の表面電極710を形成する。表面電極710の形成は、たとえばリフトオフなどの手法により行う。
次に、図38、図39に示すように、半導体層600の一部を除去する。半導体層600の除去は、たとえばウェットエッチングなどの手法により行う。半導体層600のうち、支持基板210の厚さ方向視において透光導電層500と重ならない部分を除去する。本実施形態においては、半導体層600のうち、n型コンタクト層660、n型ウィンドウ層650、n型クラッド層640、活性層630、およびp型クラッド層620(詳細な積層状態は図示略:第1半導体層部601)については部分的に除去されるが、p型コンタクト層610(第2半導体層部602)については除去されずに残る。このような半導体層600の部分的な除去は、第1半導体層部601を除去し、かつ第2半導体層部602を除去しないエッチング液を用いることにより行うことができる。これにより、p型コンタクト層610だけがエッチング液に除去されることなく薄皮状に露出して残る。なお、p型コンタクト層610を除去するエッチング液を用いれば、p型コンタクト層610が薄皮状に残ることはない。ここで、半導体層600(第1半導体層部601)のうち除去された部分には、支持基板210の厚さ方向視において、縦横に並んだ格子状の溝部601aが形成される。この溝部601aは、支持基板210の厚さ方向視において、隣り合う透光導電性材料部530(透光導電層500)を区画するように形成されている。溝部601aの幅寸法w2は、第2の金属層400の凹部401の幅寸法w3よりも大きい。
次に、図40に示すように、支持基板210の裏面210a(半導体層側と反対側の面)に裏面電極720を形成する。裏面電極720の形成は、支持基板210の裏面210aに、たとえばAuまたはAuを含む金属を蒸着させることにより行う。
次に、図41に示すように、第1の金属層300および支持基板210を切断する。第1の金属層300および支持基板210の切断作業はダイシングブレードDbを用いて行う。透光導電性材料部530(透光導電層500)を避けた位置において、支持基板210の厚さ方向に沿って切断する。このとき、ダイシングブレードDbは空間S2を通過させられる。切断作業時には、第1の金属層300および支持基板210とともに、露出した薄皮状のp型コンタクト層610、および第2の金属層400も切断される。p型コンタクト層610が切断される際、p型コンタクト層610の薄皮状の残存部分は、これよりも上位ある半導体層600(第1半導体層部601)の端面に沿って破断する。このようにダイシングブレードDbを用いた切断により、支持基板210はチップ状の複数の基板200に分割される。そして、基板200の端面200aには、厚さ方向の全域にわたって切断面が形成される。以上のようにして、半導体発光素子104を複数製造することができる。
次に、本実施形態の作用効果について説明する。
本実施形態の半導体発光素子104において、透光導電層500の端面500aは、厚さ方向z視において基板200の端面200aよりも内側に位置している。このような構成は、半導体発光素子104の製造において、支持基板210をその厚さ方向に沿って切断する際、互いに分離された複数の透光導電層500についてこれら透光導電層500を避けた位置で切断することにより実現される。したがって、ダイシングによってチップ化する際に、透光導電層500は切断されないので、第1および第2の金属層300,400の切断による巻き上げの影響を受けることはない。その結果、本実施形態によれば、半導体発光素子104の製造時における透光導電層500の剥離を適切に防止することができる。
半導体発光素子104の製造において、第2の金属層400における隣り合う透光導電性材料部530,530(透光導電層500,500)間に対応する部分には、凹部401が形成される。このため、第1および第2の金属層300,400を接合する際、凹部401が形成された部分においては、第1の金属層300および第2の金属層400で囲まれた空間S2が形成される。したがって、当該空間S2が第1および第2の金属層300,400の接合時における空気抜きとして機能し、第1および第2の金属層300,400間に気泡が封じ込められるのを回避することができる。このことは、第1および第2の金属層300,400の付着力の低下を防止するのに適する。
半導体発光素子104において、第2の金属層400の延出部420は、第1の金属層300との間に隙間を介した鍔部421を有する。この鍔部421の端面421aは、厚さ方向z視において基板200の端面200aと一致している。このような構成は、半導体発光素子104の製造において、支持基板210をその厚さ方向に沿って切断する際、透光導電層500を避けた位置で切断することに加え、凹部401によって形成された空間S2にダイシングブレードDbを通過させることにより実現される。本実施形態では、上記のように切断位置について工夫を凝らすことにより、第2の金属層400における切断部分の厚さを小さくすることができ、その結果、Auの切断量を実質的に減らすことができる。したがって、ダイシングによってチップ化する際の切断抵抗を低減することができ、半導体発光素子104の製造効率の向上を図ることできる。
次に、本発明の第5実施形態について説明する。
図42および図43は、本発明の第5実施形態に係る半導体発光素子を示している。本実施形態の半導体発光素子105は、表面電極710の形状が上記実施形態の半導体発光素子102と異なる。
半導発光素子105において、表面電極710は、厚さ方向z視においてn型コンタクト層660(半導体層600)上の中心に位置する円形の中心電極部711と、中心電極部711から放射状に延びる線状電極部712と、を有する。半導体層600上において表面電極710が占める面積の割合は、たとえば24〜28%程度である。このような構成によれば、半導体発光素子105のサイズを相対的に小さくしつつ、比較的に高輝度の特性を実現することができる。
本発明に係る半導体発光素子およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体発光素子およびその製造方法の各部の具体的な構成は、種々に設計変更自在である。
z 厚さ方向(基板の厚さ方向)
Db ダイシングブレード
101,102,103,104,105 半導体発光素子
200 基板
200a 端面(基板の端面)
200b 裏面(基板の裏面)
210 支持基板
220 成長基板
300 第1の金属層
400 第2の金属層
401 凹部
410 積層部
420 延出部
420a 外周面(延出部の外周面)
421 鍔部
421a 端面(鍔部の端面)
500 透光導電層
510 絶縁材料部
500a 端面(透光導電層の端面)
511 孔
520 金属材料部
530 透光導電性材料部
600 半導体層
601 第1半導体層部
602 第2半導体層部
610 p型コンタクト層
620 p型クラッド層
630 活性層(発光領域)
640 n型クラッド層
650 n型ウィンドウ層
660 n型コンタクト層
710 表面電極
720 裏面電極
810 レジスト層

Claims (22)

  1. 基板と、この基板上に積層された第1の金属層と、この第1の金属層上に積層された第2の金属層と、この第2の金属層上に積層された透光性および導電性を有する透光導電層と、発光領域を含む半導体層と、を備え、
    上記基板の厚さ方向視において、上記第2の金属層は上記第1の金属層により囲まれた領域よりも内側に位置し、かつ上記半導体層および上記透光導電層は上記第2の金属層により囲まれた領域よりも内側に位置する、ことを特徴とする、半導体発光素子。
  2. 上記第2の金属層は、上記厚さ方向視において上記透光導電層に重なる積層部と、上記積層部の外周部分につながり、上記厚さ方向において上記透光導電層側に延びる延出部とを備え、
    上記透光導電層において上厚さ方向に直交する面と交差する端面は、上記延出部により覆われている、請求項1に記載の半導体発光素子。
  3. 上記延出部の外周面は、上記基板において上記厚さ方向に直交する面と交差する端面よりも上記厚さ方向視において内側に位置する、請求項2に記載の半導体発光素子。
  4. 上記延出部の上記外周面は、上記厚さ方向に沿って面一状である、請求項3に記載の半導体発光素子。
  5. 上記厚さ方向視において、上記延出部の上記外周面は、上記第1の金属層により囲まれた領域の内側に位置し、かつ上記半導体層により囲まれた領域の外側に位置する、請求項3または4に記載の半導体発光素子。
  6. 上記延出部は、上記第1の金属層との間に隙間を介して上記半導体層側に位置し、かつ上記厚さ方向視において外側に突出する突出部を有する、請求項2に記載の半導体発光素子。
  7. 上記第2の金属層のうち上記第1の金属層側を向く面の面積は、上記第2の金属層のうち上記半導体層側を向く面の面積よりも小である、請求項2に記載の半導体発光素子。
  8. 上記透光導電層は、透光性を有し、かつ導電性を有さない絶縁材料部と、導電性を有し、かつ透光性を有さず、上記厚さ方向視において上記絶縁材料部に囲まれて上記厚さ方向に貫通する金属材料部と、を含む、請求項ないしのいずれかに記載の半導体発光素子。
  9. 上記金属材料部は、上記厚さ方向視において縦横に配列されており、
    上記厚さ方向視において、縦方向に隣接する上記金属材料部の間隔が横方向に隣接する上記金属材料部の間隔よりも短い、請求項8に記載の半導体発光素子。
  10. 上記金属材料部および上記第2の金属層は、同一の金属材料からなる、請求項8または9に記載の半導体発光素子。
  11. 上記絶縁材料部のうち上記半導体層側を向く面と、上記金属材料部のうち上記半導体層側を向く面と、上記延出部のうち上記半導体層側を向く面とは、面一状である、請求項8ないし10のいずれかに記載の半導体発光素子。
  12. 上記透光導電層は、単一の透光導電性材料部からなる、請求項1ないしのいずれかに記載の半導体発光素子。
  13. 上記第1および第2の金属層は、各々、Auを含む、請求項1ないし12のいずれかに記載の半導体発光素子。
  14. 上記透光導電層において上厚さ方向に直交する面と交差する端面および上記基板において上厚さ方向に直交する面と交差する端面は、各々、上記厚さ方向視において矩形状である、請求項1ないし13のいずれかに記載の半導体発光素子。
  15. 上記基板の上記端面は、上記厚さ方向の全域にわたって形成された切断面により構成される、請求項14に記載の半導体発光素子。
  16. 上記半導体層上に設けられた表面電極を備える、請求項1ないし15のいずれかに記載の半導体発光素子。
  17. 上記基板において上記半導体層と反対側の裏面に設けられ、上記透光導電層を介して上記半導体層と導通する裏面電極を備える、請求項16に記載の半導体発光素子。
  18. 成長基板上に形成された発光領域を含む半導体層上において、互いに分離した位置への複数の透光導電層の形成、および上記各透光導電層の少なくとも一部を覆う第2の金属層の形成を行う工程と、
    支持基板上に形成された第1の金属層と上記第2の金属層とを重ね合わせて上記第1および第2の金属層を接合する工程と、
    上記成長基板を除去する工程と、
    上記半導体層のうち、上記支持基板の厚さ方向視において上記複数の透光導電層と重ならない部分を除去する工程と、
    上記透光導電層を避けた位置において、上記支持基板の厚さ方向に沿って上記第1の金属層および上記支持基板を切断する工程と、
    を有することを特徴とする、半導体発光素子の製造方法。
  19. 上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、
    透光性を有し、かつ導電性を有さない絶縁材料を上記半導体層上にパターン形成することにより、上記成長基板の厚さ方向に貫通する孔を各々が有する複数の絶縁材料部を上記半導体層上の互いに分離した位置に設けるステップと、
    金属材料を上記半導体層上および上記複数の絶縁材料部上に積層させることにより、上記複数の絶縁材料部の各々において上記孔に充填された金属材料部を形成して上記絶縁材料部と上記金属材料部とからなる上記透光導電層を形成し、かつ上記第2の金属層を形成するステップと、を有する、請求項18に記載の半導体発光素子の製造方法。
  20. 上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、
    上記複数の絶縁材料部を設けるステップの後に、上記半導体層上の上記複数の絶縁材料部が形成されていない部分に隣り合う上記絶縁材料部を区画するレジスト層を形成するステップをさらに有し、
    上記第2の金属層を形成するステップの後に、上記レジスト層、および上記第2の金属層のうち上記レジスト層上に形成された部分を除去するステップをさらに有する、請求項19に記載の半導体発光素子の製造方法。
  21. 上記複数の透光導電層の形成、および上記第2の金属層の形成を行う工程は、
    透光性および導電性を有する透光導電性材料を上記半導体層上にパターン形成することにより複数の透光導電性材料部を上記半導体層上の互いに分離した位置に設けるステップと、
    金属材料を上記半導体層上および上記透光導電性材料部上に積層させることにより、上記第2の金属層を形成するステップと、を有する、請求項18に記載の半導体発光素子の製造方法。
  22. 上記複数の透光導電層の形成、および第2の金属層の形成を行う工程は、
    上記複数の透光導電性材料部を設けるステップの後に、上記半導体層上の上記複数の透光導電性材料部が形成されていない部分に隣り合う上記透光導電性材料部を区画するレジスト層を形成するステップをさらに有し、
    上記第2の金属層を形成するステップの後に、上記レジスト層、および上記第2の金属層のうち上記レジスト層上に形成された部分を除去するステップをさらに有する、請求項21に記載の半導体発光素子の製造方法。
JP2014207028A 2013-11-21 2014-10-08 半導体発光素子およびその製造方法 Active JP6423234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014207028A JP6423234B2 (ja) 2013-11-21 2014-10-08 半導体発光素子およびその製造方法
US14/548,534 US9437773B2 (en) 2013-11-21 2014-11-20 Semiconductor light-emitting element and manufacturing method for the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013240873 2013-11-21
JP2013240873 2013-11-21
JP2014207028A JP6423234B2 (ja) 2013-11-21 2014-10-08 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015122479A JP2015122479A (ja) 2015-07-02
JP6423234B2 true JP6423234B2 (ja) 2018-11-14

Family

ID=53172391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207028A Active JP6423234B2 (ja) 2013-11-21 2014-10-08 半導体発光素子およびその製造方法

Country Status (2)

Country Link
US (1) US9437773B2 (ja)
JP (1) JP6423234B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6650143B2 (ja) 2015-09-30 2020-02-19 ローム株式会社 半導体発光素子
JP6826395B2 (ja) * 2016-08-26 2021-02-03 ローム株式会社 半導体発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221029A (ja) 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP2010161212A (ja) * 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子用ウェハの製造方法
KR101034144B1 (ko) * 2010-04-28 2011-05-13 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP5658604B2 (ja) * 2011-03-22 2015-01-28 スタンレー電気株式会社 半導体発光素子の製造方法
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
KR101433548B1 (ko) * 2011-09-12 2014-08-22 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
JP2013118293A (ja) * 2011-12-02 2013-06-13 Toshiba Corp 半導体発光素子
JP2013175635A (ja) * 2012-02-27 2013-09-05 Stanley Electric Co Ltd 半導体発光素子、およびその製造方法

Also Published As

Publication number Publication date
JP2015122479A (ja) 2015-07-02
US20150137170A1 (en) 2015-05-21
US9437773B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP2024016213A (ja) 半導体発光素子の製造方法
JP5915504B2 (ja) 半導体発光素子
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
TWI569470B (zh) 發光二極體及其製造方法
WO2013061735A1 (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
JP6077201B2 (ja) 発光ダイオードおよびその製造方法
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
JP2013232478A (ja) 半導体発光装置及びその製造方法
JP5743806B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP2011176093A (ja) 発光素子用基板および発光素子
US8008098B2 (en) Light emitting device and method of manufacturing the same
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
JP6423234B2 (ja) 半導体発光素子およびその製造方法
WO2012137769A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2018032820A (ja) 半導体発光素子
JP2006237467A (ja) 半導体発光素子及びその製造方法
JP6130155B2 (ja) 半導体発光素子
JP2011211050A (ja) 発光素子
JP2015156484A (ja) 発光素子
JP2019117905A (ja) 半導体発光装置
KR20140140399A (ko) 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법
WO2012005185A1 (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2014120716A (ja) 半導体発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181018

R150 Certificate of patent or registration of utility model

Ref document number: 6423234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250