JP2018032820A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2018032820A
JP2018032820A JP2016165939A JP2016165939A JP2018032820A JP 2018032820 A JP2018032820 A JP 2018032820A JP 2016165939 A JP2016165939 A JP 2016165939A JP 2016165939 A JP2016165939 A JP 2016165939A JP 2018032820 A JP2018032820 A JP 2018032820A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
emitting element
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016165939A
Other languages
English (en)
Other versions
JP6826395B2 (ja
Inventor
伊藤　洋平
Yohei Ito
洋平 伊藤
遥一 麦野
Yoichi Mugino
遥一 麦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016165939A priority Critical patent/JP6826395B2/ja
Priority to CN201710273779.8A priority patent/CN107785468B/zh
Priority to US15/666,044 priority patent/US10164154B2/en
Publication of JP2018032820A publication Critical patent/JP2018032820A/ja
Application granted granted Critical
Publication of JP6826395B2 publication Critical patent/JP6826395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

【課題】簡単な構成で、従来に比べて光取り出し効率を向上できる半導体発光素子を提供する。
【解決手段】基板２と、基板２上の金属層３と、金属層３上の透光導電層４と、透光導電層４上の絶縁層３０と、絶縁層３０上に形成され、発光層８、ｐ型半導体層９およびｎ型半導体層１０を含むIII−Ｖ族半導体構造５とを含み、ｐ型半導体層９のｐ型ＧａＰコンタクト層１１の屈折率ｎ１、絶縁層３０の屈折率ｎ２および透光導電層４の屈折率ｎ３が、関係式：ｎ１＞ｎ２＜ｎ３を満たす、半導体発光素子１を提供する。
【選択図】図３

Description

本発明は、半導体発光素子に関する。
特許文献１の発光ダイオードは、支持基板の一面にオーミックコンタクト層、第２金属層、第１金属層、絶縁層、ｐ型コンタクト層、ｐ型クラッド層、ＭＱＷ（Multiple Quantum Well ：多重量子井戸）活性層、ｎ型クラッド層およびｎ型コンタクト層がこの順に積層された半導体層を有すると共に、ＯＤＲ構造を有している。すなわち、ｐ型コンタクト層と第１金属層との間の絶縁層の一部領域にはコンタクト部が埋設されており、これにより第１金属層とｐ型コンタクト層とが電気的に接続されている。支持基板の裏面にはｐ側電極が、またｎ型コンタクト層上にはリング状のｎ側電極がそれぞれ設けられている。
特開２００７−２２１０２９号公報
本発明の目的は、簡単な構成で、従来に比べて光取り出し効率を向上できる半導体発光素子を提供することである。
本発明の一実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上の透光導電層と、前記透光導電層上の絶縁層と、前記絶縁層上に形成され、発光層、前記発光層に対して前記基板側に配置された第１導電型層、および前記発光層に対して前記基板の反対側に配置された第２導電型層を含む半導体層とを含み、前記第１導電型層の屈折率ｎ１、前記絶縁層の屈折率ｎ２および前記透光導電層の屈折率ｎ３が、関係式：ｎ１＞ｎ２＜ｎ３を満たす。
この構成によれば、絶縁層の屈折率ｎ２と透光導電層の屈折率ｎ３との関係がｎ２＜ｎ３であるため、絶縁層／透光導電層界面（第１界面）での光の反射を抑制することができる。これにより、第１導電型層／絶縁層界面（第２界面）で反射されずに透光導電層へ向かって入射した光を金属層まで到達させ、金属層で効率よく反射させることができる。その結果、光取り出し効率を向上させることができる。
また、第１導電型層、絶縁層および透光導電層の屈折率を適切に設計するだけでよいので、構造自体も簡単で済む。
本発明の一実施形態に係る半導体発光素子では、前記透光導電層と前記絶縁層との光学膜厚の合計厚さＴが、λ／４（λは発光波長）の奇数倍であってもよい。
この構成によれば、絶縁層と透光導電層との光学膜厚の合計厚さＴがλ／４（λは発光波長）の奇数倍であるため、絶縁層／透光導電層界面（第１界面）での反射率を効果的に低減することができる。これにより、当該第１界面を透過する光の量を増やすことができるので、金属層での光の反射量を増やすことができる。さらに、絶縁層と透光導電層との光学膜厚の合計厚さＴを適切に設計するだけでよいので、構造自体も簡単で済む。
本発明の一実施形態に係る半導体発光素子では、前記第１導電型層と前記絶縁層との界面における全反射の臨界角が、３０°以下であってもよい。
この構成によれば、第１導電型層／絶縁層界面（第２界面）における全反射光を増加させることができるので、光取り出し効率を一層向上させることができる。
本発明の一実施形態に係る半導体発光素子では、前記屈折率ｎ１と前記屈折率ｎ２との差が１．７以上であってもよい。
この構成によれば、第１導電型層／絶縁層界面（第２界面）における全反射の臨界角を小さくできるので、これにより、当該第２界面における全反射光を増加させ、光取り出し効率を一層向上させることができる。
本発明の一実施形態に係る半導体発光素子では、前記屈折率ｎ１が３．０〜３．５であり、前記屈折率ｎ２が１．３〜１．６であり、前記屈折率ｎ３が１．７〜２．０であってもよい。
本発明の一実施形態に係る半導体発光素子では、前記第１導電型層がｐ型ＧａＰを含み、前記絶縁層がＳｉＯ２を含み、前記透光導電層がＩＴＯ（酸化インジウムスズ）を含んでいてもよい。
本発明の一実施形態に係る半導体発光素子では、前記発光波長λが５６０ｎｍ〜６６０ｎｍであり、前記光学膜厚の合計厚さＴが１．２５λであってもよい。
この構成によれば、絶縁層／透光導電層界面（第１界面）における反射率を５０％未満にすることができる。
本発明の一実施形態に係る半導体発光素子では、前記絶縁層は、前記第１導電型層を選択的に露出させるコンタクトホールを有し、前記コンタクトホールには、前記第１導電型層に電気的に接続されたコンタクトメタルが配置されており、前記透光導電層の端縁は、前記コンタクトホールの周縁よりも前記絶縁層上の領域側に後退して配置されていてもよい。
この構成によれば、絶縁層および透光導電層のエッジ部分（端縁部）におけるステップカバレッジ（段差被膜性）を向上させることができるので、当該エッジ部分を金属層の一部で良好に被覆した状態で、金属層とコンタクトメタルとを接続することができる。これにより、金属層とコンタクトメタルとの間の断線不良を少なくすることができる。その結果、コンタクトメタルと金属層とのコンタクト抵抗を小さくでき、順方向電圧の上昇を抑制することができる。
本発明の一実施形態に係る半導体発光素子では、前記コンタクトホールの周縁と前記コンタクトメタルの端縁との間に空間が形成されており、前記空間は、前記金属層で満たされていてもよい。
本発明の一実施形態に係る半導体発光素子では、前記金属層は、Ａｕを含んでいてもよい。
本発明の一実施形態に係る半導体発光素子では、前記基板は、シリコン基板を含んでいてもよい。
本発明の一実施形態に係る半導体発光素子は、前記半導体層上の表面電極を含んでいてもよい。
本発明の一実施形態に係る半導体発光素子は、前記基板の裏面上の裏面電極を含んでいてもよい。
本発明の一実施形態に係る半導体発光素子では、前記半導体層の表面は、微細な凹凸形状に形成されていてもよい。
図１は、本発明の一実施形態に係る半導体発光素子を示す平面図である。 図２は、図１のII−II線に沿う断面図である。 図３Ａおよび図３Ｂは、図２の半導体発光素子の要部拡大図である。 図４Ａは、図２の半導体発光素子の製造工程の一部を示す図である。 図４Ｂは、図４Ａの次の工程を示す図である。 図４Ｃは、図４Ｂの次の工程を示す図である。 図４Ｄは、図４Ｃの次の工程を示す図である。 図４Ｅは、図４Ｄの次の工程を示す図である。 図４Ｆは、図４Ｅの次の工程を示す図である。 図４Ｇは、図４Ｆの次の工程を示す図である。 図４Ｈは、図４Ｇの次の工程を示す図である。 図４Ｉは、図４Ｈの次の工程を示す図である。 図４Ｊは、図４Ｉの次の工程を示す図である。 図４Ｋは、図４Ｊの次の工程を示す図である。 図４Ｌは、図４Ｋの次の工程を示す図である。 図４Ｍは、図４Ｌの次の工程を示す図である。 図５は、実施例および参考例に係る半導体発光素子の発光波長と、ＩＴＯ／ＳｉＯ２界面での反射率との関係を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体発光素子１を示す平面図である。図２は、図１のII−II線に沿う断面図である。
この半導体発光素子１は、基板２と、基板２上の金属層３と、金属層３上の透光導電層４と、透光導電層４上の絶縁層３０と、絶縁層３０上の本発明の半導体層の一例としてのIII−Ｖ族半導体構造５と、基板２の裏面（III−Ｖ族半導体構造５と反対側の表面）に接触するように形成されたｐ側電極６（裏面電極）と、III−Ｖ族半導体構造５の表面に接触するように形成されたｎ側電極７（表面電極）とを含む。
基板２は、この実施形態では、シリコン基板で構成されている。むろん、基板２は、たとえば、ＧａＡｓ（ガリウム砒素）、ＧａＰ（リン化ガリウム）等の半導体基板で構成されていてもよい。基板２は、この実施形態では、図１に示すように平面視略正方形状に形成されているが、基板２の平面形状は特に制限されず、たとえば、平面視長方形状であってもよい。また、基板２の厚さは、たとえば、１５０μｍ程度であってもよい。
金属層３は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。金属層３は、Ａｕ層およびＡｕ合金層それぞれの単層であってもよいし、これらの層および他の金属層が複数積層された層であってもよい。金属層３は、複数の積層構造である場合、少なくとも透光導電層４との接触面がＡｕ層またはＡｕ合金層（たとえば、ＡｕＢｅＮｉ等）で構成されていることが好ましい。一例として、（透光導電層４側）Ａｕ／Ｔｉ（基板２側）で示される積層構造が挙げられる。さらに、金属層３は、金属層３を構成する複数の金属材料間に明瞭な境界が形成されず、当該複数の金属材料が、たとえば基板２側から順々に分布して構成されていてもよい。一方、この実施形態では、金属層３は、後述するように、成長基板２４（後述）と基板２との貼り合わせによって第１金属層２６（後述）と第２金属層２７（後述）とが接合して形成されるものである。そこで、図２では、便宜的に第１金属層２６と第２金属層２７との境界（貼り合わせ面）を示しているが、この境界は、明瞭に視認できなくてもよい。
金属層３は、基板２の表面全域を覆うように形成されている。また、金属層３の（総）厚さは、たとえば、５０００Å〜７０００Å程度であってもよい。
III−Ｖ族半導体構造５は、発光層８と、本発明の第１導電型層の一例としてのｐ型半導体層９と、本発明の第２導電型層の一例としてのｎ型半導体層１０とを含む。ｐ型半導体層９は発光層８に対して基板２側に配置されており、ｎ型半導体層１０は発光層８に対してｎ側電極７側に配置されている。こうして、発光層８が、ｐ型半導体層９およびｎ型半導体層１０によって挟持されていて、ダブルヘテロ接合が形成されている。発光層８には、ｎ型半導体層１０から電子が注入され、ｐ型半導体層９から正孔が注入される。これらが発光層８で再結合することによって、光が発生するようになっている。
ｐ型半導体層９は、基板２側から順に、ｐ型ＧａＰコンタクト層１１（たとえば０．３μｍ厚）、ｐ型ＧａＰウィンドウ層１２（たとえば１．０μｍ厚）およびｐ型ＡｌＩｎＰクラッド層１３（たとえば０．８μｍ厚）を積層して構成されている。一方、ｎ型半導体層１０は、発光層８の上に、順に、ｎ型ＡｌＩｎＰクラッド層１４（たとえば０．８μｍ厚）、ｎ型ＡｌＩｎＧａＰウィンドウ層１５（たとえば１．８μｍ厚）およびｎ型ＧａＡｓコンタクト層１６（たとえば０．３μｍ厚）を積層して構成されている。
ｐ型ＧａＰコンタクト層１１およびｎ型ＧａＡｓコンタクト層１６は、それぞれｐ側コンタクトメタル３２およびｎ側電極７とのオーミックコンタクトをとるための低抵抗層である。ｐ型ＧａＰコンタクト層１１は、ＧａＰにたとえばｐ型ドーパントとしてのＣ（カーボン）を高濃度にドープすることによってｐ型半導体とされている。また、ｎ型ＧａＡｓコンタクト層１６は、ＧａＡｓにたとえばｎ型ドーパントとしてのＳｉを高濃度にドープすることによってｎ型半導体層とされている。
ｐ型ＧａＰウィンドウ層１２は、ＧａＰにたとえばｐ型ドーパントとしてのＭｇをドープすることによってｐ型半導体とされている。一方、ｎ型ＡｌＩｎＧａＰウィンドウ層１５は、ＡｌＩｎＧａＰにたとえばｎ型ドーパントとしてのＳｉをドープすることによってｎ型半導体層とされている。
ｐ型ＡｌＩｎＰクラッド層１３は、ＡｌＩｎＰにたとえばｐ型ドーパントとしてのＭｇをドープすることによってｐ型半導体とされている。一方、ｎ型ＡｌＩｎＰクラッド層１４は、ＡｌＩｎＰにｎ型ドーパントとしてのＳｉをドープすることによってｎ型半導体層とされている。
発光層８は、たとえばＩｎＧａＰを含むＭＱＷ(multiple-quantum well)構造（多重量子井戸構造）を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。
発光層８は、この実施形態では、ＡｌＸ１ＩｎＧａＰ層からなる量子井戸層（たとえば５ｎｍ厚）とＡｌＸ２ＩｎＧａＰ層からなる障壁層（たとえば５ｎｍ厚）（ただし、Ｘ１＜Ｘ２）とを交互に複数周期繰り返し積層して構成された多重量子井戸（ＭＱＷ：Multiple-Quantum Well）構造を有している。この場合に、ＡｌＸ１ＩｎＧａＰからなる量子井戸層は、Ｉｎの組成比が５％以上とされることによって、バンドギャップが比較的小さくなり、ＡｌＸ２ＩｎＧａＰからなる障壁層は、バンドギャップが比較的大きくなる。たとえば、量子井戸層（ＡｌＸ１ＩｎＧａＰ）と障壁層（ＡｌＸ２ＩｎＧａＰ）とは交互に２〜５０周期繰り返し積層されており、これにより、多重量子井戸構造の発光層８が構成されている。発光波長は、量子井戸層のバンドギャップに対応しており、バンドギャップの調整は、ＩｎまたはＡｌの組成比を調整することによって行うことができる。Ｉｎの組成比を大きくするほど、またはＡｌの組成比を小さくするほど、バンドギャップが小さくなり、発光波長が長くなる。この実施形態では、発光波長は、量子井戸層（ＡｌＸ１ＩｎＧａＰ層）におけるＩｎおよびＡｌの組成を調整することによって、５６０ｎｍ〜６６０ｎｍ（たとえば６２５ｎｍ）とされている。
図１および図２に示すように、半導体発光素子１は、その一部が除去されることによって、メサ部１７を形成している。より具体的には、III−Ｖ族半導体構造５の表面から、ｎ型半導体層１０、発光層８およびｐ型半導体層９がIII−Ｖ族半導体構造５の全周に亘ってエッチング除去され、横断面視略四角形状のメサ部１７が形成されている。メサ部１７の形状は、断面視略四角形状に限らず、たとえば台形状であってもよい。これにより、絶縁層３０が、メサ部１７から横方向に引き出された引き出し部１８を構成している。図１に示すように、平面視において、メサ部１７は引き出し部１８に取り囲まれている。
メサ部１７の表面には、微細な凹凸形状１９が形成されている。この微細な凹凸形状１９によって、III−Ｖ族半導体構造５から取り出される光を拡散させることができる。この実施形態では、後述するようにｎ型ＧａＡｓコンタクト層１６がｎ側電極７の形状に合わせて選択的に除去されることによってｎ型ＡｌＩｎＧａＰウィンドウ層１５が露出しており、この露出面に微細な凹凸形状１９が形成されている。なお、図１では、明瞭化のため微細な凹凸形状１９を省略している。
裏面電極としてのｐ側電極６は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。具体的には、（基板２側）Ｔｉ／Ａｕで示される積層構造であってもよい。また、ｐ側電極６は、基板２の裏面全域を覆うように形成されている。
表面電極としてのｎ側電極７は、この実施形態では、ＡｕまたはＡｕを含む合金で構成されている。具体的には、（III−Ｖ族半導体構造５側）ＡｕＧｅＮｉ／Ａｕで示される積層構造であってもよい。
また、ｎ側電極７は、パッド電極部２０と、当該パッド電極部２０の周囲に一定の領域を区画するようにパッド電極部２０から選択的に枝状に延びる枝状電極部２１とを一体的に含む。この実施形態では、平面視において、パッド電極部２０がメサ部１７の略中央に配置されており、当該パッド電極部２０とメサ部１７の４つの隅のそれぞれとの間に包囲領域２２Ａ，２２Ｂ，２２Ｃ，２２Ｄを区画するように枝状電極部２１が形成されている。各包囲領域２２Ａ〜２２Ｄは、パッド電極部２０からメサ部１７の各周縁に向かって十字状に延びる枝状電極部２１Ａと、当該十字型の枝状電極部２１に交差してメサ部１７の各周縁に沿って延びる枝状電極部２１Ｂと、パッド電極部２０によって取り囲まれている。一方、包囲領域２２Ａ〜２２Ｄを除く枝状電極部２１Ｂの外側の領域は、メサ部１７の外周領域２３となっている。
そして、この実施形態では、ｎ型ＧａＡｓコンタクト層１６がｎ側電極７と同じ形状を有していることから、包囲領域２２Ａ〜２２Ｄおよび外周領域２３にｎ型ＡｌＩｎＧａＰウィンドウ層１５が露出している。
図３Ａおよび図３Ｂは、図２の半導体発光素子１の要部拡大図である。図３Ａおよび図３Ｂを参照して、半導体発光素子１の特徴について説明する。
III−Ｖ族半導体構造５、絶縁層３０、透光導電層４および金属層３の積層形態に関して、まず、絶縁層３０は、ｐ型ＧａＰコンタクト層１１の裏面１１ａ上に形成されている。絶縁層３０には、ｐ型ＧａＰコンタクト層１１を選択的に露出させるコンタクトホール３１が形成されている。コンタクトホール３１は、図３Ａに示すように、ｐ型ＧａＰコンタクト層１１に向かってコンタクトホール３１の径が狭まるテーパ状に形成されていてもよいし、図３Ｂに示すように、その厚さ方向全体に亘ってコンタクトホール３１の径が一定となるように形成されていてもよい。
コンタクトホール３１内には、ｐ型ＧａＰコンタクト層１１の裏面１１ａに接するように、ｐ側コンタクトメタル３２が配置されている。ｐ側コンタクトメタル３２は、たとえば、ＡｕまたはＡｕを含む合金で構成されている。ｐ側コンタクトメタル３２は、図３Ａおよび図３Ｂに示すように、絶縁層３０と同じ厚さを有していてもよい。ｐ側コンタクトメタル３２は、コンタクトホール３１の開口サイズよりも小さく形成されており、コンタクトホール３１の周縁とｐ側コンタクトメタル３２の端縁３２ｂとの間に空間３３が形成されている。
透光導電層４は、絶縁層３０の裏面３０ａ上に形成されている。透光導電層４は、図３Ａに示すように絶縁層３０よりも小さく形成されていてもよいし、図３Ｂに示すように絶縁層３０よりも大きく形成されていてもよいが、図３Ａの構造が好ましい。具体的に好ましくは、図３Ａに示すように、透光導電層４は、その端縁４ｂがコンタクトホール３１の周縁よりも絶縁層３０の裏面３０ａ上の領域側に後退して配置されるように、絶縁層３０よりも小さく形成されている。
これにより、図３Ａに示すように、絶縁層３０および透光導電層４のエッジ部分３４（たとえば、図３Ａの破線で囲まれた部分）におけるステップカバレッジ（段差被膜性）を向上させることができる。そのため、空間３３を金属層３で満たし、当該エッジ部分３４を金属層３の一部で良好に被覆した状態で、金属層３とｐ側コンタクトメタル３２とを接続することができる。これにより、金属層３とｐ側コンタクトメタル３２との間の断線不良を少なくすることができる。その結果、ｐ側コンタクトメタル３２と金属層３とのコンタクト抵抗を小さくでき、順方向電圧の上昇を抑制することができる。
一方、図３Ｂに示すように透光導電層４の端縁４ｂがコンタクトホール３１内に突出した構成であると、絶縁層３０および透光導電層４のエッジ部分３４におけるステップカバレッジが高くない。そのため、金属層３の形成後に、当該エッジ部分３４付近（たとえば、空間３３内）に金属層３が存在しない空洞３５が形成され、場合によっては当該空洞３５によってｐ側コンタクトメタル３２と金属層３との間が断線する場合がある。
金属層３は、透光導電層４およびｐ側コンタクトメタル３２を覆うように形成され、ｐ側コンタクトメタル３２と電気的に接続されている。金属層３は、コンタクトホール３１の周縁とｐ側コンタクトメタル３２の端縁３２ｂとの間の空間３３と対向する部分に、空洞３６を有している。
次に、III−Ｖ族半導体構造５、絶縁層３０および透光導電層４の屈折率に関して、半導体発光素子１では、ｐ型ＧａＰコンタクト層１１の屈折率ｎ１、絶縁層３０の屈折率ｎ２および透光導電層４の屈折率ｎ３が、関係式：ｎ１＞ｎ２＜ｎ３を満たしている。
たとえば、屈折率ｎ１が３．０〜３．５であり、屈折率ｎ２が１．３〜１．６であり、屈折率ｎ３が１．７〜２．０であってもよい。これらの範囲は、あくまでも一例であるが、屈折率ｎ１および屈折率ｎ２に関しては、ｐ型ＧａＰコンタクト層１１と絶縁層３０との界面における全反射の臨界角θｃが３０°以下、好ましくは、２７°以下となるように差（ｎ１−ｎ２）を設けることが好ましい。たとえば、屈折率ｎ１と屈折率ｎ２との差が、１．７以上であることが好ましい。
このように屈折率ｎ１および屈折率ｎ２を定めることにより、ｐ型ＧａＰコンタクト層１１／絶縁層３０界面における全反射光を増加させることができるので、光取り出し効率を向上させることができる。たとえば、ｐ型ＧａＰコンタクト層１１（ｎ１＝３．３２）にＳｉＯ２からなる絶縁層３０（ｎ２＝１．４６）を組み合わせれば、臨界角θｃを約２６°にすることができる。一方、ｐ型ＧａＰコンタクト層１１（ｎ１＝３．３２）にＳｉＮからなる絶縁層３０（ｎ２＝２．１０）を組み合わせた場合、臨界角θｃは約３７°となる。この両者を比較すると、絶縁層３０としてＳｉＯ２を用いた場合、ＳｉＮを用いた場合に比べて約１８％の光度アップを図ることができる。
なお、ｐ型ＧａＰコンタクト層１１に組み合わせる好ましい絶縁層３０の材料としては、ＳｉＯ２の他、たとえばＭｇＦ２（ｎ２＝１．３８）等を使用することができる。また、透光導電層４の材料としては、たとえば、ＩＴＯ（ｎ３＝１．８１）、ＺｎＯ（ｎ３＝２．０）、ＩＺＯ（ｎ３＝２．１）等を使用することができる。
一方、ｐ型ＧａＰコンタクト層１１／絶縁層３０界面を透過する光については、絶縁層３０／透光導電層４界面で反射させるよりも、金属層３で反射させることが効率的である。そこで、この実施形態では、絶縁層３０／透光導電層４界面での反射率を低減すべく、以下の条件を提供する。
つまり、この実施形態では、絶縁層３０と透光導電層４との光学膜厚の合計厚さＴが、λ／４（λは発光波長）の奇数倍である。各光学膜厚Ｔは、Ｔ＝物理的膜厚（ｎｍ）×屈折率の式で求めることができ、この実施形態では、Ｔ＝（絶縁層３０の厚さＴ２）×（屈折率ｎ２）＋（透光導電層４の厚さＴ３）×（屈折率ｎ３）となる。より具体的には、半導体発光素子１の発光波長λが５６０ｎｍ〜６６０ｎｍである場合、光学膜厚の合計厚さＴは、１．２５λであることが好ましい。表１は、発光波長λが５９０ｎｍ、６０５ｎｍ、６１８ｎｍおよび６２５ｎｍのときの好ましい光学膜厚の合計厚さＴ（＝１．２５λ）の一例を示すものである。
Figure 2018032820
上記のように、屈折率ｎ２＜屈折率ｎ３であることで絶縁層３０／透光導電層４界面での光の反射を抑制できることに加え、絶縁層３０と透光導電層４との光学膜厚の合計厚さＴがλ／４（λは発光波長）の奇数倍である。そのため、絶縁層３０／透光導電層４界面での反射率を効果的に低減することができる。これにより、ｐ型ＧａＰコンタクト層１１／絶縁層３０界面で反射されずに透光導電層４へ向かって入射した光を金属層３まで到達させ、金属層３で効率よく反射させることができる。その結果、光取り出し効率を向上させることができる。
すなわち、ｐ型ＧａＰコンタクト層１１／絶縁層３０界面において臨界角を狭めて当該界面での全反射光を増加させる構成と、絶縁層３０／透光導電層４界面において反射率を低減して金属層３で効率よく反射させる構成との組み合わせによって、光を２段階で効率よく反射できるので、従来に比べて光取り出し効率を向上させることができる。
またｐ型ＧａＰコンタクト層１１、絶縁層３０および透光導電層４の屈折率ｎ１〜ｎ３、ならびに絶縁層３０と透光導電層４との光学膜厚の合計厚さＴを適切に設計するだけでよいので、構造自体も簡単で済む。
図４Ａ〜図４Ｍは、図２の半導体発光素子１の製造工程を工程順に示す図である。
半導体発光素子１を製造するには、たとえば図４Ａに示すように、ＧａＡｓ等からなる成長基板２４上に、エピタキシャル成長によってIII−Ｖ族半導体構造５および絶縁層３０が形成される。III−Ｖ族半導体構造５の成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、III−Ｖ族半導体構造５は、成長基板２４の側から順に、ｎ型ＡｌＩｎＧａＰエッチングストップ層２５、ｎ型ＧａＡｓコンタクト層１６、ｎ型ＡｌＩｎＧａＰウィンドウ層１５、ｎ型ＡｌＩｎＰクラッド層１４、発光層８、ｐ型ＡｌＩｎＰクラッド層１３、ｐ型ＧａＰウィンドウ層１２およびｐ型ＧａＰコンタクト層１１を含んでいる。
次に、図４Ｂに示すように、絶縁層３０が選択的にエッチングされることによってコンタクトホール３１が形成される。
次に、図４Ｃに示すように、たとえば蒸着法によって金属材料が絶縁層３０上に堆積され、当該金属材料がパターニングされることによって、コンタクトホール３１内にｐ側コンタクトメタル３２が形成される。
次に、図４Ｄに示すように、たとえば蒸着法によって、絶縁層３０上に透光導電層４が形成される。透光導電層４はコンタクトホール３１に入り込み、ｐ側コンタクトメタル３２を覆う。
次に、図４Ｅに示すように、透光導電層４を選択的に覆うマスク３７が形成され、図４Ｆに示すように、このマスク３７を介して透光導電層４の不要部分が除去される。これにより、コンタクトホール３１の周縁よりも絶縁層３０の裏面３０ａ上の領域側に後退した位置に、透光導電層４の端縁４ｂが画成される（図３Ａ参照）。
次に、図４Ｇに示すように、たとえば蒸着法によって、透光導電層４上に第１金属層２６が形成される。第１金属層２６は、ＡｕまたはＡｕを含む合金で構成されており、少なくとも最表面がＡｕ層で構成されている。
次の工程は、成長基板２４と基板２との貼合わせ工程である。貼合わせ工程では、成長基板２４上の第１金属層２６と基板２上の第２金属層２７とが接合される。第２金属層２７は、ＡｕまたはＡｕを含む合金で構成されており、少なくとも最表面がＡｕ層で構成されている。この第２金属層２７は、貼合わせ前に、たとえば蒸着法によって、基板２の表面（前述のｐ側電極６が形成される面の反対面）に形成されたものである。
より具体的には、図４Ｈに示すように、第１および第２金属層２６，２７同士を向い合せた状態で成長基板２４と基板２とを重ね合わせ、第１および第２金属層２６，２７を接合する。第１および第２金属層２６，２７の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が２５０℃〜７００℃、好ましくは約３００℃〜４００℃であり、圧力が１０ＭＰａ〜２０ＭＰａであってもよい。この接合によって、図４Ｉに示すように、第１および第２金属層２６，２７が合わさって金属層３が形成される。
次に、図４Ｉに示すように、たとえばウエットエッチングによって、成長基板２４が除去される。ここで、III−Ｖ族半導体構造５の最表面にｎ型ＡｌＩｎＧａＰエッチングストップ層２５が形成されていることから、当該ウエットエッチングの際に、半導体発光素子１の特性に寄与するｎ型ＧａＡｓコンタクト層１６やｎ型ＡｌＩｎＧａＰウィンドウ層１５等に影響を与えなくて済む。その後、ｎ型ＡｌＩｎＧａＰエッチングストップ層２５も除去される。
次の工程は、ｎ側電極７の形成工程である。この実施形態では、リフトオフ法によってｎ側電極７が形成される。より具体的には、図４Ｊに示すように、まず、ｎ側電極７の電極パターンと同一パターンの開口を有するレジスト２８が、ｎ型ＧａＡｓコンタクト層１６上に形成される。次に、たとえば蒸着法によって、III−Ｖ族半導体構造５上に電極材料膜２９が積層される。
次に、図４Ｋに示すように、レジスト２８上の電極材料膜２９が、レジスト２８と共に除去される。これにより、ｎ型ＧａＡｓコンタクト層１６上に残った電極材料膜２９からなるｎ側電極７が形成される。その後、ｎ側電極７から露出するｎ型ＧａＡｓコンタクト層１６がエッチングによって除去される。これにより、ｎ側電極７以外の部分にｎ型ＡｌＩｎＧａＰウィンドウ層１５が露出することになる。
次に、図４Ｌに示すように、たとえばフロスト処理（ウエットエッチング）等によって、ｎ型ＡｌＩｎＧａＰウィンドウ層１５の表面に微細な凹凸形状１９が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。次に、III−Ｖ族半導体構造５の周縁部が選択的に除去されることによって、メサ部１７および引き出し部１８が形成される。メサ部１７および引き出し部１８の形成は、たとえば、ウエットエッチングによって行ってもよい。
次に、図４Ｍに示すように、たとえば蒸着法によって、基板２の裏面にｐ側電極６が形成される。以上の工程を経て、半導体発光素子１が得られる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、主に、ｐ型半導体層９における絶縁層３０と接触する層がｐ型ＧａＰコンタクト層１１であり、絶縁層３０がＳｉＯ２膜であり、透光導電層４がＩＴＯである前提で説明したが、これらは、上記関係式ｎ１＞ｎ２＜ｎ３を満たす材料の中から適宜変更することができる。たとえば、ｐ型ＧａＰコンタクト層１１の他に絶縁層３０に接触するｐ型層がある場合には、当該ｐ型層の屈折率を本発明の屈折率ｎ１として採用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
本願発明者らは、前述の表１に示したように光学膜厚の合計厚さＴを１．２５λ（λは発光波長）にすることによって、絶縁層３０／透光導電層４界面での反射率がどの程度低減できるのかを調べた。比較のため、参考例として、光学膜厚の合計厚さＴが１λの場合の反射率も測定した。結果を図５に示す。
図５に示すように、参考例（Ｔ＝１λ）では、５６０ｎｍ〜６６０ｎｍぐらいの範囲で反射率が約８０％であったのに対し、実施例（Ｔ＝１．２５λ）では、同じ範囲で反射率を約５０％未満にまで低減できていた。
１ 半導体発光素子
２ 基板
３ 金属層
４ 透光導電層
５ III−Ｖ族半導体構造
６ ｐ側電極
７ ｎ側電極
８ 発光層
９ ｐ型半導体層
１０ ｎ型半導体層
１１ ｐ型ＧａＰコンタクト層
１９ 微細な凹凸形状
３０ 絶縁層
３１ コンタクトホール
３２ ｐ側コンタクトメタル

Claims (14)

  1. 基板と、
    前記基板上の金属層と、
    前記金属層上の透光導電層と、
    前記透光導電層上の絶縁層と、
    前記絶縁層上に形成され、発光層、前記発光層に対して前記基板側に配置された第１導電型層、および前記発光層に対して前記基板の反対側に配置された第２導電型層を含む半導体層とを含み、
    前記第１導電型層の屈折率ｎ１、前記絶縁層の屈折率ｎ２および前記透光導電層の屈折率ｎ３が、関係式：ｎ１＞ｎ２＜ｎ３を満たす、半導体発光素子。
  2. 前記透光導電層と前記絶縁層との光学膜厚の合計厚さＴが、λ／４（λは発光波長）の奇数倍である、請求項１に記載の半導体発光素子。
  3. 前記第１導電型層と前記絶縁層との界面における全反射の臨界角が、３０°以下である、請求項１または２に記載の半導体発光素子。
  4. 前記屈折率ｎ１と前記屈折率ｎ２との差が１．７以上である、請求項１〜３のいずれか一項に記載の半導体発光素子。
  5. 前記屈折率ｎ１が３．０〜３．５であり、前記屈折率ｎ２が１．３〜１．６であり、前記屈折率ｎ３が１．７〜２．０である、請求項１〜４のいずれか一項に記載の半導体発光素子。
  6. 前記第１導電型層がｐ型ＧａＰを含み、前記絶縁層がＳｉＯ２を含み、前記透光導電層がＩＴＯ（酸化インジウムスズ）を含む、請求項１〜５のいずれか一項に記載の半導体発光素子。
  7. 前記発光波長λが５６０ｎｍ〜６６０ｎｍであり、前記光学膜厚の合計厚さＴが１．２５λである、請求項１〜６のいずれか一項に記載の半導体発光素子。
  8. 前記絶縁層は、前記第１導電型層を選択的に露出させるコンタクトホールを有し、
    前記コンタクトホールには、前記第１導電型層に電気的に接続されたコンタクトメタルが配置されており、
    前記透光導電層の端縁は、前記コンタクトホールの周縁よりも前記絶縁層上の領域側に後退して配置されている、請求項１〜６のいずれか一項に記載の半導体発光素子。
  9. 前記コンタクトホールの周縁と前記コンタクトメタルの端縁との間に空間が形成されており、
    前記空間は、前記金属層で満たされている、請求項８に記載の半導体発光素子。
  10. 前記金属層は、Ａｕを含む、請求項１〜９のいずれか一項に記載の半導体発光素子。
  11. 前記基板は、シリコン基板を含む、請求項１〜１０のいずれか一項に記載の半導体発光素子。
  12. 前記半導体層上の表面電極を含む、請求項１〜１１のいずれか一項に記載の半導体発光素子。
  13. 前記基板の裏面上の裏面電極を含む、請求項１〜１２のいずれか一項に記載の半導体発光素子。
  14. 前記半導体層の表面は、微細な凹凸形状に形成されている、請求項１〜１３のいずれか一項に記載の半導体発光素子。
JP2016165939A 2016-08-26 2016-08-26 半導体発光素子 Active JP6826395B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016165939A JP6826395B2 (ja) 2016-08-26 2016-08-26 半導体発光素子
CN201710273779.8A CN107785468B (zh) 2016-08-26 2017-04-21 半导体发光元件
US15/666,044 US10164154B2 (en) 2016-08-26 2017-08-01 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016165939A JP6826395B2 (ja) 2016-08-26 2016-08-26 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2018032820A true JP2018032820A (ja) 2018-03-01
JP6826395B2 JP6826395B2 (ja) 2021-02-03

Family

ID=61243552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016165939A Active JP6826395B2 (ja) 2016-08-26 2016-08-26 半導体発光素子

Country Status (3)

Country Link
US (1) US10164154B2 (ja)
JP (1) JP6826395B2 (ja)
CN (1) CN107785468B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167401A (ja) * 2019-03-26 2020-10-08 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法
JP2022508781A (ja) * 2018-12-24 2022-01-19 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916777B2 (ja) * 2016-03-08 2021-08-11 アルパッド株式会社 半導体発光素子およびその製造方法
EP4030494A1 (en) * 2021-01-19 2022-07-20 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173602A1 (en) * 2002-03-12 2003-09-18 Jung-Kuei Hsu Light-emitting diode with enhanced brightness and method for fabricating the same
JP2003347584A (ja) * 2002-05-27 2003-12-05 Toyoda Gosei Co Ltd 半導体発光素子
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005354049A (ja) * 2004-05-12 2005-12-22 Nichia Chem Ind Ltd 半導体レーザ素子
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2011510512A (ja) * 2008-01-21 2011-03-31 エルジー イノテック カンパニー リミテッド 発光素子
JP2012129298A (ja) * 2010-12-14 2012-07-05 Hitachi Cable Ltd 半導体発光素子及びその製造方法
JP2012138479A (ja) * 2010-12-27 2012-07-19 Toshiba Corp 発光素子およびその製造方法
JP2012231014A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光素子
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
JP2013069941A (ja) * 2011-09-24 2013-04-18 Toshiba Corp 半導体発光素子
KR20130039168A (ko) * 2011-10-11 2013-04-19 엘지이노텍 주식회사 발광소자
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2013540365A (ja) * 2010-10-21 2013-10-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子及びその製造方法
JP2014082321A (ja) * 2012-10-16 2014-05-08 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014103240A (ja) * 2012-11-20 2014-06-05 Stanley Electric Co Ltd 半導体発光素子
JP2014135433A (ja) * 2013-01-11 2014-07-24 Dowa Electronics Materials Co Ltd 発光素子の製造方法
JP2014150255A (ja) * 2013-01-30 2014-08-21 Lg Innotek Co Ltd 発光素子
US20150014721A1 (en) * 2013-07-10 2015-01-15 Epistar Corporation Light-emitting element
JP2015026656A (ja) * 2013-07-25 2015-02-05 晶元光電股▲ふん▼有限公司 発光素子
JP2015228497A (ja) * 2014-05-30 2015-12-17 エルジー イノテック カンパニー リミテッド 発光素子
US20160064610A1 (en) * 2013-05-14 2016-03-03 Osram Opto Semiconductors Gmbh Optoelectronic Device and Method for Producing Same
JP2016062924A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221029A (ja) 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
CN101937960B (zh) * 2010-08-20 2012-08-22 厦门市三安光电科技有限公司 一种垂直结构AlGaInP发光二极管及其制造方法
JP5087672B2 (ja) * 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
JP6423234B2 (ja) * 2013-11-21 2018-11-14 ローム株式会社 半導体発光素子およびその製造方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030173602A1 (en) * 2002-03-12 2003-09-18 Jung-Kuei Hsu Light-emitting diode with enhanced brightness and method for fabricating the same
JP2003347584A (ja) * 2002-05-27 2003-12-05 Toyoda Gosei Co Ltd 半導体発光素子
JP2004266240A (ja) * 2002-07-08 2004-09-24 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005354049A (ja) * 2004-05-12 2005-12-22 Nichia Chem Ind Ltd 半導体レーザ素子
JP2009088318A (ja) * 2007-10-01 2009-04-23 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2011510512A (ja) * 2008-01-21 2011-03-31 エルジー イノテック カンパニー リミテッド 発光素子
JP2013540365A (ja) * 2010-10-21 2013-10-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子及びその製造方法
JP2012129298A (ja) * 2010-12-14 2012-07-05 Hitachi Cable Ltd 半導体発光素子及びその製造方法
JP2012138479A (ja) * 2010-12-27 2012-07-19 Toshiba Corp 発光素子およびその製造方法
JP2012231014A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光素子
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
JP2013069941A (ja) * 2011-09-24 2013-04-18 Toshiba Corp 半導体発光素子
KR20130039168A (ko) * 2011-10-11 2013-04-19 엘지이노텍 주식회사 발광소자
JP2013162025A (ja) * 2012-02-07 2013-08-19 Toshiba Corp 半導体発光素子
JP2014082321A (ja) * 2012-10-16 2014-05-08 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014103240A (ja) * 2012-11-20 2014-06-05 Stanley Electric Co Ltd 半導体発光素子
JP2014135433A (ja) * 2013-01-11 2014-07-24 Dowa Electronics Materials Co Ltd 発光素子の製造方法
JP2014150255A (ja) * 2013-01-30 2014-08-21 Lg Innotek Co Ltd 発光素子
US20160064610A1 (en) * 2013-05-14 2016-03-03 Osram Opto Semiconductors Gmbh Optoelectronic Device and Method for Producing Same
US20150014721A1 (en) * 2013-07-10 2015-01-15 Epistar Corporation Light-emitting element
JP2015026656A (ja) * 2013-07-25 2015-02-05 晶元光電股▲ふん▼有限公司 発光素子
JP2015228497A (ja) * 2014-05-30 2015-12-17 エルジー イノテック カンパニー リミテッド 発光素子
JP2016062924A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022508781A (ja) * 2018-12-24 2022-01-19 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法
JP7154429B2 (ja) 2018-12-24 2022-10-17 泉州三安半導体科技有限公司 発光ダイオード及びその製作方法
JP2020167401A (ja) * 2019-03-26 2020-10-08 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法

Also Published As

Publication number Publication date
CN107785468A (zh) 2018-03-09
CN107785468B (zh) 2019-09-24
US20180062042A1 (en) 2018-03-01
US10164154B2 (en) 2018-12-25
JP6826395B2 (ja) 2021-02-03

Similar Documents

Publication Publication Date Title
TWI464914B (zh) 發光二極體
US20230361250A1 (en) Flip chip type light emitting device
JP5259292B2 (ja) 発光ダイオード
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
CN110088922B (zh) 一种发光二极管芯片结构及其制作方法
JP5929714B2 (ja) 半導体発光素子
JP5178360B2 (ja) 窒化物半導体発光素子
JP6694650B2 (ja) 半導体発光素子
JP6347600B2 (ja) 高効率発光ダイオード
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
JP6826395B2 (ja) 半導体発光素子
JP2008066554A (ja) 半導体発光素子
CN111477647A (zh) 发光元件及其制造方法
JP2010251531A (ja) 半導体発光素子
TW201603315A (zh) 發光元件
KR101165253B1 (ko) 발광다이오드
KR101812745B1 (ko) 발광 다이오드 및 그의 제조 방법
WO2022094801A1 (zh) 谐振腔发光二极管及其制备方法
JP2006190854A (ja) 発光ダイオード
JP7138517B2 (ja) 半導体発光装置
CN109686829B (zh) 半导体发光器件
JP5865870B2 (ja) 半導体発光素子
JP2017069437A (ja) 半導体発光素子
JP2007173569A (ja) 発光素子
JP6189525B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210115

R150 Certificate of patent or registration of utility model

Ref document number: 6826395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250