JP2005354049A - 半導体レーザ素子 - Google Patents

Abstract

【課題】窒化物半導体レーザ素子における絶縁膜と電極の異材質界面の密着性を向上させ、電極の剥がれの発生を防止する。また、窒化物半導体レーザ素子の電圧特性、電流特性、光の閉じ込め効果を向上させる。
【解決手段】窒化物半導体レーザ素子において、半導体層上に設けられたリッジ部の側面と半導体層の表面を覆う埋め込み絶縁膜２２０と、リッジ部表面にコンタクトし、埋め込み絶縁膜上の一部でリッジ部に隣接する領域上を覆うｐ電極２３０と、ｐ電極の端部上および／または埋め込み絶縁膜上の一部を覆う絶縁性保護膜２４０と、ｐ電極上から絶縁性保護膜上の一部に跨がる領域に形成されたパッド電極２５０と、半導体層の下層部に連なるｎ電極２１０とを具備し、埋め込み絶縁膜とｐ電極との界面にＩＴＯ膜２６０が介在し、絶縁性保護膜とパッド電極の界面にＩＴＯ膜２５１が介在し、電極とパッド電極との界面にはＩＴＯ膜２３３、２５１が介在している。
【選択図】図３

Description

本発明は、半導体レーザ素子に係り、特に絶縁膜／金属膜の界面構造、金属膜同士の界面構造、ｐ電極の構造に関するもので、例えばストライプ状のリッジ部を有する窒化物半導体レーザダイオード（ＬＤ）に使用されるものである。

窒化物半導体ＬＤの構造の一例として、積層された半導体層と金属電極がコンタクトした領域、絶縁膜上に金属材料からなるパッド電極が形成された領域、金属電極上に金属材料からなるパッド電極が形成された領域を有するものがある。ここで、金属電極は例えばＮｉ／Ａｕが積層されてなるｐ電極であり、絶縁膜は例えばＳｉＯ₂ 膜からなる絶縁性保護膜であり、パッド電極は例えばＰｔ／Ａｕが積層されてなるｐパッド電極である。

このような構造において、絶縁膜とｐパッド電極との界面（異材質界面）では、異なる材質同士の密着性の悪さおよび熱膨脹係数の違いなどに起因して、何らかの外圧を受けた時などにｐ電極の剥がれが発生するおそれがある。特に、ＬＤチップのアセンブリに際して、ｐパッド電極をステム上にダイボンディングを行うフェースダウン構造のＬＤにおいては、前記ダイボンディング時の応力によりｐ電極の剥がれが発生し易い。

また、製造工程において、アニールによりｐ電極の表面に酸化物が形成されたり、ｐ電極の形成工程とｐパッド電極の形成工程との間でｐ電極が大気中に晒されるとｐ電極の表面に自然酸化物が形成される。これにより、ｐ電極とｐパッド電極とは同属材質であっても界面の密着性が弱く、界面に存在する酸化物自体の強度が弱いので、何らかの外圧を受けた時にｐパッド電極の剥がれが発生するおそれがある。

上記したように従来の半導体レーザ素子は、異材質界面や同属材質界面の密着性の悪さおよび熱膨脹係数の違いなどに起因して金属電極あるいはパッド電極の剥がれによる異常が発生するという問題があった。

なお、特許文献１には、従来のＧａＡｓ基板上に形成されたＬＥＤ（発光ダイオード）において、半導体層のｐコンタクト層上に、Ａｕ−Ｚｎ−Ａｕ構成の介在層とＳｎＯ₂ とＩｎ₂ Ｏ₃ からなるＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅｓ）電極を成層してなる透明電極部を設け、この透明電極部の上面中央部分に円形状のＡｕ系金属材料からなるボンディングパッドを設ける構造が示されている。上記構造を有するＬＥＤは、酸化膜であるＩＴＯ電極と金属材料からなるボンディングパッドとの密着性が悪いことに起因して、製造過程（ボンディング工程）でＩＴＯ電極上のボンディングパッドが剥がれてしまったり、高温高湿下の使用条件等でＩＴＯ電極とボンディングパッドとの界面剥離を起こして不点灯となる不具合が生じたりする問題点が開示されている。この問題点を解決するために、ｐコンタクト層上面の中央部分にＡｕ系金属材料でなる略錐台形状のボンディングパッドを形成し、このボンディングパッドの斜面状側面部とｐコンタクト層上面部を覆うようにＩＴＯ電極を設ける点が開示されている。

一方、特許文献２には、Ｐ型ＧａＮ半導体層の上に、電流拡散層として、一層目（下側）の透明電極膜としてＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅｓ）膜がゾルゲル法によって形成され、この上に二層目（上側）の透明電極膜としてＩＴＯ膜がスパッタリング法によって形成された窒化ガリウム系物半導体発光素子の構造が開示されている。
特開２００３−２９８１１１号公報 特開２００３−１２４５１８号公報

ところで、ＬＤのｐ電極を形成する際、金属の単層膜もしくは多層膜を積層したｐ電極では、その金属の酸化物が形成される傾向にある。金属の酸化物が形成されると、金属に比べて抵抗が高いので、ＬＤの電圧特性上、不利である。たとえば、Ｎｉを用いた電極では、Ｎｉ酸化物が形成されやすく、このＮｉ酸化物は、脆く、Ｎｉに比べて抵抗が高い。

本発明は、上記の事情に鑑みてなされたもので、絶縁膜とパッド電極あるいは電極との異材質界面の密着性を向上させ、パッド電極あるいは電極の剥がれを防止し得る半導体レーザ素子を提供することを目的とする。

また、本発明の他の目的は、電極とパッド電極の同属材質界面の密着性を向上させ、パッド電極の剥がれを防止し得る半導体レーザ素子を提供することにある。

また、本発明の他の目的は、窒化物半導体が積層された窒化物半導体層上の絶縁性保護膜とパッド電極の界面の密着性を向上させ、パッド電極の剥がれを防止し得る半導体レーザ素子を提供することにある。

また、本発明の他の目的は、窒化物半導体が積層された窒化物半導体層上の電極とパッド電極の界面の密着性を向上させ、パッド電極の剥がれを防止し得る半導体レーザ素子を提供することにある。

また、本発明の他の目的は、窒化物半導体が積層された窒化物半導体層上の埋め込み絶縁膜と電極の界面の密着性を向上させ、電極の剥がれを防止し得る半導体レーザ素子を提供することにある。

さらに、本発明の他の目的は、電圧特性および電流特性が優れ、光の閉じ込め効果を向上させた窒化物半導体レーザ素子を提供することにある。

本発明の第１の態様の半導体レーザ素子は、半導体層に接触する電極と、前記半導体層の表面を覆う単層もしくは多層の絶縁膜と、前記電極上および絶縁膜上に形成されたパッド電極とを具備する半導体レーザ素子において、前記絶縁膜と前記パッド電極との界面、および／または、前記電極と前記パッド電極との界面に透明導電膜が存在することを特徴とする。

本発明の第２の態様の半導体レーザ素子は、積層された半導体層と、前記半導体層の上面の電極接触領域以外の領域を覆う第１の絶縁膜と、前記半導体層の電極接触領域に接触するとともに前記第１の絶縁膜上の一部であって前記電極接触領域の周辺領域上を覆うように形成された第１の電極と、前記第１の電極の端部上から前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の電極上および前記第２の絶縁膜上に形成されたパッド電極と、前記半導体層の下層部に電気的に接続された第２の電極とを具備する半導体レーザ素子であって、前記第２の絶縁膜と前記パッド電極との界面および前記第１の電極と前記パッド電極との界面に透明導電膜が存在することを特徴とする。

本発明の第３の態様の半導体レーザ素子は、積層された半導体層と、前記半導体層の上面の電極接触領域以外の領域を覆う第１の絶縁膜と、前記半導体層の電極接触領域に接触するとともに前記第１の絶縁膜上の一部であって前記電極接触領域の周辺領域上を覆うように形成された第１の電極と、前記第１の電極の端部上から前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の電極上および前記第２の絶縁膜上に形成されたパッド電極と、前記半導体層の下層部に電気的に接続された第２の電極とを具備する半導体レーザ素子であって、前記第１の絶縁膜と前記第１の電極との界面に透明導電膜が存在することを特徴とする。

本発明の第４の態様の半導体レーザ素子は、窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するとともに前記埋め込み絶縁膜上の一部であって前記リッジ部に隣接する領域上に形成された第１の電極と、前記第１の電極の端部上から前記埋め込み絶縁膜上を覆う絶縁性保護膜と、前記第１の電極上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面に存在する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする。この場合、第１の電極と前記パッド電極との界面に第２の透明導電膜を介在させ、さらに、前記埋め込み絶縁膜と前記第１の電極との界面に第３の透明導電膜を介在させるようにしてもよい。

本発明の第５の態様の半導体レーザ素子は、窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するとともに前記埋め込み絶縁膜上の一部であって前記リッジ部に隣接する領域上に形成された第１の電極と、前記埋め込み絶縁膜上で前記第１の電極から離れた領域上を覆う絶縁性保護膜と、前記第１の電極上、前記埋め込み絶縁膜上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面および前記埋め込み絶縁膜と前記パッド電極との界面に存在する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする。この場合、第１の電極と前記パッド電極との界面に第２の透明導電膜を介在させ、さらに、前記埋め込み絶縁膜と前記第１の電極との界面に第３の透明導電膜を介在させるようにしてもよい。

本発明の第６の態様の半導体レーザ素子は、窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するように形成された第１の電極と、前記埋め込み絶縁膜上で前記第１の電極から離れた領域上を覆う絶縁性保護膜と、前記第１の電極上、前記埋め込み絶縁膜上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面および前記埋め込み絶縁膜と前記パッド電極との界面に存在する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする。この場合、第１の電極と前記パッド電極との界面に第２の透明導電膜を介在させるようにしてもよい。

本発明の第７の態様の窒化物半導体レーザ素子は、窒化物半導体からなるｎ型の半導体層、活性層およびｐ型の半導体層が積層された積層半導体と、前記ｐ型の半導体層の一部が露出されることによって形成されたストライプ状のリッジ部と、前記リッジ部の側面および前記ｐ型の半導体層の露出上面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触し、前記リッジ部上から前記埋め込み絶縁膜上の少なくとも前記リッジ部の近傍まで跨がる領域に形成されてなり、透明導電膜の単層構造を有し、または、最上層に透明導電膜の単層構造あるいは積層構造を有し、所定の厚さを有するｐ電極と、前記ｐ電極の端部上および／または前記埋め込み絶縁膜上の一部を覆う絶縁性保護膜と、前記ｐ電極上から前記絶縁性保護膜上の一部まで跨がる領域に形成されたｐパッド電極と、前記ｎ型の半導体層に電気的に連なるｎ電極とを具備することを特徴とする。

なお、本明細書において透明導電膜と称するものは、可視光に対する透過率が例えば８０％以上の透光性を有し、例えば１０^-3Ω・ｃｍ以下の低抵抗を有する縮退半導体（導電性酸化物膜）であり、現時点では実用性の点で、酸化インジウム（Ｉｎ₂ Ｏ₃ ）に錫（Ｓｎ）をドープしたＩＴＯ膜が有望であり、その他に、Ｉｎ₂ Ｏ₃ に亜鉛（Ｚｎ）をドープしたＩＺＯ膜、酸化ガリウム（ＧａＯｘ）にＺｎをドープしたＧＺＯ膜などが知られている。このような透明導電膜を用いた電極を本明細書では透明電極と称する。

前記第７の態様の窒化物半導体レーザ素子において、ｐ電極として膜厚が２０〜１０００ｎｍのＩＴＯ膜の単層構造を用いる場合、ｐパッド電極の光吸収による電流特性への悪影響を緩和することができる。

前記第７の態様の窒化物半導体レーザ素子において、ｐ電極として、最下層に金属膜、最上層に膜厚が２０〜２００ｎｍのＩＴＯ膜が形成され、総膜厚が５０〜５００ｎｍの積層構造を用いる場合、ｐパッド電極の光吸収による電流特性への悪影響を緩和することができる。

前記第７の態様の窒化物半導体レーザ素子において、ｐ型の半導体層が、活性層の上層側に順に積層されたｐ側光ガイド層、ｐ側クラッド層およびｐ側コンタクト層を含む場合、リッジ部の構造に依存して活性層から埋め込み絶縁膜までの距離が変化するので、距離に応じて埋め込み絶縁膜の膜質（光屈折率）を適切に選ぶことによって所望の光閉じ込め効果を得ることが望ましい。

即ち、リッジ部がｐ側コンタクト層からｐ側光ガイド層の一部まで形成される場合（活性層から埋め込み絶縁膜までの距離が比較的短い場合）には、リッジ導波路構造におけるリッジ部の下方領域とリッジ部近傍の下方領域との光屈折率の高低関係に所望の差をつけて所望の光閉じ込め効果を得るために、すなわち前記領域のＧａＮ系半導体層との光屈折率差を設けて、所望の光閉じ込め効果を得るために、埋め込み絶縁膜として光屈折率差が比較的小さくなるＺｒＯ₂ 膜を用いることが望ましい。

これに対して、リッジ部がｐ側コンタクト層からｐ側クラッド層の一部まで形成される場合（活性層から埋め込み絶縁膜までの距離が比較的長い場合）には、リッジ導波路構造におけるリッジ部の下方領域とリッジ部近傍の下方領域との光屈折率の高低関係に所望の差をつけて所望の光閉じ込め効果を得るために、すなわち前記領域のＧａＮ系半導体層との光屈折率差を設けて、所望の光閉じ込め効果を得るために、埋め込み絶縁膜として光屈折率差が比較的大きくなるＳｉＯ₂ 膜を用いることが望ましい。

なお、前記積層半導体は、窒化物半導体を成長させるための基板の主面上に積層されている場合と、前記基板の主面上に積層された後に前記基板が除去される場合がある。

本発明の第１の態様の半導体レーザ素子によれば、絶縁膜とパッド電極との界面（異材質界面）、および／または、電極とパッド電極との界面（同属材質間の界面）に透明導電膜が存在するので、界面の密着性が向上し、パッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

本発明の第２の態様の半導体レーザ素子によれば、電極の端部を二層の絶縁膜で挟んだ構造を有する半導体レーザ素子において、第２の絶縁膜とパッド電極との界面（異材質界面）および電極とパッド電極との界面（同属材質間の界面）に透明導電膜が介在しているので、界面の密着性が向上し、パッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

本発明の第３の態様の半導体レーザ素子によれば、電極が第１の絶縁膜上の一部上を覆うように形成された構造を有する半導体レーザ素子において、第１の絶縁膜と電極の界面（異材質界面）に透明導電膜が介在しているので、界面の密着性が向上し、電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

本発明の第４の態様の半導体レーザ素子によれば、リッジ導波路構造と、電極の端部を埋め込み絶縁膜と絶縁性保護膜で挟んだ構造を有する窒化物半導体レーザ素子において、絶縁性保護膜とパッド電極の界面（異材質界面）に透明導電膜が存在するので、界面の密着性が向上し、パッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。さらに、電極とパッド電極の界面（同属材質間の界面）に透明導電膜を介在させることにより、界面の密着性が向上し、プロセス上、電極の表面に自然酸化膜が形成されることによってパッド電極の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。さらに、埋め込み絶縁膜と電極の界面（異材質界面）に透明導電膜を介在させることにより、界面の密着性が向上し、電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

本発明の第５の態様の半導体レーザ素子によれば、リッジ導波路構造と、電極上から埋め込み絶縁膜上および絶縁性保護膜上までパッド電極を広げた構造を有する窒化物半導体レーザ素子において、埋め込み絶縁膜とパッド電極の界面（異材質界面）および絶縁性保護膜とパッド電極の界面（異材質界面）に透明導電膜が存在するので、界面の密着性が向上し、パッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。さらに、電極とパッド電極の界面（同属材質間の界面）に透明導電膜を介在させることにより、界面の密着性が向上し、プロセス上、電極の表面に自然酸化膜が形成されることによってパッド電極の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。さらに、埋め込み絶縁膜と電極の界面（異材質界面）に透明導電膜を介在させることにより、界面の密着性が向上し、電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

本発明の第６の態様の半導体レーザ素子によれば、リッジ導波路構造と、リッジ部上面にほぼ同じサイズの電極を接触させ、電極上から埋め込み絶縁膜上および絶縁性保護膜上までパッド電極を広げた構造を有する窒化物半導体レーザ素子において、埋め込み絶縁膜とパッド電極の界面（異材質界面）および絶縁性保護膜とパッド電極の界面（異材質界面）に透明導電膜が存在するので、界面の密着性が向上し、パッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。さらに、電極とパッド電極の界面（同属材質間の界面）に透明導電膜を介在させることにより、界面の密着性が向上し、プロセス上、電極の表面に自然酸化膜が形成されることによってパッド電極の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。

本発明の第７の態様の窒化物半導体レーザ素子によれば、ｐ電極に透明導電膜を用いており、ｐ電極表面側に金属酸化物が形成されないので、金属酸化物での電圧上昇が生じることもなく、ｐ電極での電圧上昇を小さくして電圧特性を改善することができる。

また、透明導電膜を用いたｐ電極を、リッジ部上から埋め込み絶縁膜上の少なくともリッジ部の近傍まで跨がる領域（埋め込み絶縁膜上の全面でもよい）に形成しているので、活性層から漏れ出してきた光がｐパッド電極で吸収されることを抑制でき、光吸収による電流特性への悪影響を緩和することができる。

したがって、閾値電流を低下させ、電流・発光出力特性において閾値電流以上での発光出力の立ち上がりの傾き角η（イータ）を大きくし、ＲＩＮ特性を改善することができる。

また、ｐ電極として透明導電膜の単層構造を用いる場合、膜厚が２０〜１０００ｎｍの厚膜のＩＴＯ膜を用いてｐパッド電極を活性層から極力遠ざけることにより、ｐパッド電極の光吸収による電流特性への悪影響を緩和することができ、光の閉じ込め効果を向上させることができる。

また、ｐ電極が、最下層に金属膜（例えばＮｉ膜）が形成され、最上層に透明導電膜が形成された積層構造を有する場合、最上層透明導電膜として膜厚が２０〜２００ｎｍのＩＴＯ膜を用いてｐ電極の総膜厚を５０〜５００ｎｍとし、ｐパッド電極を活性層から極力遠ざけることにより、ｐパッド電極の光吸収による電流特性への悪影響を緩和することができる。特に、ｐパッド電極の最下層に透明導電膜の積層構造を用いる場合には、活性層から漏れ出してきた光を透明導電膜の界面で反射する効果（ミラー効果）が得られるので、光の閉じ込め効果をさらに向上させることができる。

また、ｐ電極として、透明導電膜の単層構造を用いた場合、または、積層構造の最下層に透明導電膜を用いた場合には、ｐ電極と埋め込み絶縁膜との界面（異材質界面）の密着性が向上し、ｐ電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

さらに、ｐパッド電極の最下層に透明導電膜を用いた場合には、ｐパッド電極と絶縁性保護膜および／または埋め込み絶縁膜との界面（異材質界面）の密着性が向上し、ｐパッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

さらに、ｐ電極の最上層およびｐパッド電極の最下層にそれぞれ透明導電膜を用いた場合には、ｐ電極とｐパッド電極の界面（同属材質間の界面）の密着性が向上し、プロセス上、ｐ電極の表面に自然酸化膜が形成されることによってｐパッド電極の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。

本発明の窒化物の半導体レーザ素子の実施形態では、例えばＧａＮ系の窒化物半導体を用いた青紫色発光用のＬＤを例にとって説明する。なお、本実施形態では、第１導電型の半導体層がｎ型半導体層とし、第２導電型の半導体層がｐ型半導体層である。また、本実施形態では、ｐ電極に透明導電膜からなる透明電極（透光性電極）を用いている。また、本発明では、ＬＤの一対の電極がチップの片面側に形成されている片面電極構造に限らず、チップの両面側に電極が形成されている両面電極構造（対向電極構造）とすることも可能である。

＜第１の実施形態＞
図１は、第１の実施形態に係るＬＤをレーザ光の共振方向に垂直な方向（共振面に平行な方向）に切断した際の断面構造の一例を模式的に示す。ここでは、ＬＤの一対の電極がチップの片面側に形成されている片面電極構造を示している。

図１に示すＬＤにおいて、基板１０１の第１の主面上には、第１導電型（本例ではｎ型）の半導体層と、活性層２０５と、第１導電型とは異なる第２導電型（本例ではｐ型）の半導体層が積層成長された積層半導体が形成されている。上記ｎ型半導体層は、本例では、低温成長バッファ層２０１、ｎ側コンタクト層２０２、ｎ側クラッド層２０３、ｎ側光ガイド層２０４である。また、前記ｐ型半導体層は、本例では、ｐ側電子閉じ込め層（ｐ側キャップ層）２０６、ｐ側光ガイド層２０７、ｐ側クラッド層２０８、ｐ側コンタクト層２０９である。

そして、ｐ型半導体層の上層部の一部（本例では、ｐ側コンタクト層２０９、ｐ側クラッド層２０８の一部）が露出されることによって、平面ストライプ状、断面突状の電流狭窄（選択的に電流を流す機能）用のリッジ部が形成されており、このリッジ部を含む導波路領域に略垂直な端面に共振面を有する。

そして、ｎ側コンタクト層２０２の一部の表面を露出させてｎ電極２１０を形成するために、積層半導体の上面に所望のマスクパターン（図示せず）が形成された後、ＲＩＥ（反応性イオンエッチング）法でエッチングが行われる。上記マスクパターン（図示せず）が除去された後、リッジ部の側面およびｐ側光ガイド層２０７の露出上面を覆うように、例えばＺｒＯ₂ 膜からなる埋め込み絶縁膜２２０が形成されている。

そして、例えばＮｉ系のｐ電極２３０が、リッジ部の上面（ｐ側コンタクト層２０９の上面）にオーミックに接触(Ohmic Contact) し、かつ、リッジ部上から埋め込み絶縁膜２２０上の一部（少なくとも前記リッジ部の近傍の領域）上まで跨がって形成されている。

さらに、ｎ側コンタクト層２０２の前記露出された上面には、リッジ部と平行にｎ電極２１０が形成されている。そして、ｐ型半導体層（２０６〜２０９）、活性層２０５、ｎ型半導体層（２０１〜２０４）の露出面を覆うように例えばＳｉＯ₂ 膜よりなる絶縁性保護膜２４０が形成されている。

そして、ｐ電極２３０上および絶縁性保護膜２４０の一部上（ｐ電極２３０の端部上の領域）を覆うように例えばＰｔ系のｐパッド電極２５０が形成されている。また、ｎ電極２１０上および絶縁性保護膜２４０の一部上（ｎ電極２１０の端部上の領域）を覆うように例えばＮｉ系やＴｉ系のｎパッド電極２１１が形成されている。

そして、本実施形態においては、後で詳細に述べるように、絶縁性保護膜２４０とｐパッド電極２５０の界面（異材質界面）にＩＴＯ膜が介在しており、ｐ電極２３０とｐパッド電極２５０の界面（同属材質間の界面）にＩＴＯ膜が介在している。これにより、ｐパッド電極２５０は、絶縁性保護膜２４０とｐ電極２３０の両方に対して密着性が良好である。さらに、埋め込み絶縁膜２２０とｐ電極２３０の界面（異材質界面）にもＩＴＯ膜が介在していると、両者の密着性が良好になるので好ましい。

なお、リッジ部は、図７に示すように、ｐ側光ガイド層２０７中に達するように形成してもよい。図７中、１は異種基板、２はバッファ層、３は下地層、４はｎ側コンタクト層、５はクラック防止層、６はｎ側クラッド層、７はｎ側光ガイド層、８は活性層、９はｐ側電子閉じ込め層（ｐ側キャップ層）、１０はｐ側光ガイド層、１１はｐ側クラッド層、１２はｐ側コンタクト層、６２は埋め込み絶縁膜、６４は絶縁性保護膜、２０はｐ電極、２１はｎ電極、２２はｐパッド電極、２３はｎパッド電極である。

この窒化物半導体レーザ素子は、例えばサファイア基板１上に、少なくともｎ型窒化物半導体からなるｎ側光ガイド層７と、活性層８と、ｐ型窒化物半導体からなるｐ側光ガイド層１０とが積層されており、ｐ側光ガイド層１０の上面にストライプ状の突出部（リッジ部）を有し、このリッジ部上にｐ型窒化物半導体からなるｐ側クラッド層１１およびｐ型コンタクト層１２を有する。このｐ型コンタクト層１２、ｐ側クラッド層１１、ｐ側光ガイド層１０の一部を含むリッジ部の側面およびｐ側光ガイド層１０の露出上面を覆うように埋め込み絶縁膜６２が形成されている。そして、ｐ電極２０が、ｐコンタクト層１２にオーミックに接触するとともに埋め込み絶縁膜６２の上面を覆うように形成されている。ｐ電極２０上の周縁部は絶縁性保護膜６４で覆われ、ｐ電極２０の中央部上およびその周辺の絶縁性保護膜６４上にはｐパッド電極２２が形成されている。

図３は、図１中の一部（界面にＩＴＯ膜を有する部分）を取り出して一例を拡大して模式的に示す断面図である。

図３に示すように、埋め込み絶縁膜２２０上に例えば５ｎｍ以上の厚さを有するＩＴＯ膜２６０が形成され、その上にＮｉ系のｐ電極２３０が形成されている。このように埋め込み絶縁膜２２０とｐ電極２３０の界面にＩＴＯ膜２６０が介在しているので、両者の密着性が良好になっている。

上記ｐ電極２３０は、Ｎｉ膜２３１、Ａｕ膜２３２およびＩＴＯ膜２３３が順に蒸着、またはスパッタにより成膜されたＮｉ／Ａｕ／ＩＴＯ構造、あるいは、Ｎｉ膜およびＩＴＯ膜が順に蒸着、またはスパッタにより成膜されたＮｉ／ＩＴＯ構造を有する。この場合、ｐ電極２３０の最上層に形成されたＩＴＯ膜２３３は例えば５０〜８００ｎｍの厚さを有する。

そして、ｐパッド電極２５０は、ＩＴＯ膜２５１、Ｐｔ膜２５２およびＡｕ膜２５３が順に蒸着、またはスパッタにより成膜されたＩＴＯ／Ｐｔ／Ａｕ構造を有しており、絶縁性保護膜２４０とｐパッド電極２５０の界面にはＩＴＯ膜２５１が介在しており、ｐ電極２３０とｐパッド電極２５０の界面にはＩＴＯ膜２３３、２５１が介在している。この場合、ｐパッド電極２５０の最下層（第１層目）に形成されたＩＴＯ膜２５１は例えば５０〜８００ｎｍの厚さを有する。このような構成のｐパッド電極２５０は、Ｎｉ系のｐ電極２３０およびＳｉＯ₂ 膜からなる絶縁性保護膜２４０の両方に対して密着性が良好である。

また、前記したようにｐ電極２３０の最上層およびｐパッド電極２５０の最下層にそれぞれ存在するＩＴＯ膜２３３、２５１を厚膜で形成し、活性層２０５とｐパッド電極２５０との距離を大きくとることにより、活性層２０５から放出されるレーザ光に対する金属材料による吸収を抑制することができる。結果として、ＬＤの電流特性への影響を最小限に抑えることができ、高出力化、リニアリティ（キンク）の面でも効果的である。

なお、埋め込み絶縁膜２２０、ＩＴＯ膜２６０、ｐ電極２３０をそれぞれをスパッタ法で形成する際には、別々のスパッタ装置で形成する。この際、積層構造のｐ電極２３０をスパッタ法で形成する際には、同一スパッタ装置でＮｉ膜２３１／Ａｕ膜２３２／ＩＴＯ膜２３３あるいはＮｉ膜２３１／ＩＴＯ膜２３３を順次スパッタにより形成してもよいが、Ｎｉ膜２３１／Ａｕ膜２３２／ＩＴＯ膜２３３あるいはＮｉ膜２３１／ＩＴＯ膜２３３を別のスパッタ装置で形成してもよい。また、ｐパッド電極２５０をスパッタ法で形成する際には、ＩＴＯ膜２５１／Ｐｔ膜２５２／Ａｕ膜２５３を同一スパッタ装置で順次形成することが可能である。

以下、上記ＬＤの構成要素の一部について詳細に説明する。

（基板）
窒化物半導体を成長させるための基板１０１としては、半導体と同一材料を用いることが好ましい。半導体と同一材料からなる基板であれば格子不整合等の問題を生じないからである。半導体を成長させる基板には、半導体の素子特性を向上させるために基板の表面に発生する転位を低減したものが求められる。また、基板には、半導体を成長させたウェハー状の基板から半導体素子をチップ化することができる劈開性も求められる。

基板は、単一の半導体のみから形成された単体基板であることが好ましいが、該単体基板に半導体とは異なる異種材料を全体的、または部分的に備えている導電性または絶縁性の異種基板を用いることも可能である。単体基板の半導体は、化合物半導体であって、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等である。具体例としては、ＧａＮ系化合物半導体、ＧａＡｓ系化合物半導体、ＺｎＯ系化合物半導体等がある。前記異種基板は、サファイア、スピネル、ＳｉＣ、Ｓｉ、ＳｉＯ₂ 、ＳｉＮ、ＧａＡｓ等である。

なお、第１の主面と第２の主面とを有する導電性基板を用いる場合には、図２を参照して後述するように、第１の主面側には半導体層、電極が順に形成され、第２の主面側にも電極が形成された対向電極構造を有する窒化物半導体レーザ素子を実現でき、大電流の投入が可能となり、高出力発振が可能となる。

（ｎ型の半導体層、活性層、ｐ型の半導体層）
第１導電型の半導体層、活性層、第２導電型の半導体層は、化合物半導体、本例では窒化物半導体よりなる。窒化物半導体の一般式は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）である。

ｎ型窒化物半導体は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｏ等のいずれか１つ以上を含有している。ｐ型窒化物半導体は、ｐ型不純物として、Ｍｇ、Ｚｎ等を含有している。活性層は、多重量子井戸構造、または単一量子井戸構造を有する。

（導波路領域）
導波路領域は、ストライプ状をした光を伝搬する領域である。ここで、伝搬された光が共振面で共振することにより増幅されてレーザ発振する。また、導波路領域は、電流を効率良く注入することができる狭窄領域であって、該狭窄領域の断面形状は突状をしていることが好ましい。これによって光閉じ込め作用も有するからである。

次に、図１を参照して第１の実施形態の半導体レーザ素子の製造方法の一例を説明する。（第１の工程）
先ず、窒化物半導体と異なる材料（サファイアやＳｉＣ、ＧａＡｓ等）の異種基板を半導体層の成長基板として用い、この異種基板上に、ＥＬＯ（エピタキシャル横方向成長）法、選択成長法などにより窒化物半導体層を成長させる。ここで、窒化物半導体層は、ＩＩＩ族元素であるＢ、Ｇａ、Ａｌ、Ｉｎ等と窒素との化合物であるＧａＮ、ＡｌＮ、その他に３元や４元の混晶化合物のＡｌＧａＮやＩｎＡｌＧａＮである。また、窒化物半導体層は、転位密度（単位面積当たりの転位数）が１×１０⁷ ／ｃｍ² 以下、好ましくは１×１０⁶ ／ｃｍ² 以下となるように形成される。前記窒化物半導体層にｎ型不純物あるいはｐ型不純物を含有させてもよい。

前記窒化物半導体層は、以下の順で積層される。先ず、ｎ側クラッド層２０３としてｎ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｎ側光ガイド層２０４としてＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．３）をｎ側層として成長する。前記活性層２０５としては、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される。Ａｌ含有量を高くすることで紫外域の発振が可能となる。また、長波長側の発振も可能であり３６０ｎｍ〜５８０ｎｍまでが発振可能となる。また、活性層２０５を量子井戸構造で形成するとレーザ発振の効率が向上する。ここで、井戸層の組成はＩｎの混晶が０＜ｘ≦０．５である。井戸層の膜厚としては、３〜２０ｎｍであり、障壁層の膜厚としては、５〜３０ｎｍである。次に、ｐ側電子閉じ込め層２０６としてｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｐ側光ガイド層２０７としてＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．３）、ｐ側クラッド層２０８としてｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｐ側コンタクト層２０９としてｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなるｐ側層を形成することで窒化物半導体層としている。また、これらの半導体層にＩｎを混晶させてもよい。前記ｐ側電子閉じ込め層２０６は省略可能である。

本実施形態の窒化物ＬＤは、活性層２０５の両側に光ガイド層２０４、２０７を形成した、つまり、ｎ型半導体層とｐ型半導体層で活性層２０５を挟んだ分離光閉じ込め型（ＳＣＨ;Separate Confinement Heterostructure ）構造としている。これは活性層よりバンドギャップの大きい光ガイド層２０４、２０７で活性層２０５を挟むことで光の導波路を構成するものである。さらに、光ガイド層２０４、２０７の両側にｎ側クラッド層２０３、ｐ側クラッド層２０８を形成する。クラッド層には屈折率の低い窒化物半導体層を設けて光閉じ込めをする。クラッド層はキャリア閉じ込め効果もある。また、前記各層の間に応力緩衝層を有する構造としてもよい。

活性層２０５の多重量子井戸構造は、障壁層から始まり井戸層で終わっても、障壁層から始まり障壁層で終わっても、井戸層から始まり障壁層で終わっても、また井戸層から始まり井戸層で終わってもよい。好ましくは障壁層から始まり、井戸層と障壁層とのペアを２〜８回繰り返してなるものであって、障壁層で終わる構成である。井戸層と障壁層とのペアを２〜３回繰り返してなるものが閾値を低下させて寿命特性を向上させるのに好ましい。

ｎ側クラッド層２０３、ｐ側クラッド層２０８は単一層構造、２層構造、または組成比がお互いに異なる２層からなる超格子構造であっても構わない。ｎ側クラッド層２０３およびｐ側クラッド層２０８の総膜厚としては、０．４〜１０μｍであり、この範囲であると順方向電圧（Ｖｆ）を低減するために好ましい。また前記クラッド層２０８の全体のＡｌの平均組成は、０．０２〜０．１である。この値は、クラックの発生を抑制し且つレーザ導波路との屈折率差を得るのに好ましい。ｎ型不純物のドープ量は、１×１０¹⁷／ｃｍ³ 〜５×１０¹⁹／ｃｍ³ である。ｎ型不純物がこの範囲でドープされていると抵抗率を低くでき且つ結晶性を損なわない。またｐ型不純物のドープ量は、１×１０¹⁹／ｃｍ³ 〜１×１０²¹／ｃｍ³ である。ｐ型不純物がこの範囲でドープされていると結晶性を損なわない。

前記異種基板上に下地層、例えばＡｌ_ａＧａ_１−ａＮ（０≦ａ≦０．５）を介してｎ側クラッド層２０３を成長させることもできる。これにより、窒化物半導体層の表面上に発生する転位（貫通転位等）やピットを低減させることができる。前記下地層は単一層構造、または多層積層構造である。ｎ側クラッド層２０３は、単一層で成長させる場合の一般式は、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．２）であって、膜厚は０．５〜５μｍである。ｎ側クラッド層２０３を多層で成長させる場合には、超格子構造としては第１の層であるＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．１）と第２の層であるＡｌ_ｙＧａ_１−ｙＮ（０．０１≦ｙ≦１）との積層構造とする。

前記ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、Ｃｄ等が挙げられ、ｐ型不純物としては、Ｍｇの他にＢｅ、Ｚｎ、Ｍｎ、Ｃａ、Ｓｒ等が挙げられる。不純物の濃度は５×１０¹⁶／ｃｍ³ 以上１×１０²¹／ｃｍ³ 以下の範囲でドープされることが好ましい。不純物の濃度は１×１０²¹／ｃｍ³ よりも多いと窒化物半導体層の結晶性が悪くなって、逆に出力が低下する傾向がある。これは変調ドープの場合も同様である。前記基板や窒化物半導体層はＭＯＣＶＤ（有機金属化学気相成長）法やＨＶＰＥ（ハライド気相エピタキシャル成長）法、ＭＢＥ（分子線気相成長）法等を用いて成長させる。

前記異種基板上に中間層を介してｎ側クラッド層２０３を成長させることもできる。この中間層は、アンモニアとＴＭＧ、シランガスを用い、基板１０１の上に、１０５０℃でＳｉを３×１０¹⁸／ｃｍ³ ドープしたＧａＮよりなり、膜厚を４μｍで成長させる。

（第２の工程）
基板１０１上にｎ側半導体層、活性層およびｐ側半導体層からなる半導体層を積層したウェハーを半導体成長装置の反応容器から取り出す。

次に、応力緩和の目的のために、ｎ側半導体層をエッチングにより露出させる。ｎ側半導体層の露出面は特に限定するのもではないが本実施形態ではｎ側クラッド層まで露出する。エッチングにはＲＩＥ法を用いＣｌ₂ 、ＣＣｌ₄ 、ＢＣｌ₃ 、ＳｉＣｌ₄ ガス等によりエッチングする。

次に、ｐ側半導体層にストライプ状の電流狭窄領域からなる導波路領域を形成する。ｐ側半導体層の最上層であるｐ側コンタクト層２０９の表面にＳｉＯ₂ 等よりなる保護膜（図示せず）を形成する。この保護膜のパターンはストライプ状の導波路領域を形成するためのパターン形状をしており、前記ストライプ状の導波路領域以外の領域をエッチングにより除去する。エッチングにはＲＩＥ法を用いてＣｌ₂ やＣＣｌ₄ 、ＳｉＣｌ₄ 、ＢＣｌ₃ のような塩素系のガスによりエッチングする。導波路領域であるリッジ部の幅は１．０μｍ〜５０．０μｍとする。導波路領域のストライプ方向の長さは３００μｍ〜１０００μｍである。シングルモードのレーザ光とする場合のリッジ部の幅は１．０μｍ〜２．０μｍとするのが好ましい。前記リッジ部の幅を１０μｍ以上とすれば、２００ｍＷ以上の出力が可能となる。リッジ部の高さ（エッチングの深さ）は、ｐ側光ガイド層を露出する範囲であればよい。大電流を流すことでリッジ部以下では電流が急激に横方向に広がる。そのため、リッジ部を形成するためのエッチング深さはｐ側光ガイド層まであるのが好ましい。

（第３の工程）
その後、リッジ部の側面を埋め込み絶縁膜２２０で保護する。この埋め込み絶縁膜とは半導体層よりも屈折率が小さく、絶縁性の材料から選ばれるものである。具体例としては、ＺｒＯ₂ 、ＳｉＯ₂ 、その他にはＶ、Ｎｂ、Ｈｆ、Ｔａ等の酸化物である。

リッジ部の側面を埋め込み絶縁膜２２０で保護した後、本実施形態では、埋め込み絶縁膜２２０上にＩＴＯ膜２６０を形成し、さらに、ｐ側コンタクト層２０９の表面にｐ電極２３０を形成する。好ましくは、ｐ側コンタクト層２０９および埋め込み絶縁膜２２０の一部上（リッジ部の周辺領域）にｐ電極２３０を形成する。ｐ電極２３０としては、多層構造とし、本実施形態では、最上層にＩＴＯ膜を形成する。ｐ電極２３０を、例えばＮｉとＡｕとからなる２層構造とする場合には、先ず、ｐ側コンタクト層２０９上にＮｉを５ｎｍ〜２０ｎｍの膜厚で形成し、次に、Ａｕを５０ｎｍ〜３００ｎｍの膜厚で形成し、最上層にＩＴＯを３０ｎｍ〜１０００ｎｍ、好ましくは５０ｎｍ〜５００ｎｍの膜厚で形成する。また、ｐ電極２３０を３層構造とする場合にはＮｉ／Ａｕ／Ｐｔ、Ｎｉ／Ａｕ／Ｐｄ等があり、ＮｉとＡｕは２層構造と同じ膜厚であればよく、ＰｔやＰｄは５０ｎｍ〜５００ｎｍとし、最上層にＩＴＯを３０ｎｍ〜１０００ｎｍ、好ましくは５０ｎｍ〜５００ｎｍの膜厚で形成する。

ｐ電極２３０を形成した後、オーミックアニールを行う。詳細な条件としては、アニール温度を３００℃以上、好ましくは５００℃以上とする。またアニールを行う雰囲気を窒素および／または酸素を含有する条件とする。

その後、ｐ電極２３０の端部上および前工程で露出したｎ側半導体層の側面等に絶縁性保護膜２４０として例えばＳｉＯ₂ 膜を形成する。次に、ｐ電極２３０上およびｐ電極近傍の絶縁性保護膜２４０上にパッド電極２５０を形成する。このパッド電極２５０はＮｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属からなる積層体とすることが好ましい。本実施形態では、パッド電極２５０の最下層（第１層目）にＩＴＯ膜２５１を形成する。即ち、ＩＴＯ膜２５１を形成した後に、例えばＰｔ膜２５２、Ａｕ膜２５３の順に形成する。パッド電極２５０の膜厚は特に限定されないが、最終層のＡｕ膜２５３の膜厚を１００ｎｍ以上とする。

ｎ型コンタクト層２０２の露出面上にはｎ電極２１０を形成する。ｎ電極２１０は、少なくともＴｉ、Ｎｉ、Ａｕ、Ｐｔ、Ａｌ、Ｐｄ、Ｗ、Ｒｈ、Ａｇ、Ｍｏ、Ｖ、Ｈｆからなる群より選ばれる少なくとも１つを有する。また、これらの材料を用いると、窒化物半導体からなるｎ型コンタクト層２０２とｎ電極２１０とのオーミック特性が得られ、密着性も良く、各層の界面で剥がれを抑制する効果を有する。ｎ電極２１０の膜厚としては１０００ｎｍ以下、好ましくは６００ｎｍ以下とする。ｎ電極２１０を多層構造とする場合には、具体的には第１層目をＶ、またはＴｉ、Ｍｏ、Ｗ、Ｈｆ等とする。ここで、第１の層の膜厚は５０ｎｍ以下とする。また第１層目をＷとすれば３０ｎｍ以下とすることが良好なオーミック特性を得ることができるので好ましい。第１層目をＶとすれば耐熱性が向上するので好ましい。ここで、Ｖの膜厚は５ｎｍ以上３０ｎｍ以下、好ましくは７ｎｍ以上２０ｎｍとすることで良好なオーミック特性を得ることができる。

前記ｎ電極２１０がＴｉ／Ａｌの積層構造であれば、膜厚は１０００ｎｍ以下であって、例えば膜厚は１０ｎｍ／５００ｎｍとなる。また、ｎ電極２１０としてＴｉ／Ｐｔ／Ａｕの順に積層する場合、それぞれの膜厚は例えば６ｎｍ／１００ｎｍ／３００ｎｍである。また、ｎ電極２１０としてＴｉ／Ｍｏ／Ｐｔ／Ａｕの順に積層する場合の膜厚は例えばＴｉ（６ｎｍ）／Ｍｏ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２１０ｎｍ）となる。ｎ電極としてＴｉ／Ｈｆ／Ｐｔ／Ａｕの順に積層する場合の膜厚は例えばＴｉ（６ｎｍ）／Ｈｆ（６ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（３００ｎｍ）となり、Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの順に積層する場合であれば、Ｔｉ（６ｎｍ）／Ｍｏ（５０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２１０ｎｍ）の順に積層することができる。またはＷ／Ｐｔ／Ａｕ、Ｗ／Ａｌ／Ｗ／Ａｕ等であれば上記特性を示す。その他のｎ電極としては、窒化物半導体基板の第２の主面側からＨｆ／Ａｌ、Ｔｉ／Ｗ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｄ／Ｐｔ／Ａｕ、Ｐｄ／Ｐｔ／Ａｕ、Ｔｉ／Ｗ／Ｔｉ／Ｐｔ／Ａｕ、Ｍｏ／Ｐｔ／Ａｕ、Ｍｏ／Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｖ／Ｐｔ／Ａｕ、Ｖ／Ｍｏ／Ｐｔ／Ａｕ、Ｖ／Ｗ／Ｐｔ／Ａｕ、Ｃｒ／Ｐｔ／Ａｕ、Ｃｒ／Ｍｏ／Ｐｔ／Ａｕ、Ｃｒ／Ｗ／Ｐｔ／Ａｕ等がある。またｎ電極を形成した後、３００℃以上でアニールしてもよい。

さらに、ｎ電極２１０上にｎ電極と同様のパターン形状でメタライズ電極（図示せず）を形成してもよい。メタライズ電極としては、Ｔｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｓｎ）、Ｔｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｓｉ）、Ｔｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｇｅ）、Ｔｉ／Ｐｔ／Ａｕ／Ｉｎ、Ａｕ／Ｓｎ、Ｉｎ、Ａｕ／Ｓｉ、Ａｕ／Ｇｅ等を用いることができる。

（第４の工程）
前記ｎ電極２１０を形成した後、ストライプ状のｐ電極に垂直な方向であって、半導体層の共振面を形成するためにウェハーをバー状に分割する。ここで、共振面は、Ｍ面（１−１００）やＡ面（１１−２０）である。ウェハーをバー状に分割する方法としては、ブレードブレイク、ローラーブレイク、またはプレスブレイク等がある。

本実施形態の半導体レーザ素子は、ウェハーの分割工程を２段階で行うことが好ましい。この方法によって、共振面を歩留まり良く形成することができる。

先ず、窒化物半導体基板の第１の主面側からスクライブにより予め劈開補助溝を形成する。該劈開補助溝はウェハーの全面、若しくはバーを形成するためにウェハーの両端に形成する。好ましくは、前記劈開補助溝をバーを形成する劈開方向に破線状に間隔をあけて形成する。これによって、劈開方向が屈曲することを抑制することができる。

次に、ブレイカーによりウェハーをバー状に分割する。劈開方法には、ブレードブレイク、ローラーブレイク、またはプレスブレイク等がある。

また、前記基板の裏面に予め劈開補助溝を形成することで、容易にウェハーをバー状に劈開することができる。ここで劈開により形成された共振面に反射ミラーを形成することもできる。反射ミラーはＳｉＯ₂ やＺｒＯ₂ 、ＴｉＯ₂ 、Ａｌ₂ Ｏ₃ 、Ｎｂ₂ Ｏ₅ 等からなる誘電体多層膜である。前記反射ミラーは、共振面の光反射側、および／または光出射面に形成する（光反射側、および光出射面に形成することが好ましい）。劈開によって形成された共振面であれば、反射ミラーを再現性よく形成することができる。

さらに、バー状となった窒化物半導体基板を電極のストライプ方向に平行に分割して窒化物半導体レーザ素子をチップ化する。半導体レーザ素子としてチップ化した後の形状は矩形状であって、該矩形状の共振面の幅は５００μｍ以下、好ましくは４００μｍ以下とする。このようにして、接触抵抗率が１×１０^-3Ω・ｃｍ² 以下まで接触抵抗を低減した片面電極構造を有する半導体レーザ素子が得られる。

＜第２の実施形態＞
図２は、第２の実施形態に係るＬＤをレーザ光の共振方向に垂直な方向（共振面に平行な方向）に切断した際の断面構造の一例を模式的に示す。

第２の実施形態のＬＤは、基板１０１として、導電性を有する窒化物半導体基板が用いられており、第１の主面側には半導体層、ｐ電極２３０が順に形成され、第２の主面側にｎ電極２１０が形成された対向電極構造（ＬＤの一対の電極がチップの両面で対向するように形成された両面電極構造）を有し、その他は前述した第１の実施形態とほぼ同様である。なお、低温成長バッファ層２０１、ｎ側コンタクト層２０２は省略してもよい。

このような構造により、第１の実施形態とほぼ同等の特性を有し、薄型で放熱性が高く、大電流の投入が可能となり、高出力発振が可能となり、高出力のＬＤが得られる。

＜第３の実施形態＞
第３の実施形態に係るＬＤは、前述した第１の実施形態に係るＬＤと比べて、ｐ電極２３０の構造、埋め込み絶縁膜２２０の材質が異なる。

本実施形態に係るＬＤでは、埋め込み絶縁膜２２０の材質としてＳｉＯ₂ 膜を用いている。その理由は、リッジ導波路構造におけるリッジ部の下方領域とリッジ部近傍の下方領域との光屈折率の高低関係に所望の差をつけて所望の光閉じ込め効果を得るためである。第１の実施形態に係るＬＤのようにリッジ部がｐ側コンタクト層２０９からｐ側クラッド層２０８の一部まで形成されていて活性層２０５から埋め込み絶縁膜２２０までの距離が比較的長い場合には、ＧａＮ系半導体層との光屈折率差が比較的大きくなるであるＳｉＯ₂ 膜を埋め込み絶縁膜２２０として用いることが望ましい（図１）。

本実施形態におけるｐ電極２３０は、（１）最下層に金属膜（例えばＮｉ膜）が形成され、最上層にＩＴＯ膜の単層構造あるいは積層構造を有し、所定の厚さを有するもの、または、（２）ＩＴＯ膜の単層構造を有し、所定の厚さを有するもの、または、（３）最下層（第１層目）にＩＴＯ膜を用いた積層構造を有し、所定の厚さを有するものである。

このようなｐ電極２３０を用いることによって、ｐ電極表面側に金属酸化物が形成されることはなく、金属酸化物での電圧上昇が生じることもなく、ｐ電極での電圧上昇を小さくして電圧特性を改善することができる。また、ＩＴＯ膜を用いたｐ電極を、リッジ部上から埋め込み絶縁膜上の少なくともリッジ部の近傍まで跨がる領域（埋め込み絶縁膜上の全面でもよいが、好ましくは一部の領域）に形成しているので、活性層２０５から漏れ出してきた光がｐパッド電極２５０で吸収されることを抑制でき、光吸収による電流特性への悪影響を緩和することができる。したがって、閾値電流を低下させ、電流・発光出力特性において閾値電流以上での発光出力の立ち上がりの傾き角η（イータ）を大きくし、ＲＩＮ特性を改善することができる。

また、ｐ電極２３０は所定の厚さを有するものであり、ｐパッド電極２５０を活性層２０５から極力遠ざけることにより、活性層２０５からの光に対するｐパッド電極２５０の光吸収による電流特性への悪影響を緩和することができ、光の閉じ込め効果を向上させることができる。この場合、ｐ電極２３０としてＩＴＯ膜からなる単層構造を用いるものとすれば、単層構造のＩＴＯ膜の厚膜を、例えば２０〜１０００ｎｍ、好ましくは５０〜２００ｎｍの厚さにする。

ｐ電極２３０として、ＩＴＯ膜からなる単層構造を用いる場合には、ＩＴＯ膜からなるｐ電極２３０が埋め込み絶縁膜２２０の上面に接しているので、両者（ｐ電極２３０と埋め込み絶縁膜２２０）の密着性が良好になっている。

ｐ電極２３０として、最下層がＩＴＯ膜である積層構造を用いた場合にも、ｐ電極と埋め込み絶縁膜との界面（異材質界面）の密着性が向上し、ｐ電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

図４は、図１に示したような構造を有する第３の実施形態に係るＬＤにおいて、ｐ電極２３０の最上層にＩＴＯ膜を用いた場合のｐ電極およびその周辺部分を取り出して一例を拡大して模式的に示す断面図である。

図４中、ｐ電極２３０は、最下層として例えば１０ｎｍのＮｉ膜２３１、その上層に例えば１５０ｎｍのＡｕ膜２３２、最上層としてＩＴＯ膜２３３が順に蒸着、またはスパッタにより成膜されたＮｉ／Ａｕ／ＩＴＯ構造を有する。この場合、最上層のＩＴＯ膜２３３の膜厚は、２０〜２００ｎｍ、好ましくは５０〜１００ｎｍ、より好ましくは５０〜８０ｎｍである。

上記したようにｐ電極２３０の最上層にＩＴＯ膜２３３を用いると、ｐ電極表面側に金属酸化物が形成されることはなく、金属酸化物での電圧上昇が生じることもなく、ｐ電極での電圧上昇を小さくして電圧特性を改善することができる。

また、ｐ電極２３０の最上層にＩＴＯ膜の積層構造を用い、ｐ電極２３０の総膜厚を例えば５０〜５００ｎｍ（例えば２００ｎｍ）とすることによってｐパッド電極２５０を活性層２０５から極力遠ざけることにより、ｐパッド電極２５０の光吸収による電流特性への悪影響を緩和することができる。

また、ｐ電極２３０の最上層にＩＴＯ膜の積層構造を用いた場合には、活性層２０５から漏れ出してきた光を透明導電膜の界面で反射する効果（ミラー効果）が得られるので、光の閉じ込め効果を向上させることができる。

なお、ｐパッド電極２５０は、Ｐｔ膜２５２およびＡｕ膜２５３が順に真空蒸着、またはスパッタにより成膜されたＰｔ／Ａｕ構造を有するものでもよいが、ｐパッド電極の最下層にＩＴＯ膜を用いた積層構造、例えばＩＴＯ膜２５１、Ｐｔ膜２５２およびＡｕ膜２５３が順に真空蒸着、またはスパッタにより成膜されたＩＴＯ／Ｐｔ／Ａｕ構造を有するものを用いることが望ましい。この場合、最下層のＩＴＯ膜２５１は例えば５０〜８００ｎｍ（例えば１００ｎｍ）、Ｐｔ膜２５２は例えば１０ｎｍ、Ａｕ膜２５３は例えば８０ｎｍの厚さを有する。

このようにｐパッド電極２５０の最下層にＩＴＯ膜を用いると、ｐパッド電極２５０と絶縁性保護膜２４０との界面（異材質界面）の密着性が向上し、ｐパッド電極の剥がれを防止し、信頼性および歩留りの向上を図ることができる。

また、ｐ電極の最上層およびｐパッド電極の最下層にそれぞれＩＴＯ膜を用いた場合には、ｐ電極とｐパッド電極の界面（同属材質間の界面）の密着性が向上する。これにより、異なる材質同士の密着性の悪さおよび熱膨脹係数の違いなどに起因して何らかの外力を受けた時などにおけるｐパッド電極２５０の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。また、ｐ電極２３０とｐパッド電極２５０の界面（同属材質間の界面）の密着性が向上するので、製造工程においてｐ電極２３０の表面に酸化膜が形成された場合（アニールによりｐ電極の表面に酸化物が形成されたり、ｐ電極２３０の形成工程とｐパッド電極２５０の形成工程との間でｐ電極２３０が大気中に晒されてｐ電極２３０の表面に自然酸化物が形成された場合）に、何らかの外力を受けた時にｐパッド電極の剥がれが発生するという事態を防止し、信頼性および歩留りの向上を図ることができる。

また、ｐ電極２３０の最上層のＩＴＯ膜２３３およびｐパッド電極２５０の最下層のＩＴＯ膜２５１をそれぞれ厚膜で形成し、活性層２０５とｐパッド電極２５０との距離を大きくとることにより、活性層２０５から放出されるレーザ光に対する金属材料による吸収を抑制することができる。結果として、ＬＤの電流特性への影響を最小限に抑えることができ、高出力化、リニアリティ（キンクの発生防止）の面でも効果的である。

なお、ｐ電極２３０として前述したようにＩＴＯ膜の単層構造を用いた場合にも、ｐパッド電極の最下層にＩＴＯ膜を用いることによって上記したような各効果が得られる。

上記した第３の実施形態のＬＤによれば、リッジ導波路構造と、透明導電膜を用いたｐ電極を有することで、従来よりも電圧特性の優れたものが得られる。また、ｐ電極として、透明導電膜の単層構造のもの、または、最上層に透明導電膜の単層構造あるいは積層構造を有するものを用い、所定の厚さにすることによってｐパッド電極を活性層から極力遠ざけることにより、ｐパッド電極の光吸収による電流特性への悪影響を緩和することができ、従来よりも電流特性の優れたものが得られる。

また、ｐ電極として、最上層に透明導電膜の積層構造を用いた場合には、活性層から漏れ出してきた光を透明導電膜の界面で反射する効果（ミラー効果）が得られるので、光の閉じ込め効果を向上させることができる。

第３の実施形態に係るＬＤの製造方法は、前述した第１の実施形態に係るＬＤの製造方法と比べて、前述した（第３の工程）の一部が異なり、その他は同じである。

即ち、リッジ部の側面を埋め込み絶縁膜２２０で保護した後、ｐ側コンタクト層２０９の表面にｐ電極２３０を形成する。この場合、ｐ電極２３０を、好ましくは、ｐ側コンタクト層２０９および埋め込み絶縁膜２２０の一部上（リッジ部の周辺領域）に形成する。 また、ｐ電極２３０として、最上層にＩＴＯ膜を有する積層構造、例えばＮｉとＡｕとＩＴＯ膜からなる３層構造とする場合には、先ず、ｐ側コンタクト層２０９上にＮｉを５ｎｍ〜２０ｎｍの膜厚で形成し、次に、Ａｕを５０ｎｍ〜３００ｎｍの膜厚で形成し、最上層にＩＴＯ膜を２０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１００ｎｍの膜厚で形成する。

＜第４の実施形態＞
図８は、第４の実施形態に係るＬＤをレーザ光の共振方向に垂直な方向（共振面に平行な方向）に切断した際の断面構造の一例を模式的に示す。図７中と同一部分には同一符号を付している。

図８に示すＬＤは、前述した第１〜第３の実施形態のＬＤと比べて、次の点に特徴を有する。図７のようにｐ側光ガイド層１０までリッジ部が形成された形態において、ｐ電極２０は、リッジ部の上面にオーミックに接触するとともに、リッジ部上から埋め込み絶縁膜６２の上面全面上の領域を覆うように形成されている点と、前記埋め込み絶縁膜６２がｐ側光ガイド層１０の表面のリッジ部側に設けられている点が異なり、その他はほぼ同様である。また、ｐ側光ガイド層１０の表面のリッジ部から離れた側は、絶縁性保護膜６４で覆われている。

このような構造のＬＤによっても、前述した第１〜第３の実施形態のＬＤとほぼ同等の特性が得られる。この場合、リッジ部がｐ側コンタクト層１２からｐ側光ガイド層１０の一部まで形成されており、活性層８から埋め込み絶縁膜６２までの距離が第１の実施形態と比べて短いので、リッジ導波路構造におけるリッジ部の下方領域とリッジ部近傍の下方領域との光屈折率の高低関係に所望の差をつけて、すなわち前記領域のＧａＮ系半導体層との光屈折率差を設けて、所望の光閉じ込め効果を得るために、埋め込み絶縁膜６２として光屈折率差が比較的小さくなるＺｒＯ₂ 膜を用いることが望ましい。

＜第５の実施形態＞
前述した各実施形態から明らかなように、本発明は、上記したような窒化物半導体レーザ素子に限らず、半導体層に接触する電極２３０と、この半導体層の表面を覆う多層の絶縁膜２２０、２４０と、前記電極上および絶縁膜上に形成されたパッド電極２５０とを具備する半導体レーザ素子に一般的に適用可能である。この場合、絶縁膜とパッド電極との界面、および／または、電極とパッド電極との界面に透明導電膜が存在するように実施したり、ｐ電極を透明導電膜の単層構造あるいは積層構造とすることにより、前述したような効果が得られる。なお、絶縁膜として前記埋め込み絶縁膜が省略された単層の絶縁膜２４０を用いる構造でも、本発明を適用可能である。

＜その他の実施形態＞
本発明は、ストライプ状のリッジ形状をした導波路を有する半導体レーザ素子とは構造を異にする電流狭窄層を有する半導体レーザ素子にも適用可能である。該電流狭窄層とは、選択的に電流を流す機能を有する層である。具体的な組成としてはＡｌＮである。電流狭窄層は活性層とｐ側コンタクト層との間にあればよく、好ましくはｐガイド層に形成されている。電流狭窄層同士の間隔は０．５μｍ〜３μｍである。電流狭窄層の膜厚は１０ｎｍ〜１μｍである。

また、本発明は、窒化物半導体基板の上に複数の導波路領域を有する半導体レーザ素子やワイドリッジ部を有する半導体レーザ素子とすることもできる。

なお、本発明の実施は、ＭＯＶＰＥ（有機金属気相成長）法、ＨＶＰＥ法、ＭＢＥ法等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。

以下、本発明のＬＤの実施例を数例示すが、本発明はこれらに限定されない。また、各実施例において同一部分には同一符号を付してその詳細な説明を省略している。

［実施例１］
図１は、実施例１のＬＤの断面構造を模式的に示す。ここでは、レーザ光の共振方向に垂直な方向（共振面に平行な方向）に切断した際の断面構造の一例を模式的に示す。

本例のＬＤの構造は、サファイア基板１０１の第１の主面上に、窒化物半導体層として、低温成長バッファ層２０１、ｎ側コンタクト層２０２、ｎ側クラッド層２０３、ｎ側光ガイド層２０４、活性層２０５、ｐ側電子閉じ込め層２０６、ｐ側光ガイド層２０７、ｐ側クラッド層２０８、ｐ側コンタクト層２０９が積層成長により形成されている。ｐ側コンタクト層２０９およびｐ側クラッド層２０８の一部には、ストライプ状のリッジ部が形成されており、リッジ導波路領域に対して略垂直な端面に共振面（図示せず）が存在している。

そして、リッジ部の側面およびｐ側クラッド層２０８の露出上面を覆う埋め込み絶縁膜（例えば厚さ５０μｍのＺｒＯ₂ 膜）２２０と、リッジ部の上面にオーミックに接触し、かつ、リッジ部の側面および埋め込み絶縁膜２２０上の一部を覆うｐ電極２３０と、絶縁性保護膜（例えば厚さ５０ｎｍのＳｉＯ₂ 膜）２４０と、ｐ電極上のｐパッド電極２５０と、ｎ側コンタクト層２０２の露出面にｎ電極２１０が形成されている。そして、ｐ電極２３０の側端部上から埋め込み絶縁膜２２０上、ｐ型の半導体層２０８、２０７、２０６、活性層２０５、ｎ型の半導体層２０４、２０３、２０２の各側面を覆うように絶縁性保護膜２４０が形成されている。

ｎ側クラッド層２０３はｎ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｎ側光ガイド層２０４はＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．３）である。活性層２０５は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）であり、Ａｌ含有量を高くすることで紫外域の発振が可能となる。また、長波長側の発光も可能であり、３６０ｎｍ〜５８０ｎｍまでが発振可能となる。また、活性層２０５を量子井戸構造で形成するとレーザ発振の効率が向上する。ここで、井戸層の組成はＩｎの混晶が０＜ｘ≦０．５である。井戸層の膜厚としては、３〜２０ｎｍであり、障壁層の膜厚としては、５〜３０ｎｍである。

ｐ側電子閉じ込め層（ｐ側キャップ層）２０６はｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｐ側光ガイド層２０７はＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．３）、ｐ側クラッド層２０８はｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）、ｐ側コンタクト層２０９はｐ型不純物ドープＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）である。また、これらの半導体層にＩｎを混晶させてもよい。前記ｐ側電子閉じ込め層２０６は省略可能である。

上記したように活性層２０５の両側に光ガイド層２０４、２０７を形成したＳＣＨ構造の両側にｎ側クラッド層２０３、ｐ側クラッド層２０８を形成しており、クラッド層に屈折率の低い窒化物半導体層を設けて光閉じ込め機能を持たせている。クラッド層はキャリア閉じ込め効果もある。また、前記各層の間に応力緩衝層を有する構造としてもよい。

図３は、実施例１において、界面にＩＴＯ膜を有する部分を取り出して一例を模式的に示している。

図３に示すように、埋め込み絶縁膜２２０上にＩＴＯ膜２６０（５０ｎｍ）が形成され、その上にＮｉ系のｐ電極２３０が形成されている。このように埋め込み絶縁膜２２０とｐ電極２３０の界面にＩＴＯ膜２６０が介在しているので、両者の密着性が良好になっている。

上記ｐ電極２３０は、Ｎｉ膜２３１（１０ｎｍ）、Ａｕ膜２３２（１５０ｎｍ）およびＩＴＯ膜２３３（１５０ｎｍ）が順に蒸着、またはスパッタにより成膜されたＮｉ／Ａｕ／ＩＴＯ構造を有する。そして、ｐパッド電極２５０は、ＩＴＯ膜２５１（１０ｎｍ）、Ｐｔ膜２５２（１０ｎｍ）およびＡｕ膜２５３（８０ｎｍ）が順に蒸着、またはスパッタにより成膜されたＩＴＯ／Ｐｔ／Ａｕ構造を有している。このように絶縁性保護膜２４０とｐパッド電極２５０の界面にはＩＴＯ膜２５１が介在しており、ｐ電極２３０とｐパッド電極２５０の界面にはＩＴＯ膜２３３および２５１が介在している。したがって、ｐパッド電極２５０は、ＩＴＯ膜を介してｐ電極２３０および絶縁性保護膜２４０の両方に対して良好に密着している。

［実施例１のＬＤの製造方法］
ＭＯＣＶＤ反応装置内において、１インチφ、Ｃ面を主面とするサファイア基板（ウェハー）を配置して、温度を５００℃にする。次に、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ₃ ）を用い、ＧａＮよりなるバッファ層を２０ｎｍの膜厚で成長させる。バッファ層を成長した後、温度を１０５０℃にして、同じくＧａＮよりなる下地層を４μｍの膜厚で成長させる。

下地層を成長した後、ウェハーを反応容器から取り出し、この下地層の表面に、ストライプ状のフォトマスクを形成し、ＣＶＤ装置によりストライプ幅１０〜３００μｍ、ストライプ間隔（窓部）５〜３００μｍのＳｉＯ₂ よりなる保護膜を形成する。

保護膜を形成した後、ウェハーをＨＶＰＥ（ハイドライド気相成長法）装置に移送し、原料にＧａメタル、ＨＣｌガス、およびアンモニアを用い、ｎ型不純物としてＳｉおよび／または酸素（Ｏ）をドーピングしながらＧａＮよりなる窒化物半導体を４００μｍの膜厚で成長させる。このようにＨＶＰＥ法で保護膜の上に窒化物半導体を成長させながら１００μｍ以上のＧａＮ厚膜を成長させると結晶欠陥は二桁以上少なくなる。ここで、ＧａＮ層は少なくとも導波路形成領域下では転位密度が１×１０⁶ ／ｃｍ² 以下である。

なお、基板１０１上に半導体層を成長させる際、基板１０１とｎ側クラッド層２０３との間に低温成長バッファ層２０１、ｎ側コンタクト層２０２、さらにクラック防止層（Ｉｎ_x Ｇａ_1-x Ｎ、０＜ｘ≦１）を積層成長させるようにしてもよい。

（ｎ側クラッド層２０３）
続いて、１０５０℃でＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニア、シランガスを用い、Ｓｉを１×１０¹⁹／cm³ ドープしたＡｌ_0.03Ｇａ_0.97Ｎよりなる層を膜厚２μｍで成長させる。なお、このｎ側クラッド層は超格子構造とすることもできる。

（ｎ側光ガイド層２０４）
続いて、シランガスを止め、１０５０℃でアンドープＧａＮよりなるｎ側光ガイド層２０４を０．１７５μｍの膜厚で成長させる。このｎ側光ガイド層にｎ型不純物をドープしても良い。

（活性層２０５）
次に、温度を８００℃にして、ＳｉドープＩｎ_0.02Ｇａ_0.98Ｎよりなる障壁層を１４ｎｍの膜厚で成長させ、続いて同一温度で、アンドープＩｎ_0.07Ｇａ_0.93Ｎよりなる井戸層を７ｎｍの膜厚で成長させる。障壁層と井戸層とを２回交互に積層し、最後に障壁層で終わり、総膜厚５６ｎｍの多重量子井戸構造（ＭＱＷ）の活性層を成長させる。

（ｐ側キャップ層（ｐ側電子閉じ込め層）２０６）
次に、温度を１０５０℃に上げ、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ₂ Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ｐ側光ガイド層よりもバンドギャップエネルギーが大きい、Ｍｇを１×１０²⁰／cm³ ドープしたｐ型Ａｌ_0.25Ｇａ_0.75Ｎよりなるｐ側キャップ層を１０ｎｍの膜厚で成長させる。なお、ｐ側キャップ層は省略可能である。

（ｐ側光ガイド層２０７）
続いて、Ｃｐ₂ Ｍｇ、ＴＭＡを止め、１０５０℃で、バンドギャップエネルギーがｐ側キャップ層１０よりも小さい、アンドープＧａＮよりなるｐ側光ガイド層を０．１４μｍの膜厚で成長させる。

（ｐ側クラッド層２０８）
続いて、１０５０℃でアンドープＡｌ_0.10Ｇａ_0.90Ｎよりなる層を２．５ｎｍの膜厚で成長させ、続いてＣｐ₂ Ｍｇ、ＴＭＡを止め、アンドープＧａＮよりなる層を２．５ｎｍの膜厚で成長させ、総膜厚０．４μｍの超格子層よりなるｐ側クラッド層を成長させる。（ｐ側コンタクト層２０９）
最後に、１０５０℃で、ｐ側クラッド層の上に、Ｍｇを１×１０²⁰／ｃｍ³ ドープしたｐ型ＧａＮよりなるｐ側コンタクト層を１５ｎｍの膜厚で成長させる。

以上のようにして窒化物半導体を成長させたウェハーを反応容器から取り出し、最上層のｐ側コンタクト層２０９の表面にストライプ状のＳｉＯ₂ よりなる保護膜（図示せず）を形成し、ＲＩＥを用いてＳｉＣｌ₄ ガスによりエッチングすることにより、ストライプ状の導波路領域であるリッジ部を形成する。

次に、リッジ部の表面および露出しているｐ側光ガイド層２０７の表面をマスクパターンで覆い、ＲＩＥ法を用いてエッチングを行うことにより、負電極２１０を形成すべきｎ側コンタクト層２０２の一部の表面を露出させる。

次に、リッジ部の側面およびｐ側光ガイド層２０７の表面を保護するためにＺｒＯ₂ からなる埋め込み絶縁膜２２０で覆う。次に、埋め込み絶縁膜２２０の上面でリッジ部の近傍にＩＴＯ膜２６０を形成する。

次に、ｐ側コンタクト層２０９およびＩＴＯ膜２６０の上面にＮｉ（１０ｎｍ）２３１／Ａｕ（１５０ｎｍ）２３２／ＩＴＯ膜（１５０ｎｍ）２３３よりなるｐ電極２３０を形成した後、６００℃でオーミックアニールを行う。なお、ｎ側コンタクト層２０２の露出面には、Ｖ（１０ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（３００ｎｍ）よりなるｎ電極２１０をリッジ部と平行に形成する。

前記ｐ電極２３０をＮｉ膜２３１／Ａｕ膜２３２／ＩＴＯ膜２３３の積層構造で形成する際、例えば以下に述べるような方法のいずれかを採用することができる。

第１の方法は、全面にレジストを塗布してｐ電極パターンに対応する開口部を形成した後、Ｎｉ膜２３１、Ａｕ膜２３２およびＩＴＯ膜２３３を順に蒸着、またはスパッタしてそれぞれ開口部内に埋め込んだ後、レジスト上のＩＴＯ膜２３３、Ａｕ膜２３２およびＮｉ膜２３１をＣＭＰにより除去し、異方性エッチングによりレジストを除去する。

第２の方法は、全面にＮｉ膜２３１およびＡｕ膜２３２を順に蒸着、またはスパッタし、全面にレジストを塗布してｐ電極パターンに対応する開口部を形成し、ＩＴＯ膜２３３をスパッタして開口部内に埋め込んだ後、レジスト上のＩＴＯ膜２３３をＣＭＰにより除去し、等方性エッチングによりＮｉ膜２３１／Ａｕ膜２３２をパターンニングする。この場合、ｐコンタクト層の表面に直接にレジストが接触しない利点がある。

第３の方法は、全面にＮｉ膜２３１およびＡｕ膜２３２を順に蒸着、またはスパッタし、それらをｐ電極パターンに対応してパターンニングした後、全面にレジストを塗布してｐ電極パターンに対応する開口部を形成し、ＩＴＯ膜２３３を蒸着、またはスパッタして開口部内に埋め込んだ後、レジスト上のＩＴＯ膜２３３をＣＭＰにより除去し、異方性エッチングによりレジストを除去する。

なお、ｐ電極２３０としては、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ａｕ／Ｐｄ、Ｎｉ／Ａｕ／Ｒｈ、Ｎｉ／Ａｕ／ＲｈＯ、Ｎｉ／Ａｕ／Ｉｒ、Ｎｉ／Ａｕ／ＰｄＯなどのいずれかの最上層にＩＴＯを形成することができる。

次に、ｐ電極２３０の一部（側端部）上および埋め込み絶縁膜２２０上、半導体層の側面およびｎ側コンタクト層２０２の露出面でｎ電極２１０の位置を除く上面を覆うようにＳｉＯ₂ よりなる絶縁性保護膜２４０を０．５μｍの膜厚となるようにスパッタリング成膜により形成する。

次に、ｐ電極２３０の露出部上に、ｐパッド電極２５０として、ＩＴＯ膜（１００ｎｍ）２５１／Ｐｔ膜（１００ｎｍ）２５２／Ａｕ膜（８００ｎｍ）２５３を連続して形成する。この場合、ｐパッド電極２５０は、絶縁性保護膜２４０を介してｐ電極２３０の表面積よりも広い面積で形成されており、放熱性が向上し、ワイヤーボンディングが容易になっている。また、ｐパッド電極２５０は、ｐ電極２３０よりも膜厚が厚く形成されており、ｐ電極２３０の剥がれを防止する。

そして、基板１０１の厚さが１００μｍとなるように基板裏面がラッピングされた後、さらに細かい研磨剤で１μｍポリシングされて基板裏面が鏡面状にされている。このように基板の厚さを１００μｍ以下に薄くすることによって、レーザ素子の放熱性が高まる。 次に、上記したｎ電極２１０とｐ電極２３０およびｐパッド電極２５０とを形成したウェハー状の基板の主面側に凹部溝を形成する。該凹部溝は深さを１０μｍとする。また、共振面と平行方向に５０μｍ、垂直方向に１５μｍの幅とする。次に、前記凹部溝を劈開補助線として基板の裏面側からバー状に劈開し、劈開面（１−１００面、六角柱状の結晶の側面に相当する面＝Ｍ面）を共振面とする。

次に、共振器面にＳｉＯ₂ とＴｉＯ₂ よりなる誘電体多層膜を形成し、最後にｐ電極２３０に平行な方向に、バーをチップ化することで半導体レーザ素子とする。なお、共振器長は３００〜１０００μｍとする。ここで、窒化物半導体レーザ素子の共振面側の左右の角には凹部溝を有する。該凹部溝は深さを１０μｍであって、共振面と平行方向に３０μｍ、垂直方向に１０μｍの幅である。

このレーザ素子をヒートシンクに設置し、ｐ電極２３０をワイヤーボンディング接続し、室温でレーザ発振を試みたところ、発振波長４００〜４２０ｎｍ、閾値電流密度２．９ｋＡ／ｃｍ² において室温で良好な連続発振を示す。さらに、共振面を劈開により形成しても、劈開傷がなく、光出力がＣＷ８０ｍＷ、動作温度が７０℃の状態で寿命が１万時間と、特に寿命特性の良いレーザ素子を再現性良く製造することができる。

［実施例２］
図４は、本発明の実施例２に係るＬＤの断面構造の一部を取り出して模式的に示している。実施例２は、前述した実施例１において、埋め込み絶縁膜２２０とｐ電極２３０との界面のＩＴＯ膜２６０を省略するように変更したものである。

本実施例２においても、実施例１と同様に、ｐパッド電極２５０は、ＩＴＯ膜を介してｐ電極２３０および絶縁性保護膜２４０の両方に対して良好に密着している。

［実施例３］
図５は、本発明の実施例３に係るＬＤの断面構造の一部を取り出して模式的に示している。実施例３は、前述した実施例１と比べて、絶縁性保護膜２４０ａを埋め込み絶縁膜２２０上であってｐ電極２３０から離れた領域上を覆うように形成する（ｐパッド電極２５０が埋め込み絶縁膜２２０の上面も覆う）ように変更した点が異なる。この場合、埋め込み絶縁膜２２０とｐ電極２３０との界面のＩＴＯ膜は省略するようにさらに変更してもよい。

本実施例３においては、実施例１と同様に、ｐパッド電極２５０は、ＩＴＯ膜を介してｐ電極２３０、絶縁性保護膜２４０ａの両方に対して良好に密着しており、さらに、ＩＴＯ膜２５１を介して埋め込み絶縁膜２２０にも良好に密着している。

［実施例４］
図６は、本発明の実施例４に係るＬＤの断面構造の一部を取り出して模式的に示す断面図である。実施例４は、前述した実施例３と比べて、ｐ電極２３０ａがリッジ部の上面とほぼ同面積を有するように形成し、ｐパッド電極２５０が埋め込み絶縁膜２２０の上面を覆う領域を広げるように変更した点が異なる。換言すれば、ｐ電極２３０ａがリッジ部の上面のみに接触する、あるいは、ｐ電極２３０ａがリッジ部の直近の埋め込み絶縁膜２２０を含む領域を覆うように変更した。この場合、埋め込み絶縁膜２２０とｐ電極２３０との界面のＩＴＯ膜２６０を省略している。

本実施例４においては、実施例３と同様に、ｐパッド電極２５０は、ＩＴＯ膜を介してｐ電極２３０ａ、絶縁性保護膜２４０ａ、埋め込み絶縁膜２２０のそれぞれに対して良好に密着しており、さらに、埋め込み絶縁膜２２０に対する密着面積が広いので、さらに良好に密着している。

［実施例５］
実施例１において、サファイア基板上にバッファ層、窒化物半導体基板を成長させた後、サファイア基板、バッファ層をレーザ照射または研磨により除去し、基板として用いる。上記窒化物半導体基板を成長させる際、ＨＶＰＥ装置において原料にシランガスを加え、ケイ素（Ｓｉ）または酸素（Ｏ）を１×１０¹⁸／ｃｍ³ ドープしたＧａＮよりなる窒化物半導体基板を５００μｍの膜厚で成長させる。なお、Ｓｉ濃度は１×１０¹⁷／ｃｍ³ 〜５×１０¹⁹／ｃｍ³ の範囲とすることが望ましい。その他は実施例１と同様の条件で窒化物半導体レーザ素子を形成することにより、実施例１と同等の特性を有するレーザ素子が効率良く得られる。

［実施例６］
実施例１において、基板１０１上に中間層を介してｎ側クラッド層２０３を成長させる。その他は実施例１と同様の条件で半導体レーザ素子を形成する。前記中間層は、アンモニアとＴＭＧ、シランガスを用い、基板１０１の上に、１０５０℃でＳｉを３×１０¹⁸／ｃｍ³ ドープしたＧａＮよりなり、膜厚を４μｍで成長させる。

［実施例７］
実施例１において、基板１０１上に中間層およびクラック防止層を介してｎ側クラッド層２０３を成長させる。その他は実施例１と同様の条件で半導体レーザ素子を形成する。 前記クラック防止層は、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を８００℃にしてＩｎ_0.06Ｇａ_0.94Ｎよりなり、０．１５μｍの膜厚で成長させる。［実施例８］
実施例１において、ｎ側クラッド層２０３を超格子構造とする。その他は実施例１と同様の条件で半導体レーザ素子を形成する。本実施例におけるｎ側クラッド層２０３は、１０５０℃でＴＭＡ、ＴＭＧ、アンモニアを用い、アンドープＡｌ_0.1 Ｇａ_0.9 Ｎよりなる層を２．５ｎｍの膜厚で成長させ、続いてＴＭＡを止めて、シランガスを流し、Ｓｉを１×１０¹⁹／ｃｍ³ ドープしたｎ型ＧａＮよりなる層を２．５ｎｍの膜厚で成長させる。それらの層を交互積層して超格子層を構成し、総膜厚２μｍとするものである。

［実施例９］
実施例９は、図１のＬＤ中のｐ電極２３０として最上層にＩＴＯ膜を用いたものである。 図４は、実施例９のＬＤ中のｐ電極およびその周辺部分を取り出して一例を拡大して模式的に示す断面図である。

実施例９は、前述した実施例１と比べて、ｐ電極２３０の構造と、絶縁性保護膜の材質が異なる。

ｐ電極２３０は、最上層にＩＴＯ膜を有する積層構造であり、ｐ側コンタクト層２０９上に例えば５ｎｍ〜２０ｎｍの膜厚で形成されたＮｉと、その上に５０ｎｍ〜３００ｎｍの膜厚で形成Ａｕと、その上に２０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１００ｎｍの膜厚で形成されたＩＴＯ膜からなる３層構造である。絶縁性保護膜は、例えば厚さ５００ｎｍのＳｉＯ₂ 膜である。

実施例９のＬＤの製造方法は、前述した実施例１のＬＤの製造方法と比べて、主として、ｐ電極の形成工程が異なるが、その他はほぼ同様である。

［実施例１０］
実施例１０は、前述した実施例９と比べて、絶縁性保護膜をｐ電極から離れた領域上（埋め込み絶縁膜上）を覆うように形成することにより、ｐパッド電極が埋め込み絶縁膜の上面も覆うように変更した点が異なる。

本実施例１０においては、実施例９と同様に、ｐパッド電極は、最下層のＩＴＯ膜を介してｐ電極、絶縁性保護膜、さらに、埋め込み絶縁膜にも良好に密着する。

［実施例１１］
実施例９において、前述した実施例５と同様に、サファイア基板上にバッファ層、窒化物半導体基板を成長させた後、サファイア基板、バッファ層をレーザ照射または研磨により除去し、基板として用いる。上記窒化物半導体基板を成長させる際、ＨＶＰＥ装置において原料にシランガスを加え、ケイ素（Ｓｉ）または酸素（Ｏ）を１×１０¹⁸／ｃｍ³ ドープしたＧａＮよりなる窒化物半導体基板を５００μｍの膜厚で成長させる。なお、Ｓｉ濃度は１×１０¹⁷／ｃｍ³ 〜５×１０¹⁹／ｃｍ³ の範囲とすることが望ましい。その他は実施例９と同様の条件で窒化物半導体レーザ素子を形成することにより、実施例９と同等の特性を有するレーザ素子が効率良く得られる。

［実施例１２］
実施例９において、前述した実施例８と同様に、ｎ側クラッド層２０３を超格子構造とする。その他は実施例１と同様の条件で半導体レーザ素子を形成する。本実施例におけるｎ側クラッド層２０３は、１０５０℃でＴＭＡ、ＴＭＧ、アンモニアを用い、アンドープＡｌ_0.1 Ｇａ_0.9 Ｎよりなる層を２．５ｎｍの膜厚で成長させ、続いてＴＭＡを止めて、シランガスを流し、Ｓｉを１×１０¹⁹／ｃｍ³ ドープしたｎ型ＧａＮよりなる層を２．５ｎｍの膜厚で成長させる。それらの層を交互積層して超格子層を構成し、総膜厚２μｍとするものである。

本発明の第１、第３の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第２の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第１の実施形態に係るＬＤ、実施例１に係るＬＤの断面構造の一部を取り出して拡大して模式的に示す断面図。 本発明の第３の実施形態に係るＬＤ、実施例２に係るＬＤ、実施例９に係るＬＤの断面構造の一部を取り出して拡大して模式的に示す断面図。 本発明の実施例３に係るＬＤの断面構造の一部を取り出して模式的に示す断面図。 本発明の実施例４に係るＬＤの断面構造の一部を取り出して模式的に示す断面図。 本発明の第１の実施形態の変形例に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第４の実施形態に係るＬＤの構造の一例を模式的に示す断面図。

符号の説明

１０１…基板、２０１…低温成長バッファ層、２０２…ｎ側コンタクト層、２０３…ｎ側クラッド層、２０４…ｎ側光ガイド層、２０５…活性層、２０６…ｐ側電子閉じ込め層、２０７…ｐ側光ガイド層、２０８…ｐ側クラッド層、２０９…ｐ側コンタクト層、２１０…第２電極（ｎ電極）、２２０…埋め込み絶縁膜、２３０…第１電極（ｐ電極）、２４０…絶縁性保護膜、２５０…パッド電極、２３３、２５１、２６０…ＩＴＯ膜。

Claims (20)

1. 半導体層に接触する第１の電極と、前記半導体層の表面を覆う単層もしくは多層の絶縁膜と、前記電極上および絶縁膜上に形成されたパッド電極とを具備する半導体レーザ素子において、前記絶縁膜と前記パッド電極との界面、および／または、前記電極と前記パッド電極との界面に透明導電膜が存在することを特徴とする半導体レーザ素子。
2. 前記絶縁膜と前記パッド電極との界面に存在する透明導電膜は、前記パッド電極の最下層として形成された透明導電膜であることを特徴とする請求項１記載の半導体レーザ素子。
3. 前記電極と前記パッド電極との界面に存在する透明導電膜は、前記電極の最上層として形成された透明導電膜、および、前記パッド電極の最下層として形成された透明導電膜であることを特徴とする請求項１記載の半導体レーザ素子。
4. 積層された半導体層と、前記半導体層の上面の電極接触領域以外の領域を覆う第１の絶縁膜と、前記半導体層の電極接触領域に接触するとともに前記第１の絶縁膜上の一部であって前記電極接触領域の周辺領域上を覆うように形成された第１の電極と、前記第１の電極の端部上から前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の電極上および前記第２の絶縁膜上に形成されたパッド電極と、前記半導体層の下層部に電気的に接続された第２の電極とを具備する半導体レーザ素子であって、前記第２の絶縁膜と前記パッド電極との界面および前記第１の電極と前記パッド電極との界面に透明導電膜が存在することを特徴とする半導体レーザ素子。
5. 前記第２の絶縁膜と前記パッド電極との界面および前記第１の電極と前記パッド電極との界面に存在する透明導電膜は、前記パッド電極の最下層として形成された透明導電膜であることを特徴とする請求項４記載の半導体レーザ素子。
6. 積層された半導体層と、前記半導体層の上面の電極接触領域以外の領域を覆う第１の絶縁膜と、前記半導体層の電極接触領域に接触するとともに前記第１の絶縁膜上の一部であって前記電極接触領域の周辺領域上を覆うように形成された第１の電極と、前記第１の電極の端部上から前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の電極上および前記第２の絶縁膜上に形成されたパッド電極と、前記半導体層の下層部に電気的に接続された第２の電極とを具備する半導体レーザ素子であって、前記第１の絶縁膜と前記第１の電極との界面に透明導電膜が存在することを特徴とする半導体レーザ素子。
7. 前記第１の絶縁膜と前記第１の電極との界面に存在する透明導電膜は、前記第１の絶縁膜上で前記第１の電極よりも広い面積にわたって形成された透明導電膜であることを特徴とする請求項６記載の半導体レーザ素子。
8. 窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するとともに前記埋め込み絶縁膜上の一部であって前記リッジ部に隣接する領域上に形成された第１の電極と、前記第１の電極の端部上から前記埋め込み絶縁膜上を覆う絶縁性保護膜と、前記第１の電極上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面に存在する透光性を有する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする半導体レーザ素子。
9. 窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するとともに前記埋め込み絶縁膜上の一部であって前記リッジ部に隣接する領域上に形成された第１の電極と、前記埋め込み絶縁膜上で前記第１の電極から離れた領域上を覆う絶縁性保護膜と、前記第１の電極上、前記埋め込み絶縁膜上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面および前記埋め込み絶縁膜と前記パッド電極との界面に存在する透光性を有する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする半導体レーザ素子。
10. 窒化物半導体を成長させるための基板と、前記基板の主面上に積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の上面に接触するように形成された第１の電極と、前記埋め込み絶縁膜上で前記第１の電極から離れた領域上を覆う絶縁性保護膜と、前記第１の電極上、前記埋め込み絶縁膜上および前記絶縁性保護膜上に形成されたパッド電極と、前記絶縁性保護膜と前記パッド電極との界面および前記埋め込み絶縁膜と前記パッド電極との界面に存在する透光性を有する第１の透明導電膜と、前記第１導電型の半導体層に電気的に接続された第２の電極とを具備することを特徴とする半導体レーザ素子。
11. 前記第１の電極と前記パッド電極との界面に透光性を有する第２の透明導電膜が介在することを特徴とする請求項８乃至１０のいずれか１つに記載の半導体レーザ素子。
12. 前記第１の電極は、最上層として透明導電膜が形成され、前記パッド電極は、最下層として透明導電膜が形成されたものであることを特徴とする請求項８乃至１０のいずれか１つに記載の半導体レーザ素子。
13. 前記埋め込み絶縁膜と前記第１の電極との界面に透光性を有する第３の透明導電膜が介在することを特徴とする請求項８乃至１２のいずれか１つに記載の半導体レーザ素子。
14. 前記埋め込み絶縁膜はＺｒＯ₂ 膜からなり、前記絶縁性保護膜はＳｉＯ₂ 膜からなり、前記透明導電膜はＩＴＯ膜からなることを特徴とする請求項８乃至１３のいずれか１つに記載の半導体レーザ素子。
15. 窒化物半導体からなるｎ型の半導体層、活性層およびｐ型の半導体層が積層された積層半導体と、
    前記ｐ型の半導体層の一部が露出されることによって形成されたストライプ状のリッジ部と、
    前記リッジ部の側面および前記ｐ型の半導体層の露出上面を覆う埋め込み絶縁膜と、
    前記リッジ部の上面に接触し、前記リッジ部上から前記埋め込み絶縁膜上の少なくとも前記リッジ部の近傍まで跨がる領域に形成されてなり、透明導電膜の単層構造を有し、または、最上層に透明導電膜の単層構造あるいは積層構造を有し、所定の厚さを有するｐ電極と、
    前記ｐ電極の端部上および／または前記埋め込み絶縁膜上の一部を覆う絶縁性保護膜と、 前記ｐ電極上から前記絶縁性保護膜上の一部まで跨がる領域に形成されたｐパッド電極と、 前記ｎ型の半導体層に電気的に連なるｎ電極とを具備することを特徴とする半導体レーザ素子。
16. 前記ｐ型の半導体層は、前記活性層の上層側に順に積層されたｐ側光ガイド層、ｐ側クラッド層、ｐ側コンタクト層を含み、
    前記ストライプ状のリッジ部は、前記ｐ側コンタクト層、ｐ側クラッド層、ｐ側光ガイド層の一部を含み、
    前記埋め込み絶縁膜はＺｒＯ₂ 膜であることを特徴とする請求項１５記載の半導体レーザ素子。
17. 前記ｐ型の半導体層は、前記活性層の上層側に順に積層されたｐ側光ガイド層、ｐ側クラッド層およびｐ側コンタクト層を含み、
    前記ストライプ状のリッジ部は、前記ｐ側コンタクト層、ｐ側クラッド層の一部を含み、 前記埋め込み絶縁膜はＳｉＯ₂ 膜であることを特徴とする請求項１５記載の半導体レーザ素子。
18. 前記透明導電膜は、ＩＴＯ膜、ＩＺＯ膜、ＧＺＯ膜のいずれかであることを特徴とする請求項１乃至１３、１３乃至１７のいずれか１つに記載の半導体レーザ素子。
19. 前記ｐ電極は、膜厚が２０〜１０００ｎｍのＩＴＯ膜の単層構造を有することを特徴とする請求項１５記載の半導体レーザ素子。
20. 前記ｐ電極は、最下層として金属膜が形成され、最上層として膜厚が２０〜２００ｎｍのＩＴＯ膜の単層構造あるいは積層構造を有し、総膜厚が５０〜５００ｎｍであることを特徴とする請求項１５記載の半導体レーザ素子。

Images