JP5028640B2 - 窒化物半導体レーザ素子 - Google Patents

窒化物半導体レーザ素子 Download PDF

Info

Publication number
JP5028640B2
JP5028640B2 JP2005057761A JP2005057761A JP5028640B2 JP 5028640 B2 JP5028640 B2 JP 5028640B2 JP 2005057761 A JP2005057761 A JP 2005057761A JP 2005057761 A JP2005057761 A JP 2005057761A JP 5028640 B2 JP5028640 B2 JP 5028640B2
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
layer
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005057761A
Other languages
English (en)
Other versions
JP2005311309A (ja
Inventor
彰 北野
健 桂木
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2005057761A priority Critical patent/JP5028640B2/ja
Priority to US10/594,422 priority patent/US7995634B2/en
Priority to PCT/JP2005/004249 priority patent/WO2005093919A1/ja
Publication of JP2005311309A publication Critical patent/JP2005311309A/ja
Application granted granted Critical
Publication of JP5028640B2 publication Critical patent/JP5028640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Description

本発明は、窒化物半導体レーザ素子に係り、特にレーザ光の導波路領域の周辺領域の絶縁構造に関するもので、例えば青紫色発光用のレーザダイオード（ＬＤ）に使用されるものである。
光ディスク装置（ＣＤ、ＤＶＤなど）に情報を高密度で読み出し／書き込み可能な光源として、発光波長が短い青色発光用のＬＤ、さらに高密度化を図るためには、青紫色発光用のＬＤ（以下、青紫色ＬＤと略記する）が有望とされている。そして、ＤＶＤの読み出し／書き込みの高速化（例えば倍速読み出し）を図るために、青紫色ＬＤの高速応答性が要求されるようになってきた。
なお、特許文献１には、レーザ素子のリーク電流を防止し、短絡を防止するために、レーザ素子のストライプ状のリッジ部の側面から連続的に半導体層の表面付近にＡｌあるいはＢを豊富に含有するリッチ層を有する構造が開示されている。
また、特許文献２には、リッジ導波型ストライプ構造を有するＧａＮ系半導体化合物レーザ素子において、導波路領域からの洩れ光による悪影響を防止するために、リッジの直下領域から隔離した位置にイオン注入によって不純物原子を導入して光吸収領域を形成した構造が開示されている。
特開２００１−２１０９１４号公報 特開２００３−３１９０９号公報
ＬＤの高速化の手法はいろいろ考えられるが、その１つとして、ＬＤの等価回路のＲＣ時定数（Ｒは素子抵抗、Ｃは素子容量）を小さくすることによって、パルス駆動電流入力に対する応答性（立上り時間ｔｒや立下り時間ｔｆ）を短くすることが考えられる。
一般に、ＬＤの素子容量Ｃは、その構造や材料などに依存し、リッジ部の面積や、半導体層の表面を覆う埋め込み絶縁膜の膜質や膜厚、埋め込み絶縁膜上を覆う保護絶縁膜の膜質や膜厚などに大きく依存する。ここで、ｐ電極のｐ層対向面積をＳ、素子の電極間絶縁膜の誘電率をε、電極間絶縁膜の厚さをｄで表わすと、素子容量ＣはＳ×ε／ｄに依存する。導波路領域の近傍の周辺領域では、薄い埋め込み絶縁膜を挟んでｐ電極とｐ層とが対向する部分の容量と、ｐ層／ｎ型活性層のｐｎ接合の容量とが直列に存在している。さらにその周辺領域では、比較的厚い保護絶縁膜と薄い埋め込み絶縁膜が積層された積層絶縁膜を挟んでｐ電極とｐ層とが対向する部分の容量と、ｐ層／ｎ型活性層のｐｎ接合の容量とが直列に存在している。
本願発明者は、例えば青紫色ＬＤの素子容量を大幅に低減させるために実験を重ねた結果、特に導波路領域の周辺領域における容量を極力小さくする、または、存在させなくすることが有効であることを見出した。
本発明は上記の知見によりなされたもので、素子容量を大幅に低減し、高速応答性の要求に対応し得る窒化物半導体レーザ素子を提供することを目的とする。
本発明の窒化物半導体レーザ素子の第１の態様は、それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、前記リッジ部から離間した周辺領域の半導体層のｐｎ接合が破壊された素子容量低減用の絶縁性領域とを具備し、前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする。
本発明の窒化物半導体レーザ素子の第２の態様は、それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、前記リッジ部から離間した周辺領域の半導体層に形成された空乏層を持たない素子容量低減用の絶縁性領域とを具備し、前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする。
本発明の窒化物半導体レーザ素子の第３の態様は、基板と、前記基板の主面上に積層されたそれぞれ窒化物からなる第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の表面にコンタクトした第１電極と、前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、前記第１導電型の半導体層に実質的に接続された第２電極と、前記リッジ部から離間した周辺領域の半導体層の少なくとも一部が高抵抗化された素子容量低減用の絶縁性領域とを具備し、前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする。
本発明の窒化物半導体レーザ素子の第４の態様は、それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、前記リッジ部の表面にコンタクトした第１電極と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、前記埋め込み絶縁膜上の一部を覆うように形成され、前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うように形成されたパッド電極と、前記リッジ部から離間した周辺領域の半導体層において前記埋め込み絶縁膜のうちで前記保護絶縁膜により覆われている領域よりも前記リッジ部側の領域の下方にのみ形成された素子容量低減用の絶縁性領域とを具備し、前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されており、前記絶縁性領域の耐圧が１０Ｖ以上であることを特徴とする。
本発明の窒化物半導体レーザ素子の第５の態様は、基板の主面上に積層されたそれぞれ窒化物からなる第１導電型の半導体層、活性層および第１導電型とは異なる第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、前記リッジ部の表面にコンタクトした第１電極と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、前記埋め込み絶縁膜上の一部を覆うように形成され、前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うように形成されたパッド電極と、前記リッジ部から離間した周辺領域の半導体層において前記埋め込み絶縁膜のうちで前記保護絶縁膜により覆われている領域よりも前記リッジ部側の領域の下方にのみ形成された素子容量低減用の絶縁性領域とを具備する青紫色発光用のレーザ素子であって、前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されており、パルス駆動電流入力に対する応答性が１ｎｓ以下であることを特徴とする。
本発明の窒化物半導体レーザ素子の第１の態様によれば、導波路領域から離間した周辺領域の半導体層のｐｎ接合が破壊された素子容量低減用の絶縁性領域を有し、素子容量を大幅に低減し、高速応答性の要求に対応することができる。
本発明の窒化物半導体レーザ素子の第２の態様によれば、導波路領域から離間した周辺領域の半導体層に空乏層を持たない素子容量低減用の絶縁性領域を有し、素子容量を大幅に低減し、高速応答性の要求に対応することができる。
本発明の窒化物半導体レーザ素子の第３の態様によれば、導波路領域から離間した周辺領域の半導体層の少なくとも一部がイオン注入により高抵抗化された素子容量低減用の絶縁性領域を有し、良好な制御性で所望の絶縁性領域を得ることができる。
本発明の窒化物半導体レーザ素子の第４の態様によれば、導波路領域から離間した周辺領域において第２導電型の半導体層の厚み方向の少なくとも一部が第１導電型にされており、簡易に所望の絶縁性領域を得ることができる。
本発明の窒化物半導体レーザ素子の第５の態様によれば、半導体層における導波路領域以外において耐圧が１０Ｖ以上の素子容量低減用の絶縁性領域を有し、素子容量を大幅に低減し、高速応答性の要求に対応することができる。
本発明の窒化物半導体レーザ素子の第６の態様によれば、青紫色発光用のレーザ素子において、導波路領域から離間した周辺領域において素子容量低減用の絶縁性領域を有し、パルス駆動電流入力に対する高速応答性を実現することができ、例えばＤＶＤの読み出し／書き込み用光源に適用して読み出し／書き込みの倍速化を図ることができる。
以下、図面を参照して本発明の実施形態を説明する。なお、全図において同一部分には同一符号を付している。
＜第１の実施形態＞
第１の実施形態では、青紫色ＬＤの導波路領域から所定距離以上離間した周辺領域の半導体層にイオン注入（あるいはプロトン照射）を所定の条件で行うことによって、当該領域のｐｎ接合を破壊し、あるいは当該半導体層に空乏層を持たないようにすることによって当該領域を高抵抗化（絶縁膜化）した。この絶縁膜化された絶縁性領域では、空乏層が発生しなくなり、ｐｎ接合容量が生じない。この場合、当該領域の不純物濃度のピーク値や深さ方向における不純物濃度分布と素子容量の低減効果との関係に着目し、所望の素子容量低減効果が得られるようにすることが好ましい。なお、上記絶縁性領域の耐圧は、例えば１０Ｖ以上である。
図１は、第１の実施形態に係るＬＤをレーザ光の共振方向に垂直な方向（共振面に平行な方向）に切断した際の断面構造の一例を模式的に示す。ここでは、ＬＤの一対の電極がチップの上下両面に分離されて形成されている対向電極構造を示している。
図１に示すＬＤにおいて、基板１０１の第１の主面上には、第１導電型の半導体層（２０３、２０４）と、活性層２０５と、第１導電型とは異なる第２導電型の半導体層（２０６〜２０９）が積層成長により形成されている。前記第１導電型の半導体層（２０１〜２０４）は、アルミニウム（Ａｌ）を含有する窒化膜物半導体層を有する。
第２導電型の半導体層の上層部２０９、２０８には、電流狭窄用の導波路領域として、平面ストライプ状、断面突状のリッジ部が形成されており、この導波路領域に対して略垂直な端面に共振面を有する。そして、導波路領域の側面および第２導電型の半導体層の上面を覆う薄い埋め込み絶縁膜２２０と、導波路領域の表面にオーミックにコンタクトし、かつ、導波路領域の上面および埋め込み絶縁膜２２０上の一部を覆う第１電極２３０と、保護絶縁膜２４０が形成されている。上記保護絶縁膜２４０は、埋め込み絶縁膜２２０の少なくとも一部上、第２導電型の半導体層（２０６〜２０９）の一部、活性層２０５、第１導電型の半導体層（２０３、２０４）の一部の各側面を覆うように形成されている。なお、上記保護絶縁膜２４０は、埋め込み絶縁膜２２０の全面上、さらには第１電極２３０の側端部上を覆うように形成されていてもよい。さらに、第１電極上のパッド電極２５０と、基板１０１の第２の主面にコンタクトした第２電極２１０が形成されている。上記第１電極上のパッド電極２５０は、保護絶縁膜２４０の一部上まで覆うように形成されている。また、上記第２電極２１０は、基板１０１を介して実質的に前記第１導電型の半導体層に電気的に接続されている。
そして、本実施形態では、導波路領域から所定距離以上離間した周辺領域がイオン注入により高抵抗化された素子容量低減用の絶縁性領域１が形成されている。上記イオン注入は、埋め込み絶縁膜２２０の形成前に実施されるものであり、ドーズ量や加速電圧（注入深さ）などのイオン注入条件を適切に設定することにより、良好な制御性で深さ方向に所望の不純物濃度分布を有する絶縁性領域１を形成することが可能である。この際、イオン種は、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、ボロン（Ｂ）、酸素（Ｏ）、窒素（Ｎ）、水素（Ｈ）、リン（Ｐ）、アンチモン（Ｓｎ）などを使用することができ、使用するイオン種によって、素子容量低減用の絶縁性領域１が特許文献２に開示されているような洩れ光の吸収機能を有する場合（Ａｌ）と、光吸収効果が少ない場合（Ｂ、Ｏ、Ｎ、Ｈなど）がある。
なお、前記イオン注入により高抵抗化された素子容量低減用の絶縁性領域１は、導波路領域（リッジ部）からの離間距離が０．５μｍ〜１０μｍの範囲であることが望ましく、かつ、少なくとも第１電極２３０、またはパッド電極２５０の下方部に存在することが望ましい。
図２（ａ）、（ｂ）は、図１のＬＤのリッジ部およびその近傍の半導体層部分の断面構造および平面パターンとイオン注入領域との関係を模式的に示す図である。
図２（ａ）、（ｂ）において、リッジ部２の幅が約１．６μｍ、リッジ部およびその両側に安全帯（導入した原子の熱拡散による移動を考慮した幅）を確保する領域の全体幅が約５μｍの場合、リッジ部２から素子容量低減用の絶縁性領域（図１中の１）までの距離（離間距離）は約１．７μｍである。埋め込み絶縁膜２２０は、低誘電率材料（例えばＺｒＯ2 膜）が用いられる。
上記構成のＬＤによれば、導波路領域から所定距離以上離間した周辺領域の少なくとも第２導電型の半導体層の一部、本例では第１導電型の半導体層２０３に達する深さまでイオン注入により高抵抗化（絶縁化）された絶縁性領域１が形成されている。この絶縁性領域１では、ｐｎ接合が破壊され、空乏層が発生しなくなり、ｐｎ接合容量が生じない。
これにより、導波路領域から離間した周辺領域において、第１電極２３０が埋め込み絶縁膜２２０に接している領域では、第１電極２３０と第２電極２１０との間に埋め込み絶縁膜２２０と絶縁性領域１を含む厚い絶縁膜が存在するので、容量が低減している。また、パッド電極２５０が保護絶縁膜２４０に接している領域では、パッド電極２５０と第２電極２１０との間に、保護絶縁膜２４０と埋め込み絶縁膜２２０と絶縁性領域１を含む厚い絶縁膜が存在するので、容量がさらに小さい。
この場合、絶縁性領域１の不純物濃度のピーク値や深さ方向における不純物濃度分布と素子容量低減効果との関係に着目し、所望の素子容量低減効果が得られるようにすることが好ましい。そこで、イオン注入に際して、例えば加速電圧を変えて複数回のイオン注入を行うなどの工夫をし、所望の素子容量低減効果を得ることによって、ＬＤの素子容量を大幅に低減し、後述するように高速応答性の要求に対応することが可能である。
図５は、図１のＬＤの半導体層部にイオン注入により形成された絶縁性領域１の深さ方向の不純物濃度分布の一例を概略的に示す特性図である。
図６（ａ）、（ｂ）は、図１のＬＤの半導体層部に絶縁性領域を形成するためにイオン注入した際の加速電圧および注入（ピーク）深さと素子容量の低減効果との関係の一例を概略的に示す特性図である。
図５から、絶縁性領域１の不純物濃度のピーク値を１×１０18〜５×１０21atms／cm3 とし、深さ方向の不純物濃度のピークを第２導電型の半導体層の表面から２０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜２００ｎｍの範囲内に存在させるように濃度分布を設定した場合に素子容量低減効果が大きくなることが判明した。
さらに、イオン注入は、１回で行うようにしてもよいが、複数回に分け、イオン種、ドーズ量、加速電圧などを任意に組み合わせで実施することも可能である。
イオン注入を１回で行う場合は、例えば３×１０16atms／cm2 のドーズ量、６０ＫｅＶの加速電圧で行った場合の素子容量は８ｐＦとなり、２０ＫｅＶの加速電圧で行った場合の素子容量（１０ｐＦ）と比べて２０％程度も容量が低減する効果が得られた。１００ＫｅＶの加速電圧で行った場合の素子容量は６．７ｐＦ程度まで低減した。
イオン注入を複数回（例えば３回）に分けて行う場合は、例えば１×１０16atms／cm2 のドーズ量で、加速電圧を３０ＫｅＶ、４５ＫｅＶ、６０ＫｅＶに変えて行うようにしてもよく、絶縁性領域１に光吸収効果や光閉じ込め効果などを持たせることも可能である。また、イオン注入の各回でそれぞれ異なるイオン種を用いることにより、レーザ光に対する屈折率を調節することも可能である。窒化膜物半導体にＩｎをドープすれば屈折率を高くすることができ、ＡｌやＢをドープすれば屈折率を低くすることができる。
具体的には、３回に分けて行うイオン注入を行う例として、活性層より下方にＢを注入し、活性層領域にＩｎを注入し、活性層より上方にＡｌを注入すれば、光閉じ込め効果が高くなる。この場合のＬＤの断面構造の一例を図７に模式的に示している。図７において、７１はＢ注入層、７２はＩｎ注入層、７３はＡｌ注入層であり、その他は図１中と同じであるので同一符号を付している。
また、２回に分けて行うイオン注入を行う例として、例えば１×１０16atms／cm2 のドーズ量で、Ａｌを６０ＫｅＶの加速電圧、Ｂを３０ＫｅＶの加速電圧で注入することにより、第２導電型の半導体層の表面から深さ方向にＢ注入層、Ａｌ注入層の順で形成すれば、基板側に洩れる光をＡｌ注入層で効率よく吸収することができる。さらには、イオン注入を複数回に分けて行う場合に、ドーズ量、加速電圧を同時に変えることにより、レーザ光に重畳するリップル（ノイズ）を抑制することができる。
なお、イオン注入を複数回（例えば２回）に分けて行う際、異なるイオン種を同じ深さ領域に注入することにより、所望の化合物を得ることができる。例えば１回目にＡｌ、２回目にＮを注入することでＡｌＮを得ることができ、１回目にＡｌ、２回目にＯを注入することでＡｌＯを得ることができ、１回目にＢ、２回目にＮを注入することでＢＮを得ることができる。また、異なるイオン種としてＳｉとＯを同じ深さ領域に注入することで、ＳＩＯｘを得ることができる。
前記したようなイオン注入に際して、第２導電型の半導体層（２０６〜２０９）の一部にのみイオンを注入し、活性層２０５にはイオンを注入しないで、第２導電型の半導体層（２０６〜２０９）の表層部に不純物濃度のピークが存在するように絶縁性領域１を形成しても、素子容量低減効果を得ることができる。
また、イオン注入に際して、第１導電型の半導体層（２０３、２０４）の一部に達する深さまで注入することによって、活性層２０５部に不純物濃度のピークが存在するように絶縁性領域１を形成しても、素子容量低減効果を得ることができる。
また、パッド電極２５０を、前記したように第１電極２３０上にコンタクトするとともに保護絶縁膜２４０上の一部を覆うように形成した場合、パッド電極２５０の下方の領域のみに絶縁性領域１を形成しても、素子容量低減効果を得ることができる。
また、第１電極２３０を、前記したように埋め込み絶縁膜２２０上の一部を覆うように形成した場合、埋め込み絶縁膜２２０の下方の領域のみ素子容量低減用の絶縁性領域１を形成しても所望の素子容量低減効果を得ることができる。また、導波路領域から所定距離以上離間した周辺領域のうちで、埋め込み絶縁膜２２０上の第１電極２３０の下方領域（図中３）だけにイオン注入を行って絶縁性領域を形成しても、所望の素子容量低減効果を得ることができる。
なお、絶縁性領域を形成する部分の平面位置は、図２（ｂ）に示したようにリッジ部２から所定距離以上離間した周辺領域の全面に限らず、例えば図８乃至図１０に示すようにイオン注入領域を設定することによってリッジ部２から所定距離以上離間した周辺領域の一部にのみ絶縁性領域を形成してもよい。
図８乃至図１０は、それぞれ図１中のリッジ部を含む半導体層とイオン注入領域の平面的な位置関係の他の例を模式的に示す図である。
図８に示す例では、リッジ部２の周辺領域においてリッジ部２に沿う方向に一定間隔（例えば５０μｍ）をあけて複数の領域に分割してイオン注入領域６を設けており、上記各領域相互間にはイオン注入を行わない。また、図９に示す例では、リッジ部２の周辺領域においてリッジ部２に対向する部分が凹凸状になるようにイオン注入領域７を設けている。この場合、イオン注入領域の凹凸状部分の凹部および凸部のリッジ部２に沿う方向の長さはそれぞれ例えば３０μｍである。さらに、図１０に示す例では、リッジ部２の周辺領域において幅方向（リッジ部２の方向に直角な方向）の一部の領域（例えば３０μｍ幅）にのみイオン注入領域８を設けている。この場合、前述した図１中の埋め込み絶縁膜２２０上の第１電極２３０の下方領域（図１中の３）だけに絶縁性領域１を形成するようにイオン注入領域を設けることができる。
上記したような素子容量低減効果を得ることができる半導体レーザ素子を、青紫色発光用のレーザ素子に適用した場合には、パルス駆動電流入力に対する応答性の決定要因であるパルス駆動電流の立上り時間および立下り時間をそれぞれ１ｎｓ以下、さらには０．５ｎｓ以下に実現できる。
以下、上記ＬＤの構成要素の一部について詳細に説明する。
（基板）
窒化膜物半導体層を成長させるための基板１０１としては、半導体と同一材料を用いることが好ましい。半導体と同一材料からなる基板であれば格子不整合等の問題を生じないからである。半導体を成長させる基板には、半導体の素子特性を向上させるために基板の表面に発生する転位を低減したものが求められる。また、基板には、半導体を成長させたウェハー状の基板から半導体素子をチップ化することができる劈開性も求められる。
基板は、単一の半導体のみから形成された単体基板であることが好ましいが、該単体基板に半導体とは異なる異種材料を全体的、または部分的に備えている導電性または絶縁性の基板を用いることも可能である。単体基板の半導体は、化合物半導体であって、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体等である。具体例としては、ＧａＮ系化合物半導体、ＧａＡｓ系化合物半導体、ＺｎＯ系化合物半導体等がある。前記異種材料は、サファイア、ＳｉＣ、Ｓｉ、スピネル、ＳｉＯ2 、ＳｉＮ等である。
第１の主面と第２の主面とを有する導電性基板を用いる場合には、第１の主面側には半導体層、電極が順に形成され、第２の主面側にも電極が形成された対向電極構造を有する窒化物半導体レーザ素子を実現でき、大電流の投入が可能となり、高出力発振が可能となる。
（第１導電型の半導体層、活性層、第２導電型の半導体層）
第１導電型の半導体層、活性層、第２導電型の半導体層は、化合物半導体、本例では窒化物半導体よりなる。窒化物半導体の一般式は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）である。
第１の半導体層は例えばｎ型の窒化物半導体を有し、第２の半導体層はｎ型とは異なる逆導電型（ｐ型）の窒化物半導体を有する。ｎ型窒化物半導体は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｏ等のいずれか１つ以上を含有している。ｐ型窒化物半導体は、ｐ型不純物として、Ｍｇ、Ｚｎ等を含有している。活性層は多重量子井戸構造、または単一量子井戸構造を有する。
（導波路領域）
導波路領域は、ストライプ状をした光を伝搬する領域である。ここで、伝搬された光が共振面で共振することにより増幅されてレーザ発振する。また、導波路領域は、電流を効率良く注入することができる狭窄領域であって、該狭窄領域の断面形状は突状をしていることが好ましい。これによって光閉じ込め作用も有するからである。
次に、図１を参照して第１の実施形態の半導体レーザ素子の製造方法の一例を説明する。第１の実施形態では、第１の主面と第２の主面とを有する基板を用い、第１の主面側には半導体層を積層し、第２の主面側には電極を形成する。半導体層は、第１導電型の半導体層と第２導電型の半導体層とで、活性層を挟んだ分離光閉じ込め型（ＳＣＨ）構造としている。これは活性層よりバンドギャップの大きい光ガイド層を活性層の上下に備えることで光の導波路を構成するものである。
（第１の工程）
先ず、基板上に半導体層を成長させる。本例では、基板には窒化物半導体基板１０１を用いる。窒化物半導体基板１０１としては、ＩＩＩ族元素であるＢ、Ｇａ、Ａｌ、Ｉｎ等と窒素との化合物であるＧａＮ、ＡｌＮ、その他に３元や４元の混晶化合物であるＡｌＧａＮやＩｎＡｌＧａＮがある。また窒化物半導体基板には、ｎ型不純物やｐ型不純物を含有するものを含む。
窒化物半導体基板の作製方法としては、様々なものがある。気相成長法により窒化物半導体と異なる材料の異種基板上に、ＥＬＯ（横方向成長）法、選択成長法などにより、転位を低減させた窒化物半導体層を成長した後、成長基板として用いた異種基板を除去して、単体の窒化物半導体基板を取り出す。異種基板の除去方法としては、研磨、研削、エッチング、レーザ照射等を用いる。このようにして作製された窒化物半導体基板を本発明に用いる。また、超臨界流体中で結晶育成させる水熱合成法、その他には高圧法、フラックス法で形成されるバルク単結晶を窒化物半導体基板として用いても良い。
前記気相成長法とは、ＭＯＣＶＤ（有機金属化学気相成長）法やＨＶＰＥ（ハライド気相エピタキシャル成長）法等である。サファイアやＳｉＣ、ＧａＡｓ等の異種基板上に窒化物半導体からなるバッファ層を成長する。この時、バッファ層の成長温度は９００℃以下とする。次に、前記異種基板上に窒化物半導体を５０μｍ以上の厚膜で成長する。その後、前記異種基板を研磨、電磁波照射（エキシマレーザー照射等）、またはＣＭＰ（化学的機械研磨）等により除去する。窒化物半導体の成長面を第１の主面としており、異種基板を除去することで露出した窒化物半導体基板の露出面側を第２の主面となる。以上より窒化物半導体基板を得ることができる。
前記窒化物半導体基板１０１は、第１の主面をＣ面、Ａ面またはＭ面とする。また、前記第１の主面は、Ｃ面、Ａ面またはＭ面等の結晶成長面の他に（０００−１）面を有するものであってもよい。さらには、前記基板の第２の主面は、（０００−１）面であることが好ましく、その他には（０００１）面を備えているものであってもよい。尚、本明細書において、面指数を表わす括弧内のバー（−）は、後ろの数字の上に付すべきバーを表わすものとする。また、窒化物半導体基板の外周形状は特に限定されず、ウェハー状であっても、矩形状等であってもよい。
窒化物半導体基板１０１は、転位が面内で周期的に分布しているものがある。例えば、ＥＬＯ法を用いて低転位密度領域と高転位密度領域とを交互にストライプ形成したものである。該窒化物半導体基板であれば内部に発生する応力を緩和させる作用が働くので、該基板上に応力緩和層を形成することなく窒化物半導体素子を膜厚５μｍ以上で積層することが可能となる。ここで、前記ストライプは、破線状に形成されているものを含む。前記ＥＬＯ法の具体例としては、基板に凹凸を形成した後、窒化物半導体を再成長させる方法がある。ここで、前記低転位密度領域とは単位面積当たりの転位数が１×１０7 ／ｃｍ2 以下、好ましくは１×１０6 ／ｃｍ2 以下である。高転位密度領域とは前記低転位密度領域よりも転位密度が高い領域であればよい。これらの転位測定はＣＬ観察やＴＥＭ観察等で行う。
窒化物半導体基板の他の例としては、窒化物半導体基板の第１の主面上に第１のｎ型不純物を含有している第１の領域と、この第１の領域とは異なるｎ型不純物を含有している第２の領域とを有するものがある。このような異なるｎ型不純物を含有した第１の領域および第２の領域を形成するには、窒化物半導体基板の作製時に、窒化物半導体基板の第１の主面にｎ型不純物をドープしながら窒化物半導体を成長させることで第１の領域を形成し、第１の領域以外の表面に、第１の領域とは異なるｎ型不純物をイオン注入することで第２の領域を形成する。第２の領域の形成方法の他の例としては、窒化物半導体基板の表面に凹部を形成した後、該凹部を第１の領域とは異なるｎ型不純物をドープしながら再成長させる。
また、前記窒化物半導体基板の第１の主面および／または第２の主面にオフ角を形成したり、エッチング等で研削することで該表面に新たに露出した面を形成してもよい。前記オフ角は、０．０２°以上９０°以下、好ましくは０．０５°以上５°以下である。この場合、前記オフ角を基板の両面に形成しておくと、後の工程が容易になるなどの理由で望ましい。
前記窒化物半導体基板に含有されているｎ型不純物の不純物濃度は、１×１０17ｃｍ-3〜１×１０20ｃｍ-3である。前記窒化物半導体基板の膜厚は、５０μｍ以上１ｍｍ以下とするが、好ましくは５０μｍ以上５００μｍ以下とする。この範囲であれば、窒化物半導体レーザ素子を形成した後の劈開が再現性よくすることができる。また窒化物半導体基板の膜厚が５０μｍ未満であればデバイス工程でのハンドリングが困難となる。
前記窒化物半導体基板は、該基板の表面をウェットエッチング、ドライエッチング、またはＣＭＰ処理をすることで、第１の主面上に任意の凹凸部を形成することができる。ドライエッチングにはＲＩＥ（反応性イオンエッチング）、ＲＩＢＥ（反応性イオンビームエッチング）、ＥＣＲ（電子サイクロトロン共鳴）、ＩＣＰ（高周波誘導結合プラズマ）、ＦＩＢ（収束イオンビーム）等がある。上記に示すような部分的に結晶成長面を異なる面としている窒化物半導体基板であれば、該基板に発生する応力や歪みを解消するため好ましい。具体的には、該第１の主面を（０００１）面とし、その他には（０００１）面と異なる結晶成長面である（０００−１）面や（１１−２０）面、（１０−１５）面、（１０−１４）面、（１１−２４）面を有するものである。
前記窒化物半導体基板の第２の主面には少なくとも２以上の異なる結晶成長面を有し、具体的には（０００−１）面や（０００１）面、（１１−２０）面、（１０−１５）面、（１０−１４）面、（１１−２４）面等を有することが好ましい。このような窒化物半導体基板であれば、該基板上に成長させた窒化物半導体素子は、素子内にかかる応力を抑制しており、劈開時におけるダメージに耐えることが可能である。
前記窒化物半導体基板は転位密度が１×１０6 ／ｃｍ2 以下、好ましくは５×１０5 ／ｃｍ2 以下である。この低転位領域の上部にリッジを形成した導波路領域を有することで寿命特性を向上させることができる。また、前記窒化物半導体基板は、２軸結晶法による（０００２）回折Ｘ線ロッキングカーブの半値幅（Full Width at Half Maximum）が１００arcsec以下、好ましくは６０arcsec以下である。
前記窒化物半導体基板１０１上の半導体層は、前記窒化物半導体基板の第１の主面上に以下の順で積層される。本実施形態では第１導電型の半導体層をｎ側半導体層とし、第２導電型の半導体層をｐ側半導体層とした構成とする。先ず、ｎ側クラッド層２０３としてｎ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｎ側光ガイド層２０４としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．３）をｎ側層として成長する。前記活性層２０５としては、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される。Ａｌ含有量を高くすることで紫外域の発光が可能となる。また、長波長側の発光も可能であり３６０ｎｍ〜５８０ｎｍまでが発光可能となる。また、活性層２０５を量子井戸構造で形成すると発光効率が向上する。ここで、井戸層の組成はＩｎの混晶が０＜ｘ≦０．５である。井戸層の膜厚としては、３〜２０ｎｍであり、障壁層の膜厚としては、５〜３０ｎｍである。次に、ｐ側電子閉じ込め層２０６としてｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｐ側光ガイド層２０７としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．３）、ｐ側クラッド層２０８としてｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｐ側コンタクト層２０９としてｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるｐ側層を形成することで窒化物半導体層としている。また、これらの半導体層にＩｎを混晶させてもよい。前記ｐ側電子閉じ込め層２０６は省略可能である。
なお、前記第１導電型の半導体層２０３は、例えば図３に示すように、窒化物半導体基板１０１の第１の主面上に低温成長バッファ層２０１、中間層２０２、クラック防止層を介してｎ側クラッド層を成長させた構成とすることもできる。
本実施形態の窒化物半導体レーザ素子は、前記活性層の両側に光ガイド層を形成したＳＣＨ（Separate Confinement Heterostructure）構造としている。さらに、その両側にｎ側クラッド層、ｐ側クラッド層を形成する。クラッド層には屈折率の低い窒化物半導体層を設けて光閉じ込めをする。クラッド層はキャリア閉じ込め効果もある。また、前記各層の間に応力緩衝層を有する構造としてもよい。
前記活性層の多重量子井戸構造は、障壁層から始まり井戸層で終わっても、障壁層から始まり障壁層で終わっても、井戸層から始まり障壁層で終わっても、また井戸層から始まり井戸層で終わってもよい。好ましくは障壁層から始まり、井戸層と障壁層とのペアを２〜８回繰り返してなるものであって、障壁層で終わる構成である。井戸層と障壁層とのペアを２〜３回繰り返してなるものがしきい値を低下させて寿命特性を向上させるのに好ましい。
ｎ側クラッド層、ｐ側クラッド層は単一層構造、２層構造、または組成比がお互いに異なる２層からなる超格子構造であっても構わない。ｎ側およびｐ側クラッド層の総膜厚としては、０．４〜１０μｍであり、この範囲であると順方向電圧（Ｖｆ）を低減するために好ましい。また前記クラッド層の全体のＡｌの平均組成は、０．０２〜０．１である。この値は、クラックの発生を抑制し且つレーザ導波路との屈折率差を得るのに好ましい。 ｎ型不純物のドープ量は、１×１０17／ｃｍ3 〜５×１０19／ｃｍ3 である。ｎ型不純物がこの範囲でドープされていると抵抗率を低くでき且つ結晶性を損なわない。またｐ型不純物のドープ量は、１×１０19／ｃｍ3 〜１×１０21／ｃｍ3 である。ｐ型不純物がこの範囲でドープされていると結晶性を損なわない。
窒化物半導体基板上には下地層を介してクラッド層を成長させることもできる。前記下地層は、ＡｌａＧａ１−ａＮ（０≦ａ≦０．５）である。これにより、窒化物半導体層の表面上に発生する転位（貫通転位等）やピットを低減させることができる。前記下地層は単一層構造、または多層積層構造である。ｎ側クラッド層は単一層であれば、一般式はＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２）であって、膜厚は０．５〜５μｍである。多層で成長させるには、超格子構造としては第１の層であるＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）と第２の層であるＡｌｙＧａ１−ｙＮ（０．０１≦ｙ≦１）との積層構造とする。
前記ｎ型不純物としてはＳｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、Ｃｄ等が挙げられ、またｐ型不純物としてはＭｇの他にＢｅ、Ｚｎ、Ｍｎ、Ｃａ、Ｓｒ等が挙げられる。不純物の濃度は５×１０16／ｃｍ3 以上１×１０21／ｃｍ3 以下の範囲でドープされることが好ましい。不純物の濃度は１×１０21／ｃｍ3 よりも多いと窒化物半導体層の結晶性が悪くなって、逆に出力が低下する傾向がある。これは変調ドープの場合も同様である。前記基板や窒化物半導体層はＭＯＣＶＤ法やＨＶＰＥ法、分子線エピタキシー（ＭＢＥ）法等の気相成長法を用いて成長させる。
（第２の工程）
窒化物半導体基板１０１上にｎ側半導体層、活性層およびｐ側半導体層からなる半導体層２を積層したウェハーを半導体成長装置の反応容器から取り出す。
次に、応力緩和の目的のために、ｎ側半導体層をエッチングにより露出させる。ｎ側半導体層の露出面は特に限定するのもではないが本実施形態ではｎ側クラッド層まで露出する。エッチングにはＲＩＥ法を用いＣｌ2 、ＣＣｌ4 、ＢＣｌ3 、ＳｉＣｌ4 ガス等によりエッチングする。
次に、ｐ側半導体層にストライプ状の電流狭窄領域からなる導波路領域を形成する。ｐ側半導体層の最上層であるｐ側コンタクト層の表面にＳｉＯ2 等よりなる保護膜を形成する。この保護膜のパターンはストライプ状の導波路領域を形成するためのパターン形状をしており、前記ストライプ状の導波路領域以外の領域をエッチングにより除去する。エッチングにはＲＩＥ法を用いＣｌ2 やＣＣｌ4 、ＳｉＣｌ4 、ＢＣｌ3 のような塩素系のガスによりエッチングする。導波路領域であるリッジ部の幅は１．０μｍ〜５０．０μｍとする。導波路領域のストライプ方向の長さは３００μｍ〜１０００μｍである。シングルモードのレーザ光とする場合のリッジ部の幅は１．０μｍ〜２．０μｍとするのが好ましい。前記リッジ部の幅を１０μｍ以上とすれば、２００ｍＷ以上の出力が可能となる。リッジ部の高さ（エッチングの深さ）は、ｐ側光ガイド層を露出する範囲であればよい。大電流を流すことでリッジ部以下では電流が急激に横方向に広がる。そのため、リッジ部を形成するためのエッチング深さはｐ側光ガイド層まであるのが好ましい。
（第３の工程）
前記したストライプ状の導波路領域であるリッジ部を形成した後、フォトリソグラフィー技術を用いてレジストマスク（図示せず）をリッジ部上を含む所定範囲（約５μｍ幅）を覆うように形成する。そして、ウェハー表面から所定の条件（ドーズ量は、１×１０14〜３×１０16atms/ cm2 、加速電圧は２０〜２００ＫｅＶ、好ましくは４０〜２００ＫｅＶ）でイオン注入を行う。この際、加速電圧や注入時間を調整することにより、絶縁性領域１の不純物の濃度や濃度分布、表面からの深さを制御することが可能である。使用可能なイオン種は、Ｈ，Ｈｅ，Ｌｉ，Ｂｅ，Ｂ，Ｃ，Ｎ，Ｏ，Ｆ，Ｎｅ，Ｎａ，Ｍｇ，Ａｌ，Ｓｉ，Ｐ，Ｓ，Ｃｌ，Ａｒ，Ｋ，Ｃａ，Ｓｃ，ＴＩ，Ｖ，Ｖｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｇｅ，Ａｓ，Ｓｅ，Ｂｒ，Ｋｒ，Ｒｂ，Ｓｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｐｄ，Ａｇ，Ｃｄ，Ｉｎ，Ｓｎ，Ｓｂ，Ｔｅ，Ｉ，Ｘｅ，Ｃｓ，Ｂａ，Ｈｆ，Ｔａ，Ｗ，Ｉｒ，Ｐｔ，Ａｕ，Ｈｇ，Ｐｂ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｔｂ．Ｄｙ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕなどである。
この後、前記レジストマスク（図示せず）を剥離液で除去する。
（第４の工程）
その後、リッジ部の側面を埋め込み絶縁膜２２０で保護する。この埋め込み絶縁膜とは半導体層よりも屈折率が小さく、絶縁性の材料から選ばれるものである。具体例としては、ＺｒＯ2 、ＳｉＯ2 、その他にはＶ、Ｎｂ、Ｈｆ、Ｔａ、Ａｌ等の酸化物である。
リッジ部の側面を埋め込み絶縁膜で保護した後、前記ｐ側コンタクト層の表面にｐ電極２３０を形成する。好ましくは、ｐ側コンタクト層および埋め込み絶縁膜の上にｐ電極を形成する。ｐ電極としては、多層構造とする。例えばＮｉとＡｕからなる２層構造とする場合には、先ず、ｐ側コンタクト層上にＮｉを５ｎｍ〜２０ｎｍの膜厚で形成し、次に、Ａｕを５０ｎｍ〜３００ｎｍの膜厚で形成する。また、ｐ電極を３層構造とする場合にはＮｉ／Ａｕ／Ｐｔ、Ｎｉ／Ａｕ／Ｐｄ等があり、ＮｉとＡｕは２層構造と同じ膜厚であればよく、最終層となるＰｔやＰｄは５０ｎｍ〜５００ｎｍである。
ｐ電極２３０を形成した後、オーミックアニールを行う。詳細な条件としては、アニール温度を３００℃以上、好ましくは５００℃以上とする。またアニールを行う雰囲気を窒素および／または酸素を含有する条件とする。
その後、前工程で露出したｎ側半導体層の側面等に保護膜２４０を形成する。次に、ｐ電極２３０の上にパッド電極２５０を形成する。また前記パッド電極２５０はＮｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属からなる積層体とすることが好ましい。例えば、前記パッド電極はｐ電極側からＷ／Ｐｄ／Ａｕ、またはＮｉ／Ｔｉ／Ａｕの順に形成する。パッド電極の膜厚は特に限定されないが、最終層のＡｕの膜厚を１００ｎｍ以上とする。
（第５の工程）
前記窒化物半導体基板の第２の主面にｎ電極２１０を形成する。窒化物半導体基板の第２の主面にｎ電極をＣＶＤやスパッタ、蒸着等で形成する。該電極は、少なくともＴｉ、Ｎｉ、Ａｕ、Ｐｔ、Ａｌ、Ｐｄ、Ｗ、Ｒｈ、Ａｇ、Ｍｏ、Ｖ、Ｈｆからなる群より選ばれる少なくとも１つを有する。また前記電極における多層構造の最上層はＰｔまたはＡｕであることで電極からの放熱性を向上させることが可能となり好ましい。第２の主面に形成する電極の材料にこれらの材料を選択することによって、特に窒化物半導体からなる基板と該電極とのオーミック特性が得られる。また、窒化物半導体からなる基板と前記電極との密着性も良くウェハーからバー化またはチップ化するための劈開工程で電極が剥がれることを抑制する効果を有する。ｎ電極の膜厚としては１０００ｎｍ以下、好ましくは６００ｎｍ以下とする。ｎ電極を多層構造とする場合には、具体的には第１の層をＶ、またはＴｉ、Ｍｏ、Ｗ、Ｈｆ等とする。ここで、第１の層の膜厚は５０ｎｍ以下とする。また第１の層をＷとすれば３０ｎｍ以下とすることが良好なオーミック特性を得ることができるので好ましい。第１の層をＶとすれば耐熱性が向上するので好ましい。ここで、Ｖの膜厚は５ｎｍ以上３０ｎｍ以下、好ましくは７ｎｍ以上２０ｎｍとすることで良好なオーミック特性を得ることができる。
前記ｎ電極２１０がＴｉ／Ａｌであれば膜厚は１０００ｎｍ以下であって、例えば膜厚は１０ｎｍ／５００ｎｍとなる。またｎ電極としては窒化物半導体基板の第２の主面側からＴｉ／Ｐｔ／Ａｕの順に積層すれば膜厚は６ｎｍ／１００ｎｍ／３００ｎｍである。その他のｎ電極としては窒化物半導体基板の第２の主面側からＴｉ／Ｍｏ／Ｐｔ／Ａｕとすれば、例えばＴｉ（６ｎｍ）／Ｍｏ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２１０ｎｍ）となる。ｎ電極がＴｉ／Ｈｆ／Ｐｔ／Ａｕであれば、例えばＴｉ（６ｎｍ）／Ｈｆ（６ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（３００ｎｍ）となり、Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕであれば、Ｔｉ（６ｎｍ）／Ｍｏ（５０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（２１０ｎｍ）の順に積層することができる。またはＷ／Ｐｔ／Ａｕ、Ｗ／Ａｌ／Ｗ／Ａｕ等であれば上記特性を示す。その他のｎ電極としては、窒化物半導体基板の第２の主面側からＨｆ／Ａｌ、Ｔｉ／Ｗ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｄ／Ｐｔ／Ａｕ、Ｐｄ／Ｐｔ／Ａｕ、Ｔｉ／Ｗ／Ｔｉ／Ｐｔ／Ａｕ、Ｍｏ／Ｐｔ／Ａｕ、Ｍｏ／Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｖ／Ｐｔ／Ａｕ、Ｖ／Ｍｏ／Ｐｔ／Ａｕ、Ｖ／Ｗ／Ｐｔ／Ａｕ、Ｃｒ／Ｐｔ／Ａｕ、Ｃｒ／Ｍｏ／Ｐｔ／Ａｕ、Ｃｒ／Ｗ／Ｐｔ／Ａｕ等がある。またｎ電極を形成した後、３００℃以上でアニールしてもよい。
前記ｎ電極２１０は、矩形状に形成される。ｎ電極は前記第２の主面側に、後工程である窒化物半導体基板をバー化するためのスクライブ工程においてスクライブラインとなる領域を除く範囲にパターン形成される。さらに、メタライズ電極（省略可能）もｎ電極と同様のパターン形状でｎ電極上に形成されると、スクライブし易くなり劈開性が向上する。メタライズ電極としてはＴｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｓｎ）、Ｔｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｓｉ）、Ｔｉ／Ｐｔ／Ａｕ／（Ａｕ／Ｇｅ）、Ｔｉ／Ｐｔ／Ａｕ／Ｉｎ、Ａｕ／Ｓｎ、Ｉｎ、Ａｕ／Ｓｉ、Ａｕ／Ｇｅ等を用いることができる。
また、前記窒化物半導体基板の第２の主面には段差を形成してもよい。段差を形成することで、前記第２の主面を（０００−１）面とすれば、（０００−１）面以外の傾斜面を露出することができる。例えば（０００−１）面以外の面を意味する面指数等は一面に指定されず、（１０−１５）、（１０−１４）、（１１−２４）面等である。（０００−１）面以外の傾斜面は、ｎ極性を示す面における表面積の０. ５％以上であることが好ましい。より好ましくは１％以上２０％以下である。
ここで、段差とは界面段差が０．１μｍ以上であって、段差形状はテーパー形状や逆テーパー形状である。また、前記段差の平面形状のパターンはストライプ状、格子状、島状、円状や多角形状、矩形状、くし形状、メッシュ形状から選ばれる凸部および／または凹部を有する。例えば、円状の凸部を形成すれば、該円状凸部の直径幅は５μｍ以上とする。また、凹部溝部の幅は少なくとも３μｍ以上の領域を有すると電極の剥がれ等がなくなり好ましい。（０００−１）面以外の傾斜面を露出するには、オフ角を０．２〜９０°の範囲で形成してもよい。前記窒化物半導体基板の第２の主面はｎ電極を形成する面であるので、（０００−１）面、および（０００−１）面以外の面を有することでオーミック特性を向上させることができる。ここで得られる半導体レーザ素子は、信頼性の高い半導体レーザ素子とする事ができる。
（第６の工程）
ｎ電極２１０を形成した後、ストライプ状のｐ電極に垂直な方向であって、半導体層の共振面を形成するためにウェハーをバー状に分割する。ここで、共振面は、Ｍ面（１−１００）やＡ面（１１−２０）である。ウェハーをバー状に分割する方法としては、ブレードブレイク、ローラーブレイク、またはプレスブレイク等がある。
本実施形態の半導体レーザ素子は、ウェハーの分割工程を２段階で行うことが好ましい。この方法によって、共振面を歩留まり良く形成することができる。
先ず、窒化物半導体基板の第１の主面側、または第２の主面側からスクライブにより予め劈開補助溝を形成する。該劈開補助溝はウェハーの全面、若しくはバーを形成するためにウェハーの両端に形成する。好ましくは、前記劈開補助溝をバーを形成する劈開方向に破線状に間隔をあけて形成する。これによって、劈開方向が屈曲することを抑制することができる。
なお、上記劈開補助溝は、前記（第２の工程）において、ｎ型半導体層をエッチングにより露出させる工程で同時に形成してもよい。このようにすれば、劈開補助溝の形成のみを対象とした工程を省略でき、ウェハーの分割工程を簡略化することができる。
次に、ブレイカーによりウェハーをバー状に分割する。劈開方法には、ブレードブレイク、ローラーブレイク、またはプレスブレイク等がある。前記ｎ電極は、半導体基板の第２の主面に部分的、または全面に形成されている。
また、前記窒化物半導体基板の第１の主面、および／または第２の主面に予め劈開補助溝を形成することで、容易にウェハーをバー状に劈開することができる。劈開補助溝を窒化物半導体基板の第２の主面に有することによって、第２の主面（裏面）に形成した電極の剥がれ防止効果がある。ここで劈開により形成された共振面に反射ミラーを形成することもできる。反射ミラーはＳｉＯ2 やＺｒＯ2 、ＴｉＯ2 、Ａｌ2 Ｏ3 、Ｎｂ2 Ｏ5 等からなる誘電体多層膜である。前記反射ミラーは、共振面の光反射側、および／または光出射面に形成する。前記反射ミラーは、共振面の光反射側、および光出射面に形成することが好ましい。劈開によって形成された共振面であれば、反射ミラーを再現性よく形成することができる。
さらに、バー状となった窒化物半導体基板を電極のストライプ方向に平行に分割して窒化物半導体レーザ素子をチップ化する。半導体レーザ素子としてチップ化した後の形状は矩形状であって、該矩形状の共振面の幅は５００μｍ以下、好ましくは４００μｍ以下とする。このようにして、接触抵抗率が１×１０-3Ωｃｍ2 以下まで接触抵抗を低減した対向電極構造を有する半導体レーザ素子が得られる。
＜第２の実施形態＞
図１５は、第２の実施形態に係るＬＤの断面構造の一例を模式的に示している。
図１５に示すＬＤは、前述した第１の実施形態のＬＤと比べて、次の点が異なり、その他は同じである。（１）基板の第２の主面側のｎ電極２１０を省略し、基板の第１の主面側にｐ電極２３０およびｎ電極２１０を有する（ＬＤの一対の電極がチップの片面側に形成されている同一面電極構造を有する）。この場合、ｐ電極２３０側は第１の実施形態と同様に形成しており、ｎ電極２１０側は、第１導電型の半導体層２０３の一部を露出させ、その露出表面の一部にｎ電極２１０をコンタクトさせることにより、ｎ電極を第１導電型の半導体層に直接に電気的に接続させることが可能である。（２）窒化物半導体基板１０１の第１の主面上に低温成長バッファ層２０１、中間層２０２を介してｎ側クラッド層２０３が成長されている。
＜第３の実施形態＞
第３の実施形態は、青紫色ＬＤの導波路領域から所定距離以上離間した周辺領域に素子容量低減用の領域を形成するために、当該周辺領域において、第２導電型の半導体層の厚み方向の少なくとも一部を第１導電型にし、ｐｎ接合部に形成される空乏層の幅を拡大することによって、当該周辺領域の容量を低減させた（当該周辺領域を高抵抗化した）ものである。
図３は、第３の実施形態に係るＬＤの断面構造の一例を模式的に示している。ここでは、ＬＤの一対の電極がチップの上下両面に分離されて形成されている対向電極構造を示している。
図３に示すＬＤは、前述した第１の実施形態のＬＤと比べて、次の点が異なり、その他は同じである。（１）導波路領域から離間した周辺領域でｐ型半導体層の厚み方向の一部（例えば図中の２０８および２０７）が第１導電型（ｎ型）化されることによって、ｎｐｎ構造の素子容量低減用の領域４ａが形成されている。（２）窒化物半導体基板１０１の第１の主面上に低温成長バッファ層２０１、中間層２０２を介してｎ側クラッド層２０３が成長されている。（３）保護絶縁膜２４０は、埋め込み絶縁膜２２０の全面上および第１電極２３０の側端部上を覆うように形成されている。
ｐ型半導体層の厚み方向の一部をｎ型化する方法の一例は、ｐ型クラッド層２０８の表面側からｎ型不純物を拡散して拡散領域（図中、斜線表示部分）を形成すればよい。拡散させる方法としては、拡散させたい部分に例えばＳｉを含む層を形成し、熱処理を行う。熱処理の温度や時間は、適宜調整する。また、拡散領域の不純物濃度の調整や、表面からの深さの調節は、熱処理の温度と時間を調整することで行われる。この場合、拡散領域のｎ型不純物濃度と素子容量の低減効果との関係に着目し、適切な不純物濃度が得られるようにすることが好ましい。
＜第３の実施形態の変形例＞
図１６は、第３の実施形態の変形例に係るＬＤの断面構造の一例を模式的に示している。ここでは、ＬＤの一対の電極がチップの上下両面に分離されて形成されている対向電極構造を示している。
図１６に示すＬＤは、前述した第３の実施形態のＬＤと比べて、導波路領域から離間した周辺領域においてｐ型半導体層の厚み方向の一部（例えば図中の２０７）を第１導電型（ｎ型）化してｐｎｐｎ層（サイリスタ構造）を形成し、ｐｎ接合部に形成される空乏層の幅を拡大することによって素子容量低減領域４ｂを実現した点が異なる。
ｐ型半導体層の一部（例えば図中の２０７）をｎ型化する方法の一例は、ｐ型クラッド層２０８の表面側からｐ型半導体層２０７にｎ型不純物をイオン注入すればよい。この場合、イオン注入の条件を調整し、素子容量の低減効果が大きくなるように半導体層２０７のｎ型不純物濃度を適切に設定することが好ましい。
＜第４の実施形態＞
図４は、第４の実施形態に係るＬＤの断面構造の一例を模式的に示している。
図４のＬＤは、前述した第１の実施形態に係るＬＤと比べて、次の点が異なり、その他は同じである。（１）半導体層のｐ電極２３０側をヒートシンクへの実装面とするために、ｐパッド電極２５０上に外部電極等と接続させるためのメタライズ層（バンプ）（図示せず）を形成したフェイスダウン構造を有する。（２）窒化物半導体基板１０１の第１の主面上に低温成長バッファ層２０１、中間層２０２を介してｎ側クラッド層２０３が成長されている。
ここで、ｐパッド電極２５０をメタライズ層と併用してもよい。メタライズ層は、Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎ等の材料からなる。基板として、窒化物半導体基板を用いることでフェイスダウン構造の窒化物半導体素子を再現性よく提供することができる。
このような第４の実施形態のＬＤは、放熱性がよく、信頼性が向上する。
＜第５の実施形態＞
図１７は、第５の実施形態に係るＬＤの断面構造の一例を模式的に示している。
図１７のＬＤは、前述した第１の実施形態に係るＬＤにおいてｐ側コンタクト層２０９上にのみｐ電極２３０を形成するように変更したものである。この構造によれば、埋め込み絶縁膜２２０とｐ電極２３０が密着していないので、埋め込み絶縁膜とｐ電極との界面で電極が剥がれることがなくなる。
＜その他の実施形態＞
本発明は、ストライプ状のリッジ形状をした導波路を有する半導体レーザ素子とは構造を異にする電流狭窄層を有する半導体レーザ素子にも適用可能である。該電流狭窄層とは、選択的に電流を流す機能を有する層である。具体的な組成としてはＡｌＮである。電流狭窄層は活性層とｐ側コンタクト層との間にあればよく、好ましくはｐガイド層に形成されている。電流狭窄層同士の間隔は０．５μｍ〜３μｍである。電流狭窄層の膜厚は１０ｎｍ〜１μｍである。このような構成であれば、イオン注入を行うことなく、半導体層における導波路領域以外に、耐圧が１０Ｖ以上の領域を持つ半導体レーザ素子を形成することができる。
また、本発明は、窒化物半導体基板の上に複数の導波路領域を有する半導体レーザ素子やワイドリッジ部を有する半導体レーザ素子とすることもできる。
また、本発明の実施は、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。
以下、本発明のＬＤの実施例を数例示すが、本発明はこれらに限定されない。
［実施例１］
図１は、実施例１のＬＤの断面構造を模式的に示す。本実施例１では、前述した第１の実施形態における第１導電型の半導体層をｎ側半導体層とし、第２導電型の半導体層をｐ側半導体層とした構成とする。
このＬＤの構造は、ＧａＮ基板１０１の第１の主面上に、窒化物半導体層として、ｎ側クラッド層２０３、ｎ側光ガイド層２０４、活性層２０５、ｐ側電子閉じ込め層２０６、ｐ側光ガイド層２０７、ｐ側クラッド層２０８、ｐ側コンタクト層２０９が積層成長により形成されている。ｐ側コンタクト層２０９およびｐ側クラッド層２０８には、ストライプ状の電流狭窄領域からなる導波路領域が形成されており、この導波路領域に対して略垂直な端面に共振面（図示せず）が形成されている。
そして、導波路領域の側面およびｐ型の半導体層の表面を覆う埋め込み絶縁膜（例えば厚さ５０ｎｍのＺｒＯ2 膜）２２０と、導波路領域の表面（上面）にオーミックにコンタクトし、かつ、導波路領域の表面および埋め込み絶縁膜上の一部を覆うｐ電極２３０と、保護絶縁膜（例えば厚さ５００ｎｍのＳｉＯ2 膜）２４０と、ｐ電極上のｐパッド電極２５０と、ＧａＮ基板の第２の主面にｎ電極２１０が形成されている。保護絶縁膜２４０は、ｐ電極２３０の側端部上から埋め込み絶縁膜２２０上、ｐ型の半導体層２０８、２０７、２０６、活性層２０５、ｎ型の半導体層２０４、２０３、２０２の各側面を覆うように形成されている。
ｎ側クラッド層２０３はｎ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｎ側光ガイド層２０４はＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．３）である。活性層２０５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）であり、Ａｌ含有量を高くすることで紫外域の発光が可能となる。また、長波長側の発光も可能であり３６０ｎｍ〜５８０ｎｍまでが発光可能となる。また、活性層２０５を量子井戸構造で形成すると発光効率が向上する。ここで、井戸層の組成はＩｎの混晶が０＜ｘ≦０．５である。井戸層の膜厚としては、３〜２０ｎｍであり、障壁層の膜厚としては、５〜３０ｎｍである。
ｐ側電子閉じ込め層２０６はｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｐ側光ガイド層２０７はＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．３）、ｐ側クラッド層２０８はｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）、ｐ側コンタクト層２０９はｐ型不純物ドープＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である。また、これらの半導体層にＩｎを混晶させてもよい。前記ｐ側電子閉じ込め層２０６は省略可能である。
本実施例１の窒化物半導体レーザ素子は、上記したように活性層２０５の両側に光ガイド層２０４、２０７を形成したＳＣＨ（Separate Confinement Heterostructure）構造を有する。さらに、その両側にｎ側クラッド層２０３、ｐ側クラッド層２０８を形成している。クラッド層に屈折率の低い窒化物半導体層を設けて光閉じ込め機能を持たせている。クラッド層はキャリア閉じ込め効果もある。また、前記各層の間に応力緩衝層を有する構造としてもよい。
さらに、導波路領域から所定距離以上離間した周辺領域でｐ型の半導体層２０８、２０７、２０６と活性層２０５のうちの少なくとも表面部がイオン注入により高抵抗化された素子容量低減用の絶縁性領域１が形成されている。ここで、図２（ｂ）に示したように、リッジ部の幅は約１．６μｍ、リッジ部およびその両側に安全帯（導入した原子の熱拡散による移動を考慮した幅）を確保する領域の全体幅が約５μｍの場合、リッジ部から素子容量低減用の絶縁性領域１までの距離（離間距離）は約１．７μｍである。
上記イオン注入の条件は、イオン種としてＡｌを用い、３回に分けてイオン打ち込みを行う。この場合、各回ともドーズ量は１×１０16atms／cm2 で同じとし、第１回目は、加速電圧は３０ＫｅＶ、注入深さのピークは５０ｎｍであり、第２回目は、加速電圧は４５ＫｅＶ、注入深さのピークは７５ｎｍであり、第３回目は、加速電圧は６０ＫｅＶ、注入深さのピークは１００ｎｍである。なお、素子容量低減用の絶縁性領域 の形成は、イオン注入量が少なくても可能である。青紫色ＬＤについて、上記したようなプロセスで製造された実施品と比較品について実測したデータを以下に示す。
サンプル 実施例（イオン注入有り） 比較例（イオン注入無し）
（１）出力 ５ｍＷ ０．４０ｎｓｅｃ １．０３ｎｓｅｃ
（２）出力３０ｍＷ ０．３４ｎｓｅｃ ０．８７ｎｓｅｃ
上記データから分かるように、出力５ｍＷのサンプルでは、ＬＤのＲＣに依存する高速応答性を表わすＬＤ駆動パルス電流の立上り時間ｔｒ、立下り時間ｔｆが０．４０ｎｓｅｃとなり、比較例よりも４０％程度に短縮された。また、出力３０ｍＷのサンプルでは、ｔｒ、ｔｆが０．３４ｎｓｅｃとなり、比較例よりも４０％程度に短縮された。即ち、いずれのサンプルでも、ｔｒやｔｆが１ｎｓ以下の高速応答性が得られた。
図５は、図１に示した青紫色ＬＤの導波路領域の周辺領域における窒化物半導体層に例えばＡｌイオンを注入した場合において、当該領域の深さ方向における不純物濃度分布の一例を示している。
図５に示すように、青紫色ＬＤの導波路領域の周辺領域における窒化物半導体層の深さ方向において適切な不純物濃度分布が得られるように形成することが好ましい。
［実施例１のＬＤの製造方法］
ＭＯＣＶＤ反応装置内において、サファイアまたはＧａＡｓ基板を配置して、温度を５００℃にする。次に、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ3 ）を用い、ＧａＮよりなるバッファ層を２０ｎｍの膜厚で成長させる。バッファ層を成長した後、温度を１０５０℃にして、同じくＧａＮよりなる下地層を４μｍの膜厚で成長させる。
下地層を成長した後、ウェハーを反応容器から取り出し、この下地層の表面に、ストライプ状のフォトマスクを形成し、ＣＶＤ装置によりストライプ幅１０〜３００μｍ、ストライプ間隔（窓部）５〜３００μｍのＳｉＯ2 よりなる保護膜を形成する。
保護膜を形成した後、ウェハーをＨＶＰＥ（ハイドライド気相成長法）装置に移送し、原料にＧａメタル、ＨＣｌガス、およびアンモニアを用い、ｎ型不純物として酸素をドーピングしながらＧａＮよりなる窒化物半導体を４００μｍの膜厚で成長させる。このようにＨＶＰＥ法で保護膜の上に窒化物半導体を成長させながら１００μｍ以上のＧａＮ厚膜を成長させると結晶欠陥は二桁以上少なくなる。ここで、異種基板等を研磨、研削、ＣＭＰまたはレーザ照射等により剥離したＧａＮを窒化物半導体基板とする。ここで、ＧａＮの膜厚は４００μｍ程度である。また該ＧａＮ基板１０１は少なくとも導波路形成領域下においては転位密度が１×１０6 ／ｃｍ2 以下である。
なお、半導体基板１０１上に半導体層を成長させる際、半導体基板１０１とｎ側クラッド層２０３との間に低温成長バッファ層２０１、中間層２０２、クラック防止層を積層成長させてもよい。
（ｎ側クラッド層２０３）
続いて、１０５０℃でＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニア、シランガスを用い、Ｓｉを１×１０19／cm3 ドープしたＡｌ0.03Ｇａ0.97Ｎよりなる層を膜厚２μｍで成長させる。なお、このｎ側クラッド層は超格子構造とすることもできる。
（ｎ側光ガイド層２０４）
続いて、シランガスを止め、１０５０℃でアンドープＧａＮよりなるｎ側光ガイド層を０．１７５μｍの膜厚で成長させる。このｎ側光ガイド層にｎ型不純物をドープしても良い。
（活性層２０５）
次に、温度を８００℃にして、ＳｉドープＩｎ0.02Ｇａ0.98Ｎよりなる障壁層を１４ｎｍの膜厚で成長させ、続いて同一温度で、アンドープＩｎ0.07Ｇａ0.93Ｎよりなる井戸層を７ｎｍの膜厚で成長させる。障壁層と井戸層とを２回交互に積層し、最後に障壁層で終わり、総膜厚５６ｎｍの多重量子井戸構造（ＭＱＷ）の活性層を成長させる。
（ｐ側キャップ層２０６）
次に、温度を１０５０℃に上げ、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ2 Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ｐ側光ガイド層よりもバンドギャップエネルギーが大きい、Ｍｇを１×１０20／cm3 ドープしたｐ型Ａｌ0.25Ｇａ0.75Ｎよりなるｐ側キャップ層を１０ｎｍの膜厚で成長させる。該ｐ側キャップ層は省略可能である。
（ｐ側光ガイド層２０７）
続いてＣｐ2 Ｍｇ、ＴＭＡを止め、１０５０℃で、バンドギャップエネルギーがｐ側キャップ層１０よりも小さい、アンドープＧａＮよりなるｐ側光ガイド層を０．１４μｍの膜厚で成長させる。
（ｐ側クラッド層２０８）
続いて、１０５０℃でアンドープＡｌ0.10Ｇａ0.90Ｎよりなる層を２．５ｎｍの膜厚で成長させ、続いてＣｐ2 Ｍｇ、ＴＭＡを止め、アンドープＧａＮよりなる層を２．５ｎｍの膜厚で成長させ、総膜厚０．４μｍの超格子層よりなるｐ側クラッド層を成長させる。（ｐ側コンタクト層２０９）
最後に、１０５０℃で、ｐ側クラッド層の上に、Ｍｇを１×１０20／ｃｍ3 ドープしたｐ型ＧａＮよりなるｐ側コンタクト層を１５ｎｍの膜厚で成長させる。
以上のようにして窒化物半導体を成長させたウェハーを反応容器から取り出し、最上層のｐ側コンタクト層の表面にＳｉＯ2 よりなる保護膜を形成して、ＲＩＥ（反応性イオンエッチング）を用いＳｉＣｌ4 ガスによりエッチングする。以上よりｎ側クラッド層を露出させる。
次に、ｐ側コンタクト層の表面にストライプ状のＳｉＯ2 よりなる保護膜（図示せず）を形成し、ＲＩＥ（反応性イオンエッチング）を用いてＳｉＣｌ4 ガスによりエッチングすることにより、ストライプ状の導波路領域であるリッジ部を形成する。
次に、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。まず、フォトリソグラフィー技術を用いて、素子容量低減用の絶縁性領域１上に対応する領域を除いてイオン注入マスクを形成し、ｐ型半導体層の表面（ウェハー表面）から所定の条件でイオン注入を行う。本例では、イオン化させたＡｌを３回に分けてイオン打ち込みを行う。この場合、各回ともドーズ量は１×１０16atms／cm2 で同じとし、第１回目は、加速電圧は３０ＫｅＶ、注入深さのピークは５０ｎｍであり、第２回目は、加速電圧４５ＫｅＶ、注入深さのピークは７５ｎｍであり、第３回目は、加速電圧６０ＫｅＶ、注入深さのピークは１００ｎｍである。なお、上記第１回目〜第３回目のイオン注入の順序を逆にしてもよい。つまり、第１回目は、加速電圧を６０ＫｅＶ、注入深さのピークを１００ｎｍとし、第２回目は、加速電圧４５ＫｅＶ、注入深さのピークを７５ｎｍとし、第３回目は、加速電圧３０ＫｅＶ、注入深さのピークを５０ｎｍにしてもよい。
次に、リッジ部の側面およびｐ側クラッド層２０８の表面を保護するためにＺｒＯ2 からなる埋め込み絶縁膜２２０で覆う。次に、ｐ側コンタクト層２０９および埋め込み絶縁膜２２０の上の表面にＮｉ（１０ｎｍ）／Ａｕ（１５０ｎｍ）よりなるｐ電極２３０を形成する。この後、６００℃でオーミックアニールを行い、ｐ電極の一部（側端部）上および埋め込み絶縁膜２２０上および半導体層の側面に、ＳｉＯ2 からなる保護膜２４０を０．５μｍの膜厚となるようにスパッタリング成膜により形成する。次に、ｐ電極２３０の露出部上に、Ｎｉ（１００ｎｍ）／Ｔｉ（１００ｎｍ）／Ａｕ（８００ｎｍ）を連続して形成し、ｐパッド電極２５０を形成する。その後、窒化物半導体基板１０１の第２の主面に、Ｖ（１０ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（３００ｎｍ）よりなるｎ電極２１０を形成する。
次に、上記したようにｎ電極とｐ電極およびｐパッド電極とを形成したウェハー状の窒化物半導体基板の第１の主面側に凹部溝を形成する。該凹部溝は深さを１０μｍとする。また共振面と平行方向に５０μｍ、垂直方向に１５μｍの幅とする。次に、前記凹部溝を劈開補助線として窒化物半導体基板のｎ電極の形成面側からバー状に劈開し、劈開面（１−１００面、六角柱状の結晶の側面に相当する面＝Ｍ面）を共振面とする。
次に、共振器面にＳｉＯ2 とＴｉＯ2 よりなる誘電体多層膜を形成し、最後にｐ電極に平行な方向に、バーをチップ化することで半導体レーザ素子とする。なお、共振器長は３００〜１０００μｍとする。ここで、窒化物半導体レーザ素子の共振面側の左右の角には凹部溝を有する。該凹部溝は深さを１０μｍであって、共振面と平行方向に３０μｍ、垂直方向に１０μｍの幅である。
このレーザ素子をヒートシンクに設置し、ｐ電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、発振波長４００〜４２０ｎｍ、閾値電流密度２．９ｋＡ／ｃｍ2 において室温で良好な連続発振を示す。さらに、共振面を劈開により形成しても、劈開傷がなく、光出力がＣＷ８０ｍＷ、動作温度が７０℃の状態で寿命が１万時間と、特に寿命特性の良いレーザ素子を再現性良く製造することができる。
しかも、この半導体レーザ素子は、前述したように素子容量低減効果を得ることができるので、青紫色発光用のレーザ素子に適用した場合にパルス駆動電流入力に対する応答性の決定要因であるパルス駆動電流の立上り時間および立下り時間をそれぞれ１ｎｓ以下に実現することができる。
［実施例２］
実施例１において、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。際、Ａｌに代えてボロン（Ｂ）を用い、５回に分けて（５段階で）行う。この場合、イオン注入の条件は、第１回目は、加速電圧を１０ＫｅＶ、ドーズ量を２．８×１０14(atms/cm2 ) とし、第２回目は、加速電圧を２０ＫｅＶ、ドーズ量を４．２×１０14(atms/cm2 ) とし、第３回目は、加速電圧を３０ＫｅＶ、ドーズ量を２．７×１０14(atms/cm2 ) とし、第４回目は、加速電圧を４０ＫｅＶ、ドーズ量を０．８×１０14(atms/cm2 ) とし、第５回目は、加速電圧を５０ＫｅＶ、ドーズ量を１．２×１０15(atms/cm2 ) とする。
なお、上記第１回目〜第５回目のイオン注入の順序を逆にしてもよい。
図１１は、実施例２により形成される絶縁性領域１の深さ(Depth) 方向の不純物濃度(Density) 分布のシミュレーション結果の一例を概略的に示す特性図である。この特性から、絶縁性領域１の深さ方向の約０．２μｍ（２００ｎｍ）までにＢ濃度ピークを１×１０20(atms/cm3 ) に設定することができることが分かる。なお、絶縁性領域１の深さ方向の０．２μｍまでにＢ濃度ピークを５×１０19(atms/cm3 ) に設定するためには、前記した実施例２におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／２に変更すればよい。また、絶縁性領域１の深さ方向の０．２μｍまでにＢ濃度ピークを１×１０19(atms/cm3 ) に設定するためには、前記した実施例２におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／１０に変更すればよい。
［実施例３］
実施例１において、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。際、Ａｌに代えてリン（Ｐ）を用い、７回に分けて行う。この場合、イオン注入の条件は、第１回目は、加速電圧を１０ＫｅＶ、ドーズ量を１．０×１０14(atms/cm2 ) とし、第２回目は、加速電圧を２０ＫｅＶ、ドーズ量を１．０×１０14(atms/cm2 ) とし、第３回目は、加速電圧を３０ＫｅＶ、ドーズ量を１．５×１０14(atms/cm2 ) とし、第４回目は、加速電圧を５０ＫｅＶ、ドーズ量を３．０×１０14(atms/cm2 ) とし、第５回目は、加速電圧を７０ＫｅＶ、ドーズ量を２．２×１０14(atms/cm2 ) とし、第６回目は、加速電圧を１００ＫｅＶ、ドーズ量を２．８×１０14(atms/cm2 ) とし、第７回目は、加速電圧を１３０ＫｅＶ、ドーズ量を１．２×１０15(atms/cm2 ) とする。
なお、上記第１回目〜第７回目のイオン注入の順序を逆にしてもよい。
図１２は、実施例３により形成される絶縁性領域１の深さ(Depth) 方向の不純物濃度(Density) 分布のシミュレーション結果の一例を概略的に示す特性図である。この特性から、絶縁性領域１の深さ方向の約０．２μｍ（２００ｎｍ）までにＰ濃度ピークを１×１０20(atms/cm3 ) に設定することができることが分かる。なお、絶縁性領域１の深さ方向の０．２μｍまでにＰ濃度ピークを５×１０19(atms/cm3 ) に設定するためには、前記した実施例３におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／２に変更すればよい。また、絶縁性領域１の深さ方向の０．２μｍまでにＰ濃度ピークを１×１０19(atms/cm3 ) に設定するためには、前記した実施例３におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／１０に変更すればよい。
［実施例４］
実施例１において、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。際、Ａｌに代えてアンチモン（Ｓｂ）を用い、４回に分けて行う。この場合、イオン注入の条件は、第１回目は、加速電圧を１０ＫｅＶ、ドーズ量を１．２×１０14(atms/cm2 )とし、第２回目は、加速電圧を５０ＫｅＶ、ドーズ量を２．２×１０14(atms/cm2 ) とし、第３回目は、加速電圧を１００ＫｅＶ、ドーズ量を１．５×１０14(atms/cm2 ) とし、第４回目は、加速電圧を１８０ＫｅＶ、ドーズ量を６．２×１０14(atms/cm2 ) とする。ここで、加速電圧１８０ＫｅＶは、加速能力が２００ＫｅＶの現状の加速装置により１価イオンの最大電流を安定に出力し得る最大エネルギーである。
なお、上記第１回目〜第４回目のイオン注入の順序を逆にしてもよい。
図１３は、実施例４により形成される絶縁性領域１の深さ(Depth) 方向の不純物濃度(Density) 分布のシミュレーション結果の一例を概略的に示す特性図である。この特性から、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを１×１０20(atms/cm3 ) に設定することができることが分かる。なお、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを５×１０19(atms/cm3 ) に設定するためには、前記した実施例４におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／２に変更すればよい。また、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを１×１０19(atms/cm3 ) に設定するためには、前記した実施例４におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／１０に変更すればよい。
［実施例５］
実施例１において、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。際、Ａｌに代えてアンチモン（Ｓｂ）を用い、５回に分けて行う。この場合、イオン注入の条件は、第１回目は、加速電圧を１０ＫｅＶ、ドーズ量を７．５×１０13(atms/cm2 )とし、第２回目は、加速電圧を３０ＫｅＶ、ドーズ量を１．３×１０13(atms/cm2 ) とし、第３回目は、加速電圧を７０ＫｅＶ、ドーズ量を２．０×１０14(atms/cm2 ) とし、第４回目は、加速電圧を１００ＫｅＶ、ドーズ量を６．５×１０14(atms/cm2 ) とし、第５回目は、加速電圧を１８０ＫｅＶ、ドーズ量を６．４×１０14(atms/cm2 ) とする。ここで、加速電圧１８０ＫｅＶは、加速能力が２００ＫｅＶの現状の加速装置により１価イオンの最大電流を安定に出力し得る最大エネルギーである。
なお、上記第１回目〜第５回目のイオン注入の順序を逆にしてもよい。
図１４は、実施例５により形成される絶縁性領域１の深さ(Depth) 方向の不純物濃度(Density) 分布のシミュレーション結果の一例を概略的に示す特性図である。この特性から、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを１×１０20(atms/cm3 ) に設定することができることが分かる。なお、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを５×１０19(atms/cm3 ) に設定するためには、前記した実施例５におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／２に変更すればよい。また、絶縁性領域１の深さ方向の約９０ｎｍまでにＳｂ濃度ピークを１×１０19(atms/cm3 ) に設定するためには、前記した実施例５におけるイオン注入の条件の加速電圧およびドーズ量（イオン注入量）をそれぞれ１／１０に変更すればよい。
［実施例６］
実施例１において、素子容量低減用の絶縁性領域１を形成するためのイオン注入を行う。際、Ａｌを加速電圧４０ＫｅＶ、酸素（Ｏ）を加速電圧６０ＫｅＶでそれぞれ１回イオン注入することにより、絶縁性領域１の深さ方向の約０．１μｍ（１００ｎｍ）までにピーク濃度を有するようにＡｌｘＯｙを形成することができる。
［実施例７］
実施例１において、窒化物半導体基板１０１を作製する際にＨＶＰＥ装置において原料にシランガスを加え、ケイ素（Ｓｉ）または酸素（Ｏ）を１×１０18／ｃｍ3 ドープしたＧａＮよりなる窒化物半導体基板を５００μｍの膜厚で成長させる。なお、Ｓｉ濃度は１×１０17／ｃｍ3 〜５×１０19／ｃｍ3 の範囲とすることが望ましい。窒化物半導体基板の成長後、実施例１と同様にしてサファイア基板、バッファ層等をレーザ照射または研磨により除去し、窒化物半導体基板１０１とする。その他は同様の条件で窒化物半導体レーザ素子を形成することにより、実施例１と同等の特性を有するレーザ素子を効率良く得ることができる。
［実施例８］
実施例１において、窒化物半導体基板１０１上に中間層２０２を介して、ｎ側クラッド層を成長させる。その他は実施例１と同様の条件で半導体レーザ素子を形成する。
前記中間層２０２は、アンモニアとＴＭＧ、不純物ガスとしてシランガスを用い、窒化物半導体基板１０１の上に、１０５０℃でＳｉを３×１０18／ｃｍ3 ドープしたＧａＮよりなり、膜厚を４μｍで成長させる。
［実施例９］
実施例１において、窒化物半導体基板１０１上に中間層２０２およびクラック防止層を介してｎ側クラッド層を成長させる。その他は実施例１と同様の条件で半導体レーザ素子を形成する。
前記クラック防止層は、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、温度を８００℃にしてＩｎ0.06Ｇａ0.94Ｎよりなり、０．１５μｍの膜厚で成長させる。
［実施例１０］
実施例１において、ｎ側クラッド層を超格子構造とする。その他は実施例１と同様の条件で半導体レーザ素子を形成する。本実施例におけるｎ側クラッド層は、１０５０℃でＴＭＡ（トリメチルアルミニウム）、ＴＭＧ、アンモニアを用い、アンドープＡｌ0.1 Ｇａ0.9 Ｎよりなる層を２．５ｎｍの膜厚で成長させ、続いてＴＭＡを止めて、シランガスを流し、Ｓｉを１×１０19／ｃｍ3 ドープしたｎ型ＧａＮよりなる層を２．５ｎｍの膜厚で成長させる。それらの層を交互積層して超格子層を構成し、総膜厚２μｍとするものである。
［実施例１１］
図３は、実施例１１のＬＤの断面構造を模式的に示す。ここでは、ＬＤの一対の電極がチップの上下両面に分離されて形成されている対向電極構造を示している。
このＬＤの構造は、前述した実施例１のＬＤと比べて、導波路領域から離間した周辺領域でｐ型半導体層の厚み方向の一部をｎ型化してｎｐｎ構造とすることによって素子容量低減用の領域４ａを形成した点が異なり、その他は同じである。
ｐ型半導体層の厚み方向の一部をｎ型化するため、ｐ型クラッド層２０８の表面側にｎ型不純物層（例えばＳｉ層）を形成した後、アニール炉で所定時間の熱処理を行う。熱処理の温度は、適宜調整され、例えば４００℃〜７００℃である。熱処理の時間は、適宜調整され、例えば１０分〜２時間である。熱処理の温度と時間を調整することにより、所望の不純物濃度や濃度分布、拡散深さを有する領域が得られる。
本発明の第１の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 図１のＬＤのリッジ部およびその近傍の半導体層部分の断面構造および平面パターンとイオン注入領域との関係を模式的に示す図。 本発明の第３の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第４の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 図１のＬＤの半導体層部にイオン注入により形成された絶縁性領域の深さ方向の不純物濃度分布の一例を概略的に示す特性図。 図１のＬＤの半導体層部に絶縁性領域を形成するためにイオン注入した際の加速電圧および注入深さと素子容量の低減効果との関係の一例を概略的に示す特性図。 図１のＬＤの半導体層部に絶縁性領域を形成するためにイオン注入する際にイオン種を変えて複数回に分けて注入した場合のＬＤの断面構造の一例を模式的に示す図。 図１中のリッジ部を含む半導体層とイオン注入領域の平面的な位置関係の他の例を模式的に示す図。 図１中のリッジ部を含む半導体層とイオン注入領域の平面的な位置関係のさらに他の例を模式的に示す図。 図１中のリッジ部を含む半導体層とイオン注入領域の平面的な位置関係のさらに他の例を模式的に示す図。 本発明の実施例２により形成される絶縁性領域の深さ方向の不純物濃度分布のシミュレーション結果の一例を概略的に示す特性図。 本発明の実施例３により形成される絶縁性領域の深さ方向の不純物濃度分布のシミュレーション結果の一例を概略的に示す特性図。 本発明の実施例４により形成される絶縁性領域の深さ方向の不純物濃度分布のシミュレーション結果の一例を概略的に示す特性図。 本発明の実施例５により形成される絶縁性領域の深さ方向の不純物濃度分布のシミュレーション結果の一例を概略的に示す特性図。 本発明の第２の実施形態に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第３の実施形態の変形例に係るＬＤの断面構造の一例を模式的に示す図。 本発明の第５の実施形態に係るＬＤの断面構造の一例を模式的に示す図。
符号の説明
１…素子容量低減用の絶縁性領域、２…リッジ部、１０１…基板、２０１…低温成長バッファ層、２０２…中間層、２０３…ｎ側クラッド層、２０４…ｎ側光ガイド層、２０５…活性層、２０６…ｐ側電子閉じ込め層、２０７…ｐ側光ガイド層、２０８…ｐ側クラッド層、２０９…ｐ側コンタクト層、２１０…第２電極、２２０…埋め込み絶縁膜、２３０…第１電極、２４０…保護絶縁膜、２５０…パッド電極。

Claims (12)

  1. それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、
    前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、
    前記リッジ部から離間した周辺領域の半導体層のｐｎ接合が破壊された素子容量低減用の絶縁性領域とを具備し、
    前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする窒化物半導体レーザ素子。
  2. それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、
    前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、
    前記リッジ部から離間した周辺領域の半導体層に形成された空乏層を持たない素子容量低減用の絶縁性領域とを具備し、
    前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする窒化物半導体レーザ素子。
  3. 前記素子容量低減用の絶縁性領域は、不純物濃度のピーク値が１×１０18〜５×１０21atms／cm3 であり、かつ、前記第２導電型の半導体層の表面から２０ｎｍ〜１μｍの範囲内に不純物濃度のピークが存在するように深さ方向における不純物濃度分布が設定されていることを特徴とする請求項１または２に記載の窒化物半導体レーザ素子。
  4. 基板と、前記基板の主面上に積層されたそれぞれ窒化物からなる第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状の電流狭窄領域からなるリッジ部と、前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記リッジ部の表面にコンタクトした第１電極と、 前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、前記第１導電型の半導体層に実質的に接続された第２電極と、前記リッジ部から離間した周辺領域の半導体層の少なくとも一部が高抵抗化された素子容量低減用の絶縁性領域とを具備し、
    前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されていることを特徴とする窒化物半導体レーザ素子。
  5. 前記素子容量低減用の絶縁性領域の不純物濃度のピーク値は、１×１０18〜５×１０21atms／cm3 であることを特徴とする請求項４に記載の窒化物半導体レーザ素子。
  6. 前記素子容量低減用の絶縁性領域の深さ方向における不純物濃度分布は、前記第２導電型の半導体層の表面から２０ｎｍ〜１μｍの範囲内に不純物濃度のピークが存在することを特徴とする請求項４または５に記載の窒化物半導体レーザ素子。
  7. 前記第１電極は、前記リッジ部の表面にコンタクトするとともに前記埋め込み絶縁膜上の一部を覆うように形成されており、
    さらに前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うようにパッド電極が形成されており、
    前記素子容量低減用の絶縁性領域は、前記埋め込み絶縁膜の下方の領域を含むことを特徴とする請求項４乃至６のいずれか１つに記載の窒化物半導体レーザ素子。
  8. 前記第１電極は、前記リッジ部の表面にコンタクトするとともに前記埋め込み絶縁膜上の一部を覆うように形成されており、
    さらに前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うようにパッド電極が形成されており、
    前記素子容量低減用の絶縁性領域は、少なくとも前記第１電極、またはパッド電極の下方の領域を含むことを特徴とする請求項４乃至６のいずれか１つに記載の窒化物半導体レーザ素子。
  9. 前記半導体レーザ素子は、青紫色発光用のレーザ素子であり、パルス駆動電流入力に対する応答性が１ｎｓ以下であることを特徴とする請求項１乃至８のいずれか１項に記載の窒化物半導体レーザ素子。
  10. それぞれ窒化物からなる積層された第１導電型の半導体層、活性層および第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、
    前記リッジ部の表面にコンタクトした第１電極と、
    前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、
    前記埋め込み絶縁膜上の一部を覆うように形成され、前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うように形成されたパッド電極と、
    前記リッジ部から離間した周辺領域の半導体層において前記埋め込み絶縁膜のうちで前記保護絶縁膜により覆われている領域よりも前記リッジ部側の領域の下方にのみ形成された素子容量低減用の絶縁性領域とを具備し、
    前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されており、
    前記絶縁性領域の耐圧が１０Ｖ以上であることを特徴とする窒化物半導体レーザ素子。
  11. 基板の主面上に積層されたそれぞれ窒化物からなる第１導電型の半導体層、活性層および第１導電型とは異なる第２導電型の半導体層と、前記第２導電型の半導体層に設けられたストライプ状のリッジ部と、
    前記リッジ部の表面にコンタクトした第１電極と、
    前記リッジ部の側面および前記第２導電型の半導体層の表面を覆う埋め込み絶縁膜と、
    前記埋め込み絶縁膜の少なくとも一部上を覆う保護絶縁膜と、
    前記埋め込み絶縁膜上の一部を覆うように形成され、前記第１電極上にコンタクトするとともに前記保護絶縁膜上の一部を覆うように形成されたパッド電極と、
    前記リッジ部から離間した周辺領域の半導体層において前記埋め込み絶縁膜のうちで前記保護絶縁膜により覆われている領域よりも前記リッジ部側の領域の下方にのみ形成された素子容量低減用の絶縁性領域とを具備する青紫色発光用のレーザ素子であって、
    前記素子容量低減用の絶縁性領域は、前記第２導電型の半導体層の表面からイオン注入深さを変えて複数回のイオン注入が行われることによって深さ方向の不純物濃度分布が設定されており、
    パルス駆動電流入力に対する応答性が１ｎｓ以下であることを特徴とする窒化物半導体レーザ素子。
  12. 前記素子容量低減用の絶縁性領域は、前記リッジ部から離間した周辺領域の半導体層に形成されており、かつ、前記埋め込み絶縁膜のうちで前記保護絶縁膜により覆われていない領域の下方にのみ形成されていることを特徴とする請求項７または８に記載の窒化物半導体レーザ素子。
JP2005057761A 2004-03-26 2005-03-02 窒化物半導体レーザ素子 Expired - Fee Related JP5028640B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005057761A JP5028640B2 (ja) 2004-03-26 2005-03-02 窒化物半導体レーザ素子
US10/594,422 US7995634B2 (en) 2004-03-26 2005-03-10 Nitride semiconductor laser element
PCT/JP2005/004249 WO2005093919A1 (ja) 2004-03-26 2005-03-10 窒化物半導体レーザ素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004092656 2004-03-26
JP2004092656 2004-03-26
JP2005057761A JP5028640B2 (ja) 2004-03-26 2005-03-02 窒化物半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2005311309A JP2005311309A (ja) 2005-11-04
JP5028640B2 true JP5028640B2 (ja) 2012-09-19

Family

ID=35056514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057761A Expired - Fee Related JP5028640B2 (ja) 2004-03-26 2005-03-02 窒化物半導体レーザ素子

Country Status (3)

Country Link
US (1) US7995634B2 (ja)
JP (1) JP5028640B2 (ja)
WO (1) WO2005093919A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759418B1 (ko) * 2004-10-11 2007-09-20 삼성전자주식회사 반도체 제조공정의 얼라인먼트 측정방법
KR100731687B1 (ko) * 2005-12-05 2007-06-25 주식회사 레이칸 레이저 다이오드 및 이의 제조방법
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JP2007273492A (ja) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP4947778B2 (ja) * 2006-12-27 2012-06-06 富士通株式会社 光半導体素子及びその製造方法
JP2009277844A (ja) * 2008-05-14 2009-11-26 Rohm Co Ltd 窒化物半導体レーザ素子
JP2009283573A (ja) * 2008-05-20 2009-12-03 Rohm Co Ltd 窒化物半導体レーザ素子
JP4770955B2 (ja) * 2009-03-16 2011-09-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
US8269931B2 (en) * 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
CN102097559B (zh) * 2009-12-09 2014-07-16 鸿富锦精密工业（深圳）有限公司 发光二极管及其制作方法
TWI453949B (zh) * 2009-12-30 2014-09-21 Hon Hai Prec Ind Co Ltd 發光二極體製作方法
US9515447B2 (en) 2011-02-18 2016-12-06 Ball State Innovation Corporation Titanium-doped amorphous aluminum nitride microlaser device and method for making and using same
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
WO2013005759A1 (ja) * 2011-07-05 2013-01-10 日亜化学工業株式会社 半導体レーザ素子
CN102299480A (zh) * 2011-07-15 2011-12-28 中国科学院苏州纳米技术与纳米仿生研究所 半导体激光器的制作方法
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
JP2014086507A (ja) * 2012-10-22 2014-05-12 Sumitomo Electric Ind Ltd 窒化物半導体レーザ、窒化物半導体レーザを作製する方法
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
TW201511327A (zh) * 2013-09-06 2015-03-16 Ind Tech Res Inst 發光二極體
JP6135559B2 (ja) * 2014-03-10 2017-05-31 ソニー株式会社 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
JP7331833B2 (ja) * 2018-03-19 2023-08-23 ソニーグループ株式会社 半導体発光素子および半導体発光素子の製造方法
KR102601950B1 (ko) * 2018-11-16 2023-11-14 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
CN110086080B (zh) * 2019-04-12 2020-04-10 苏州长光华芯光电技术有限公司 半导体激光器非吸收窗口及其制备方法和半导体激光器
JP2022115255A (ja) * 2021-01-28 2022-08-09 ウシオ電機株式会社 窒化物半導体発光素子
CN113517626A (zh) * 2021-05-07 2021-10-19 武汉汉略达科技股份有限公司 一种新型单模大功率激光器
JPWO2022254682A1 (ja) * 2021-06-04 2022-12-08

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984262A (en) * 1974-12-09 1976-10-05 Xerox Corporation Method of making a substrate striped planar laser
NL8401172A (nl) * 1984-04-12 1985-11-01 Philips Nv Halfgeleiderlaser.
JPS6243193A (ja) * 1985-08-20 1987-02-25 Nec Corp 半導体レ−ザ
JPH069273B2 (ja) * 1987-03-11 1994-02-02 ロ−ム株式会社 半導体レ−ザの製造方法
US5138626A (en) * 1990-09-12 1992-08-11 Hughes Aircraft Company Ridge-waveguide buried-heterostructure laser and method of fabrication
JPH05190980A (ja) * 1992-01-14 1993-07-30 Furukawa Electric Co Ltd:The 半導体レーザ素子
JPH06326419A (ja) * 1993-04-20 1994-11-25 Xerox Corp モノリシック半導体発光アレイ
JP4001956B2 (ja) * 1996-07-25 2007-10-31 ソニー株式会社 半導体発光装置
JPH1098235A (ja) * 1996-08-01 1998-04-14 Pioneer Electron Corp 無再成長分布帰還リッジ型半導体レーザ及びその製造方法
JP2000183459A (ja) * 1998-12-17 2000-06-30 Oki Electric Ind Co Ltd リッジ導波路型半導体レーザ
JP3936109B2 (ja) * 1999-04-26 2007-06-27 富士通株式会社 半導体発光装置及びその製造方法
JP3950604B2 (ja) * 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
JP3424634B2 (ja) * 2000-01-27 2003-07-07 日亜化学工業株式会社 窒化物半導体レーザ素子
JP4045792B2 (ja) * 2000-12-07 2008-02-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3718129B2 (ja) * 2001-02-28 2005-11-16 アンリツ株式会社 半導体レーザ及びその製造方法
WO2002084831A1 (en) * 2001-04-12 2002-10-24 Nichia Corporation Gallium nitride compound semiconductor element
JP4032675B2 (ja) 2001-07-12 2008-01-16 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ
JP2003069153A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体光デバイス及び集積型光半導体装置
JP2003264346A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
US6649990B2 (en) * 2002-03-29 2003-11-18 Intel Corporation Method and apparatus for incorporating a low contrast interface and a high contrast interface into an optical device
DE602004011146T2 (de) * 2003-06-27 2008-12-24 Nichia Corp., Anan Nitrid-Halbleiterlaser mit Stromsperrschichten und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
WO2005093919A1 (ja) 2005-10-06
JP2005311309A (ja) 2005-11-04
US20070217458A1 (en) 2007-09-20
US7995634B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
JP5028640B2 (ja) 窒化物半導体レーザ素子
JP4830315B2 (ja) 半導体レーザ素子
US7408199B2 (en) Nitride semiconductor laser device and nitride semiconductor device
JP5245904B2 (ja) 半導体レーザ素子の製造方法
KR100874077B1 (ko) 질화물 반도체 레이저 소자 및 그 제조 방법
WO2001095446A1 (fr) Dispositif de laser a semi-conducteur et son procede de fabrication
KR20030083011A (ko) 질화물 반도체 소자
WO2003036771A1 (fr) Laser a semi-conducteurs a base de nitrure et procede de production de ce laser
JP2002335052A (ja) 窒化物半導体素子
JP2006066869A (ja) 窒化物半導体レーザ素子及び窒化物半導体素子
US20080002748A1 (en) Nitride semiconductor laser element
JP3460581B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3446660B2 (ja) 窒化物半導体発光素子
JP4665394B2 (ja) 窒化物半導体レーザ素子
JP2006165407A (ja) 窒化物半導体レーザ素子
JP3431389B2 (ja) 窒化物半導体レーザ素子
JP4873116B2 (ja) 窒化物半導体レーザ素子、及びその製造方法
JP2000196201A (ja) 窒化物半導体レ―ザ素子
JP3794530B2 (ja) 窒化物半導体レーザ素子
US7804882B2 (en) Nitride semiconductor laser element
JP2004179350A (ja) 窒化物半導体レーザ素子及びその製造方法
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP4929776B2 (ja) 窒化物半導体レーザ素子
JP2005101536A (ja) 窒化物半導体レーザ素子
JP2008098664A (ja) 窒化物半導体レーザ素子及び窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Ref document number: 5028640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees