JP3718129B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法 Download PDFInfo
- Publication number
- JP3718129B2 JP3718129B2 JP2001055109A JP2001055109A JP3718129B2 JP 3718129 B2 JP3718129 B2 JP 3718129B2 JP 2001055109 A JP2001055109 A JP 2001055109A JP 2001055109 A JP2001055109 A JP 2001055109A JP 3718129 B2 JP3718129 B2 JP 3718129B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- mesa stripe
- stripe portion
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ及び半導体レーザの製造方法に係わり、特に、レーザ発振に寄与しない無効電流の低減化、及びレーザ光の高出力化を図ることができる半導体レーザ及び半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
光通信システムの発展に伴い、光通信ケーブルを介しての遠距離通信が実用化されている。このような光通信システムに光源として採用される半導体レーザにおいては、高効率でかつ高出力の特性が求められる。
【０００３】
図６は、高効率のレーザ光が得られる一般的な埋込み型の半導体レーザの断面構造を示す図である（特開平７―２２６９１号公報）。
【０００４】
（１００）結晶面又は（１００）結晶面近傍の結晶面を上面とするｐ型ＩnＰ基板１上にｐ型ＩnＰの第１のクラッド層２が形成されている。この第１のクラッド層２の上側における中央部に台形形状を有するメサストライプ部３が形成され、第１のクラッド層２の上側におけるメサストライプ部３の外側には、電流ブロック部４が形成されている。
【０００５】
メサストライプ部３は、第１のクラッド層２の突出部分２ａと、この第１のクラッド層２ａの突出部分２ａの上側に形成されたノンドープＩnＧaＡaＰの活性層５と、この活性層５の上側に形成されたｎ型ＩnＰの第２のクラッド層６とで形成されている。
【０００６】
メサストライプ部３の両側の電流ブロック部４は、下側に位置するホールの移動をブロックするｎ型ＩnＰで形成されたｎ型電流ブロック層７と、上側に位置する電子の移動をブロックするＦeがドープされた高抵抗半導体層８とで構成されている。
【０００７】
メサストライプ部３の上面と電流ブロック部４の上面とを共通に覆うｎ型ＩnＰからなる第３のクラッド層９が形成されている。この第３のクラッド層９の上側にコンタクト層１０が形成されている。このコンタクト層１０の上面における電流ブロック部４の対向位置には絶縁層１１が形成されており、このコンタクト層１０の上面におけるメサストライプ部３の対向位置には電極板１２が取付けられている。
さらに、ｐ型ＩnＰ基板１の下側にも電極板１３が取付けられている。
【０００８】
このように構成された半導体レーザにおいて、上下の電極板１２、１３間に直流の駆動電圧を印加すると、電流ブロック部４においては、ｎ型電流ブロック層７と高抵抗半導体層８との存在にて、電流が制限される。その結果、中央のメサストライプ部３に電流が集中して、このメサストライプ部３における活性層５におけるレーザ光の発生効率が上昇する。
【０００９】
さらに、この半導体レーザにおいて、メサストライプ部３の活性層５を通過しない、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）を最小限に抑制する必要がある。また、ｐ型ＩnＰからなる第１のクラッド層２（２ａ）と高抵抗半導体層８とが直接接触しないようにするために、ｎ型電流ブロック層７の上端７ａは活性層５と第２のクラッド層６の境界上に位置させている。
【００１０】
このような構造とするために、この半導体レーザにおいては、その製造過程で、台形形状を有するメサストライプ部３の傾斜した側面１４に（１１１）Ｂ結晶面が露出する条件でエッチングを実施し、さらに、エッチングによって、第１のクラッド層２におけるメサストライプ部３の外側位置の上面１５に（１００）結晶面を露出させる。そして、メサストライプ部３の傾斜した側面１４と第１のクラッド層２の上面１５上に有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させる。
【００１１】
周知のように、ｎ型電流ブロック層７は、（１００）結晶面上には直接成長するが、（１１１）Ｂ結晶面上には直接成長しない。したがって、有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させると、図７に示すように、成長するに伴って、ｎ型電流ブロック層７のくさび状の先端７ａがメサストライプ部３の傾斜した側面１４を這い上がるように上昇する。
【００１２】
したがって、このｎ型電流ブロック層７のくさび状の先端７ａが前述した活性層５と第２のクラッド層６の境界上に達した時点で、有機金属気相成長（ＭＯＶＰＥ）法を用いたｎ型電流ブロック層７の生成動作を停止させる。
【００１３】
このような製造方法を採用することによって、メサストライプ部３の活性層５を通過しない、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）を最小限に抑制することが可能である。
また、電流ブロック部４に、Ｆeがドープされた高抵抗半導体層８を採用することによって、動作の高速化を図ることが可能である。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した図６に示した構造を有する半導体レーザにおいてもまだ改良すべき次のような課題があった。
【００１５】
すなわち、図７に示すように、有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させると、成長するに伴って、ｎ型電流ブロック層７のくさび状の先端７ａがメサストライプ部３の傾斜した側面１４を這い上がるように上昇する。そして、このくさび状の先端７ａが活性層５と第２のクラッド層６の境界上に達した時点で、有機金属気相成長（ＭＯＶＰＥ）法を用いた生成動作を停止させる必要がある。
【００１６】
しかし、このくさび状の先端７ａが活性層５と第２のクラッド層６の境界上に達するタイミングは、有機金属気相成長（ＭＯＶＰＥ）法における印加条件、エッチング条件等で微妙に変化する台形形状を有するメサストライプ部３の高さによって変動する。
【００１７】
したがって、場合によっては、ｎ型電流ブロック層７のくさび状の先端７ａが所定の活性層５と第２のクラッド層６の境界上に達しない場合が生じたり、第２のクラッド層６の側面の中途位置まで達する場合が生じる。その結果、ｐ型ＩnＰからなる第１のクラッド層２（２ａ）と高抵抗半導体層８とが直接接触したり、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）が増大する懸念があり、半導体レーザとしての安定した高効率のレーザ光の発光特性を得ることができない。
【００１８】
さらに、上述した半導体レーザにおいてはｐ型ＩnＰ基板を採用している。このｐ型ＩnＰ基板は、周知のように、ｎ型ＩnＰ基板に比較して抵抗が高い。その結果、高出力のレーザを得るために半導体レーザに流す電流を増加すると、発熱が大きくなる。したがって、このｐ型ＩnＰ基板を採用した半導体レーザは、高速でスイッチング動作が必要な用途に有用であるが、光通信システムの光源のように高出力が要求される半導体レーザとしては不向きである。
【００１９】
また、不純物としてのＺnは、ｐ型半導体内では、ｎ型半導体に比較して、拡散しやすいので、ｐ型ＩnＰ基板に不純物としてＺnをドーピングすると、Ｚnの拡散がしやすくなり、ｐ型ＩnＰの第１のクラッド層における活性層近傍まで拡散する。その結果、活性層におけるレーザの発生効率が低下し、高出力のレーザ光が得られない問題がある。
【００２０】
このように、ｐ型ＩnＰ基板を採用した半導体レーザにおいては、安定した高出力のレーザ光の発光特性は得られない。
【００２１】
なお、ｐ型ＩnＰ基板の代りに、ｎ型ＩnＰ基板を採用した半導体レーザも提唱されている（特開平７―１６２０７８号公報）。しかし、この提唱された半導体レーザにおいては、メサストライプ部の側面と、この側面に接する電流ブロック部との接触部分の構成については何等言及さていない。したがって、前述したように、活性層を経由しない無効電量（漏れ電流）が増大して、半導体レーザとしての安定した高効率のレーザ光の発光特性を得ることができない。
【００２２】
本発明はこのような事情に鑑みてなされたものであり、ｎ型半導体基板を用いるとともに、台形形状を有するメサストライプ部の傾斜面に（１１１）Ｂ結晶面が直接露出しないようにメサストライプ部の側面の傾斜角を設定することにより、メサストライプ部の活性層を通らない無効電流を一定限度以下に制御でき、かつ電流ブロック部における高い耐電圧を維持でき、安定した高効率でかつ高出力のレーザ光の発光特性が得られる半導体レーザ及びその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、（１００）結晶面を上面とするｎ型半導体基板と、このｎ型半導体基板上に形成され、ｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とからなる台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部と、このメサストライプ部の外側でかつｎ型半導体基板上に形成されたｐ型電流ブロック層とこのｐ型電流ブロック層の上側に形成されたｎ型電流ブロック層とからなる電流ブロック部と、メサストライプ部の上面と電流ブロック部の上面を共通に覆うｐ型の第３のクラッド層とを備え、
ｐ型電流ブロック層における活性層近傍のメサストライプ部の傾斜した側面に直交する方向の厚みは、ｎ型半導体基板の（１００）結晶面に直交する方向の厚みより薄く設定され、かつ、ｐ型電流ブロック層におけるメサストライプ部の活性層近傍の不純物濃度はｎ型半導体基板の（１００）結晶面近傍の不純物濃度より低く設定された半導体レーザに適用される。
【００２４】
そして、上記課題を解消するために、本発明の半導体レーザにおいては、台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部の側面の傾斜を、（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度に設定している。
【００２５】
このように構成された半導体レーザにおいては、図２に示すように、電流ブロック部の成形前の状態において、＜０１１＞方向に沿って台形形状にエッチングされたメサストライプ部の側面は（１１１）Ｂ結晶面が直接露出していなくて、この（１１１）Ｂ結晶面の近傍の角度面が露出している。一方、台形形状にエッチングされたメサストライプ部の外側は、ｎ型半導体基板における（１００）結晶面が露出している。
【００２６】
（１００）の結晶面上においては、電流ブロック部を構成するｐ型電流ブロック層は時間等の生成条件で定まる所定の速度で成長していく。一方、（１１１）Ｂ結晶面の近傍の角度面においては、ｐ型電流ブロック層は全く成長しないことはなく、（１１１）Ｂ結晶面から離れた角度に対応する微少速度で成長していく。
【００２７】
したがって、ｐ型電流ブロック層は、成長開始時点から、メサストライプ部の側面全体に亘ってほぼ均一厚さに形成される。
【００２８】
したがって、ｐ型の第２のクラッド層からｐ型電流ブロック層を介してｎ型半導体基板へ流れる無効電流を最低限の一定値に確実に制御できる。
【００３０】
前述したように、ｐ型電流ブロック層の（１１１）Ｂ結晶面の近傍面に対する成長速度は、（１００）結晶面に対する成長速度に比較して格段に小さい。また、ｐ型電流ブロック層に対して同一量の不純物をドープしたとしても、ドープする方向と結晶面との関係によって、内部に残留する不純物の量、すなわち不純物濃度が異なる。具体的には、ｎ型半導体基板の（１００）結晶面の方向の対する濃度が、メサストライプ部の（１１１）Ｂ結晶面の近傍面の方向に対する濃度より大きい。
【００３１】
図３は、Ｚｎの不純物をＩnＰにドープする場合に、ドープ量を一定値に保った状態で、ドープする結晶面の方向（ °）を順次変化させていった場合における、結晶面の方向（結晶面角度）と不純物濃度との関係を示す実験的に得られた不純物濃度特性図である。結晶面の方向（横軸）は（１００）結晶面を０°として、この（１００）結晶面からの各結晶面の方向の変化量を角度（ °）で示している。
【００３２】
この図３の特性図でも明らかなように、（１００）結晶面の方向の対する濃度が、（１１１）結晶面の方向の対する濃度に比較して約１桁大きいことが理解できる。
【００３３】
ｐ型電流ブロック層におけるメサストライプ部近傍の不純物濃度が低いことは、ｐ型電流ブロック層におけるメサストライプ部近傍の抵抗が高いことを示し、このｐ型電流ブロック層におけるメサストライプ部近傍を通流する前述した無効電流をさらに低減できる。
【００３４】
また、ｐ型電流ブロック層におけるｎ型半導体基板の（１００）結晶面近傍の不純物濃度が高と、ｐ型の第３のクラッド層とｎ型電流ブロック層とｐ型電流ブロック層とｎ型半導体基板で構成されるｐ―ｎ−ｐ―ｎ構造のサイリスタがターンオン（導通）しにくくなり、半導体レーザにより高い電圧を印加可能とし、半導体レーザの特性の安定化を図ることができる。
このように半導体レーザにおける高効率化に寄与する重要な特性を同時に改善できる。
【００３５】
さらに別の発明は、上述した発明の半導体レーザにおけるｎ型半導体基板をｎ型ＩnＰで形成し、ｐ型電流ブロック層はＺn又はＣdを不純物とするｐ型ＩnＰで形成している。
【００３６】
前述したように、ｎ型ＩnＰ基板は、ｐ型ＩnＰ基板に比較して、抵抗を低くできるので、ｎ型ＩnＰ基板を採用することによって、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
【００３７】
さらに、ｐ型ＩnＰ基板では、第１クラッド層→活性層→第２クラッド層→ブロック層→第３クラッド層と成長していく過程で、ｐ型ＩnＰ基板内の不純物が活性層側に拡散してしまい、光の損失が増加し、レーザ発光に関する効率及び出力が劣化してしまうが、ｎ型ＩnＰ基板では、このような不都合は生じない。
【００３９】
また、別の発明は、（１００）結晶面を上面とするｎ型半導体基板上に、ｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを順次生成させる工程と、この生成された第２のクラッド層の上面にマスクを形成して、ｎ型半導体基板上に生成されたｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを台形形状にエッチングしてメサストライプ部を形成する工程と、この形成されたメサストライプ部の側面及びエッチングで露出されたｎ型半導体基板の上面にｐ型電流ブロック層及びｎ型電流ブロック層とを順次生成させて電流ブロック部を形成する工程と、マスクを除去して、このマスクが除去されたメサストライプ部の上面と電流ブロック部の上面にこれらを共通に覆うｐ型の第３のクラッド層を形成する工程とを備えた半導体レーザの製造方法に適用される。
【００４０】
そして、上記課題を解消するために、本発明の半導体レーザの製造方法においては、第２のクラッド層とマスクとの間にキャップ層を介在させている。さらに、メサストライプ部を形成する工程は、キャップ層のサイドエッチングにより、メサストライプ部の側面の傾斜が（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度になるようにエッチング条件を設定している。そして、マスクを除去するとともにキャップ層を除去する。
【００４１】
このように、ｐ型の第２のクラッド層とマスクとの間にキャップ層を介在させ、キャップ層のサイドエッチングにより、エッチング条件を適宜設定することによって、メサストライプ部の側面を（１１１）Ｂ結晶面の近傍面に設定できる。したがって、前述したような優れた２つの特性を有するｐ型ブロック層をメサストライプ部の側面及びｎ型半導体基板上に生成させることが可能となる。
【００４２】
さらに別の発明は、上述した発明の半導体レーザの製造方法におけるｎ型半導体基板はｎ型不純物をドープしたＩnＰであり、第１のクラッド層はｎ型不純物をドープしたＩnＰであり、活性層はノンドープのＩnＧaＡs又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造であり、第２のクラッド層はｐ型不純物をドープしたＩnＰであり、キャップ層はＩnＧaＡsＰである。さらに、ｐ型電流ブロック層はＺn又はＣdを不純物としてドープしたｐ型ＩnＰで形成されている。
【００４３】
【発明の実施の形態】
以下、本発明の一実施形態を図面を用いて説明する。
図１は実施形態に係る半導体レーザの概略構成を示す断面模式図である。
【００４４】
（１００）結晶面を上面とする半絶縁材料で形成されたｎ型の不純物がドープされたｎ型ＩnＰ基板２１の上面の中央部に台形形状を有するメサストライプ部２２が形成され、ｎ型ＩnＰ基板２１の上面におけるメサストライプ部２２の外側には、電流ブロック部２３が形成されている。
【００４５】
メサストライプ部２２においては、ｎ型ＩnＰ基板２１に接する、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ-3であるｎ型の第１のクラッド層２４が形成されている。この第１のクラッド層２４の上側に層厚が０．２μｍでノンドープのＩnＧaＡsＰ又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造からなる活性層２５が形成され、この活性層２５の上側に、層厚が０．４５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型の第２のクラッド層２６が形成されている。
【００４６】
メサストライプ部２２の電流ブロック部２３に接する側面２７の傾斜角は、（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθだけ離れた角度に設定されている。実施形態においては、この微少角度Δθは±（１°〜５°）に設定されている。また、ｎ型ＩnＰ基板２１の上面の電流ブロック部２３に接する上面２８は（１００）結晶面が露出している。
【００４７】
メサストライプ部２２の両側に位置する電流ブロック部２３は、下側に位置するｐ型ＩnＰで形成されたｐ型電流ブロック層２９と、上側に位置するｎ型ＩnＰで形成されたｎ型電流ブロック層３０とで構成されている。
【００４８】
そして、下側に位置するｐ型電流ブロック層２９の先端３５はメサストライプ部２２の上面より上方に位置する。ｐ型電流ブロック層２９は、ｐ型不純物としてＺn又はＣｄが採用されている。このｐ型電流ブロック層２９においては、ｎ型ＩnＰ基板２１の上面２８近傍の不純不純物濃度が、メサストライプ部２２の側面２７近傍の不純物濃度より高い。
【００４９】
また、上側に位置するｎ型電流ブロック層３０は、ｎ型不純物としてＳiが採用されている。そして、ｎ型電流ブロック層３０のｎ型不純物の濃度は２×１０18ｃｍ-3である。
【００５０】
メサストライプ部２２の上面と電流ブロック部２３の上面に、これらの上面を共通に覆う、層厚が２．５μｍでｐ型不純物の濃度が１．０×１０18ｃｍ-3であるｐ型の第３のクラッド層３１が形成されている。この第３のクラッド層３１の上側に、ＩnＧaＡsＰからなるコンタクト層３２が形成されている。このコンタクト層３２の上面に電極板３３が取付けられている。
さらに、n型ＩnＰ基板２１の下側にも電極板３４が取付けられている。
【００５１】
このように構成された半導体レーザにおいては、メサストライプ部２２の電流ブロック部２３に接する側面２７の傾斜角は、（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθ＝±（１°〜５°）だけ離れた角度に設定されている。また、ｎ型ＩnＰ基板２１の電流ブロック部２３に接する上面２８は（１００）結晶面が露出している。
【００５２】
したがって、メサストライプ部２２の（１１１）Ｂ結晶面の近傍面とｎ型ＩnＰ基板２１の上面の（１００）結晶面上に成長されたｐ型電流ブロック層２９の先端３５はメサストライプ部２２の上面より上方に位置する。さらに、ｐ型電流ブロック層２９においては、ｎ型ＩnＰ基板２１近傍の不純物濃度が、メサストライプ部２２の側面２７近傍の不純物濃度より高い。
【００５３】
したがって、ｐ型ＩnＰからなる第２のクラッド層２６からこのｐ型電流ブロック層２９におけるメサストライプ部２２の側面２７近傍を通流する無効電流をさらに低減できる。
【００５４】
また、ｐ型の第３のクラッド層３１とｎ型電流ブロック層３０とｐ型電流ブロック層２９とｎ型ＩnＰ基板２１とで構成されるｐ―ｎ−ｐ―ｎ構造のサイリスタがターンオン（導通）しにくくなり、半導体レーザにより高い電圧を印加可能とし、半導体レーザの特性の安定化を図ることができる。
【００５５】
また、ｐ型電流ブロック層２９は、成長開始時点から、メサストライプ部２２の側面２７全体に亘ってほぼ均一厚さに形成される。したがって、ｐ型の第２のクラッド層からｐ型電流ブロック層２９を介してｎ型ＩnＰ基板２１へ流れる無効電流を最低限の一定値に確実に制御できる。
【００５６】
さらに、ｎ型ＩnＰ基板２１は、ｐ型ＩnＰ基板に比較して、抵抗を低くできるので、ｎ型ＩnＰ基板２１を採用することによって、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
このように半導体レーザにおける高効率化及び高出力化に寄与する重要な特性を同時に改善できる。
【００５７】
次に、図１に示す半導体レーザの製造方法を図４及び図５を用いて説明する。
【００５８】
図４（ａ）に示すように、（１００）結晶面を上面として形成されたｎ型の不純物がドープされたｎ型ＩnＰ基板２１の上面に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ-3であるｎ型の第１のクラッド層２４を形成する。このｎ型の第１のクラッド層２４の上面に、層厚が０．２μｍでノンドープのＩnＧaＡs又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造の活性層２５を形成する。
【００５９】
この活性層２５の上側に、層厚が０．４５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型の第２のクラッド層２６を形成する。さらに、このｐ型の第２のクラッド層２６の上側に、層厚が０．１５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型のＩnＧaＡｓＰからなるｐ型のキャップ層３６を形成する。
【００６０】
次に、図４（ｂ）に示すように、キャップ層３６の上側に、プラズマＣＶＤ等を用いて、層厚が８０ｎｍのＳiＮxからなるマスク３７を形成する。
さらに、図４（ｃ）に示すように、キャップ層３６の上側に形成されたマスク３７を、フォトリソグラフィ技術を用いて、＜０１１＞方向にストライプ状にエッチングする。このエッチングされたマスク３７の幅は、形成しようとする台形形状のメサストライプ部２２における上面の幅より若干広い幅に設定する。
【００６１】
次に、エッチング液として、塩酸、過酸化水素水、水の混合液を使用し、上方からマスク３７以外の場所を選択的に＜０１１＞方向にエッチングを実施して、図５（ｄ）示すように、台形形状を有する高さｈ＝２．４μｍのメサストライプ部２２を形成する。
【００６２】
この場合、キャップ層３６のエッチング速度は他の部分に比較して速いので、キャップ層３６の下側部分のエッチング速度も早くなる。したがって、キャップ層３６のサイドエッチング量を調整することにより、メサストライプ部２２の側面２７を所望の傾斜角度に設定可能となる。
【００６３】
このようなキャップ層３６及びエッチング条件を設定することによって、メサストライプ部２２の側面２７の傾斜角を（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθ＝±（１°〜５°）だけ離れた角度（θ±Δθ）に設定可能である。また、キャップ層３６を設定することによって、マスク３７の両端に幅ｔ＝１μｍの庇３７ａを形成することが可能である。
【００６４】
なお、この庇３７ａは、ｐ型電流ブロック層２９の先端３５が、メサストライプ部２２の上端から上方へ大きく突出することを防止する機能を有する。
【００６５】
次に、図５（ｅ）に示すように、メサストライプ部２２の側面２７とｎ型ＩnＰ基板１２の上面２８に囲まれる先にエッチングされた部分に、層厚が０．７μｍでＺnを不純物とし、不純物の濃度が１×１０18ｃｍ-3であるｐ型電流ブロック層２９を前述した有機金属気相成長（ＭＯＶＰＥ）法を用いて形成する。さらに、このｐ型電流ブロック層２９の上側に、層厚が１．１５μｍでＳiを不純物とし、不純物の濃度が２×１０18ｃｍ-3であるｎ型電流ブロック層３０を前述した有機金属気相成長（ＭＯＶＰＥ）法を用いて形成する。そして、このｐ型電流ブロック層２９とｎ型電流ブロック層３０とで電流ブロック部２３が構成される。
【００６６】
次に、図５（ｆ）に示すように、メサストライプ部２２におけるｐ型の第２のクラッド層２６の上側のキャップ層３６及びマスク３７を溶剤で除去して、ｐ型の第２のクラッド層２６の上面を露出させる。
【００６７】
次に、図５（ｇ）に示すように、メサストライプ部２２の上面及び電流ブロック部２３の上面に、これらの各上面を共通に覆う、層厚が２．５μｍでｐ型不純物の濃度が１．０×１０18ｃｍ-3であるｐ型の第３のクラッド層３１を形成する。この第３のクラッド層３１の上側に、ＩnＧaＡaＰからなるコンタクト層３２を形成する。
【００６８】
最後に、図５（ｈ）に示すように、このコンタクト層３２の上面に電極板３３を取付け、さらに、ｎ型ＩnＰ基板２１の下側にも電極板３４を取付ける。
【００６９】
このように構成された半導体レーザの製造方法によれば、メサストライプ部２２におけるｐ型の第２のクラッド層２６とマスク３７との間にキャップ層３６を介在させ、かつエッチング条件を上述したように設定することによって、メサストライプ部２２の側面２７を（１１１）Ｂ結晶面を外して、かつこの結晶面に対する近傍面に設定できる。したがって、前述したような優れた２つの特性を有するｐ型ブロック層２９をメサストライプ部２２の側面２７及びｎ型ＩnＰ基板２１の上面２８上に生成させることが可能となる。
【００７０】
【発明の効果】
以上説明したように、本発明の半導体レーザ及び半導体レーザの製造方法においては、台形形状を有するメサストライプ部の側面を（１１１）Ｂ結晶面をはずして、かつこの結晶面に対する近傍面に設定している。
【００７１】
したがって、メサストライプ部の側面に接するｐ型電流ブロック層の厚みを薄くかつ一定値に制御でき、さらに、ｐ型電流ブロック層におけるメサストライプ部の活性層近傍の不純物濃度をｎ型半導体基板の（１００）結晶面近傍の不純物濃度より低く設定できる。
【００７２】
その結果、ｐ型電流ブロック層を経由する無効電流を一定限度以下に制御でき、かつ電流ブロック部における高い耐電圧を維持でき、安定した高効率かつ高出力のレーザ光の発光特性が得られる。
【００７３】
さらに、ｎ型ＩnＰ基板を採用しているので、抵抗を低くでき、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる半導体レーザの概略構成を示す断面模式図
【図２】本発明の半導体レーザの効果を説明するための図
【図３】不純物をドープする結晶面の方向と不純物濃度との関係を示す不純物濃度特性図
【図４】本発明の一実施形態に係わる半導体レーザの製造方法を示す製造工程図
【図５】同じく同実施形態に係わる半導体レーザの製造方法を示す製造工程図
【図６】従来の半導体レーザの概略構成を示す断面模式図
【図７】同半導体レーザの特徴を説明するための図
【符号の説明】
２１…ｎ型ＩnＰ基板
２２…メサストライプ部
２３…電流ブロック部
２４…ｎ型の第１のクラッド層
２５…活性層
２６…ｐ型の第２のクラッド層
２７…側面
２８…上面
２９…ｐ型電流ブロック層
３０…ｎ型電流ブロック層
３１…ｐ型の第３のクラッド層
３２…コンタクト層
３３、３４…電極板
３５…先端
３６…キャップ層
３７…マスク
【発明の属する技術分野】
本発明は、半導体レーザ及び半導体レーザの製造方法に係わり、特に、レーザ発振に寄与しない無効電流の低減化、及びレーザ光の高出力化を図ることができる半導体レーザ及び半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
光通信システムの発展に伴い、光通信ケーブルを介しての遠距離通信が実用化されている。このような光通信システムに光源として採用される半導体レーザにおいては、高効率でかつ高出力の特性が求められる。
【０００３】
図６は、高効率のレーザ光が得られる一般的な埋込み型の半導体レーザの断面構造を示す図である（特開平７―２２６９１号公報）。
【０００４】
（１００）結晶面又は（１００）結晶面近傍の結晶面を上面とするｐ型ＩnＰ基板１上にｐ型ＩnＰの第１のクラッド層２が形成されている。この第１のクラッド層２の上側における中央部に台形形状を有するメサストライプ部３が形成され、第１のクラッド層２の上側におけるメサストライプ部３の外側には、電流ブロック部４が形成されている。
【０００５】
メサストライプ部３は、第１のクラッド層２の突出部分２ａと、この第１のクラッド層２ａの突出部分２ａの上側に形成されたノンドープＩnＧaＡaＰの活性層５と、この活性層５の上側に形成されたｎ型ＩnＰの第２のクラッド層６とで形成されている。
【０００６】
メサストライプ部３の両側の電流ブロック部４は、下側に位置するホールの移動をブロックするｎ型ＩnＰで形成されたｎ型電流ブロック層７と、上側に位置する電子の移動をブロックするＦeがドープされた高抵抗半導体層８とで構成されている。
【０００７】
メサストライプ部３の上面と電流ブロック部４の上面とを共通に覆うｎ型ＩnＰからなる第３のクラッド層９が形成されている。この第３のクラッド層９の上側にコンタクト層１０が形成されている。このコンタクト層１０の上面における電流ブロック部４の対向位置には絶縁層１１が形成されており、このコンタクト層１０の上面におけるメサストライプ部３の対向位置には電極板１２が取付けられている。
さらに、ｐ型ＩnＰ基板１の下側にも電極板１３が取付けられている。
【０００８】
このように構成された半導体レーザにおいて、上下の電極板１２、１３間に直流の駆動電圧を印加すると、電流ブロック部４においては、ｎ型電流ブロック層７と高抵抗半導体層８との存在にて、電流が制限される。その結果、中央のメサストライプ部３に電流が集中して、このメサストライプ部３における活性層５におけるレーザ光の発生効率が上昇する。
【０００９】
さらに、この半導体レーザにおいて、メサストライプ部３の活性層５を通過しない、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）を最小限に抑制する必要がある。また、ｐ型ＩnＰからなる第１のクラッド層２（２ａ）と高抵抗半導体層８とが直接接触しないようにするために、ｎ型電流ブロック層７の上端７ａは活性層５と第２のクラッド層６の境界上に位置させている。
【００１０】
このような構造とするために、この半導体レーザにおいては、その製造過程で、台形形状を有するメサストライプ部３の傾斜した側面１４に（１１１）Ｂ結晶面が露出する条件でエッチングを実施し、さらに、エッチングによって、第１のクラッド層２におけるメサストライプ部３の外側位置の上面１５に（１００）結晶面を露出させる。そして、メサストライプ部３の傾斜した側面１４と第１のクラッド層２の上面１５上に有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させる。
【００１１】
周知のように、ｎ型電流ブロック層７は、（１００）結晶面上には直接成長するが、（１１１）Ｂ結晶面上には直接成長しない。したがって、有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させると、図７に示すように、成長するに伴って、ｎ型電流ブロック層７のくさび状の先端７ａがメサストライプ部３の傾斜した側面１４を這い上がるように上昇する。
【００１２】
したがって、このｎ型電流ブロック層７のくさび状の先端７ａが前述した活性層５と第２のクラッド層６の境界上に達した時点で、有機金属気相成長（ＭＯＶＰＥ）法を用いたｎ型電流ブロック層７の生成動作を停止させる。
【００１３】
このような製造方法を採用することによって、メサストライプ部３の活性層５を通過しない、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）を最小限に抑制することが可能である。
また、電流ブロック部４に、Ｆeがドープされた高抵抗半導体層８を採用することによって、動作の高速化を図ることが可能である。
【００１４】
【発明が解決しようとする課題】
しかしながら、上述した図６に示した構造を有する半導体レーザにおいてもまだ改良すべき次のような課題があった。
【００１５】
すなわち、図７に示すように、有機金属気相成長（ＭＯＶＰＥ）法を用いてｎ型電流ブロック層７を生成させると、成長するに伴って、ｎ型電流ブロック層７のくさび状の先端７ａがメサストライプ部３の傾斜した側面１４を這い上がるように上昇する。そして、このくさび状の先端７ａが活性層５と第２のクラッド層６の境界上に達した時点で、有機金属気相成長（ＭＯＶＰＥ）法を用いた生成動作を停止させる必要がある。
【００１６】
しかし、このくさび状の先端７ａが活性層５と第２のクラッド層６の境界上に達するタイミングは、有機金属気相成長（ＭＯＶＰＥ）法における印加条件、エッチング条件等で微妙に変化する台形形状を有するメサストライプ部３の高さによって変動する。
【００１７】
したがって、場合によっては、ｎ型電流ブロック層７のくさび状の先端７ａが所定の活性層５と第２のクラッド層６の境界上に達しない場合が生じたり、第２のクラッド層６の側面の中途位置まで達する場合が生じる。その結果、ｐ型ＩnＰからなる第１のクラッド層２（２ａ）と高抵抗半導体層８とが直接接触したり、第２のクラッド層６からｎ型電流ブロック層７へ流れる無効電流（漏れ電流）が増大する懸念があり、半導体レーザとしての安定した高効率のレーザ光の発光特性を得ることができない。
【００１８】
さらに、上述した半導体レーザにおいてはｐ型ＩnＰ基板を採用している。このｐ型ＩnＰ基板は、周知のように、ｎ型ＩnＰ基板に比較して抵抗が高い。その結果、高出力のレーザを得るために半導体レーザに流す電流を増加すると、発熱が大きくなる。したがって、このｐ型ＩnＰ基板を採用した半導体レーザは、高速でスイッチング動作が必要な用途に有用であるが、光通信システムの光源のように高出力が要求される半導体レーザとしては不向きである。
【００１９】
また、不純物としてのＺnは、ｐ型半導体内では、ｎ型半導体に比較して、拡散しやすいので、ｐ型ＩnＰ基板に不純物としてＺnをドーピングすると、Ｚnの拡散がしやすくなり、ｐ型ＩnＰの第１のクラッド層における活性層近傍まで拡散する。その結果、活性層におけるレーザの発生効率が低下し、高出力のレーザ光が得られない問題がある。
【００２０】
このように、ｐ型ＩnＰ基板を採用した半導体レーザにおいては、安定した高出力のレーザ光の発光特性は得られない。
【００２１】
なお、ｐ型ＩnＰ基板の代りに、ｎ型ＩnＰ基板を採用した半導体レーザも提唱されている（特開平７―１６２０７８号公報）。しかし、この提唱された半導体レーザにおいては、メサストライプ部の側面と、この側面に接する電流ブロック部との接触部分の構成については何等言及さていない。したがって、前述したように、活性層を経由しない無効電量（漏れ電流）が増大して、半導体レーザとしての安定した高効率のレーザ光の発光特性を得ることができない。
【００２２】
本発明はこのような事情に鑑みてなされたものであり、ｎ型半導体基板を用いるとともに、台形形状を有するメサストライプ部の傾斜面に（１１１）Ｂ結晶面が直接露出しないようにメサストライプ部の側面の傾斜角を設定することにより、メサストライプ部の活性層を通らない無効電流を一定限度以下に制御でき、かつ電流ブロック部における高い耐電圧を維持でき、安定した高効率でかつ高出力のレーザ光の発光特性が得られる半導体レーザ及びその製造方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、（１００）結晶面を上面とするｎ型半導体基板と、このｎ型半導体基板上に形成され、ｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とからなる台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部と、このメサストライプ部の外側でかつｎ型半導体基板上に形成されたｐ型電流ブロック層とこのｐ型電流ブロック層の上側に形成されたｎ型電流ブロック層とからなる電流ブロック部と、メサストライプ部の上面と電流ブロック部の上面を共通に覆うｐ型の第３のクラッド層とを備え、
ｐ型電流ブロック層における活性層近傍のメサストライプ部の傾斜した側面に直交する方向の厚みは、ｎ型半導体基板の（１００）結晶面に直交する方向の厚みより薄く設定され、かつ、ｐ型電流ブロック層におけるメサストライプ部の活性層近傍の不純物濃度はｎ型半導体基板の（１００）結晶面近傍の不純物濃度より低く設定された半導体レーザに適用される。
【００２４】
そして、上記課題を解消するために、本発明の半導体レーザにおいては、台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部の側面の傾斜を、（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度に設定している。
【００２５】
このように構成された半導体レーザにおいては、図２に示すように、電流ブロック部の成形前の状態において、＜０１１＞方向に沿って台形形状にエッチングされたメサストライプ部の側面は（１１１）Ｂ結晶面が直接露出していなくて、この（１１１）Ｂ結晶面の近傍の角度面が露出している。一方、台形形状にエッチングされたメサストライプ部の外側は、ｎ型半導体基板における（１００）結晶面が露出している。
【００２６】
（１００）の結晶面上においては、電流ブロック部を構成するｐ型電流ブロック層は時間等の生成条件で定まる所定の速度で成長していく。一方、（１１１）Ｂ結晶面の近傍の角度面においては、ｐ型電流ブロック層は全く成長しないことはなく、（１１１）Ｂ結晶面から離れた角度に対応する微少速度で成長していく。
【００２７】
したがって、ｐ型電流ブロック層は、成長開始時点から、メサストライプ部の側面全体に亘ってほぼ均一厚さに形成される。
【００２８】
したがって、ｐ型の第２のクラッド層からｐ型電流ブロック層を介してｎ型半導体基板へ流れる無効電流を最低限の一定値に確実に制御できる。
【００３０】
前述したように、ｐ型電流ブロック層の（１１１）Ｂ結晶面の近傍面に対する成長速度は、（１００）結晶面に対する成長速度に比較して格段に小さい。また、ｐ型電流ブロック層に対して同一量の不純物をドープしたとしても、ドープする方向と結晶面との関係によって、内部に残留する不純物の量、すなわち不純物濃度が異なる。具体的には、ｎ型半導体基板の（１００）結晶面の方向の対する濃度が、メサストライプ部の（１１１）Ｂ結晶面の近傍面の方向に対する濃度より大きい。
【００３１】
図３は、Ｚｎの不純物をＩnＰにドープする場合に、ドープ量を一定値に保った状態で、ドープする結晶面の方向（ °）を順次変化させていった場合における、結晶面の方向（結晶面角度）と不純物濃度との関係を示す実験的に得られた不純物濃度特性図である。結晶面の方向（横軸）は（１００）結晶面を０°として、この（１００）結晶面からの各結晶面の方向の変化量を角度（ °）で示している。
【００３２】
この図３の特性図でも明らかなように、（１００）結晶面の方向の対する濃度が、（１１１）結晶面の方向の対する濃度に比較して約１桁大きいことが理解できる。
【００３３】
ｐ型電流ブロック層におけるメサストライプ部近傍の不純物濃度が低いことは、ｐ型電流ブロック層におけるメサストライプ部近傍の抵抗が高いことを示し、このｐ型電流ブロック層におけるメサストライプ部近傍を通流する前述した無効電流をさらに低減できる。
【００３４】
また、ｐ型電流ブロック層におけるｎ型半導体基板の（１００）結晶面近傍の不純物濃度が高と、ｐ型の第３のクラッド層とｎ型電流ブロック層とｐ型電流ブロック層とｎ型半導体基板で構成されるｐ―ｎ−ｐ―ｎ構造のサイリスタがターンオン（導通）しにくくなり、半導体レーザにより高い電圧を印加可能とし、半導体レーザの特性の安定化を図ることができる。
このように半導体レーザにおける高効率化に寄与する重要な特性を同時に改善できる。
【００３５】
さらに別の発明は、上述した発明の半導体レーザにおけるｎ型半導体基板をｎ型ＩnＰで形成し、ｐ型電流ブロック層はＺn又はＣdを不純物とするｐ型ＩnＰで形成している。
【００３６】
前述したように、ｎ型ＩnＰ基板は、ｐ型ＩnＰ基板に比較して、抵抗を低くできるので、ｎ型ＩnＰ基板を採用することによって、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
【００３７】
さらに、ｐ型ＩnＰ基板では、第１クラッド層→活性層→第２クラッド層→ブロック層→第３クラッド層と成長していく過程で、ｐ型ＩnＰ基板内の不純物が活性層側に拡散してしまい、光の損失が増加し、レーザ発光に関する効率及び出力が劣化してしまうが、ｎ型ＩnＰ基板では、このような不都合は生じない。
【００３９】
また、別の発明は、（１００）結晶面を上面とするｎ型半導体基板上に、ｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを順次生成させる工程と、この生成された第２のクラッド層の上面にマスクを形成して、ｎ型半導体基板上に生成されたｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを台形形状にエッチングしてメサストライプ部を形成する工程と、この形成されたメサストライプ部の側面及びエッチングで露出されたｎ型半導体基板の上面にｐ型電流ブロック層及びｎ型電流ブロック層とを順次生成させて電流ブロック部を形成する工程と、マスクを除去して、このマスクが除去されたメサストライプ部の上面と電流ブロック部の上面にこれらを共通に覆うｐ型の第３のクラッド層を形成する工程とを備えた半導体レーザの製造方法に適用される。
【００４０】
そして、上記課題を解消するために、本発明の半導体レーザの製造方法においては、第２のクラッド層とマスクとの間にキャップ層を介在させている。さらに、メサストライプ部を形成する工程は、キャップ層のサイドエッチングにより、メサストライプ部の側面の傾斜が（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度になるようにエッチング条件を設定している。そして、マスクを除去するとともにキャップ層を除去する。
【００４１】
このように、ｐ型の第２のクラッド層とマスクとの間にキャップ層を介在させ、キャップ層のサイドエッチングにより、エッチング条件を適宜設定することによって、メサストライプ部の側面を（１１１）Ｂ結晶面の近傍面に設定できる。したがって、前述したような優れた２つの特性を有するｐ型ブロック層をメサストライプ部の側面及びｎ型半導体基板上に生成させることが可能となる。
【００４２】
さらに別の発明は、上述した発明の半導体レーザの製造方法におけるｎ型半導体基板はｎ型不純物をドープしたＩnＰであり、第１のクラッド層はｎ型不純物をドープしたＩnＰであり、活性層はノンドープのＩnＧaＡs又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造であり、第２のクラッド層はｐ型不純物をドープしたＩnＰであり、キャップ層はＩnＧaＡsＰである。さらに、ｐ型電流ブロック層はＺn又はＣdを不純物としてドープしたｐ型ＩnＰで形成されている。
【００４３】
【発明の実施の形態】
以下、本発明の一実施形態を図面を用いて説明する。
図１は実施形態に係る半導体レーザの概略構成を示す断面模式図である。
【００４４】
（１００）結晶面を上面とする半絶縁材料で形成されたｎ型の不純物がドープされたｎ型ＩnＰ基板２１の上面の中央部に台形形状を有するメサストライプ部２２が形成され、ｎ型ＩnＰ基板２１の上面におけるメサストライプ部２２の外側には、電流ブロック部２３が形成されている。
【００４５】
メサストライプ部２２においては、ｎ型ＩnＰ基板２１に接する、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ-3であるｎ型の第１のクラッド層２４が形成されている。この第１のクラッド層２４の上側に層厚が０．２μｍでノンドープのＩnＧaＡsＰ又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造からなる活性層２５が形成され、この活性層２５の上側に、層厚が０．４５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型の第２のクラッド層２６が形成されている。
【００４６】
メサストライプ部２２の電流ブロック部２３に接する側面２７の傾斜角は、（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθだけ離れた角度に設定されている。実施形態においては、この微少角度Δθは±（１°〜５°）に設定されている。また、ｎ型ＩnＰ基板２１の上面の電流ブロック部２３に接する上面２８は（１００）結晶面が露出している。
【００４７】
メサストライプ部２２の両側に位置する電流ブロック部２３は、下側に位置するｐ型ＩnＰで形成されたｐ型電流ブロック層２９と、上側に位置するｎ型ＩnＰで形成されたｎ型電流ブロック層３０とで構成されている。
【００４８】
そして、下側に位置するｐ型電流ブロック層２９の先端３５はメサストライプ部２２の上面より上方に位置する。ｐ型電流ブロック層２９は、ｐ型不純物としてＺn又はＣｄが採用されている。このｐ型電流ブロック層２９においては、ｎ型ＩnＰ基板２１の上面２８近傍の不純不純物濃度が、メサストライプ部２２の側面２７近傍の不純物濃度より高い。
【００４９】
また、上側に位置するｎ型電流ブロック層３０は、ｎ型不純物としてＳiが採用されている。そして、ｎ型電流ブロック層３０のｎ型不純物の濃度は２×１０18ｃｍ-3である。
【００５０】
メサストライプ部２２の上面と電流ブロック部２３の上面に、これらの上面を共通に覆う、層厚が２．５μｍでｐ型不純物の濃度が１．０×１０18ｃｍ-3であるｐ型の第３のクラッド層３１が形成されている。この第３のクラッド層３１の上側に、ＩnＧaＡsＰからなるコンタクト層３２が形成されている。このコンタクト層３２の上面に電極板３３が取付けられている。
さらに、n型ＩnＰ基板２１の下側にも電極板３４が取付けられている。
【００５１】
このように構成された半導体レーザにおいては、メサストライプ部２２の電流ブロック部２３に接する側面２７の傾斜角は、（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθ＝±（１°〜５°）だけ離れた角度に設定されている。また、ｎ型ＩnＰ基板２１の電流ブロック部２３に接する上面２８は（１００）結晶面が露出している。
【００５２】
したがって、メサストライプ部２２の（１１１）Ｂ結晶面の近傍面とｎ型ＩnＰ基板２１の上面の（１００）結晶面上に成長されたｐ型電流ブロック層２９の先端３５はメサストライプ部２２の上面より上方に位置する。さらに、ｐ型電流ブロック層２９においては、ｎ型ＩnＰ基板２１近傍の不純物濃度が、メサストライプ部２２の側面２７近傍の不純物濃度より高い。
【００５３】
したがって、ｐ型ＩnＰからなる第２のクラッド層２６からこのｐ型電流ブロック層２９におけるメサストライプ部２２の側面２７近傍を通流する無効電流をさらに低減できる。
【００５４】
また、ｐ型の第３のクラッド層３１とｎ型電流ブロック層３０とｐ型電流ブロック層２９とｎ型ＩnＰ基板２１とで構成されるｐ―ｎ−ｐ―ｎ構造のサイリスタがターンオン（導通）しにくくなり、半導体レーザにより高い電圧を印加可能とし、半導体レーザの特性の安定化を図ることができる。
【００５５】
また、ｐ型電流ブロック層２９は、成長開始時点から、メサストライプ部２２の側面２７全体に亘ってほぼ均一厚さに形成される。したがって、ｐ型の第２のクラッド層からｐ型電流ブロック層２９を介してｎ型ＩnＰ基板２１へ流れる無効電流を最低限の一定値に確実に制御できる。
【００５６】
さらに、ｎ型ＩnＰ基板２１は、ｐ型ＩnＰ基板に比較して、抵抗を低くできるので、ｎ型ＩnＰ基板２１を採用することによって、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
このように半導体レーザにおける高効率化及び高出力化に寄与する重要な特性を同時に改善できる。
【００５７】
次に、図１に示す半導体レーザの製造方法を図４及び図５を用いて説明する。
【００５８】
図４（ａ）に示すように、（１００）結晶面を上面として形成されたｎ型の不純物がドープされたｎ型ＩnＰ基板２１の上面に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、層厚が０．５μｍでｎ型不純物の濃度が１．０×１０18ｃｍ-3であるｎ型の第１のクラッド層２４を形成する。このｎ型の第１のクラッド層２４の上面に、層厚が０．２μｍでノンドープのＩnＧaＡs又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造の活性層２５を形成する。
【００５９】
この活性層２５の上側に、層厚が０．４５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型の第２のクラッド層２６を形成する。さらに、このｐ型の第２のクラッド層２６の上側に、層厚が０．１５μｍでｐ型不純物の濃度が５〜７×１０17ｃｍ-3であるｐ型のＩnＧaＡｓＰからなるｐ型のキャップ層３６を形成する。
【００６０】
次に、図４（ｂ）に示すように、キャップ層３６の上側に、プラズマＣＶＤ等を用いて、層厚が８０ｎｍのＳiＮxからなるマスク３７を形成する。
さらに、図４（ｃ）に示すように、キャップ層３６の上側に形成されたマスク３７を、フォトリソグラフィ技術を用いて、＜０１１＞方向にストライプ状にエッチングする。このエッチングされたマスク３７の幅は、形成しようとする台形形状のメサストライプ部２２における上面の幅より若干広い幅に設定する。
【００６１】
次に、エッチング液として、塩酸、過酸化水素水、水の混合液を使用し、上方からマスク３７以外の場所を選択的に＜０１１＞方向にエッチングを実施して、図５（ｄ）示すように、台形形状を有する高さｈ＝２．４μｍのメサストライプ部２２を形成する。
【００６２】
この場合、キャップ層３６のエッチング速度は他の部分に比較して速いので、キャップ層３６の下側部分のエッチング速度も早くなる。したがって、キャップ層３６のサイドエッチング量を調整することにより、メサストライプ部２２の側面２７を所望の傾斜角度に設定可能となる。
【００６３】
このようなキャップ層３６及びエッチング条件を設定することによって、メサストライプ部２２の側面２７の傾斜角を（１１１）Ｂ結晶面が露出する５４．７°の角度θに対して微少角度Δθ＝±（１°〜５°）だけ離れた角度（θ±Δθ）に設定可能である。また、キャップ層３６を設定することによって、マスク３７の両端に幅ｔ＝１μｍの庇３７ａを形成することが可能である。
【００６４】
なお、この庇３７ａは、ｐ型電流ブロック層２９の先端３５が、メサストライプ部２２の上端から上方へ大きく突出することを防止する機能を有する。
【００６５】
次に、図５（ｅ）に示すように、メサストライプ部２２の側面２７とｎ型ＩnＰ基板１２の上面２８に囲まれる先にエッチングされた部分に、層厚が０．７μｍでＺnを不純物とし、不純物の濃度が１×１０18ｃｍ-3であるｐ型電流ブロック層２９を前述した有機金属気相成長（ＭＯＶＰＥ）法を用いて形成する。さらに、このｐ型電流ブロック層２９の上側に、層厚が１．１５μｍでＳiを不純物とし、不純物の濃度が２×１０18ｃｍ-3であるｎ型電流ブロック層３０を前述した有機金属気相成長（ＭＯＶＰＥ）法を用いて形成する。そして、このｐ型電流ブロック層２９とｎ型電流ブロック層３０とで電流ブロック部２３が構成される。
【００６６】
次に、図５（ｆ）に示すように、メサストライプ部２２におけるｐ型の第２のクラッド層２６の上側のキャップ層３６及びマスク３７を溶剤で除去して、ｐ型の第２のクラッド層２６の上面を露出させる。
【００６７】
次に、図５（ｇ）に示すように、メサストライプ部２２の上面及び電流ブロック部２３の上面に、これらの各上面を共通に覆う、層厚が２．５μｍでｐ型不純物の濃度が１．０×１０18ｃｍ-3であるｐ型の第３のクラッド層３１を形成する。この第３のクラッド層３１の上側に、ＩnＧaＡaＰからなるコンタクト層３２を形成する。
【００６８】
最後に、図５（ｈ）に示すように、このコンタクト層３２の上面に電極板３３を取付け、さらに、ｎ型ＩnＰ基板２１の下側にも電極板３４を取付ける。
【００６９】
このように構成された半導体レーザの製造方法によれば、メサストライプ部２２におけるｐ型の第２のクラッド層２６とマスク３７との間にキャップ層３６を介在させ、かつエッチング条件を上述したように設定することによって、メサストライプ部２２の側面２７を（１１１）Ｂ結晶面を外して、かつこの結晶面に対する近傍面に設定できる。したがって、前述したような優れた２つの特性を有するｐ型ブロック層２９をメサストライプ部２２の側面２７及びｎ型ＩnＰ基板２１の上面２８上に生成させることが可能となる。
【００７０】
【発明の効果】
以上説明したように、本発明の半導体レーザ及び半導体レーザの製造方法においては、台形形状を有するメサストライプ部の側面を（１１１）Ｂ結晶面をはずして、かつこの結晶面に対する近傍面に設定している。
【００７１】
したがって、メサストライプ部の側面に接するｐ型電流ブロック層の厚みを薄くかつ一定値に制御でき、さらに、ｐ型電流ブロック層におけるメサストライプ部の活性層近傍の不純物濃度をｎ型半導体基板の（１００）結晶面近傍の不純物濃度より低く設定できる。
【００７２】
その結果、ｐ型電流ブロック層を経由する無効電流を一定限度以下に制御でき、かつ電流ブロック部における高い耐電圧を維持でき、安定した高効率かつ高出力のレーザ光の発光特性が得られる。
【００７３】
さらに、ｎ型ＩnＰ基板を採用しているので、抵抗を低くでき、たとえ半導体レーザに太電流を流したとしても発熱は少ないので、電流を増加することによって、容易に高出力のレーザ光を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる半導体レーザの概略構成を示す断面模式図
【図２】本発明の半導体レーザの効果を説明するための図
【図３】不純物をドープする結晶面の方向と不純物濃度との関係を示す不純物濃度特性図
【図４】本発明の一実施形態に係わる半導体レーザの製造方法を示す製造工程図
【図５】同じく同実施形態に係わる半導体レーザの製造方法を示す製造工程図
【図６】従来の半導体レーザの概略構成を示す断面模式図
【図７】同半導体レーザの特徴を説明するための図
【符号の説明】
２１…ｎ型ＩnＰ基板
２２…メサストライプ部
２３…電流ブロック部
２４…ｎ型の第１のクラッド層
２５…活性層
２６…ｐ型の第２のクラッド層
２７…側面
２８…上面
２９…ｐ型電流ブロック層
３０…ｎ型電流ブロック層
３１…ｐ型の第３のクラッド層
３２…コンタクト層
３３、３４…電極板
３５…先端
３６…キャップ層
３７…マスク
Claims (4)
- （１００）結晶面を上面とするｎ型半導体基板（２１）と、
このｎ型半導体基板上に形成され、ｎ型の第１のクラッド層（２４）と活性層（２５）とｐ型の第２のクラッド層（２６）とからなる台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部（２２）と、
このメサストライプ部の外側でかつ前記ｎ型半導体基板上に形成されたｐ型電流ブロック層（２９）とこのｐ型電流ブロック層の上側に形成されたｎ型電流ブロック層（３０）とからなる電流ブロック部（２３）と、
前記メサストライプ部の上面と前記電流ブロック部の上面を共通に覆うｐ型の第３のクラッド層（３１）と
を備え、
前記ｐ型電流ブロック層における活性層近傍の前記メサストライプ部の傾斜した側面に直交する方向の厚みは、前記ｎ型半導体基板の（１００）結晶面に直交する方向の厚みより薄く設定され、
かつ、前記ｐ型電流ブロック層における前記メサストライプ部の活性層近傍の不純物濃度は前記ｎ型半導体基板の（１００）結晶面近傍の不純物濃度より低く設定された
半導体レーザにおいて、
前記台形形状を有する＜０１１＞方向に沿って形成されたメサストライプ部の側面の傾斜は、（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度に設定されている
ことを特徴とする半導体レーザ。 - 前記ｎ型半導体基板はｎ型ＩnＰで形成され、
前記ｐ型電流ブロック層はＺn又はＣdを不純物とするｐ型ＩnＰで形成されている
ことを特徴とする請求項１記載の半導体レーザ。 - （１００）結晶面を上面とするｎ型半導体基板上に、ｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを順次生成させる工程と、
この生成された第２のクラッド層の上面にマスクを形成して、前記ｎ型半導体基板上に生成されたｎ型の第１のクラッド層と活性層とｐ型の第２のクラッド層とを台形形状にエッチングしてメサストライプ部を形成する工程と、
このメサストライプ部の側面及びエッチングで露出された前記ｎ型半導体基板の上面にｐ型電流ブロック層及びｎ型電流ブロック層とを順次生成させて電流ブロック部を形成する工程と、
前記マスクを除去して、このマスクが除去されたメサストライプ部の上面と前記電流ブロック部の上面にこれらを共通に覆うｐ型の第３のクラッド層を形成する工程と
を備えた半導体レーザの製造方法において、
前記第２のクラッド層とマスクとの間にキャップ層を介在させ、
前記メサストライプ部を形成する工程は、前記キャップ層のサイドエッチングにより、前記メサストライプ部の側面の傾斜が（１１１）Ｂ結晶面が露出する特定角度を除き、かつこの特定角度に対して（＋１°〜＋５°）又は（―１°〜―５°）の範囲内の角度になるようにエッチング条件を設定し、
前記マスクを除去するとともに前記キャップ層を除去する
ことを特徴とする半導体レーザの製造方法。 - 前記ｎ型半導体基板はｎ型不純物をドープしたＩnＰであり、前記第１のクラッド層はｎ型不純物をドープしたＩnＰであり、前記活性層はノンドープのＩnＧaＡs又はノンドープのＩnＧaＡsＰ又はこれらの組合せからなる多重量子井戸構造であり、前記第２のクラッド層はｐ型不純物をドープしたＩnＰであり、前記キャップ層はＩnＧaＡsＰであり、
前記ｐ型電流ブロック層はＺn又はＣdを不純物としてドープしたｐ型ＩnＰで形成されている
ことを特徴とする請求項３記載の半導体レーザの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055109A JP3718129B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体レーザ及びその製造方法 |
| US10/061,647 US6697407B2 (en) | 2001-02-28 | 2002-02-01 | Semiconductor laser attaining high efficiency and high power, and method of manufacturing the same |
| EP02002704A EP1237241B1 (en) | 2001-02-28 | 2002-02-06 | Semiconductor laser and method of manufacturing |
| DE60203840T DE60203840T2 (de) | 2001-02-28 | 2002-02-06 | Halbleiterlaser und Herstellungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055109A JP3718129B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261390A JP2002261390A (ja) | 2002-09-13 |
| JP3718129B2 true JP3718129B2 (ja) | 2005-11-16 |
Family
ID=18915342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055109A Expired - Lifetime JP3718129B2 (ja) | 2001-02-28 | 2001-02-28 | 半導体レーザ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6697407B2 (ja) |
| EP (1) | EP1237241B1 (ja) |
| JP (1) | JP3718129B2 (ja) |
| DE (1) | DE60203840T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3994928B2 (ja) * | 2003-06-11 | 2007-10-24 | 住友電気工業株式会社 | 半導体レーザの製造方法 |
| US6892010B2 (en) * | 2003-09-09 | 2005-05-10 | Emcore Corporation | Photodetector/optical fiber apparatus with enhanced optical coupling efficiency and method for forming the same |
| JP5028640B2 (ja) * | 2004-03-26 | 2012-09-19 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP2007049007A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体レーザ素子およびその製造方法 |
| JP5660940B2 (ja) * | 2010-04-27 | 2015-01-28 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置の製造方法 |
| US20210313772A1 (en) * | 2018-11-01 | 2021-10-07 | Mitsubishi Electric Corporation | Optical semiconductor device and method for manufacturing optical semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827326B2 (ja) | 1989-09-27 | 1998-11-25 | 住友電気工業株式会社 | 半導体レーザの製造方法 |
| US5260230A (en) | 1991-07-12 | 1993-11-09 | Nippon Telegraph And Telephone Corporation | Method of manufacturing buried heterostructure semiconductor laser |
| JP2823476B2 (ja) * | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JPH0722691A (ja) | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | 半導体レーザとその製造方法 |
| US5568501A (en) * | 1993-11-01 | 1996-10-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| JP3907854B2 (ja) * | 1998-12-07 | 2007-04-18 | 富士通株式会社 | 半導体レーザ及びその製造方法 |
| JP2000244063A (ja) * | 1999-02-19 | 2000-09-08 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
-
2001
- 2001-02-28 JP JP2001055109A patent/JP3718129B2/ja not_active Expired - Lifetime
-
2002
- 2002-02-01 US US10/061,647 patent/US6697407B2/en not_active Expired - Lifetime
- 2002-02-06 DE DE60203840T patent/DE60203840T2/de not_active Expired - Lifetime
- 2002-02-06 EP EP02002704A patent/EP1237241B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1237241A2 (en) | 2002-09-04 |
| DE60203840T2 (de) | 2006-01-19 |
| DE60203840D1 (de) | 2005-06-02 |
| US20020118717A1 (en) | 2002-08-29 |
| JP2002261390A (ja) | 2002-09-13 |
| EP1237241A3 (en) | 2003-07-16 |
| US6697407B2 (en) | 2004-02-24 |
| EP1237241B1 (en) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039282B2 (en) | Semiconductor optical device and method of fabricating the same | |
| JP4057802B2 (ja) | 半導体光素子 | |
| JP3682336B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| JP3718129B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4797782B2 (ja) | 半導体光素子 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2990837B2 (ja) | 半導体レーザ | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| KR20000005704A (ko) | 반도체레이저장치 | |
| JP2780337B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| TWI819895B (zh) | 半導體雷射及半導體雷射製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3830552B2 (ja) | 埋込型半導体レーザ装置の製造方法 | |
| JP3652454B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH03174793A (ja) | 半導体レーザ | |
| JP2910120B2 (ja) | 半導体レーザ | |
| JP2003152267A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH06314843A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040824 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041221 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3718129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |