JP2007049007A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP2007049007A JP2007049007A JP2005233045A JP2005233045A JP2007049007A JP 2007049007 A JP2007049007 A JP 2007049007A JP 2005233045 A JP2005233045 A JP 2005233045A JP 2005233045 A JP2005233045 A JP 2005233045A JP 2007049007 A JP2007049007 A JP 2007049007A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- semiconductor layer
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 abstract description 33
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 239000000243 solution Substances 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 33
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2227—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 半導体レーザの活性層への電流注入効率低下を抑制する。
【解決手段】 リッジ部Ａのメサ側面８ａに沿って、ｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した電流ブロック構造Ｂが設けられている。ｎ型InP電流ブロック層１０の上端部が、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１により覆われた構造とする。
上記構造とすることにより、ｎ型InP電流ブロック層１０がｎ型InPクラッド層７、ｎ型InPクラッド層１２と接触することを防ぐことができる。これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路の発生を防ぐことができる。従って、MQW活性層４への電流注入効率低下を抑制することができる。
【選択図】 図１
【解決手段】 リッジ部Ａのメサ側面８ａに沿って、ｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した電流ブロック構造Ｂが設けられている。ｎ型InP電流ブロック層１０の上端部が、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１により覆われた構造とする。
上記構造とすることにより、ｎ型InP電流ブロック層１０がｎ型InPクラッド層７、ｎ型InPクラッド層１２と接触することを防ぐことができる。これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路の発生を防ぐことができる。従って、MQW活性層４への電流注入効率低下を抑制することができる。
【選択図】 図１
Description
本発明は半導体レーザ素子およびその製造方法に関し、特に、埋め込み型の半導体レーザ素子、およびその製造方法に関するものである。
近年、光ファイバー通信網の拡大に伴い、高速・高温動作可能な半導体レーザ素子の需要が増加している。これを実現するものとして、活性層にAlGaInAs系材料を用いた半導体レーザ素子が注目されている。
Alを含む半導体材料は酸化されやすいため、その半導体材料には、容易にAl酸化物が形成される。このような半導体レーザの活性層に電流を注入すると、Al酸化物による欠陥が非発光中心となり、素子を劣化させる。このため、AlGaInAs系材料を多重量子井戸（MQW; Multiple Quantum Well）活性層に適用した半導体レーザは、AlGaInAsの酸化を防止する構造および方法で作製されている。
非特許文献１には、AlGaInAsの酸化を防止する半導体レーザの製造方法が開示されている。以下、その製造方法について説明する。
まず、ｎ型InP基板の上に、下層から順に、ｎ型InPクラッド層、下側光閉込層、MQW活性層、上側光閉込層、ｐ型InPクラッド層を順次積層する。これらの層は、有機金属気相成長（MOVPE）法などにより形成される。また、下側光閉込層、MQW活性層、上側光閉込層は、AlGaInAs系材料により成膜される。
次に、ｐ型InPクラッド層の上にマスクパターンを形成し、これをマスクとして、ｐ型InPクラッド層、上側光閉込層、MQW活性層、下側光閉込層、ｎ型InPクラッド層をエッチングする。その結果、マスクパターンの両側に、順テーパ形状のメサ側面が形成される。次に、メサ側面に沿って埋め込み層を形成する。次に、マスクパターンを除去して、全面にｐ型InPクラッド層を形成する。
まず、ｎ型InP基板の上に、下層から順に、ｎ型InPクラッド層、下側光閉込層、MQW活性層、上側光閉込層、ｐ型InPクラッド層を順次積層する。これらの層は、有機金属気相成長（MOVPE）法などにより形成される。また、下側光閉込層、MQW活性層、上側光閉込層は、AlGaInAs系材料により成膜される。
次に、ｐ型InPクラッド層の上にマスクパターンを形成し、これをマスクとして、ｐ型InPクラッド層、上側光閉込層、MQW活性層、下側光閉込層、ｎ型InPクラッド層をエッチングする。その結果、マスクパターンの両側に、順テーパ形状のメサ側面が形成される。次に、メサ側面に沿って埋め込み層を形成する。次に、マスクパターンを除去して、全面にｐ型InPクラッド層を形成する。
上述した製造方法では、メサ側面を形成するエッチング工程は、有機金属化学気相成長（MOCVD）装置の反応炉内で、HClガスを用いて行われる。さらに、同一の反応炉内で、埋め込み層の形成が行われる。すなわち、同一装置の同一の反応炉内で、メサ側面の形成と、埋め込み層の形成とを連続的に行うことができる。
このように形成することにより、メサ側面に露出するAlGaInAsの酸化を防止することができる。
このように形成することにより、メサ側面に露出するAlGaInAsの酸化を防止することができる。
Japanese Journal of Applied Physics, Vol.43, No.10A, pp.L1247-L1249
上述した製造方法において、ｎ型、ｐ型の導電型を逆とし、メサ側面に、下層から順にｐ型、ｎ型、ｐ型のInP層を積層した埋め込み層を形成した半導体レーザの構造を、図１１に示す。
メサ側面８ａ、メサ底面８ｂに沿って、下層から順にｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した埋め込み層が形成されている。
メサ側面８ａには（１１１）Ｂ面が露出し、ｐ型InP基板１の主面と所定角度をなしている。このため、ｎ型InP電流ブロック層１０の端部が埋め込み層の表面に露出し、ｎ型InPクラッド層１２と接触する。この結果、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路２３が発生する。そうすると、通電時のMQW活性層４への電流注入効率が低下する。
メサ側面８ａ、メサ底面８ｂに沿って、下層から順にｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した埋め込み層が形成されている。
メサ側面８ａには（１１１）Ｂ面が露出し、ｐ型InP基板１の主面と所定角度をなしている。このため、ｎ型InP電流ブロック層１０の端部が埋め込み層の表面に露出し、ｎ型InPクラッド層１２と接触する。この結果、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路２３が発生する。そうすると、通電時のMQW活性層４への電流注入効率が低下する。
本発明は、上記課題を解決するためになされたもので、AlGaInAs系材料を用いた半導体レーザ素子およびその製造方法において、メサ側面の活性層の酸化による素子劣化を防止し、活性層を経由しない無効電流経路による電流注入効率低下を抑制した半導体レーザ素子、およびその製造方法を提供することを目的とする。
本発明に係る半導体レーザ素子は、第１導電型の基板と、前記基板の上に形成され、側面が前記基板の主面と所定角度をなす順テーパー形状を有し、下層から順に第１導電型の半導体層、レーザ光を発生する活性層、第２導電型の第２半導体層を順次積層したリッジ部と、前記リッジ部の両側を埋め込むように、下層から順に第１導電型の第３半導体層、第２導電型の第４半導体層、第１導電型の第５半導体層を順次積層し、前記第４半導体層の端部が前記第３半導体層および前記第５半導体層に覆われた電流ブロック構造と、前記リッジ部の上面と、前記電流ブロック構造の上面とを覆う第２導電型の第６半導体層とを含むことを特徴とする。
また、本発明に係る半導体レーザ素子の製造方法は、第１導電型の基板上に、下層から順に第１導電型の第１半導体層と、レーザ光を発生する活性層と、第２導電型の第２半導体層とを積層した積層膜を加工して、側面が前記基板の主面と所定角度をなす順テーパー形状を有し、前記側面に前記活性層が露出したリッジ部を形成する第１工程と、前記活性層の露出した部分を覆うように、前記リッジ部の両側に第１導電型の第３半導体層を形成する第２工程と、前記第３半導体層を覆うように、前記リッジ部の両側に第２導電型の第４半導体層を形成する工程と、前記第４半導体層の上端部を除去して前記第３半導体層の端部を露出させる工程と、前記第３半導体層の端部および前記第４半導体層を覆うように、前記リッジ部の両側に第１導電型の第５半導体層を形成する工程と、前記第２半導体層および前記第５半導体層を覆うように、第２導電型の第６半導体層を形成する工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、AlGaInAs系材料を用いた半導体レーザ素子およびその製造方法において、メサ側面の活性層の酸化による素子劣化を防止することができる。また、活性層を経由しない無効電流経路による電流注入効率低下を抑制することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態
本実施の形態に係る半導体レーザ素子の構造を図１に示す。この半導体レーザ素子は、ｐ型InP基板１の上に形成されている。その上に、ｐ型InPクラッド層２が設けられている。その上に、下層から順に、下側光閉込層３、多重量子井戸（Multiple Quantum Well；以下、「MQW」という）活性層４、上側光閉込層５が積層されている（以下、これらを積層したものを「積層構造６」という）。MQW活性層４に電子および正孔を注入することにより、レーザ光を発生させることができる。積層構造６の上には、ｎ型InPクラッド層７が設けられている。
ｐ型InPクラッド層２、積層構造６、ｎ型InPクラッド層７により、リッジ部Ａが形成されている。リッジ部Ａの側面には、（１１１）Ｂ面が露出している。リッジ部Ａは、側面がｐ型InP基板１の主面と所定の角度（約５４．７°）をなす順テーパーのメサ形状である。また、リッジ部Ａの側面の下端部から両外側に、ｐ型InPクラッド層２が水平に延在している。（以下、リッジ部Ａの側面を「メサ側面８ａ」、メサ側面８ａの下端部から両側に水平に延在する面を「メサ底面８ｂ」という）。
本実施の形態に係る半導体レーザ素子の構造を図１に示す。この半導体レーザ素子は、ｐ型InP基板１の上に形成されている。その上に、ｐ型InPクラッド層２が設けられている。その上に、下層から順に、下側光閉込層３、多重量子井戸（Multiple Quantum Well；以下、「MQW」という）活性層４、上側光閉込層５が積層されている（以下、これらを積層したものを「積層構造６」という）。MQW活性層４に電子および正孔を注入することにより、レーザ光を発生させることができる。積層構造６の上には、ｎ型InPクラッド層７が設けられている。
ｐ型InPクラッド層２、積層構造６、ｎ型InPクラッド層７により、リッジ部Ａが形成されている。リッジ部Ａの側面には、（１１１）Ｂ面が露出している。リッジ部Ａは、側面がｐ型InP基板１の主面と所定の角度（約５４．７°）をなす順テーパーのメサ形状である。また、リッジ部Ａの側面の下端部から両外側に、ｐ型InPクラッド層２が水平に延在している。（以下、リッジ部Ａの側面を「メサ側面８ａ」、メサ側面８ａの下端部から両側に水平に延在する面を「メサ底面８ｂ」という）。
リッジ部Ａの両側を埋め込むように、メサ側面８ａおよびメサ底面８ｂに沿って、ｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１が順次積層されている（以下、これらを積層したものを「電流ブロック構造Ｂ」という）。ｎ型InP電流ブロック層１０の端部は、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１に覆われている。
リッジ部Ａの上面と、電流ブロック構造Ｂの上面とを覆うように、ｎ型InPクラッド層１２が設けられている。その上に、ｎ型InGaAsコンタクト層１３が設けられている。その上に、ｎ型電極１４が設けられている。
リッジ部Ａの外側の位置で、ｐ型InPクラッド層２からｎ型InGaAsコンタクト層１３までの積層膜を分離するように、分離溝１５が形成されている。分離溝１５の内面、ｎ型InGaAsコンタクト層１３上面の端部、ｎ型電極１４の端部を覆うように、絶縁膜１６が設けられている。また、ｐ型InP基板１の裏面には、ｐ型裏面電極１７が設けられている。
上述した半導体レーザ素子の通電時には、ｐ型InPクラッド層２側からMQW活性層４に正孔が注入され、ｎ型InPクラッド層７側からMQW活性層４に電子が注入される。これらの正孔と電子を結合させることにより、MQW活性層４にレーザ光を発生させることができる。
リッジ部Ａの上面と、電流ブロック構造Ｂの上面とを覆うように、ｎ型InPクラッド層１２が設けられている。その上に、ｎ型InGaAsコンタクト層１３が設けられている。その上に、ｎ型電極１４が設けられている。
リッジ部Ａの外側の位置で、ｐ型InPクラッド層２からｎ型InGaAsコンタクト層１３までの積層膜を分離するように、分離溝１５が形成されている。分離溝１５の内面、ｎ型InGaAsコンタクト層１３上面の端部、ｎ型電極１４の端部を覆うように、絶縁膜１６が設けられている。また、ｐ型InP基板１の裏面には、ｐ型裏面電極１７が設けられている。
上述した半導体レーザ素子の通電時には、ｐ型InPクラッド層２側からMQW活性層４に正孔が注入され、ｎ型InPクラッド層７側からMQW活性層４に電子が注入される。これらの正孔と電子を結合させることにより、MQW活性層４にレーザ光を発生させることができる。
前述したように、ｎ型InP電流ブロック層１０の端部は、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１に覆われている。このため、ｎ型InP電流ブロック層１０は、ｎ型InPクラッド層７、ｎ型InPクラッド層１２のいずれにも接触しない構造となっている。
これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路が発生しない。従って、MQW活性層４を経由しない無効電流経路の発生を防止し、MQW活性層４への電流注入効率の低下を抑制することができる。
これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路が発生しない。従って、MQW活性層４を経由しない無効電流経路の発生を防止し、MQW活性層４への電流注入効率の低下を抑制することができる。
次に、本実施の形態に係る半導体レーザ素子の製造方法を、図２〜図１０の工程断面図を用いて説明する。
この半導体レーザ素子は、ｐ型InP基板（ウェハ）の主面上に形成される。まず、図２に示すように、ｐ型InP基板１の上に、ｐ型InPクラッド層２を成膜する。次に、ｐ型InPクラッド層２の上に、下側光閉込層３、MQW活性層４、上側光閉込層５を順次積層した積層構造６を形成する。この積層構造は、AlGaInAs系材料からなっている。MQW活性層４は、レーザ光を発生させるためのものである。次に、積層構造６の上に、ｎ型InPクラッド層７、ｎ型InGaAsキャップ層１８、ｎ型InPキャップ層１９を形成する。
ｐ型InPクラッド層２を形成する工程から、ｎ型InPキャップ層１９を形成するまでの工程は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；以下、「MOVPE」という）法などにより形成される。
この半導体レーザ素子は、ｐ型InP基板（ウェハ）の主面上に形成される。まず、図２に示すように、ｐ型InP基板１の上に、ｐ型InPクラッド層２を成膜する。次に、ｐ型InPクラッド層２の上に、下側光閉込層３、MQW活性層４、上側光閉込層５を順次積層した積層構造６を形成する。この積層構造は、AlGaInAs系材料からなっている。MQW活性層４は、レーザ光を発生させるためのものである。次に、積層構造６の上に、ｎ型InPクラッド層７、ｎ型InGaAsキャップ層１８、ｎ型InPキャップ層１９を形成する。
ｐ型InPクラッド層２を形成する工程から、ｎ型InPキャップ層１９を形成するまでの工程は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；以下、「MOVPE」という）法などにより形成される。
次に、図２に示したｎ型InPキャップ層１９をエッチング除去する。
次に、図３に示すように、ｎ型InGaAsキャップ層１８の上に、シリコン酸化膜２０を成膜する。次に、図示しないが、写真製版によりシリコン酸化膜２０の上にレジストパターンを形成する。次に、これをマスクとして、シリコン酸化膜２０を選択的にエッチングする。その結果、図４に示すように、ｎ型InGaAsキャップ層１８の上に、マスクパターン２０ａが形成される。
次に、図３に示すように、ｎ型InGaAsキャップ層１８の上に、シリコン酸化膜２０を成膜する。次に、図示しないが、写真製版によりシリコン酸化膜２０の上にレジストパターンを形成する。次に、これをマスクとして、シリコン酸化膜２０を選択的にエッチングする。その結果、図４に示すように、ｎ型InGaAsキャップ層１８の上に、マスクパターン２０ａが形成される。
次に、マスクパターン２０ａをマスクとして、ｎ型InGaAsキャップ層１８、ｎ型InPクラッド層７、積層構造６、ｐ型InPクラッド層２を選択的にエッチングする。このエッチングは、MOVPE装置の反応炉内で、HClガスを添加したガスを用いて行う。この結果、図５に示すように、マスクパターン２０ａの両側の下端部から斜め下方向に、順テーパー形状のメサ側面８ａが形成される。メサ側面８ａは（１１１）Ｂ面で構成され、この面には、MQW活性層４が露出している。また、これと同時に、メサ側面８ａの下端部から水平方向に延びるメサ底面８ｂが形成される。この結果、ｎ型InPクラッド層７の上面と、メサ側面８ａとにより構成されたリッジ部Ａが形成される。リッジ部Ａは、側面がｐ型InP基板１の主面と所定の角度（約５４．７°）をなす順テーパーのメサ形状である。
次に、図６に示すように、メサ側面８ａおよびメサ底面８ｂに沿って、リッジ部Ａの両側に、ｐ型InP埋め込み層９を形成する。このとき、MQW活性層４のメサ側面８ａに露出した部分は、ｐ型InP埋め込み層９により覆われる。この工程は、メサ側面８ａおよびメサ底面８ｂを形成する工程の後に、ｐ型InP基板１（ウェハ）をMOVPE装置の外部に取り出すことなく、連続的に行われる。
このように形成することにより、メサ側面８ａに露出した積層構造６の側面が酸化されることを防止することができる。すなわち、メサ側面８ａに露出したAlGaInAsの酸化を防止することができる。
このように形成することにより、メサ側面８ａに露出した積層構造６の側面が酸化されることを防止することができる。すなわち、メサ側面８ａに露出したAlGaInAsの酸化を防止することができる。
さらに、MOVPE装置内で、ｐ型InP埋め込み層９を覆うように、リッジ部Ａの両側にｎ型InP電流ブロック層１０を形成する。前述したように、メサ側面８ａには（１１１）Ｂ面が露出し、この面は、ｐ型InP基板１の主面と所定の角度をなしている。このため、ｎ型InP電流ブロック層１０の端部は、メサ側面８ａの上端部２１（点線で囲まれた部分）の近傍まで成長している。
次に、ｎ型InP電流ブロック層１０の上端部２１の部分を、ドライエッチング装置により選択的にエッチングし、除去する。この結果、図７に示すように、メサ側面８ａの上端部２１に、ｐ型InP埋め込み層９の端部が露出する。
次に、ｐ型InP埋め込み層９の端部、およびｎ型InP電流ブロック層１０を覆うように、リッジ部Ａの両側に、ｐ型InP電流ブロック層１１を成膜する。この層は、MOVPE装置により形成する。この結果、図８に示すように、ｎ型InP電流ブロック層１０の端部が、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１により覆われた構造を得ることができる。
次に、図示しないが、マスクパターン２０ａ、ｎ型InGaAsキャップ層１８を除去する。
次に、図９に示すように、ｎ型InPクラッド層７、ｐ型InP電流ブロック層１１を覆うように、全面にｎ型InPクラッド層１２を形成する。さらに、その上に、ｎ型InGaAsコンタクト層１３、ｎ型InPキャップ層２２を順次積層する。これらの層は、MOVPE装置を用いて形成する。次に、図示しないが、ｎ型InPキャップ層２２を除去する。
次に、写真製版およびエッチング等を行い、図１０に示すように、リッジ部Ａの外側の位置で、ｐ型InPクラッド層２からｎ型InGaAsコンタクト層１３までの積層膜を分離するように、分離溝１５を形成する。次に、ｎ型InGaAsコンタクト層１３の上に、ｎ型電極１４を形成する。次に、分離溝１５の内面と、ｎ型InGaAsコンタクト層１３の上端部と、ｎ型電極１４の端部を覆うように、絶縁膜１６を形成する。さらに、ｐ型InP基板１の裏面を研磨して、ｐ型InP基板１の裏面に、ｐ型裏面電極１７を形成する。
次に、図９に示すように、ｎ型InPクラッド層７、ｐ型InP電流ブロック層１１を覆うように、全面にｎ型InPクラッド層１２を形成する。さらに、その上に、ｎ型InGaAsコンタクト層１３、ｎ型InPキャップ層２２を順次積層する。これらの層は、MOVPE装置を用いて形成する。次に、図示しないが、ｎ型InPキャップ層２２を除去する。
次に、写真製版およびエッチング等を行い、図１０に示すように、リッジ部Ａの外側の位置で、ｐ型InPクラッド層２からｎ型InGaAsコンタクト層１３までの積層膜を分離するように、分離溝１５を形成する。次に、ｎ型InGaAsコンタクト層１３の上に、ｎ型電極１４を形成する。次に、分離溝１５の内面と、ｎ型InGaAsコンタクト層１３の上端部と、ｎ型電極１４の端部を覆うように、絶縁膜１６を形成する。さらに、ｐ型InP基板１の裏面を研磨して、ｐ型InP基板１の裏面に、ｐ型裏面電極１７を形成する。
以上、説明した半導体レーザ素子の製造方法により、図１に示した半導体レーザ素子を形成することができる。この製造方法によれば、メサ側面８ａに露出したAlGaInAsの酸化を防止することができる。これにより、酸化物起因の半導体レーザ素子の劣化を抑制することができる。なお、本実施の形態では、酸化されやすいアルミニウム（Al）を含む材料をMQW活性層４に有する半導体レーザ素子、およびその製造方法を示した。しかし、上記材料以外であっても、酸化物が形成され得る材料であれば、同様の効果を得ることができる。
また、MQW活性層４を経由しない無効電流経路の発生を防止した半導体レーザ素子を形成することができる。
また、MQW活性層４を経由しない無効電流経路の発生を防止した半導体レーザ素子を形成することができる。
上記実施の形態では、メサ側面８ａには（１１１）Ｂ面が露出しており、メサ底面８ｂと所定角度（約５４．７°）をなしている例を示した。メサ側面８ａとメサ底面８ｂとのなす角度が上記所定角度より小さい場合は、ｎ型InP電流ブロック層１０は、メサ側面８ａに沿って成長する。上記所定角度より大きい場合には、ｎ型InP電流ブロック層１０は、（１１１）Ｂ面を形成しながら、メサ側面８ａと、（００１）面上に沿って成長する。また、メサ側面８ａとメサ底面８ｂとのなす角度が９０°であっても、ｎ型InP電流ブロック層１０は、（１１１）Ｂ面を形成しながら成長する。このため、上記いずれの場合でも、メサ側面８ａの上部で、本願発明の課題である、ｎ型InPクラッド層７とｎ型InP電流ブロック層１０との繋がりが起こる可能性がある。
従って、本願発明において、メサ側面８ａとメサ底面８ｂとのなす角度は上記所定角度（約５４．７°）に限定されるものではない。すなわち、電流ブロック構造Ｂを形成する前に、メサ側面８ａがメサ底面８ｂに対して順テーパー形状、あるいは垂直形状であれば、同様の効果を有する。
従って、本願発明において、メサ側面８ａとメサ底面８ｂとのなす角度は上記所定角度（約５４．７°）に限定されるものではない。すなわち、電流ブロック構造Ｂを形成する前に、メサ側面８ａがメサ底面８ｂに対して順テーパー形状、あるいは垂直形状であれば、同様の効果を有する。
なお、本実施の形態で説明した半導体レーザ素子の構造、およびその製造方法では、ｐ型の半導体基板を用いた例を示した。しかし、ｎ型の半導体基板を用いて、ｎ型、ｐ型の極性を全て逆としても、同様の効果を得ることができる。
１ ｐ型InP基板、 ２ ｐ型InPクラッド層、 ３ 下側光閉込層、 ４ 多重量子井戸（MQW）活性層、 ５ 上側光閉込層、 ７ ｎ型InPクラッド層、 ８ａ メサ側面、 ８ｂ メサ底面、 ９ ｐ型InP埋め込み層、 １０ ｎ型InP電流ブロック層、 １１ ｐ型InP電流ブロック層、 １２ ｎ型InPクラッド層、 １３ ｎ型InGaAsコンタクト層、 １４ ｎ型電極、 １５ 分離溝、 １６ 絶縁膜、 １７ ｐ型裏面電極、 １８ ｎ型InGaAsキャップ層、 １９ ｎ型InPキャップ層、 ２０ シリコン酸化膜、 ２０ａ マスクパターン、 ２２ ｎ型InPキャップ層、 Ａ リッジ部、 Ｂ 電流ブロック構造。
Claims (3)
- 第１導電型の基板と、
前記基板の上に形成され、側面が前記基板の主面と所定角度をなす順テーパー形状を有し、下層から順に第１導電型の半導体層、レーザ光を発生する活性層、第２導電型の第２半導体層を順次積層したリッジ部と、
前記リッジ部の両側を埋め込むように、下層から順に第１導電型の第３半導体層、第２導電型の第４半導体層、第１導電型の第５半導体層を順次積層し、前記第４半導体層の端部が前記第３半導体層および前記第５半導体層に覆われた電流ブロック構造と、
前記リッジ部の上面と、前記電流ブロック構造の上面とを覆う第２導電型の第６半導体層と、
を含むことを特徴とする半導体レーザ素子。 - 第１導電型の基板上に、下層から順に第１導電型の第１半導体層と、レーザ光を発生する活性層と、第２導電型の第２半導体層とを積層した積層膜を加工して、側面が前記基板の主面と所定角度をなす順テーパー形状を有し、前記側面に前記活性層が露出したリッジ部を形成する第１工程と、
前記活性層の露出した部分を覆うように、前記リッジ部の両側に第１導電型の第３半導体層を形成する第２工程と、
前記第３半導体層を覆うように、前記リッジ部の両側に第２導電型の第４半導体層を形成する工程と、
前記第４半導体層の上端部を除去して前記第３半導体層の端部を露出させる工程と、
前記第３半導体層の端部および前記第４半導体層を覆うように、前記リッジ部の両側に第１導電型の第５半導体層を形成する工程と、
前記第２半導体層および前記第５半導体層を覆うように、第２導電型の第６半導体層を形成する工程と、
を含むことを特徴とする半導体レーザ素子の製造方法。 - 前記第１工程および前記第２工程は、同一装置内で連続して行われることを特徴とする請求項２に記載の半導体レーザ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005233045A JP2007049007A (ja) | 2005-08-11 | 2005-08-11 | 半導体レーザ素子およびその製造方法 |
| US11/397,680 US7656921B2 (en) | 2005-08-11 | 2006-04-05 | Semiconductor laser device and method for manufacturing the same semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005233045A JP2007049007A (ja) | 2005-08-11 | 2005-08-11 | 半導体レーザ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007049007A true JP2007049007A (ja) | 2007-02-22 |
Family
ID=37851578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005233045A Pending JP2007049007A (ja) | 2005-08-11 | 2005-08-11 | 半導体レーザ素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7656921B2 (ja) |
| JP (1) | JP2007049007A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016015418A (ja) * | 2014-07-02 | 2016-01-28 | 浜松ホトニクス株式会社 | 半導体レーザ素子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345309B2 (en) * | 2004-08-31 | 2008-03-18 | Lockheed Martin Corporation | SiC metal semiconductor field-effect transistor |
| JP5545670B2 (ja) | 2010-04-27 | 2014-07-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置およびその製造方法 |
| WO2019193679A1 (ja) * | 2018-04-04 | 2019-10-10 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263355A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 |
| JP2000138418A (ja) * | 1998-10-30 | 2000-05-16 | Nec Corp | 半導体レーザの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| JP2823476B2 (ja) * | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JP3154198B2 (ja) * | 1992-08-25 | 2001-04-09 | ソニー株式会社 | 半導体レーザとその製法 |
| JP3421140B2 (ja) * | 1994-08-23 | 2003-06-30 | 三菱電機株式会社 | 半導体レーザ装置の製造方法，および半導体レーザ装置 |
| JPH08250808A (ja) * | 1995-03-15 | 1996-09-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10178232A (ja) * | 1996-12-17 | 1998-06-30 | Nec Corp | 半導体レーザおよびその製造方法 |
| JPH11121860A (ja) * | 1997-10-20 | 1999-04-30 | Oki Electric Ind Co Ltd | 化合物半導体発光素子およびその形成方法 |
| JP3907854B2 (ja) * | 1998-12-07 | 2007-04-18 | 富士通株式会社 | 半導体レーザ及びその製造方法 |
| JP2000244063A (ja) * | 1999-02-19 | 2000-09-08 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP3386789B2 (ja) * | 2000-09-29 | 2003-03-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
| JP2002111135A (ja) * | 2000-10-02 | 2002-04-12 | Furukawa Electric Co Ltd:The | 半導体レーザ素子、それを用いた光ファイバ増幅器用励起光源 |
| JP3718129B2 (ja) * | 2001-02-28 | 2005-11-16 | アンリツ株式会社 | 半導体レーザ及びその製造方法 |
| EP1300917A1 (en) * | 2001-10-03 | 2003-04-09 | Agilent Technologies, Inc. (a Delaware corporation) | Semiconductor device with current confinement structure |
-
2005
- 2005-08-11 JP JP2005233045A patent/JP2007049007A/ja active Pending
-
2006
- 2006-04-05 US US11/397,680 patent/US7656921B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263355A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 |
| JP2000138418A (ja) * | 1998-10-30 | 2000-05-16 | Nec Corp | 半導体レーザの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016015418A (ja) * | 2014-07-02 | 2016-01-28 | 浜松ホトニクス株式会社 | 半導体レーザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7656921B2 (en) | 2010-02-02 |
| US20070091957A1 (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008053649A (ja) | 埋め込み型半導体レーザ | |
| JP2009088392A (ja) | 半導体発光素子及びその製造方法 | |
| JP4193866B2 (ja) | 半導体発光素子の製造方法 | |
| JP2011134863A (ja) | 半導体光素子および集積型半導体光素子 | |
| JP4718852B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2007049007A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4770645B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2009212386A (ja) | 半導体光素子の製造方法 | |
| JP2005286192A (ja) | 光集積素子 | |
| JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
| JP5151231B2 (ja) | 半導体光素子及びその製造方法 | |
| JP2006351921A (ja) | 光素子 | |
| JP2007173353A (ja) | フォトニック結晶発光ダイオード及びその製造方法 | |
| JP5205901B2 (ja) | 半導体レーザ素子の作製方法および半導体レーザ素子 | |
| JP4917157B2 (ja) | リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法 | |
| JP2008041688A (ja) | 半導体レーザ素子の製造方法 | |
| JP2006332600A (ja) | 窒化物系半導体レーザダイオード及びその製造方法 | |
| JP2005286032A (ja) | 光半導体デバイス、および光半導体デバイスを製造する方法 | |
| JP7168138B1 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
| JP2007110034A (ja) | 半導体光素子の製造方法、及び半導体光素子 | |
| JP2007013100A (ja) | 半導体レーザ | |
| JP4877146B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2014225533A (ja) | 半導体レーザ及びその製造方法 | |
| JP2008053311A (ja) | 半導体光デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |