JP2011134863A - 半導体光素子および集積型半導体光素子 - Google Patents

半導体光素子および集積型半導体光素子 Download PDF

Info

Publication number
JP2011134863A
JP2011134863A JP2009292509A JP2009292509A JP2011134863A JP 2011134863 A JP2011134863 A JP 2011134863A JP 2009292509 A JP2009292509 A JP 2009292509A JP 2009292509 A JP2009292509 A JP 2009292509A JP 2011134863 A JP2011134863 A JP 2011134863A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor
semiconductor layer
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009292509A
Other languages
English (en)
Other versions
JP5489702B2 (ja
JP2011134863A5 (ja
Inventor
Takeshi Sakaino
剛 境野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009292509A priority Critical patent/JP5489702B2/ja
Priority to US12/779,090 priority patent/US8472490B2/en
Priority to CN201010196843.5A priority patent/CN102110953B/zh
Publication of JP2011134863A publication Critical patent/JP2011134863A/ja
Publication of JP2011134863A5 publication Critical patent/JP2011134863A5/ja
Application granted granted Critical
Publication of JP5489702B2 publication Critical patent/JP5489702B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】メサストライプ形状の積層体の側部に埋込層を有する半導体光素子および集積型半導体光素子において、埋込層を流れる無効電流を抑制するとともに、高速応答特性を実現することができる半導体光素子および集積型半導体光素子を得る。
【解決手段】ｐ型半導体基板１上に、ｐ型クラッド層２、活性層３およびｎ型クラッド層４が積層されたメサストライプ形状の積層体が形成され、積層体の側部に埋込層が形成され、埋込層は、第１ｐ型半導体層５、第１ｎ型半導体層６、Ｆｅドープ半導体層７、第２ｎ型半導体層８、低キャリア濃度半導体層９および第２ｐ型半導体層１０が積層され、Ｆｅドープ半導体層７は、第１ｐ型半導体層５および第１ｎ型半導体層６の結晶面の（１１１）Ｂ面上に成長されず、第２ｎ型半導体層８は、第１ｐ型半導体層５、第１ｎ型半導体層６およびＦｅドープ半導体層７の結晶面の（１１１）Ｂ面上に成長されない。
【選択図】図１

Description

この発明は、例えば光通信システムに適用される半導体光素子および集積型半導体光素子に関する。
近年、半導体光素子に関して、省電力化や素子の温度上昇抑制等の観点から、注入された電流を高効率に利用することが求められているとともに、以前よりも高速で動作することが必要となる用途が増加している。例えば半導体光素子が埋込型半導体レーザである場合、高効率化に実現するためには、電気を光に変換する活性層に電流を効率よく注入するために、活性層の両側に形成され、電流ブロック機能を有する埋込層を流れる無効電流を抑制する必要がある。また、同様に埋込型半導体レーザにおいて、高速応答特性を実現するためには、埋込層の寄生容量を低減させることが必要となる。
高効率化および高速応答特性を同時に実現するために、電子を捕捉する特性を有するＦｅがドーピングされた半絶縁性半導体層を、埋込層に用いることが有効であることが知られている。このＦｅドープ半導体層を埋込層に用いた半導体光素子（埋込型半導体レーザ）を図１０（ａ）に示す。
図１０（ａ）において、ＩｎＰ基板５１上には、ｐ型クラッドＩｎＰ層５２、活性層５３およびｎ型クラッドＩｎＰ層５４が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の両側には、埋込層が形成されている。埋込層は、第１ｐ型ＩｎＰ層５５、第１ｎ型ＩｎＰ層５６およびＦｅドープ半導体層５７が下層から順に積層されている。積層体および埋込層の上には、ｎ型コンタクト層５８が形成されている。また、第１ｐ型ＩｎＰ層５５とＦｅドープ半導体層５７とは、互いに接触している。
ここで、Ｆｅドープ半導体層５７は、ｐ型半導体の代表的なドーパントであるＺｎを有する半導体層と接触して形成されると、ＦｅとＺｎとの激しい相互拡散により、ｐ型半導体層へと変化する。この場合には、図１０（ａ）中に示すように、半導体光素子の作用とは無関係なリーク電流の経路が埋込層中にできることとなり、無効電流が増加して効率が低下するとともに、高速応答特性が劣化するという問題があった。
このような問題を解決するために、Ｆｅドープ半導体層をｐ型半導体層と接触しないように成長させるか、またはＦｅドープ半導体層をｎ型半導体層で隔離する等の方法が提案されている。Ｆｅドープ半導体層をｐ型半導体層と接触しないように成長させた半導体光素子（埋込型半導体レーザ）を図１０（ｂ）、（ｃ）に示す。また、Ｆｅドープ半導体層をｎ型半導体層で隔離した半導体光素子（埋込型半導体レーザ）を図１０（ｄ）に示す。
図１０（ｂ）において、埋込層は、図１０（ａ）に示した埋込層と同一の層からなるが、第１ｐ型ＩｎＰ層５５とＦｅドープ半導体層５７とは、接触していない。また、図１０（ｃ）において、埋込層は、図１０（ｂ）に示した埋込層に加えて、第２ｎ型ＩｎＰ層５９および第２ｐ型ＩｎＰ層６０を有し、第１ｐ型ＩｎＰ層５５とＦｅドープ半導体層５７とは、接触していない。
また、図１０（ｄ）において、埋込層は、図１０（ｃ）に示した埋込層と同一の層からなるが、Ｆｅドープ半導体層５７は、ｎ型半導体によって隔離されている。
Ｆｅドープ半導体層５７をｐ型半導体層と接触しないように成長させた場合には、図１０（ｂ）、（ｃ）中に示すように、ｎ型半導体層が連なることにより、無効電流が増加して効率が低下するという問題があった。
また、Ｆｅドープ半導体層５７をｎ型半導体層で隔離した場合には、図１０（ｄ）中に示すように、半絶縁性のＦｅドープ半導体層５７がｎ型半導体層で取り囲まれることにより、第１ｐ型ＩｎＰ層５５の上部と第２ｐ型ＩｎＰ層６０の下部とがほぼ同電位となり、埋込層の寄生容量が増大して高速応答特性が劣化するという問題があった。
すなわち、Ｆｅドープ半導体層を埋込層に用いた半導体光素子では、ＦｅとＺｎとの相互拡散等により、無効電流が増加して効率が低下するとともに、高速応答特性が劣化するという問題があった。
そこで、このような問題を解決するために、相互拡散がほとんど発生しないＲｕがドーピングされた半絶縁性半導体層を、埋込層に用いることが提案されている（例えば、特許文献１参照）。
このＲｕドープ半導体層を用いることにより、埋込層を構成する上で、接触する半導体層の種類を限定しなくてもよくなるので、設計の自由度を向上させることができる。また、Ｒｕドープ半導体層は、電子とともにホールも捕捉する特性を有するので、無効電流の抑制にも有効である。
しかしながら、Ｒｕドープ半導体層は、Ｆｅドープ半導体層のように良好な表面状態を得るための結晶成長条件が非常に限られているので、安定性に乏しく、特に、Ｒｕドープ半導体層の厚さが厚い場合には、この傾向が顕著になることが知られている。また、結晶成長条件が限られているので、高い活性化率や高い抵抗率を得ることが困難な場合がある。したがって、寄生容量を低減させて高速応答特性を実現するために、Ｒｕドープ半導体層を厚く成長させることや、Ｒｕドープ半導体層のみで電流ブロック機能を発揮させることが困難な場合があるという問題があった。
また、Ｆｅドープ半導体層を埋込層に用いた半導体光素子に係る問題を解決するために、低キャリア濃度の半導体層を、埋込層に用いることが提案されている（例えば、特許文献２、３参照）。
この低キャリア濃度の半導体層を埋込層に用いた半導体光素子（埋込型半導体レーザ）を図１１に示す。
図１１において、ＩｎＰ基板５１上には、ｐ型クラッドＩｎＰ層５２、活性層５３およびｎ型クラッドＩｎＰ層５４が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の両側には、埋込層が形成されている。埋込層は、第１ｐ型ＩｎＰ層５５、第１ｎ型ＩｎＰ層５６、アンドープｉ型ＩｎＰ層６１および第２ｐ型ＩｎＰ層６０が下層から順に積層されている。積層体および埋込層の上には、ｎ型コンタクト層５８が形成されている。
低キャリア濃度の半導体層（アンドープｉ型ＩｎＰ層６１）を埋込層に用いた場合には、アンドープｉ型ＩｎＰ層６１が存在することで空乏層が広がり、埋込層の寄生容量が低減されるので、高速応答特性を向上させることができる。
特許第４２４９２２２号公報 特開平８−２１３６９１号公報 米国特許第５６３６２３７号明細書
しかしながら、従来技術には、以下のような課題がある。
特許文献２、３に示された半導体光素子では、メサストライプ形状の積層体の両側の埋込層に低キャリア濃度の半導体層を成長させる場合、低キャリア濃度の半導体層は、メサストライプ部の近傍（特に、埋込層のｎ型半導体層とｎ型クラッド半導体層またはｎ型コンタクト層との間）で異常に成長する。また、低キャリア濃度の半導体層の厚さが厚い場合には、この傾向が顕著になることが知られている。
そのため、この場合には、低キャリア濃度の半導体層が弱いｎ型半導体の性質を示すので、図１１中に示すように、リーク電流の経路が埋込層中にできることとなり、無効電流が増加して効率が低下するという問題がある。また、埋込層を流れる無効電流を抑制するために低キャリア濃度の半導体層を薄く成長させた場合には、埋込層の寄生容量が増大して高速応答特性が劣化するという問題がある。
なお、無効電流の増加が悪影響を及ぼすのは、１つの機能のみを有する単体の半導体光素子だけでなく、高速応答特性や省電力化を追求する集積型半導体光素子についても同様である。集積型半導体光素子では、その構造が複雑になるので、無効電流を抑制することが困難な場合が多い。また、集積型半導体光素子では、互いに異なる機能を有し、隣接して集積された半導体領域が互いに異なる構造を有していること、また、構造を大きく変更できないことから、集積された半導体領域へのリーク電流を抑制することが困難な場合が多い。
ここで、例として、半導体レーザに導波路半導体層をバットジョイント再成長させた集積型半導体光素子を図１２に示す。
図１２において、ＩｎＰ基板上に積層されたｐ型クラッドＩｎＰ層５２上には、活性層５３およびｎ型クラッドＩｎＰ層５４が下層から順に積層されたメサストライプ形状の積層体が形成されている。積層体の側部には、選択成長用絶縁膜マスク６２を用いて、アンドープｉ型半導体層６３およびアンドープｉ型ＩｎＰ層６１が下層から順に積層されている。
図１２に示した集積型半導体光素子では、半導体レーザ部の上側クラッド層から導波路の上側クラッド層に向けて流れる電流経路が存在し、特に、半導体レーザ部の上側クラッド層がｎ型半導体である場合に、このリーク電流を抑制することが困難となる。
この発明は、上記のような課題を解決するためになされたものであり、メサストライプ形状の積層体の側部に埋込層を有する半導体光素子および集積型半導体光素子において、無効電流を抑制するとともに、高速応答特性を実現することができる半導体光素子および集積型半導体光素子を得ることを目的とする。
この発明に係る半導体光素子は、ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の側部に埋込層が形成された半導体光素子であって、埋込層は、第１ｐ型半導体層、第１ｎ型半導体層、Ｆｅドープ半導体層、第２ｎ型半導体層、低キャリア濃度半導体層および第２ｐ型半導体層が下層から順に積層され、Ｆｅドープ半導体層は、第１ｐ型半導体層および第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されず、第２ｎ型半導体層は、第１ｐ型半導体層、第１ｎ型半導体層およびＦｅドープ半導体層からなる結晶面の（１１１）Ｂ面上に成長されないものである。
また、この発明に係る半導体光素子は、ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の側部に埋込層が形成された半導体光素子であって、埋込層は、第１ｐ型半導体層、第１ｎ型半導体層、低キャリア濃度半導体層および第２ｐ型半導体層が下層から順に積層され、低キャリア濃度半導体層は、第１ｐ型半導体層および第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されないものである。
また、この発明に係る集積型半導体光素子は、ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されてメサストライプ形状の積層体が形成された半導体光素子の側部に、選択成長により再成長半導体層が形成された集積型半導体光素子であって、再成長半導体層の最下層として、ｐ型または低キャリア濃度のＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層が積層されたものである。
この発明に係る半導体光素子によれば、埋込層に形成されたＦｅドープ半導体層は、第１ｐ型半導体層および第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されず、また、埋込層に形成された第２ｎ型半導体層は、第１ｐ型半導体層、第１ｎ型半導体層およびＦｅドープ半導体層からなる結晶面の（１１１）Ｂ面上に成長されない。これにより、第１ｐ型半導体層および第２ｐ型半導体層から、そのドーパントであるＺｎがＦｅドープ半導体層にまで拡散しない。
また、この発明に係る半導体光素子によれば、埋込層に形成された低キャリア濃度半導体層は、第１ｐ型半導体層および第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されない。これにより、相互拡散を考慮することなく半導体光素子を構成することができる。
そのため、埋込層を流れる無効電流を抑制するとともに、高速応答特性を実現することができる半導体光素子を得ることができる。
また、この発明に係る集積型半導体光素子によれば、メサストライプ形状の積層体が形成された半導体光素子の側部に形成された再成長半導体層の最下層に、ｐ型または低キャリア濃度のＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層が積層されている。電子に対する障壁の高いＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層を用いることにより、無効電流を抑制するとともに、高速応答特性を実現することができる集積型半導体光素子を得ることができる。
この発明の実施の形態１に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態１に係る半導体光素子における、Ｚｎが拡散したアンドープ層を示す断面図である。 （ａ）〜（ｉ）は、この発明の実施の形態１に係る半導体光素子の製造手順を示す流れ図である。 この発明の実施の形態２に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態３に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態４に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態５に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態６に係る半導体光素子の構成を示す断面図である。 この発明の実施の形態７に係る集積型半導体光素子の構成を示す断面図である。 （ａ）〜（ｄ）は、従来の半導体光素子の構成を示す断面図である。 従来の半導体光素子の別の構成を示す断面図である。 従来の集積型半導体光素子の構成を示す断面図である。
以下、この発明の半導体光素子および集積型半導体光素子の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る半導体光素子の構成を示す断面図である。ここでは、半導体光素子として、分布帰還型半導体レーザを例に挙げて説明する。
図１において、ＩｎＰ基板１上には、ｐ型クラッドＩｎＰ層２、活性層３およびｎ型クラッドＩｎＰ層４が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の両側には、埋込層が形成されている。埋込層は、第１ｐ型ＩｎＰ層５、第１ｎ型ＩｎＰ層６、Ｆｅドープ半導体層７、第２ｎ型ＩｎＰ層８、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０が下層から順に積層されている。積層体および埋込層の上には、ｎ型コンタクト層１１が形成されている。
また、図１において、埋込層に形成された半絶縁性のＦｅドープ半導体層７は、Ｚｎをドーパントとするｐ型半導体層と接触せず、さらに、アンドープｉ型ＩｎＰ層９中のＺｎが拡散した領域とも接触していない。これにより、ＦｅとＺｎとの相互拡散が発生せず、リーク電流の経路が埋込層中にできることがない。また、アンドープｉ型ＩｎＰ層９の上層部は、Ｚｎが拡散してｐ型半導体となっているので、ｎ型半導体に似た特性を示すアンドープ層を介してリーク電流が発生することもない。
このような構造を実現するためには、Ｆｅドープ半導体層７および第２ｎ型ＩｎＰ層８が、（１１１）Ｂ面上に成長されないことが不可欠である。このことは、メサストライプ形状の積層体の高さを十分に高くするとともに、Ｆｅドープ半導体層７および第２ｎ型ＩｎＰ層８を成長させる際に、ＨＣｌ等のハロゲン化ガスを成長槽内に導入することによって実現される。
また、Ｆｅドープ半導体層７および第２ｎ型ＩｎＰ層８が成長された後、アンドープｉ型ＩｎＰ層９が成長されるが、最終的に、アンドープｉ型ＩｎＰ層９がＦｅドープ半導体層７と接触すること、および図２に示すように、アンドープｉ型ＩｎＰ層９中のＺｎが拡散した領域１２が、Ｆｅドープ半導体層７と接触しないことが必要となる。すなわち、アンドープｉ型ＩｎＰ層９の形状制御が必要となる。
そこで、ここでも必要に応じて、アンドープｉ型ＩｎＰ層９を成長させる際に、ＨＣｌ等のハロゲン化ガスを成長槽内に導入する。また、メサストライプ形状の積層体の高さ、アンドープｉ型ＩｎＰ層９の下部の各層の厚さ、並びにアンドープｉ型ＩｎＰ層９の厚さおよび形状は、半導体光素子製作時の温度等に依存するＺｎの拡散長も考慮して決定される。
続いて、図３（ａ）〜（ｉ）を参照しながら、この発明の実施の形態１に係る半導体光素子の製造手順について説明する。
まず、面方位（１００）のｐ型半導体ＩｎＰ基板上に積層されたｐ型クラッドＩｎＰ層２上には、活性層３およびｎ型クラッドＩｎＰ層４が、下層から順に積層される（図３（ａ）参照）。このとき、ｎ型クラッドＩｎＰ層４の内部には、回折格子層１３が形成されている。
続いて、ｎ型クラッドＩｎＰ層４の内部の回折格子層１３に必要な発振波長となるように、回折格子のグレーティングが、干渉露光や電子ビーム露光等によって形成される。また、回折格子層１３の上に、さらにｎ型クラッドＩｎＰ層４が積層され、回折格子埋込層１４が形成される（図３（ｂ）、（ｃ）参照）。
次に、回折格子埋込層１４上に、ＳｉＯ２等の絶縁膜マスク１５が幅１〜２μｍ程度で形成される（図３（ｄ）参照）。
続いて、反応性ガスを用いたドライエッチングや薬液を用いたウェットエッチングにより、高さ２〜５μｍ程度のメサストライプ形状の積層体が形成される（図３（ｅ）参照）。
次に、メサストライプ形状の積層体の両側に、第１ｐ型ＩｎＰ層５、第１ｎ型ＩｎＰ層６、Ｆｅドープ半導体層７、第２ｎ型ＩｎＰ層８、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０が、下層から順に積層される（図３（ｆ）参照）。このとき、Ｆｅドープ半導体層７は、第１ｐ型ＩｎＰ層５および第１ｎ型ＩｎＰ層６からなる結晶面の（１１１）Ｂ面上に成長されず、さらに第２ｎ型ＩｎＰ層８は、第１ｐ型ＩｎＰ層５、第１ｎ型ＩｎＰ層６およびＦｅドープ半導体層７からなる結晶面の（１１１）Ｂ面上に成長されない形態とする。
続いて、絶縁膜マスク１５が除去され、積層体および埋込層の上に、ｎ型コンタクト層１１が成長される（図３（ｇ）参照）。
次に、埋込層の寄生容量を低減させるために、メサストライプ形状の積層体を中心に５〜１０μｍ程度を残して、両側にアイソレーション用の溝１６が形成される（図３（ｈ）参照）。
続いて、最表面に絶縁膜１７が成膜され、メサストライプ形状の積層体を中心に３〜５μｍ程度の幅で絶縁膜１７が除去される（図３（ｉ）参照）。
次に、絶縁膜１７が除去された箇所に電極１８が形成され、ｐ型半導体ＩｎＰ基板側にも、基板が適切な厚さに研削されて電極１８が形成される（図３（ｊ）参照）。
その後、結晶のへき開面を利用して光学端面が形成され、光学端面に反射率を制御するためのコーティングが施される。最後に素子間が切り離されて半導体光素子が完成する。
上記特許文献２、３に示された半導体光素子では、ｐ型半導体層とＦｅドープ半導体層に相当する半絶縁性ＩｎＰ電流ブロック層とが接することにより、ＦｅとＺｎとの相互拡散が発生し、リーク電流が増加する。これに対して、この発明の実施の形態１に係る半導体光素子では、ｐ型半導体層とＦｅドープ半導体層７とが接触しないことを特徴としており、特許文献２、３のものとは明らかに異なる。
以上のように、実施の形態１によれば、埋込層に形成されたＦｅドープ半導体層は、第１ｐ型半導体層および第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されず、また、埋込層に形成された第２ｎ型半導体層は、第１ｐ型半導体層、第１ｎ型半導体層およびＦｅドープ半導体層からなる結晶面の（１１１）Ｂ面上に成長されない。
これにより、第１ｐ型半導体層および第２ｐ型半導体層から、そのドーパントであるＺｎがＦｅドープ半導体層にまで拡散しない。
そのため、埋込層を流れる無効電流を抑制するとともに、高速応答特性を実現することができる半導体光素子を得ることができる。
実施の形態２．
図４は、この発明の実施の形態２に係る半導体光素子の構成を示す断面図である。
図４において、この分布帰還型半導体レーザは、図１に示した第２ｎ型ＩｎＰ層８が、アンドープｉ型ＩｎＰ層９に置き換えられている。
この実施の形態２によれば、実施の形態１と同様の効果を得ることができるとともに、第２ｎ型ＩｎＰ層を成長させる工程が不要となるので、工程を簡略化することができる。
実施の形態３．
図５は、この発明の実施の形態３に係る半導体光素子の構成を示す断面図である。
図５において、この分布帰還型半導体レーザは、図１に示した第２ｎ型ＩｎＰ層８、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０の３層が、Ｒｕドープ半導体層１９に置き換えられている。
なお、第２ｎ型ＩｎＰ層８、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０の３層の代わりに、アンドープｉ型ＩｎＰ層９のみ、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０の２層、または第２ｎ型ＩｎＰ層８およびアンドープｉ型ＩｎＰ層９の２層がＲｕドープ半導体層１９に置き換えられてもよい。
この実施の形態３によれば、ＲｕとＺｎとの相互拡散がほとんど発生しないことから、上記実施の形態１と比較して、メサストライプ形状の積層体や埋込層を、相互拡散を考慮した形状に制御する必要がなくなるという利点がある。また、Ｆｅドープ半導体層が電子のみを捕捉するのに対して、Ｒｕドープ半導体層は、電子とともにホールも捕捉する特性を有するので、リーク電流の抑制にも有効である。
一方、Ｒｕドープ半導体層は、高い抵抗率を得るための結晶成長条件が非常に限られているので、上記特許文献１に示されたように、埋込層に特に厚いＲｕドープ半導体層のみを用いる場合には、無効電流を抑制することが困難な場合がある。また、特許第４０４９５６２号公報に示されたように、薄いＲｕドープ半導体層を用いた場合であっても、Ｒｕドープ半導体層の抵抗率が低いときには、無効電流を抑制する効果が低減する。
これに対して、この実施の形態３では、Ｒｕドープ半導体層の抵抗率が低キャリア濃度半導体層（アンドープｉ型ＩｎＰ層）と同等程度であっても、ＲｕとＺｎとの相互拡散が発生しなければ、Ｆｅドープ半導体層で十分にリーク電流を抑制し、埋込層の寄生容量を低減することができるので、特許文献１のものと比較して、安定した特性を得ることができる。
実施の形態４．
図６は、この発明の実施の形態４に係る半導体光素子の構成を示す断面図である。ここでは、半導体光素子として、分布帰還型半導体レーザを例に挙げて説明する。
図６において、ＩｎＰ基板１上には、ｐ型クラッドＩｎＰ層２、活性層３およびｎ型クラッドＩｎＰ層４が下層から順に積層されたメサストライプ形状の積層体が形成され、積層体の両側には、埋込層が形成されている。
埋込層は、第１ｐ型ＩｎＰ層５、第１ｎ型ＩｎＰ層６、アンドープｉ型ＩｎＰ層９および第２ｐ型ＩｎＰ層１０が下層から順に積層されている。積層体および埋込層の上には、ｎ型コンタクト層１１が形成されている。
ここで、アンドープｉ型ＩｎＰ層９は、第１ｐ型ＩｎＰ層５および第１ｎ型ＩｎＰ層６からなる結晶面の（１１１）Ｂ面上に成長されていない。
なお、その他の構成は、実施の形態１と同様なので、説明を省略する。
この実施の形態４によれば、相互拡散を考慮する必要がなくなることから、上記実施の形態１と比較して、半導体光素子の実現が容易となるという利点がある。また、低キャリア濃度半導体層（アンドープｉ型ＩｎＰ層）を０．５〜３μｍ程度と厚く形成することにより、埋込層の寄生容量を低減して、高速応答特性を実現することができる。
なお、低キャリア濃度半導体層の厚さに応じて、メサストライプ形状の積層体の高さと低キャリア濃度半導体層の形状とを制御する必要がある。このとき、上記特許文献２に示されたように成長させると、低キャリア濃度半導体層は、メサストライプ部の近傍で異常に成長するので、ｎ型半導体に近い性質を示す低キャリア濃度半導体層を介してリーク電流が発生する。そのため、特許文献２に示されたように、０．３μｍ程度の厚さまでしか低キャリア濃度半導体層を成長させることができず、埋込層の寄生容量を十分に低減させることができない。
これに対して、この発明の実施の形態４に係る半導体光素子では、低キャリア濃度半導体層を成長させる際に、ＨＣｌ等のハロゲン化ガスを成長槽内に導入することにより、（１１１）Ｂ面への低キャリア濃度半導体層の成長を抑制することができる。そのため、低キャリア濃度半導体層を厚く成長させた場合であっても、リーク電流が十分に抑制され、かつ厚い低キャリア濃度半導体層によって埋込層の寄生容量を低減して、高速応答特性を実現することができる。
実施の形態５．
図７は、この発明の実施の形態５に係る半導体光素子の構成を示す断面図である。
図７において、この分布帰還型半導体レーザは、図１に示した第１ｐ型ＩｎＰ層５が、ｐ型ＡｌＩｎＡｓ層２０に置き換えられている。なお、図１に示した第１ｐ型ＩｎＰ層５は、ｐ型ＡｌＧａＩｎＡｓ層に置き換えられてもよいし、第１ｐ型ＩｎＰ層５の一部がｐ型ＡｌＩｎＡｓ層２０またはｐ型ＡｌＧａＩｎＡｓ層に置き換えられてもよい。
この実施の形態５によれば、電子に対する障壁の高いＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層を用いることにより、上記実施の形態１と比較して、リーク電流をより十分に抑制することができる。
なお、図６に示した第１ｐ型ＩｎＰ層５に対しても、この実施の形態５と同様の構成を適用することができる。
実施の形態６．
図８は、この発明の実施の形態６に係る半導体光素子の構成を示す断面図である。
図８において、この分布帰還型半導体レーザは、図１に示した第２ｐ型ＩｎＰ層１０が、ｐ型ＡｌＩｎＡｓ層２０に置き換えられている。なお、図１に示した第２ｐ型ＩｎＰ層１０は、ｐ型ＡｌＧａＩｎＡｓ層に置き換えられてもよいし、第２ｐ型ＩｎＰ層１０の一部がｐ型ＡｌＩｎＡｓ層２０またはｐ型ＡｌＧａＩｎＡｓ層に置き換えられてもよい。
この実施の形態６によれば、電子に対する障壁の高いＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層を用いることにより、上記実施の形態１と比較して、リーク電流をより十分に抑制することができる。
なお、図６に示した第２ｐ型ＩｎＰ層１０に対しても、この実施の形態６と同様の構成を適用することができる。また、この実施の形態６と上記実施の形態５とを組み合わせて適用してもよい。
実施の形態７．
図９は、この発明の実施の形態７に係る集積型半導体光素子の構成を示す断面図である。ここでは、集積型半導体光素子として、分布帰還型半導体レーザに光導波路をバットジョイント再成長させたものを例に挙げて説明する。
図９において、ＩｎＰ基板上に積層されたｐ型クラッドＩｎＰ層２上の一部には、活性層３およびｎ型クラッドＩｎＰ層４が下層から順に積層されたメサストライプ形状の積層体が形成されている。積層体の側部には、実施の形態１と同様に埋込層が形成され、集積型半導体光素子の半導体レーザ部として分布帰還型半導体レーザが形成されている。また、この半導体レーザ部分が選択成長用絶縁膜マスク２１でマスクされ、選択成長により半導体レーザの共振器端面とつながるように再成長半導体層が形成されて、集積型半導体光素子の光導波路部分が形成される。
再成長半導体層は、ｐ型ＡｌＩｎＡｓ層２０、アンドープｉ型ＩｎＰ層９およびアンドープｉ型半導体層２２が下層から順に積層されている。なお、ｐ型ＡｌＩｎＡｓ層２０は、ｐ型ＡｌＧａＩｎＡｓ層であってもよいし、低キャリア濃度のＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層であってもよい。
ここで、Ａｌを含む層（ｐ型ＡｌＩｎＡｓ層２０等）は、選択成長後の最表面に露出しないように形成されている。
この実施の形態７によれば、電子に対する障壁の高いＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層を用いることにより、リーク電流を抑制するとともに、高速応答特性を実現することができる集積型半導体光素子を得ることができる。
なお、Ａｌを含む層（ｐ型ＡｌＩｎＡｓ層等）が選択成長後に最表面に露出していると、コンタクト層等を再成長させる際に、Ａｌの酸化層に起因する成長異常が発生する恐れがある。
これに対して、この発明の実施の形態７に係る集積型半導体光素子では、Ａｌを含む層を成長させた直後に、ＨＣｌ等のハロゲン化ガスを用いて成長槽内でエッチングを行うことにより、Ａｌを含む層が大気に触れる前に、その後に積層されるＩｎＰ層でＡｌを含む層が完全に覆われる。そのため、成長異常が発生せず、リーク電流を抑制した集積型半導体光素子を安定して実現することができる。
なお、上記実施の形態１〜７では、半導体光素子として分布帰還型半導体レーザを例に挙げて説明したが、これに限定されない。実施の形態１〜７に示された埋込層構造は、ファブリペロー型半導体レーザ、半導体変調器、半導体光増幅器、フォトダイオード、アバランシェ型フォトダイオード等の半導体光素子に適用されてもよい。
これらの場合にも、無効電流や暗電流を抑制し、高速応答特性を有する半導体光素子を安定して実現することができる。
また、上記実施の形態７では、分布帰還型半導体レーザに光導波路をバットジョイント再成長させたものを例に挙げて説明したが、これに限定されない。分布帰還型半導体レーザに半導体変調器、半導体光増幅器等の半導体光素子を集積させて集積型半導体光素子を構成してもよい。また、分布帰還型半導体レーザをファブリペロー型半導体レーザ、あるいはリッジ型半導体レーザとしてもよい。
これらの場合にも、無効電流や暗電流を抑制し、高速応答特性を有する集積型半導体光素子を安定して実現することができる。
また、集積型半導体光素子の光導波路、半導体変調器、半導体光増幅器等の半導体光素子部分に、上記実施の形態１〜６の何れかで示された埋込層の構造を適用してもよい。
これらの場合には、集積された各々の半導体光素子で無効電流を抑制し、集積型半導体光素子全体の動作効率を向上させることができる。
また、集積型半導体光素子の分布帰還型半導体レーザまたはファブリペロー型半導体レーザ、光導波路、半導体変調器、半導体光増幅器等の少なくとも１つの半導体光素子部分の埋込層に、上記実施の形態１〜６の何れかで示された埋込層の構造を適用してもよい。
これらの場合には、複数個所にこの発明に係る埋込層の構造を用いることにより、より無効電流を抑制することができる。
また、上記実施の形態１〜７において、極性を反転してもよい。具体的には、ｐ型半導体をｎ型半導体とし、ｎ型半導体をｐ型半導体としてもよい。
この場合にも、上記実施の形態１〜７と同様の効果を得ることができる。
１ ＩｎＰ基板、２ ｐ型クラッドＩｎＰ層、３ 活性層、４ ｎ型クラッドＩｎＰ層、５ 第１ｐ型ＩｎＰ層、６ 第１ｎ型ＩｎＰ層、７ ＦｅドープＩｎＰ層、８ 第２ｎ型ＩｎＰ層、９ アンドープｉ型ＩｎＰ層、１０ 第２ｐ型ＩｎＰ層、１１ ｎ型コンタクト層、１２ ＲｕドープＩｎＰ層、１３ 回折格子層、１４ 回折格子埋込層、１５ 絶縁膜マスク、１６ アイソレーション用の溝、１７ 絶縁膜、１８ 電極、１９ Ｒｕドープ半導体層、２０ ｐ型ＡｌＩｎＡｓ層、２１ 選択成長用絶縁膜マスク、２２ アンドープｉ型半導体層。

Claims (11)

  1. ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されたメサストライプ形状の積層体が形成され、前記積層体の側部に埋込層が形成された半導体光素子であって、
    前記埋込層は、第１ｐ型半導体層、第１ｎ型半導体層、Ｆｅドープ半導体層、第２ｎ型半導体層、低キャリア濃度半導体層および第２ｐ型半導体層が下層から順に積層され、
    前記Ｆｅドープ半導体層は、前記第１ｐ型半導体層および前記第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されず、
    前記第２ｎ型半導体層は、前記第１ｐ型半導体層、前記第１ｎ型半導体層および前記Ｆｅドープ半導体層からなる結晶面の（１１１）Ｂ面上に成長されない
    ことを特徴とする半導体光素子。
  2. 前記第２ｎ型半導体層を、前記低キャリア濃度半導体層に置き換えたことを特徴とする請求項１に記載の半導体光素子。
  3. 前記低キャリア濃度半導体層、前記低キャリア濃度半導体層および前記第２ｐ型半導体層の２層、前記第２ｎ型半導体層および前記低キャリア濃度半導体層の２層、並びに前記第２ｎ型半導体層、前記低キャリア濃度半導体層および前記第２ｐ型半導体層の３層の何れか１つを、Ｒｕドープ半導体層に置き換えたことを特徴とする請求項１に記載の半導体光素子。
  4. ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されたメサストライプ形状の積層体が形成され、前記積層体の側部に埋込層が形成された半導体光素子であって、
    前記埋込層は、第１ｐ型半導体層、第１ｎ型半導体層、低キャリア濃度半導体層および第２ｐ型半導体層が下層から順に積層され、
    前記低キャリア濃度半導体層は、前記第１ｐ型半導体層および前記第１ｎ型半導体層からなる結晶面の（１１１）Ｂ面上に成長されない
    ことを特徴とする半導体光素子。
  5. 前記第１ｐ型半導体層の全体または一部を、ｐ型ＡｌＩｎＡｓ層またはｐ型ＡｌＧａＩｎＡｓ層に置き換えたことを特徴とする請求項１から請求項４までの何れか１項に記載の半導体光素子。
  6. 前記第２ｐ型半導体層の全体または一部を、ｐ型ＡｌＩｎＡｓ層またはｐ型ＡｌＧａＩｎＡｓ層に置き換えたことを特徴とする請求項１から請求項５までの何れか１項に記載の半導体光素子。
  7. 請求項１から請求項６までの何れか１項に記載された半導体素子の極性を反転したことを特徴とする半導体光素子。
  8. ｐ型半導体基板上に、少なくともｐ型クラッド層、活性層およびｎ型クラッド層が下層から順に積層されてメサストライプ形状の積層体が形成された半導体光素子と、選択成長により形成され、前記半導体光素子の端面とつながる再成長半導体層とが集積された集積型半導体光素子であって、
    前記再成長半導体層の最下層として、ｐ型または低キャリア濃度のＡｌＩｎＡｓ層またはＡｌＧａＩｎＡｓ層が積層された
    ことを特徴とする集積型半導体光素子。
  9. 前記再成長半導体層が埋込層を有し、請求項１から請求項６までの何れか１項に記載された半導体光素子の埋込層の構造を、前記再成長半導体層の埋込層に適用したことを特徴とする請求項８に記載の集積型半導体光素子。
  10. 前記半導体光素子が前記積層体の側部に埋込層を有し、請求項１から請求項６までの何れか１項に記載された半導体光素子の埋込層の構造を、前記積層体の側部の埋込層に適用したことを特徴とする請求項８に記載の集積型半導体光素子。
  11. 請求項８から請求項１０までの何れか１項に記載された集積型半導体光素子の極性を反転したことを特徴とする集積型半導体光素子。
JP2009292509A 2009-12-24 2009-12-24 半導体光素子および集積型半導体光素子 Expired - Fee Related JP5489702B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009292509A JP5489702B2 (ja) 2009-12-24 2009-12-24 半導体光素子および集積型半導体光素子
US12/779,090 US8472490B2 (en) 2009-12-24 2010-05-13 Semiconductor optical element and integrated semiconductor optical element
CN201010196843.5A CN102110953B (zh) 2009-12-24 2010-06-02 半导体光元件和集成型半导体光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292509A JP5489702B2 (ja) 2009-12-24 2009-12-24 半導体光素子および集積型半導体光素子

Publications (3)

Publication Number Publication Date
JP2011134863A true JP2011134863A (ja) 2011-07-07
JP2011134863A5 JP2011134863A5 (ja) 2012-12-13
JP5489702B2 JP5489702B2 (ja) 2014-05-14

Family

ID=44175021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292509A Expired - Fee Related JP5489702B2 (ja) 2009-12-24 2009-12-24 半導体光素子および集積型半導体光素子

Country Status (3)

Country Link
US (1) US8472490B2 (ja)
JP (1) JP5489702B2 (ja)
CN (1) CN102110953B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225533A (ja) * 2013-05-15 2014-12-04 三菱電機株式会社 半導体レーザ及びその製造方法
JP2015162576A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 半導体光集積素子、半導体光集積素子を作製する方法
JP2016092155A (ja) * 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体レーザおよび半導体レーザの製造方法
JP2018018972A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 光半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5920043B2 (ja) * 2012-06-15 2016-05-18 三菱電機株式会社 半導体レーザ及びその製造方法
WO2020090078A1 (ja) * 2018-11-01 2020-05-07 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法
US20220085574A1 (en) * 2020-09-14 2022-03-17 Lumentum Japan, Inc. Optical semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251812A (ja) * 1992-03-06 1993-09-28 Nippon Telegr & Teleph Corp <Ntt> 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法
JP2007035789A (ja) * 2005-07-25 2007-02-08 Mitsubishi Electric Corp 半導体光素子及びその製造方法
JP2008053649A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213691A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体レーザ
JP4049562B2 (ja) 2001-09-06 2008-02-20 日本電信電話株式会社 埋込型半導体光素子
DE60212755T2 (de) * 2001-04-18 2006-11-16 Nippon Telegraph And Telephone Corp. Optische Halbleitervorrichtung und Herstellungsverfahren
EP1750336B1 (en) * 2004-05-26 2012-04-04 Nippon Telegraph And Telephone Corporation Semiconductor optical device and a method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251812A (ja) * 1992-03-06 1993-09-28 Nippon Telegr & Teleph Corp <Ntt> 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法
JP2007035789A (ja) * 2005-07-25 2007-02-08 Mitsubishi Electric Corp 半導体光素子及びその製造方法
JP2008053649A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225533A (ja) * 2013-05-15 2014-12-04 三菱電機株式会社 半導体レーザ及びその製造方法
JP2015162576A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 半導体光集積素子、半導体光集積素子を作製する方法
JP2016092155A (ja) * 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体レーザおよび半導体レーザの製造方法
US9979159B2 (en) 2014-10-31 2018-05-22 Renesas Electronics Corporation Semiconductor laser and manufacturing method thereof
JP2018018972A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 光半導体装置

Also Published As

Publication number Publication date
JP5489702B2 (ja) 2014-05-14
CN102110953A (zh) 2011-06-29
US8472490B2 (en) 2013-06-25
CN102110953B (zh) 2014-01-01
US20110158279A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5489702B2 (ja) 半導体光素子および集積型半導体光素子
JP5916414B2 (ja) 光半導体装置
JP2008053649A (ja) 埋め込み型半導体レーザ
JP2000216492A (ja) 半導体光素子、その製造方法及び半導体光学装置
JP2008053501A (ja) 集積光デバイスおよびその製造方法
JP2009088392A (ja) 半導体発光素子及びその製造方法
JP2016031970A (ja) 光半導体装置
JP2018056212A (ja) 光半導体素子、光モジュール及び光半導体素子の製造方法
JP5463760B2 (ja) 光導波路集積型半導体光素子およびその製造方法
JP5170869B2 (ja) 光半導体素子及び光半導体素子の製造方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP2006261340A (ja) 半導体デバイス及びその製造方法
JP2006245222A (ja) 光半導体装置の製造方法および光半導体装置
JP2009141188A (ja) 集積型半導体光素子
JP2010010622A (ja) 半導体光素子
JP2005286192A (ja) 光集積素子
JP2010021430A (ja) 半導体光素子
JP2008198942A (ja) 半導体光素子
JP2011040632A (ja) 半導体光素子
JP2007103581A (ja) 埋込型半導体レーザ
JP2002057409A (ja) 半導体レーザ及びその製造方法
JP2018006590A (ja) 光半導体素子
JP2007049007A (ja) 半導体レーザ素子およびその製造方法
JP2014236161A (ja) 半導体光素子およびその製造方法ならびに集積型半導体光素子
JP5310271B2 (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5489702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees