JP5920043B2 - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法 Download PDFInfo
- Publication number
- JP5920043B2 JP5920043B2 JP2012136130A JP2012136130A JP5920043B2 JP 5920043 B2 JP5920043 B2 JP 5920043B2 JP 2012136130 A JP2012136130 A JP 2012136130A JP 2012136130 A JP2012136130 A JP 2012136130A JP 5920043 B2 JP5920043 B2 JP 5920043B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- contact
- dopant
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002019 doping agent Substances 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 8
- 230000001629 suppression Effects 0.000 claims description 8
- 238000005253 cladding Methods 0.000 claims description 7
- 230000005524 hole trap Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、リッジの両側面を電流ブロック層で埋め込んだ埋め込み型の半導体レーザ及びその製造方法に関する。
リッジの両側面を電流ブロック層で埋め込んだ埋め込み型の半導体レーザが広く用いられている（例えば、特許文献１参照）。図５は、従来の半導体レーザを示す断面図である。ｐ型ＩｎＰ基板１上に、活性層２とそれを挟むｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４とを有するリッジ５が設けられている。リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。電流ブロック層６は、ｐ型ＩｎＰ基板１側から順に積層されたｐ型ＩｎＰ層８、ｎ型ＩｎＰ層９、及びｐ型ＩｎＰ層１０を有する。
距離Ｌは電流ブロック層６のｎ型ＩｎＰ層９とｎ型ＩｎＰコンタクト層７との最短距離である。距離Ｌはｐ型ＩｎＰ層１０の層厚で決定され、ウエハプロセスが完了した後もほとんど変化しない。距離Ｌが短い場合、ｎ型ＩｎＰコンタクト層７の電子は、ｐ型ＩｎＰ層１０へオーバーフローし、ｎ型ＩｎＰ層９に流入する。この電子は活性層２へ注入されないため、リーク電流となって光出力が低下する。半導体レーザに大電流を流して動作させて高温になった場合には電子のオーバーフローが増大するため、更に問題が顕著になる。
図６は、従来の半導体レーザの電流―光出力特性を示す図である。周囲温度を９５℃に保ち、距離Ｌが１００ｎｍ、２５０ｎｍ、３００ｎｍの場合についてシミュレーションした。この結果より、距離Ｌが３００ｎｍ以上でなければ光出力が低下することが分かる。
図７，８は、従来の半導体レーザの製造工程を示す断面図である。図７ではドライエッチングによりリッジ５が形成される。エッチングで用いたマスク１４が電流ブロック層６の選択成長にも用いられる。距離Ｌを大きく取るためにｐ型ＩｎＰ層１０を厚くすると、マスク１４脇のｐ型ＩｎＰ層１０が大きく凸となる。このため、マスク１４を除去してｎ型ＩｎＰコンタクト層７を成長すると、ｎ型ＩｎＰコンタクト層７の表面が凸凹になり、後のプロセスにおいて転写工程などに不具合が生じる。
図８ではウェットエッチングによりリッジ５が形成される。この場合、マスク１４がリッジ５より大きく突き出す。突き出したマスク１４の直下は材料ガスの流入が悪いため、電流ブロック層６の成長レートが低下する。よって、ｐ型ＩｎＰ層１０を厚く成長させることができない。一般的に距離Ｌの膜厚は１００ｎｍから２００ｎｍ程度となり、３００ｎｍ以上にすることは困難である。
本発明は、上述のような課題を解決するためになされたもので、その目的は結晶表面の凹凸と光出力の低下を防ぐことができる半導体レーザ及びその製造方法を得るものである。
本発明に係る半導体レーザは、ｐ型の半導体基板と、前記半導体基板上に設けられ、活性層と前記活性層を挟むクラッド層とを有するリッジと、前記リッジの両側面を埋め込む電流ブロック層と、前記リッジ及び前記電流ブロック層上に設けられたｎ型コンタクト層とを備え、前記電流ブロック層は、前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有し、前記第３のｐ型層は前記第２のｐ型層よりも高い不純物濃度を持ち、前記ｎ型コンタクト層は、前記第３のｐ型層に接する部分において前記第３のｐ型層のドーパントが拡散されたｐ型反転領域を有し、前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする。
本発明により、結晶表面の凹凸と光出力の低下を防ぐことができる。
本発明の実施の形態に係る半導体レーザ及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体レーザを示す断面図である。ｐ型ＩｎＰ基板１上に、活性層２とそれを挟むｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４とを有するリッジ５が設けられている。リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。
図１は、本発明の実施の形態１に係る半導体レーザを示す断面図である。ｐ型ＩｎＰ基板１上に、活性層２とそれを挟むｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４とを有するリッジ５が設けられている。リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。
電流ブロック層６は、ｐ型ＩｎＰ基板１側から順に積層された、ｐ型ＩｎＰ層８、ｎ型ＩｎＰ層９、ｐ型ＩｎＰ層１０、アンドープＩｎＰ層１１、及び高ドープｐ型ＩｎＰ層１２を有する。これらの層とｎ型ＩｎＰコンタクト層７によりｐ−ｎ−ｐ−ｎサイリスタ構造が構成されている。
ｎ型ＩｎＰコンタクト層７は、高ドープｐ型ＩｎＰ層１２に接する部分において高ドープｐ型ＩｎＰ層１２のドーパントが拡散されたｐ型反転領域１３を有する。アンドープＩｎＰ層１１は、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制する。
続いて本実施の形態に係る半導体レーザの製造方法を説明する。図２は、本発明の実施の形態１に係る半導体レーザの製造工程を示す断面図である。まず、ｐ型ＩｎＰ基板１上に、ｐ型ＩｎＰクラッド層３、活性層２、及びｎ型ＩｎＰクラッド層４を順にＭＯＣＶＤ（有機金属気相化学成長）によりエピタキシャル成長させた後に、マスク１４を用いてドライエッチングしてリッジ５を形成する。なお、エッチング方法はウェットエッチングでもよい。
次に、リッジ５の側面及びｐ型ＩｎＰ基板１をｐ型ＩｎＰ層８で覆い、その上にｎ型ＩｎＰ層９、ｐ型ＩｎＰ層１０、アンドープＩｎＰ層１１、及び高ドープｐ型ＩｎＰ層１２を積層する。これらの層からなる電流ブロック層６によりリッジ５の両側面を埋め込む。
ここで、高ドープｐ型ＩｎＰ層１２はｐ型ＩｎＰ層１０よりも高い不純物濃度を持つ。高ドープｐ型ＩｎＰ層１２のドーパントとしてＺｎなどの拡散係数の大きなドーパントを用いる。なお、電流ブロック層６の成長直後では必ずしも高ドープｐ型ＩｎＰ層１２のドーパントの活性化率が１００％に近い値である必要はなく、不活性なドーパントが存在してもよい。
次に、リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７を形成する。ｎ型ＩｎＰコンタクト層７の成長後に連続してＭＯＣＶＤ装置内でアニールを行って高ドープｐ型ＩｎＰ層１２のドーパントを拡散させてｎ型ＩｎＰコンタクト層７が高ドープｐ型ＩｎＰ層１２に接する部分にｐ型反転領域１３を形成する。なお、アニールを行うのはＭＯＣＶＤ装置内に限らずアニール炉でもよく、それに準じる高温を得られれば手段は問わない。
続いて本実施の形態の効果を説明する。高ドープｐ型ＩｎＰ層１２のドーパントをｎ型ＩｎＰコンタクト層７に拡散させてｐ型反転領域１３を形成することにより、距離Ｌを大きくすることができる。距離Ｌを３００ｎｍ以上確保すれば、サイリスタ構造の電流ブロック層６とｎ型ＩｎＰコンタクト層７との間のリーク電流を抑制して、図６に示すように光出力の低下を防ぐことができる。そして、距離Ｌを大きく取るためにｐ型ＩｎＰ層１０を厚くする必要が無いため、結晶表面の凹凸を防ぐことができる。
また、高ドープｐ型ＩｎＰ層１２のドーパントは等方的に拡散するため、活性層２側へも拡散する。もし活性層２付近にドーパントが拡散されるとホール濃度が大きくなり、価電子帯間吸収などによる光吸収を引き起こし、レーザ特性が悪化する。そこで、高ドープｐ型ＩｎＰ層１２の直下にアンドープＩｎＰ層１１を設けている。これにより、拡散されるドーパントはアンドープＩｎＰ層１１をｐ型とするために消費され（ドーパントの濃度勾配を補償する）、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制することができる。よって、レーザ特性の悪化を防ぐことができる。
なお、アンドープＩｎＰ層１１は真性半導体であることが望ましいが、不純物濃度１×１０１６ｃｍ−３程度のｎ型半導体でも、層厚を最適化することで真性半導体と同等の効果を得ることができる。しかし、アンドープＩｎＰ層１１が不純物濃度１×１０１６ｃｍ−３程度のｐ型半導体の場合、ｎ型の場合に比べ高ドープｐ型ＩｎＰ層１２との濃度勾配が小さいため、拡散抑制の効果が小さくなる。よって、アンドープＩｎＰ層１１は真性半導体か、又は不純物濃度が極めて小さいｎ型半導体であることが望ましい。
また、高ドープｐ型ＩｎＰ層１２のドーパントの拡散の程度については、高ドープｐ型ＩｎＰ層１２のドーピング量やアニール条件で変わるため、実験的に最適な条件を見出す必要がある。アンドープＩｎＰ層１１の層厚は、高ドープｐ型ＩｎＰ層１２のドーピング量やアニール条件に応じて実験的に最適な値を見出す必要がある。
実施の形態２
図３は、本発明の実施の形態２に係る半導体レーザを示す断面図である。本実施の形態は、実施の形態１のアンドープＩｎＰ層１１の代わりに、半絶縁性の半導体であるＲｕドープＩｎＰ層１５が設けられている。その他の構成は実施の形態１と同様である。
図３は、本発明の実施の形態２に係る半導体レーザを示す断面図である。本実施の形態は、実施の形態１のアンドープＩｎＰ層１１の代わりに、半絶縁性の半導体であるＲｕドープＩｎＰ層１５が設けられている。その他の構成は実施の形態１と同様である。
このＲｕドープＩｎＰ層１５のドーパントであるＲｕは、高ドープｐ型ＩｎＰ層１２のドーパントであるＺｎと相互拡散しない。従って、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制することができる。よって、レーザ特性の悪化を防ぐことができる。なお、ＲｕドープＩｎＰ層１５に限らず、高ドープｐ型ＩｎＰ層１２のドーパントと相互拡散しないドーパントを持つ材料であれば、どのような材料であってもよい。
実施の形態３
図４は、本発明の実施の形態３に係る半導体レーザを示す断面図である。ｎ型ＩｎＰコンタクト層７は、ｎ型ＩｎＰコンタクト層１６と、その上に設けられｎ型ＩｎＰコンタクト層１７とを有する。ｎ型ＩｎＰコンタクト層１７は、ｎ型ＩｎＰコンタクト層１６よりも高い不純物濃度を持つ。ｎ型ＩｎＰコンタクト層１６が高ドープｐ型ＩｎＰ層１２と接する部分にｐ型反転領域１３が設けられている。その他の構成は実施の形態１と同様である。
図４は、本発明の実施の形態３に係る半導体レーザを示す断面図である。ｎ型ＩｎＰコンタクト層７は、ｎ型ＩｎＰコンタクト層１６と、その上に設けられｎ型ＩｎＰコンタクト層１７とを有する。ｎ型ＩｎＰコンタクト層１７は、ｎ型ＩｎＰコンタクト層１６よりも高い不純物濃度を持つ。ｎ型ＩｎＰコンタクト層１６が高ドープｐ型ＩｎＰ層１２と接する部分にｐ型反転領域１３が設けられている。その他の構成は実施の形態１と同様である。
ｎ型ＩｎＰコンタクト層７の一層目のｎ型ＩｎＰコンタクト層１６を低不純物濃度とすることで、高ドープｐ型ＩｎＰ層１２からのドーパントの拡散を大きくし、距離Ｌを大きくすることができる。
なお、ｎ型ＩｎＰコンタクト層１６の層厚や不純物濃度は、距離Ｌを３００ｎｍ以上確保できるように調整する。また、リッジ５のｎ型ＩｎＰクラッド層４の直上に低不純物濃度のｎ型ＩｎＰコンタクト層１６が挿入されるが、この箇所の電流を担うキャリアが電子であることから、抵抗値の上昇はほとんどない。
実施の形態４．
実施の形態４では、図１、２、３、４の半導体レーザのｎ型ＩｎＰ層９をＲｕドープＩｎＰで置き換える。ＲｕドープＩｎＰはホールトラップ密度が高く、電子トラップ密度が小さい材料であるため、ＲｕドープＩｎＰ層への電子電流の流入は、リーク電流となりレーザの特性を悪化させる。これに対して、本実施の形態では厚膜化されたｐ型ブロック層（高ドープｐ型ＩｎＰ層１２とｐ型反転領域１３）で電子のオーバーフローが抑制されるため、ＲｕドープＩｎＰ層９への電子リークを抑制することができ、レーザ特性の悪化を防ぐことができる。なお、ＲｕドープＩｎＰ層９に限らず、電子トラップ密度がホールトラップ密度よりも小さい材料や、電子トラップ準位をもたない半絶縁性半導体材料（本願ではホールトラップ型半絶縁性半導体と呼ぶ）を用いれば同様の効果を得ることができる。
実施の形態４では、図１、２、３、４の半導体レーザのｎ型ＩｎＰ層９をＲｕドープＩｎＰで置き換える。ＲｕドープＩｎＰはホールトラップ密度が高く、電子トラップ密度が小さい材料であるため、ＲｕドープＩｎＰ層への電子電流の流入は、リーク電流となりレーザの特性を悪化させる。これに対して、本実施の形態では厚膜化されたｐ型ブロック層（高ドープｐ型ＩｎＰ層１２とｐ型反転領域１３）で電子のオーバーフローが抑制されるため、ＲｕドープＩｎＰ層９への電子リークを抑制することができ、レーザ特性の悪化を防ぐことができる。なお、ＲｕドープＩｎＰ層９に限らず、電子トラップ密度がホールトラップ密度よりも小さい材料や、電子トラップ準位をもたない半絶縁性半導体材料（本願ではホールトラップ型半絶縁性半導体と呼ぶ）を用いれば同様の効果を得ることができる。
また、実施の形態１〜４ではｐ型基板を用いるが、仮にｎ型基板を用いた場合にはリッジ５の側面を覆う電流ブロック層６のｐ型ＩｎＰ層を高ドープとしなければならない。この場合、活性層２に接する層が高ドープの層になるため、活性層２へのドーパント拡散が起こり、レーザ特性を悪化させる。従って、ｎ型基板を本発明のレーザに適用するのは適切でない。また、実施の形態１〜３は単体の半導体レーザに限らず、埋め込み型外部変調器付き半導体レーザなど埋め込み構造を有するものに適用することができる。
１ ｐ型ＩｎＰ基板（半導体基板）
２ 活性層
３ ｐ型ＩｎＰクラッド層（クラッド層）
４ ｎ型ＩｎＰクラッド層（クラッド層）
５ リッジ
６ 電流ブロック層
７ ｎ型ＩｎＰコンタクト層（ｎ型コンタクト層）
８ ｐ型ＩｎＰ層（第１のｐ型層）
９ ｎ型ＩｎＰ層（ｎ型層）
１０ ｐ型ＩｎＰ層（第２のｐ型層）
１１ アンドープＩｎＰ層（拡散抑制層）
１２ 高ドープｐ型ＩｎＰ層（第３のｐ型層）
１３ ｐ型反転領域
１５ ＲｕドープＩｎＰ層（拡散抑制層）
１６ ｎ型ＩｎＰコンタクト層（第１のコンタクト層）
１７ ｎ型ＩｎＰコンタクト層（第２のコンタクト層）
２ 活性層
３ ｐ型ＩｎＰクラッド層（クラッド層）
４ ｎ型ＩｎＰクラッド層（クラッド層）
５ リッジ
６ 電流ブロック層
７ ｎ型ＩｎＰコンタクト層（ｎ型コンタクト層）
８ ｐ型ＩｎＰ層（第１のｐ型層）
９ ｎ型ＩｎＰ層（ｎ型層）
１０ ｐ型ＩｎＰ層（第２のｐ型層）
１１ アンドープＩｎＰ層（拡散抑制層）
１２ 高ドープｐ型ＩｎＰ層（第３のｐ型層）
１３ ｐ型反転領域
１５ ＲｕドープＩｎＰ層（拡散抑制層）
１６ ｎ型ＩｎＰコンタクト層（第１のコンタクト層）
１７ ｎ型ＩｎＰコンタクト層（第２のコンタクト層）
Claims (6)
- ｐ型の半導体基板と、
前記半導体基板上に設けられ、活性層と前記活性層を挟むクラッド層とを有するリッジと、
前記リッジの両側面を埋め込む電流ブロック層と、
前記リッジ及び前記電流ブロック層上に設けられたｎ型コンタクト層とを備え、
前記電流ブロック層は、前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有し、
前記第３のｐ型層は前記第２のｐ型層よりも高い不純物濃度を持ち、
前記ｎ型コンタクト層は、前記第３のｐ型層に接する部分において前記第３のｐ型層のドーパントが拡散されたｐ型反転領域を有し、
前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする半導体レーザ。 - 前記半絶縁性の半導体のドーパントは、前記第３のｐ型層のドーパントと相互拡散しないことを特徴とする請求項１に記載の半導体レーザ。
- 前記ｎ型コンタクト層は、
第１のコンタクト層と、
前記第１のコンタクト層上に設けられ、前記第１のコンタクト層よりも高い不純物濃度を持つ第２のコンタクト層とを有し、
前記第１のコンタクト層が前記第３のｐ型層と接する部分に前記ｐ型反転領域が設けられていることを特徴とする請求項１又は２に記載の半導体レーザ。 - ｐ型の半導体基板上に、活性層と前記活性層を挟むクラッド層とを有するリッジを形成する工程と、
前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有する電流ブロック層により前記リッジの両側面を埋め込む工程と、
前記リッジ及び前記電流ブロック層上にｎ型コンタクト層を形成する工程と、
アニールを行って前記第３のｐ型層のドーパントを拡散させて前記ｎ型コンタクト層が前記第３のｐ型層に接する部分にｐ型反転領域を形成する工程とを備え、
前記第３のｐ型層は前記第２のｐ型層よりも高い不純物濃度を持ち、
前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記アニールにおいて前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする半導体レーザの製造方法。 - 前記半絶縁性の半導体のドーパントは、前記第３のｐ型層のドーパントと相互拡散しないことを特徴とする請求項４に記載の半導体レーザの製造方法。
- 前記ｎ型コンタクト層として、第１のコンタクト層と、前記第１のコンタクト層上に前記第１のコンタクト層よりも高い不純物濃度を持つ第２のコンタクト層とを形成し、
前記第１のコンタクト層が前記第３のｐ型層と接する部分に前記ｐ型反転領域を形成することを特徴とする請求項４又は５に記載の半導体レーザの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012136130A JP5920043B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体レーザ及びその製造方法 |
| US13/798,376 US9008140B2 (en) | 2012-06-15 | 2013-03-13 | Semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012136130A JP5920043B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014003089A JP2014003089A (ja) | 2014-01-09 |
| JP5920043B2 true JP5920043B2 (ja) | 2016-05-18 |
Family
ID=49755871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012136130A Active JP5920043B2 (ja) | 2012-06-15 | 2012-06-15 | 半導体レーザ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9008140B2 (ja) |
| JP (1) | JP5920043B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109155345B (zh) * | 2016-06-30 | 2022-10-28 | 苹果公司 | 用于减少的非辐射侧壁复合的led结构 |
| US11462886B2 (en) * | 2019-08-09 | 2022-10-04 | Lumentum Japan, Inc. | Buried-type semiconductor optical device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3929312A1 (de) | 1989-09-04 | 1991-03-07 | Standard Elektrik Lorenz Ag | Halbleiterlaser |
| JPH07162086A (ja) * | 1993-12-10 | 1995-06-23 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| JP3421140B2 (ja) * | 1994-08-23 | 2003-06-30 | 三菱電機株式会社 | 半導体レーザ装置の製造方法，および半導体レーザ装置 |
| JP3842842B2 (ja) * | 1996-06-11 | 2006-11-08 | 松下電器産業株式会社 | 半導体レーザ装置の製造方法 |
| JP3488137B2 (ja) | 1999-06-11 | 2004-01-19 | Ｎｅｃエレクトロニクス株式会社 | 光半導体装置およびその製造方法 |
| JP3755107B2 (ja) * | 2003-01-20 | 2006-03-15 | 三菱電機株式会社 | 半導体レーザ装置の製造方法，および半導体レーザ装置 |
| JP5489702B2 (ja) * | 2009-12-24 | 2014-05-14 | 三菱電機株式会社 | 半導体光素子および集積型半導体光素子 |
-
2012
- 2012-06-15 JP JP2012136130A patent/JP5920043B2/ja active Active
-
2013
- 2013-03-13 US US13/798,376 patent/US9008140B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014003089A (ja) | 2014-01-09 |
| US20130336350A1 (en) | 2013-12-19 |
| US9008140B2 (en) | 2015-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008053649A (ja) | 埋め込み型半導体レーザ | |
| US9257815B1 (en) | Optical semiconductor device | |
| JP2008053539A (ja) | 半導体光素子 | |
| JP2007035789A (ja) | 半導体光素子及びその製造方法 | |
| US9948064B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2006253212A (ja) | 半導体レーザ | |
| JP5920043B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2015141936A (ja) | 半導体装置の製造方法 | |
| JP5858659B2 (ja) | フォトニック結晶面発光レーザおよびその製造方法 | |
| JP2015170792A (ja) | 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子 | |
| CN110061416B (zh) | 半导体激光器非吸收窗口及其制备方法和半导体激光器 | |
| US20130070798A1 (en) | Semiconductor laser and method of manufacturing the same | |
| JP7080414B1 (ja) | 光半導体素子及びその製造方法 | |
| JP6200158B2 (ja) | 半導体発光素子およびその製造方法 | |
| TWI734229B (zh) | 光學半導體裝置以及光學半導體裝置的製造方法 | |
| JP4179825B2 (ja) | 半導体素子 | |
| TWI819895B (zh) | 半導體雷射及半導體雷射製造方法 | |
| JPWO2018207355A1 (ja) | 半導体装置の製造方法 | |
| JPH0685390A (ja) | 半導体レーザの製造方法 | |
| JP2007013100A (ja) | 半導体レーザ | |
| JP2011119595A (ja) | エピタキシャル結晶及び受光素子 | |
| JPWO2021074971A1 (ja) | 半導体装置 | |
| JP2009266891A (ja) | 半導体レーザおよびその製造方法 | |
| JP2006032508A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2009004451A (ja) | 半導体光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5920043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |