JPH08213691A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH08213691A JPH08213691A JP7014660A JP1466095A JPH08213691A JP H08213691 A JPH08213691 A JP H08213691A JP 7014660 A JP7014660 A JP 7014660A JP 1466095 A JP1466095 A JP 1466095A JP H08213691 A JPH08213691 A JP H08213691A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- layer
- layers
- semiconductor
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
- H01S5/2209—GaInP based
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ８５℃以上の高温に於いても低駆動電流動作
が可能で、かつ低容量の為に高速変調動作が可能な半導
体レーザの提供。 【構成】 ＭＯＶＰＥ法によって製作されるｐ形ＩｎＰ
基板１０上の半導体レーザにおいて、素子容量低減の為
に、その電流狭窄構造の一部に半絶縁性ＩｎＰ電流ブロ
ック層１６を設ける。半絶縁性ＩｎＰ電流ブロック層１
６の代りに、低キャリア濃度ＩｎＰ層が設けられても良
い。電流狭窄構造の耐性を高める為に、ＩｎＧａＡｓＰ
再結合層が更に設けられても良い。半絶縁性層１６や低
キャリア濃度層を設けることによって素子の寄生容量が
低減できるため高速変調動作が可能になる。更にＩｎＧ
ａＡｓＰ再結合層を設けることにより、電流狭窄構造の
耐性が高まる為、高温に於いても漏れ電流が少なくな
り、発振閾値電流の温度特性に優れ８５℃以上の高温に
おいても低駆動電流動作が可能になる。
が可能で、かつ低容量の為に高速変調動作が可能な半導
体レーザの提供。 【構成】 ＭＯＶＰＥ法によって製作されるｐ形ＩｎＰ
基板１０上の半導体レーザにおいて、素子容量低減の為
に、その電流狭窄構造の一部に半絶縁性ＩｎＰ電流ブロ
ック層１６を設ける。半絶縁性ＩｎＰ電流ブロック層１
６の代りに、低キャリア濃度ＩｎＰ層が設けられても良
い。電流狭窄構造の耐性を高める為に、ＩｎＧａＡｓＰ
再結合層が更に設けられても良い。半絶縁性層１６や低
キャリア濃度層を設けることによって素子の寄生容量が
低減できるため高速変調動作が可能になる。更にＩｎＧ
ａＡｓＰ再結合層を設けることにより、電流狭窄構造の
耐性が高まる為、高温に於いても漏れ電流が少なくな
り、発振閾値電流の温度特性に優れ８５℃以上の高温に
おいても低駆動電流動作が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信システムの主構
成要素となる半導体レーザに関する。
成要素となる半導体レーザに関する。
【０００２】
【従来の技術】光通信技術の進歩にともない、その適用
分野は基幹伝送系から、光加入者系・ＬＡＮ（Local Ar
ea Network）・データリンク等の光アクセスネットワー
ク系へ急速に広がりつつある。これらの分野で用いられ
る通信用半導体レーザには、さまざまな環境でかつ大量
に使われることから、耐環境性能に優れかつ低価格であ
ることが要請されている。そのためには、ウエハ面内に
おける均一性及び制御性に優れ、大面積基板への成長が
可能な有機金属気相成長（ＭＯＶＰＥ:metal-organic v
apor phase epitaxy又はＭＯＣＶＤ:metal-organic che
mical vapor deposition）法を発光層及び埋込層の成長
に用いる、いわゆる全ＭＯＶＰＥプロセスによる半導体
レーザが望ましく、その研究開発が活発化している。そ
ういった状況の中で、全ての結晶成長工程にＭＯＶＰＥ
法を用いて作製したｐ形ＩｎＰ基板上の埋込構造を有す
る半導体レーザが、Ｙ．Ｏｈｋｕｒａ等によってエレク
トロニクスレターズ誌（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅ
ｔｔｅｒｓ， １０ｔｈ Ｓｅｐｔｅｍｂｅｒ １９９
２， Ｖｏｌ．２８ Ｎｏ．１９ ｐｐ．１８４４−１
８４５）に、「LOW THRESHOLD FS-BH LASER ON p-InP S
UBSTRATE GROWN by ALL-MOCVD 」と題して報告された。
また、後に岡らによって電子情報通信学会の研究会報告
書（信学技報 ＯＱＥ９２−１６８、１９９３年２月）
に「装置間インタコネクト用波長１．３μｍ帯低しきい
値ＭＱＷ−ＬＤアレイ」と題して同様な半導体レーザの
素子特性の改善が報告されている。そこでは、半導体レ
ーザの特性として２５℃において発振しきい値電流２．
６〜３．０ｍＡ、スロープ効率０．３４〜０．３７Ｗ／
Ａが得られ、更に８０℃においても発振しきい値電流
８．１〜９．２ｍＡ、スロープ効率０．１５〜０．１７
Ｗ／Ａが得られたことが報告されている。
分野は基幹伝送系から、光加入者系・ＬＡＮ（Local Ar
ea Network）・データリンク等の光アクセスネットワー
ク系へ急速に広がりつつある。これらの分野で用いられ
る通信用半導体レーザには、さまざまな環境でかつ大量
に使われることから、耐環境性能に優れかつ低価格であ
ることが要請されている。そのためには、ウエハ面内に
おける均一性及び制御性に優れ、大面積基板への成長が
可能な有機金属気相成長（ＭＯＶＰＥ:metal-organic v
apor phase epitaxy又はＭＯＣＶＤ:metal-organic che
mical vapor deposition）法を発光層及び埋込層の成長
に用いる、いわゆる全ＭＯＶＰＥプロセスによる半導体
レーザが望ましく、その研究開発が活発化している。そ
ういった状況の中で、全ての結晶成長工程にＭＯＶＰＥ
法を用いて作製したｐ形ＩｎＰ基板上の埋込構造を有す
る半導体レーザが、Ｙ．Ｏｈｋｕｒａ等によってエレク
トロニクスレターズ誌（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅ
ｔｔｅｒｓ， １０ｔｈ Ｓｅｐｔｅｍｂｅｒ １９９
２， Ｖｏｌ．２８ Ｎｏ．１９ ｐｐ．１８４４−１
８４５）に、「LOW THRESHOLD FS-BH LASER ON p-InP S
UBSTRATE GROWN by ALL-MOCVD 」と題して報告された。
また、後に岡らによって電子情報通信学会の研究会報告
書（信学技報 ＯＱＥ９２−１６８、１９９３年２月）
に「装置間インタコネクト用波長１．３μｍ帯低しきい
値ＭＱＷ−ＬＤアレイ」と題して同様な半導体レーザの
素子特性の改善が報告されている。そこでは、半導体レ
ーザの特性として２５℃において発振しきい値電流２．
６〜３．０ｍＡ、スロープ効率０．３４〜０．３７Ｗ／
Ａが得られ、更に８０℃においても発振しきい値電流
８．１〜９．２ｍＡ、スロープ効率０．１５〜０．１７
Ｗ／Ａが得られたことが報告されている。
【０００３】
【発明が解決しようとする課題】しかしながら、これら
の従来例は、電流ブロック構造がＩｎＰのｐｎｐｎサイ
リスタ構造であるため、静的に低駆動電流が得られる最
適な不純物濃度範囲では、電流ブロック層の静電容量が
大きいという欠点がある。例えば、電流ブロック層の幅
が３０μｍ、共振器長が２００μｍのいわゆる狭メサス
トライプ、短共振器構造の素子においても素子容量は１
５ｐＦ程度の大きな値になっている。
の従来例は、電流ブロック構造がＩｎＰのｐｎｐｎサイ
リスタ構造であるため、静的に低駆動電流が得られる最
適な不純物濃度範囲では、電流ブロック層の静電容量が
大きいという欠点がある。例えば、電流ブロック層の幅
が３０μｍ、共振器長が２００μｍのいわゆる狭メサス
トライプ、短共振器構造の素子においても素子容量は１
５ｐＦ程度の大きな値になっている。
【０００４】素子容量が大きいとＣＲ時定数の制限によ
り通常の発振しきい値以上の固定バイアス条件におい
て、最大変調帯域が１０ＧＨｚ程度に制限される。更
に、鳥飼らが電子情報通信学会の研究会報告書（信学技
術 ＯＱＥ９３−１３２、１９９３年１１月：「光加入
者系耐環境無調整ＭＱＷレーザ」）で述べている様に、
無バイアス変調を行うにおいては、立ち上がりジッタ量
が増大し最大変調帯域は更に減少するため、１Ｇｂ／ｓ
の変調動作さえ不可能になる。したがって、１Ｇｂ／ｓ
の高速無バイアス変調を実現するには、半導体レーザの
容量として３．５ｐＦ以下が必要になっている。
り通常の発振しきい値以上の固定バイアス条件におい
て、最大変調帯域が１０ＧＨｚ程度に制限される。更
に、鳥飼らが電子情報通信学会の研究会報告書（信学技
術 ＯＱＥ９３−１３２、１９９３年１１月：「光加入
者系耐環境無調整ＭＱＷレーザ」）で述べている様に、
無バイアス変調を行うにおいては、立ち上がりジッタ量
が増大し最大変調帯域は更に減少するため、１Ｇｂ／ｓ
の変調動作さえ不可能になる。したがって、１Ｇｂ／ｓ
の高速無バイアス変調を実現するには、半導体レーザの
容量として３．５ｐＦ以下が必要になっている。
【０００５】一方、これまでにｐ−ＩｎＰ基板上の低容
量の半導体レーザとして、半絶縁性ＩｎＰを電流ブロッ
ク層に用いる方法がＨ．Ｗａｄａ等によりエレクトロニ
クスレターズ誌（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅ
ｒｓ，１９ｔｈ Ｊａｎｕａｒｙ １９８９， Ｖｏ
ｌ．２５ Ｎｏ．２ ｐｐ．１３３−１３４）に「1.5
μｍ DFB LASERS WITH Fe-DOPED InP CURRENT BLOCKING
LAYERS GROWN BY TWO-STEP MOVPE 」と題して、報告さ
れた。そこでは、共振器長２５０μｍの素子で、素子容
量４ｐＦ以下を実現している。しかしながら、電流ブロ
ック層としてＦｅドープの半絶縁性ＩｎＰ層のみを用い
ている為、室温の発振しきい値電流が３０ｍＡと非常に
大きな値であり、５ｍＡ以下の低しきい値電流が要求さ
れる高速無バイアス変調動作は不可能という問題があ
る。このしきい値電流の増大の原因は、Ｆｅドープの半
絶縁性ＩｎＰがｐ−ＩｎＰ層と接触するとＦｅがｐ−Ｉ
ｎＰ層に異常拡散することによって半絶縁性ＩｎＰ中の
Ｆｅ濃度が減少すること、更にＦｅドープＩｎＰはホー
ルに対して電流ブロック効果が無いことなどにより、活
性層以外に流れる漏れ電流が多い為と考えられる。
量の半導体レーザとして、半絶縁性ＩｎＰを電流ブロッ
ク層に用いる方法がＨ．Ｗａｄａ等によりエレクトロニ
クスレターズ誌（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅ
ｒｓ，１９ｔｈ Ｊａｎｕａｒｙ １９８９， Ｖｏ
ｌ．２５ Ｎｏ．２ ｐｐ．１３３−１３４）に「1.5
μｍ DFB LASERS WITH Fe-DOPED InP CURRENT BLOCKING
LAYERS GROWN BY TWO-STEP MOVPE 」と題して、報告さ
れた。そこでは、共振器長２５０μｍの素子で、素子容
量４ｐＦ以下を実現している。しかしながら、電流ブロ
ック層としてＦｅドープの半絶縁性ＩｎＰ層のみを用い
ている為、室温の発振しきい値電流が３０ｍＡと非常に
大きな値であり、５ｍＡ以下の低しきい値電流が要求さ
れる高速無バイアス変調動作は不可能という問題があ
る。このしきい値電流の増大の原因は、Ｆｅドープの半
絶縁性ＩｎＰがｐ−ＩｎＰ層と接触するとＦｅがｐ−Ｉ
ｎＰ層に異常拡散することによって半絶縁性ＩｎＰ中の
Ｆｅ濃度が減少すること、更にＦｅドープＩｎＰはホー
ルに対して電流ブロック効果が無いことなどにより、活
性層以外に流れる漏れ電流が多い為と考えられる。
【０００６】以上述べた様に、これまでには１Ｇｂ／ｓ
の高速無バイアス変調を容易に実現できるｐ−ＩｎＰ上
の半導体レーザが無かった。
の高速無バイアス変調を容易に実現できるｐ−ＩｎＰ上
の半導体レーザが無かった。
【０００７】本発明の課題は、上記の原因を除去し、全
ＭＯＶＰＥプロセスによるｐ−ＩｎＰ基板上の半導体レ
ーザにおいて、低駆動電流動作が可能であって、素子容
量が小さく高速変調が可能な半導体レーザを提供するこ
とにある。
ＭＯＶＰＥプロセスによるｐ−ＩｎＰ基板上の半導体レ
ーザにおいて、低駆動電流動作が可能であって、素子容
量が小さく高速変調が可能な半導体レーザを提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明によれば、主面を
有し第１導電型半導体からなるベース層と、前記主面の
所定部に形成された第１導電型半導体からなる第１のク
ラッド層と；この第１のクラッド層上に形成され、互い
に対向する一対の側面を有するストライプ状の活性層
と；この活性層上に形成された第２導電型半導体からな
る第２のクラッド層と；前記第１のクラッド層、前記活
性層、及び前記第２クラッド層を挟んだ状態に前記主面
の残りの部分に形成され、前記活性層中に電流を狭窄す
る電流狭窄部と；を有する半導体レーザにおいて、前記
電流狭窄部は、前記主面の残りの部分に形成された第１
導電型半導体からなる一対の第１の埋込層と；これら一
対の第１の埋込層の第１の埋込層上に形成された第２導
電型半導体からなる一対の第１の電流ブロック層と；こ
れら一対の第１の電流ブロック層上に形成された半絶縁
性材料からなる一対の第２の電流ブロック層と；これら
一対の第２の電流ブロック層上に形成された第２導電型
半導体からなる一対の第２の埋込層と；を有し、前記一
対の第１の埋込層は、前記第１のクラッド層、前記活性
層、及び前記第２クラッド層を挟んだ状態に、前記主面
の前記残りの部分の内側端部から突出した一対の突出部
を有し、該一対の突出部が前記活性層の前記一対の側面
及び前記一対の第２の電流ブロック層の内側端部にそれ
ぞれ接触することで、前記一対の第１の電流ブロック層
が電気的に孤立していることを特徴とする半導体レーザ
が得られる。
有し第１導電型半導体からなるベース層と、前記主面の
所定部に形成された第１導電型半導体からなる第１のク
ラッド層と；この第１のクラッド層上に形成され、互い
に対向する一対の側面を有するストライプ状の活性層
と；この活性層上に形成された第２導電型半導体からな
る第２のクラッド層と；前記第１のクラッド層、前記活
性層、及び前記第２クラッド層を挟んだ状態に前記主面
の残りの部分に形成され、前記活性層中に電流を狭窄す
る電流狭窄部と；を有する半導体レーザにおいて、前記
電流狭窄部は、前記主面の残りの部分に形成された第１
導電型半導体からなる一対の第１の埋込層と；これら一
対の第１の埋込層の第１の埋込層上に形成された第２導
電型半導体からなる一対の第１の電流ブロック層と；こ
れら一対の第１の電流ブロック層上に形成された半絶縁
性材料からなる一対の第２の電流ブロック層と；これら
一対の第２の電流ブロック層上に形成された第２導電型
半導体からなる一対の第２の埋込層と；を有し、前記一
対の第１の埋込層は、前記第１のクラッド層、前記活性
層、及び前記第２クラッド層を挟んだ状態に、前記主面
の前記残りの部分の内側端部から突出した一対の突出部
を有し、該一対の突出部が前記活性層の前記一対の側面
及び前記一対の第２の電流ブロック層の内側端部にそれ
ぞれ接触することで、前記一対の第１の電流ブロック層
が電気的に孤立していることを特徴とする半導体レーザ
が得られる。
【０００９】更に本発明によれば、主面を有し第１導電
型半導体からなるベース層と、前記主面の所定部に形成
された第１導電型半導体からなる第１のクラッド層と；
この第１のクラッド層上に形成され、互いに対向する一
対の側面を有するストライプ状の活性層と；この活性層
上に形成された第２導電型半導体からなる第２のクラッ
ド層と；前記第１のクラッド層、前記活性層、及び前記
第２クラッド層を挟んだ状態に前記主面の残りの部分に
形成され、前記活性層中に電流を狭窄する電流狭窄部
と；を有する半導体レーザにおいて、前記電流狭窄部
は、前記主面の残りの部分に形成された第１導電型半導
体からなる一対の第１の埋込層と；これら一対の第１の
埋込層上に形成された第２導電型半導体からなる一対の
第１の電流ブロック層と；これら一対の第１の電流ブロ
ック層上に形成され、前記一対の第１の電流ブロック層
より低いキャリア濃度を有する第２導電型半導体からな
る一対の低キャリア濃度層と；これら一対の低キャリア
濃度層上に形成された第１導電型半導体からなる一対の
第２の電流ブロック層と；これら一対の第２の電流ブロ
ック層上に形成された第２導電型半導体からなる一対の
第２の埋込層と；を有し、前記一対の第１の埋込層は、
前記第１のクラッド層、前記活性層、及び前記第２クラ
ッド層を挟んだ状態に、前記主面の前記残りの部分の内
側端部から突出した一対の突出部を有し、該一対の突出
部が前記活性層の前記一対の側面及び前記一対の第２の
電流ブロック層の内側端部にそれぞれ接触することで、
前記一対の第１の電流ブロック層が電気的に孤立してい
ることを特徴とする半導体レーザが得られる。
型半導体からなるベース層と、前記主面の所定部に形成
された第１導電型半導体からなる第１のクラッド層と；
この第１のクラッド層上に形成され、互いに対向する一
対の側面を有するストライプ状の活性層と；この活性層
上に形成された第２導電型半導体からなる第２のクラッ
ド層と；前記第１のクラッド層、前記活性層、及び前記
第２クラッド層を挟んだ状態に前記主面の残りの部分に
形成され、前記活性層中に電流を狭窄する電流狭窄部
と；を有する半導体レーザにおいて、前記電流狭窄部
は、前記主面の残りの部分に形成された第１導電型半導
体からなる一対の第１の埋込層と；これら一対の第１の
埋込層上に形成された第２導電型半導体からなる一対の
第１の電流ブロック層と；これら一対の第１の電流ブロ
ック層上に形成され、前記一対の第１の電流ブロック層
より低いキャリア濃度を有する第２導電型半導体からな
る一対の低キャリア濃度層と；これら一対の低キャリア
濃度層上に形成された第１導電型半導体からなる一対の
第２の電流ブロック層と；これら一対の第２の電流ブロ
ック層上に形成された第２導電型半導体からなる一対の
第２の埋込層と；を有し、前記一対の第１の埋込層は、
前記第１のクラッド層、前記活性層、及び前記第２クラ
ッド層を挟んだ状態に、前記主面の前記残りの部分の内
側端部から突出した一対の突出部を有し、該一対の突出
部が前記活性層の前記一対の側面及び前記一対の第２の
電流ブロック層の内側端部にそれぞれ接触することで、
前記一対の第１の電流ブロック層が電気的に孤立してい
ることを特徴とする半導体レーザが得られる。
【００１０】また本発明によれば、主面を有し第１導電
型半導体からなるベース層と、前記主面の所定部に形成
された第１導電型半導体からなる第１のクラッド層と；
この第１のクラッド層上に形成され、互いに対向する一
対の側面を有するストライプ状の活性層と；この活性層
上に形成された第２導電型半導体からなる第２のクラッ
ド層と；前記第１のクラッド層、前記活性層、及び前記
第２クラッド層を挟んだ状態に前記主面の残りの部分に
形成され、前記活性層中に電流を狭窄する電流狭窄部
と；を有する半導体レーザにおいて、前記電流狭窄部
は、前記主面の残りの部分に形成された第１導電型半導
体からなる一対の第１の埋込層と；これら一対の第１の
埋込層上に形成された第２導電型半導体からなる一対の
第１の電流ブロック層と；これら一対の第１の電流ブロ
ック層上に形成された一対の低キャリア濃度層と；これ
ら一対の低キャリア濃度層上に形成された第１導電型半
導体からなる一対の第２の電流ブロック層と；これら一
対の第２の電流ブロック層上に形成された第２導電型半
導体からなる一対の第２の埋込層と；を有し、前記一対
の低キャリア濃度層は、前記一対の第２の電流ブロック
層より低いキャリア濃度を有する第１導電型半導体から
なり、前記一対の第１の埋込層は、前記第１のクラッド
層、前記活性層、及び前記第２クラッド層を挟んだ状態
に、前記主面の前記残りの部分の内側端部から突出した
一対の突出部を有し、該一対の突出部が前記活性層の前
記一対の側面及び前記一対の第２の電流ブロック層の内
側端部にそれぞれ接触することで、前記一対の第１の電
流ブロック層が電気的に孤立していることを特徴とする
半導体レーザが得られる。
型半導体からなるベース層と、前記主面の所定部に形成
された第１導電型半導体からなる第１のクラッド層と；
この第１のクラッド層上に形成され、互いに対向する一
対の側面を有するストライプ状の活性層と；この活性層
上に形成された第２導電型半導体からなる第２のクラッ
ド層と；前記第１のクラッド層、前記活性層、及び前記
第２クラッド層を挟んだ状態に前記主面の残りの部分に
形成され、前記活性層中に電流を狭窄する電流狭窄部
と；を有する半導体レーザにおいて、前記電流狭窄部
は、前記主面の残りの部分に形成された第１導電型半導
体からなる一対の第１の埋込層と；これら一対の第１の
埋込層上に形成された第２導電型半導体からなる一対の
第１の電流ブロック層と；これら一対の第１の電流ブロ
ック層上に形成された一対の低キャリア濃度層と；これ
ら一対の低キャリア濃度層上に形成された第１導電型半
導体からなる一対の第２の電流ブロック層と；これら一
対の第２の電流ブロック層上に形成された第２導電型半
導体からなる一対の第２の埋込層と；を有し、前記一対
の低キャリア濃度層は、前記一対の第２の電流ブロック
層より低いキャリア濃度を有する第１導電型半導体から
なり、前記一対の第１の埋込層は、前記第１のクラッド
層、前記活性層、及び前記第２クラッド層を挟んだ状態
に、前記主面の前記残りの部分の内側端部から突出した
一対の突出部を有し、該一対の突出部が前記活性層の前
記一対の側面及び前記一対の第２の電流ブロック層の内
側端部にそれぞれ接触することで、前記一対の第１の電
流ブロック層が電気的に孤立していることを特徴とする
半導体レーザが得られる。
【００１１】
【作用】上述したように、半導体レーザの高速変調動作
には素子の静電容量の低減が必要である。半導体レーザ
の素子容量は、主に活性層の静電容量と電流ブロック層
の静電容量からなる。電流ブロック層の静電容量は、寄
生容量とも呼ばれ、小さい程望ましい。従来例において
は、前にも述べた通り、電流ブロック構成がＩｎＰのｐ
ｎｐｎサイリスタ構造であるため、静的に低駆動電流動
作が得られる最適なキャリア濃度範囲で電流ブロック層
のｐｎ接合容量が、活性層の容量に比べて非常に大きく
なっている。
には素子の静電容量の低減が必要である。半導体レーザ
の素子容量は、主に活性層の静電容量と電流ブロック層
の静電容量からなる。電流ブロック層の静電容量は、寄
生容量とも呼ばれ、小さい程望ましい。従来例において
は、前にも述べた通り、電流ブロック構成がＩｎＰのｐ
ｎｐｎサイリスタ構造であるため、静的に低駆動電流動
作が得られる最適なキャリア濃度範囲で電流ブロック層
のｐｎ接合容量が、活性層の容量に比べて非常に大きく
なっている。
【００１２】本発明は、半導体レーザの電流ブロック層
の一部に半絶縁層又は低キャリア濃度を設けることによ
って、ｐｎ接合の空乏領域を広げて電流ブロック層の容
量を低減させるものである。具体的に説明すると、ｐｎ
接合容量Ｃは、平行平板近似によるとＣ＝εε0 Ｓ／ｄ
（ここでεとε0 は半導体の誘電率および真空の誘電
率、Ｓはｐｎ接合面積、ｄは空乏層厚である。）と表わ
せる。共振器長２００μｍ、電流ブロック層幅３０μｍ
の素子において３．５ｐＦ以下の低容量を実現する為に
は、約０．２μｍの空乏領域を形成することが必要にな
る。本発明においては、この空乏領域を形成する為に、
半絶縁性ＩｎＰ電流ブロック層または低キャリア濃度Ｉ
ｎＰ層を新たに形成しているものである。
の一部に半絶縁層又は低キャリア濃度を設けることによ
って、ｐｎ接合の空乏領域を広げて電流ブロック層の容
量を低減させるものである。具体的に説明すると、ｐｎ
接合容量Ｃは、平行平板近似によるとＣ＝εε0 Ｓ／ｄ
（ここでεとε0 は半導体の誘電率および真空の誘電
率、Ｓはｐｎ接合面積、ｄは空乏層厚である。）と表わ
せる。共振器長２００μｍ、電流ブロック層幅３０μｍ
の素子において３．５ｐＦ以下の低容量を実現する為に
は、約０．２μｍの空乏領域を形成することが必要にな
る。本発明においては、この空乏領域を形成する為に、
半絶縁性ＩｎＰ電流ブロック層または低キャリア濃度Ｉ
ｎＰ層を新たに形成しているものである。
【００１３】次に、ＩｎＧａＡｓＰ再結合層又はＩｎＧ
ａＡｓ再結合層による効果について述べる。ＩｎＧａＡ
ｓＰ再結合層又はＩｎＧａＡｓ再結合層は、高温におい
ても低電流動作を可能にする為に設けているものであ
る。従来のＩｎＰのｐｎｐｎ電流ブロック層のみでは、
高温時にサイリスタのターンオン動作のために漏れ電流
が急激に増大し駆動電流が増加するという欠点がある。
ＩｎＧａＡｓＰ再結合層又はＩｎＧａＡｓ再結合層を導
入することによって、サイリスタのゲートに注入される
正孔のライフタイムをこのＩｎＧａＡｓＰ層で発光再結
合させることで下げることが出来、サイリスタのターン
オン動作を抑制できる。従って、高温に於いても漏れ電
流が抑制されるため、発振閾値電流の温度特性に優れ、
８５℃以上の高温においても低駆動電流動作が可能な半
導体レーザが実現できる。ＩｎＧａＡｓＰ電流ブロック
層の組成としては、ＩｎＰのバンドギャップエネルギー
よりも小さければ上記効果が期待できる。
ａＡｓ再結合層による効果について述べる。ＩｎＧａＡ
ｓＰ再結合層又はＩｎＧａＡｓ再結合層は、高温におい
ても低電流動作を可能にする為に設けているものであ
る。従来のＩｎＰのｐｎｐｎ電流ブロック層のみでは、
高温時にサイリスタのターンオン動作のために漏れ電流
が急激に増大し駆動電流が増加するという欠点がある。
ＩｎＧａＡｓＰ再結合層又はＩｎＧａＡｓ再結合層を導
入することによって、サイリスタのゲートに注入される
正孔のライフタイムをこのＩｎＧａＡｓＰ層で発光再結
合させることで下げることが出来、サイリスタのターン
オン動作を抑制できる。従って、高温に於いても漏れ電
流が抑制されるため、発振閾値電流の温度特性に優れ、
８５℃以上の高温においても低駆動電流動作が可能な半
導体レーザが実現できる。ＩｎＧａＡｓＰ電流ブロック
層の組成としては、ＩｎＰのバンドギャップエネルギー
よりも小さければ上記効果が期待できる。
【００１４】
【実施例】次に図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【００１５】図１は本発明の第１の実施例による半導体
レーザの断面図である。この半導体レーザは、ｐ形Ｉｎ
Ｐ（半導体）基板１０上に形成された埋込構造を有する
半導体レーザである。この半導体レーザは、ＩｎＧａＡ
ｓＰ活性層１２がｐ−ＩｎＰクラッド層１１とｎ−Ｉｎ
Ｐクラッド層１３とで挟まれた構造を有するメサストラ
イプの両脇を、ｐ−ＩｎＰ埋込層１４、ｎ−ＩｎＰ電流
ブロック層１５、半絶縁性ＩｎＰ電流ブロック層１６で
埋め込まれ、更に前記メサストライプを含む全体がｎ−
ＩｎＰ埋込層１７で埋め込まれている半導体レーザであ
る。ｐ−ＩｎＰ埋込層１４が前記メサストライプ側面を
覆うことで前記ｎ−ＩｎＰ電流ブロック層１５が電気的
に孤立していることを特徴とするものである。
レーザの断面図である。この半導体レーザは、ｐ形Ｉｎ
Ｐ（半導体）基板１０上に形成された埋込構造を有する
半導体レーザである。この半導体レーザは、ＩｎＧａＡ
ｓＰ活性層１２がｐ−ＩｎＰクラッド層１１とｎ−Ｉｎ
Ｐクラッド層１３とで挟まれた構造を有するメサストラ
イプの両脇を、ｐ−ＩｎＰ埋込層１４、ｎ−ＩｎＰ電流
ブロック層１５、半絶縁性ＩｎＰ電流ブロック層１６で
埋め込まれ、更に前記メサストライプを含む全体がｎ−
ＩｎＰ埋込層１７で埋め込まれている半導体レーザであ
る。ｐ−ＩｎＰ埋込層１４が前記メサストライプ側面を
覆うことで前記ｎ−ＩｎＰ電流ブロック層１５が電気的
に孤立していることを特徴とするものである。
【００１６】以下、この半導体レーザの製造方法を述べ
る。厚さ３５０μｍのからなるｐ−ＩｎＰ（半導体）基
板１０の（１００）面上に、有機金属気相成長（ＭＯＶ
ＰＥ）法によりｐ−ＩｎＰクラッド層１１（厚さ１．５
μｍ、キャリア濃度５×１０17ｃｍ-3）、ＩｎＧａＡｓ
Ｐの量子井戸構造を有する（又はＩｎＧａＡｓＰのバル
ク材からなる）ＩｎＧａＡｓＰ活性層１２（厚さ０．２
μｍ、発光波長１．３μｍ）、ｎ−ＩｎＰクラッド層１
３（厚さ０．５μｍ、キャリア濃度１×１０18ｃ
ｍ-3）、ｎ−ＩｎＧａＡｓエッチング層（厚さ０．１μ
ｍ、キャリア濃度１×１０18ｃｍ-3）を順次成長させ
る。つぎにＣＶＤ法とフォトリソグラフィーの手法を用
いて、＜０１１＞方向に厚さ２００ｎｍ、幅４μｍのＳ
ｉＯ2 からなるストライプマスクを形成した後、ＨＢｒ
とＨ2 Ｏ2 とＨ2 Ｏの混合液でｐ−ＩｎＰクラッド層１
１に至るまでエッチングすることで１．５μｍの活性層
１２幅を持つメサを形成する。ストライプマスクを選択
成長マスクとして用い、ｐ−ＩｎＰ埋込層１４（厚さ
０．３μｍ、キャリア濃度５×１０17ｃｍ-3）、ｎ−Ｉ
ｎＰ電流ブロック層１５（（厚さ０．５μｍ、キャリア
濃度１×１０18ｃｍ-3）、Ｆｅドープの半絶縁性ＩｎＰ
電流ブロック層１６（厚さ０．７μｍ、Ｆｅ濃度５×１
０17ｃｍ-3）、を順次成長させる。この時ｐ−ＩｎＰ埋
込層１４はメサストライプ１６の側面を覆い、ｎ−Ｉｎ
Ｐ電流ブロック層１５はメサストライプから離れる様に
する。ストライプマスクをフッ酸で除去した後、ｎ−Ｉ
ｎＰ埋込層１７（厚さ２．５μｍ、キャリア濃度１×１
０18ｃｍ-3）、ｎ+ −ＩｎＧａＡｓコンタクト層２３
（厚さ０．５μｍ、キャリア濃度１×１０19ｃｍ-3）を
成長させる。次に、ＡｕＧｅＮｉからなるｎ電極１９を
形成後、ｐ−ＩｎＰ基板１０の裏面を１００μｍ程度の
厚さになるまで研磨した後、裏面側にＡｕＺｎからなる
ｐ電極２０を形成する。最後にウエハを所望の長さにへ
き開した後、両端面の反射率を制御する為にＳｉＯ2 と
アモルファスＳｉによる多層膜をコーティングすること
で本実施例の半導体レーザが完成する。
る。厚さ３５０μｍのからなるｐ−ＩｎＰ（半導体）基
板１０の（１００）面上に、有機金属気相成長（ＭＯＶ
ＰＥ）法によりｐ−ＩｎＰクラッド層１１（厚さ１．５
μｍ、キャリア濃度５×１０17ｃｍ-3）、ＩｎＧａＡｓ
Ｐの量子井戸構造を有する（又はＩｎＧａＡｓＰのバル
ク材からなる）ＩｎＧａＡｓＰ活性層１２（厚さ０．２
μｍ、発光波長１．３μｍ）、ｎ−ＩｎＰクラッド層１
３（厚さ０．５μｍ、キャリア濃度１×１０18ｃ
ｍ-3）、ｎ−ＩｎＧａＡｓエッチング層（厚さ０．１μ
ｍ、キャリア濃度１×１０18ｃｍ-3）を順次成長させ
る。つぎにＣＶＤ法とフォトリソグラフィーの手法を用
いて、＜０１１＞方向に厚さ２００ｎｍ、幅４μｍのＳ
ｉＯ2 からなるストライプマスクを形成した後、ＨＢｒ
とＨ2 Ｏ2 とＨ2 Ｏの混合液でｐ−ＩｎＰクラッド層１
１に至るまでエッチングすることで１．５μｍの活性層
１２幅を持つメサを形成する。ストライプマスクを選択
成長マスクとして用い、ｐ−ＩｎＰ埋込層１４（厚さ
０．３μｍ、キャリア濃度５×１０17ｃｍ-3）、ｎ−Ｉ
ｎＰ電流ブロック層１５（（厚さ０．５μｍ、キャリア
濃度１×１０18ｃｍ-3）、Ｆｅドープの半絶縁性ＩｎＰ
電流ブロック層１６（厚さ０．７μｍ、Ｆｅ濃度５×１
０17ｃｍ-3）、を順次成長させる。この時ｐ−ＩｎＰ埋
込層１４はメサストライプ１６の側面を覆い、ｎ−Ｉｎ
Ｐ電流ブロック層１５はメサストライプから離れる様に
する。ストライプマスクをフッ酸で除去した後、ｎ−Ｉ
ｎＰ埋込層１７（厚さ２．５μｍ、キャリア濃度１×１
０18ｃｍ-3）、ｎ+ −ＩｎＧａＡｓコンタクト層２３
（厚さ０．５μｍ、キャリア濃度１×１０19ｃｍ-3）を
成長させる。次に、ＡｕＧｅＮｉからなるｎ電極１９を
形成後、ｐ−ＩｎＰ基板１０の裏面を１００μｍ程度の
厚さになるまで研磨した後、裏面側にＡｕＺｎからなる
ｐ電極２０を形成する。最後にウエハを所望の長さにへ
き開した後、両端面の反射率を制御する為にＳｉＯ2 と
アモルファスＳｉによる多層膜をコーティングすること
で本実施例の半導体レーザが完成する。
【００１７】図２は本発明の第２の実施例による半導体
レーザの断面図である。この半導体レーザは、第１の実
施例の構造に加えて、ＩｎＧａＡｓＰ再結合層２１が、
半絶縁性ＩｎＰ層１６とｎ−ＩｎＰ埋込層１７との間に
形成されていることを特徴とする。その製造方法は、第
１の実施例において半絶縁性ＩｎＰ電流ブロック層１６
に続いて、アンドープのバンドギャップ波長が１．２μ
ｍのＩｎＧａＡｓＰからなるＩｎＧａＡｓＰ再結合層２
１（厚さ０．１μｍ）を成長させる工程を含むものであ
る。なお、ＩｎＧａＡｓＰ再結合層２１の代りに、Ｉｎ
ＧａＡｓからなる再結合層が同様に設けられもＩｎＧａ
ＡｓＰ再結合層２１と同様な効果があげることができ
る。
レーザの断面図である。この半導体レーザは、第１の実
施例の構造に加えて、ＩｎＧａＡｓＰ再結合層２１が、
半絶縁性ＩｎＰ層１６とｎ−ＩｎＰ埋込層１７との間に
形成されていることを特徴とする。その製造方法は、第
１の実施例において半絶縁性ＩｎＰ電流ブロック層１６
に続いて、アンドープのバンドギャップ波長が１．２μ
ｍのＩｎＧａＡｓＰからなるＩｎＧａＡｓＰ再結合層２
１（厚さ０．１μｍ）を成長させる工程を含むものであ
る。なお、ＩｎＧａＡｓＰ再結合層２１の代りに、Ｉｎ
ＧａＡｓからなる再結合層が同様に設けられもＩｎＧａ
ＡｓＰ再結合層２１と同様な効果があげることができ
る。
【００１８】図３は本発明による第３の実施例による半
導体レーザの断面図である。この半導体レーザは、第１
の実施例と同じＩｎＧａＡｓＰ活性層１２を含むメサス
トライプからなり、そのメサストライプの両脇を、ｐ−
ＩｎＰ埋込層１４（厚さ０．３μｍ、キャリア濃度５×
１０17ｃｍ-3）、ｎ−ＩｎＰ電流ブロック層１５（厚さ
０．５μｍ、キャリア濃度１×１０18ｃｍ-3）、低キャ
リア濃度ＩｎＰ層２２（厚さ０．３μｍ、ｐまたはｎ＝
５×１０16ｃｍ-3）、ｐ−ＩｎＰ電流ブロック層２３
（厚さ０．４μｍ、キャリア濃度５×１０17ｃｍ-3）、
ＩｎＧａＡｓＰ再結合層２１（厚さ０．１μｍ）を成長
させる工程を含むものである。
導体レーザの断面図である。この半導体レーザは、第１
の実施例と同じＩｎＧａＡｓＰ活性層１２を含むメサス
トライプからなり、そのメサストライプの両脇を、ｐ−
ＩｎＰ埋込層１４（厚さ０．３μｍ、キャリア濃度５×
１０17ｃｍ-3）、ｎ−ＩｎＰ電流ブロック層１５（厚さ
０．５μｍ、キャリア濃度１×１０18ｃｍ-3）、低キャ
リア濃度ＩｎＰ層２２（厚さ０．３μｍ、ｐまたはｎ＝
５×１０16ｃｍ-3）、ｐ−ＩｎＰ電流ブロック層２３
（厚さ０．４μｍ、キャリア濃度５×１０17ｃｍ-3）、
ＩｎＧａＡｓＰ再結合層２１（厚さ０．１μｍ）を成長
させる工程を含むものである。
【００１９】なお図２及び図３の半導体レーザにおいて
は、製造上で考慮すべきことがある。すなわち、ＩｎＧ
ａＡｓＰ再結合層２１の効果を引き出す為に、ＩｎＧａ
ＡｓＰ再結合層２１を前記ストライプマスクより上部に
形成させることによってＩｎＧａＡｓＰ活性層１２から
１μｍ以上離している。
は、製造上で考慮すべきことがある。すなわち、ＩｎＧ
ａＡｓＰ再結合層２１の効果を引き出す為に、ＩｎＧａ
ＡｓＰ再結合層２１を前記ストライプマスクより上部に
形成させることによってＩｎＧａＡｓＰ活性層１２から
１μｍ以上離している。
【００２０】これにより、光吸収による過剰な導波路損
失が抑えられ、かつ電流ブロック効果も高まっている。
失が抑えられ、かつ電流ブロック効果も高まっている。
【００２１】本発明の半導体レーザの特性を共振器長２
００μｍ、両端面反射率７０％、９５％の素子で評価し
たところ、いずれの実施例の素子においても、３．５ｐ
Ｆ以下の素子容量と２０℃において１ｍＡの発振しきい
値電流と０．４Ｗ／Ａのスロープ効率が得られた。特
に、実施例２および３の素子においては、８５℃におい
て４ｍＡの発振しきい値電流と０．３Ｗ／Ａのスロープ
効率が得られた。更に、本素子で高速変調実験を行った
ところ、１Ｇｂ／ｓの無バイアス変調動作が実現でき
た。
００μｍ、両端面反射率７０％、９５％の素子で評価し
たところ、いずれの実施例の素子においても、３．５ｐ
Ｆ以下の素子容量と２０℃において１ｍＡの発振しきい
値電流と０．４Ｗ／Ａのスロープ効率が得られた。特
に、実施例２および３の素子においては、８５℃におい
て４ｍＡの発振しきい値電流と０．３Ｗ／Ａのスロープ
効率が得られた。更に、本素子で高速変調実験を行った
ところ、１Ｇｂ／ｓの無バイアス変調動作が実現でき
た。
【００２２】この様に本発明では、従来の半導体レーザ
の電流狭窄構造を改良し、電流ブロック層の一部に半絶
縁層又は低キャリア濃度を設けることによって、ｐｎ接
合の空乏領域を広げることで素子容量を低減させ、高速
変調動作を可能にするものである。さらに、ＩｎＧａＡ
ｓＰ再結合層を挿入することによって、ｐｎｐｎサイリ
スタの電流ブロック構造の耐性が高まり、発振閾値電流
の温度特性に優れ、８５℃以上の高温においても低駆動
電流動作が可能な半導体レーザが実現できる。
の電流狭窄構造を改良し、電流ブロック層の一部に半絶
縁層又は低キャリア濃度を設けることによって、ｐｎ接
合の空乏領域を広げることで素子容量を低減させ、高速
変調動作を可能にするものである。さらに、ＩｎＧａＡ
ｓＰ再結合層を挿入することによって、ｐｎｐｎサイリ
スタの電流ブロック構造の耐性が高まり、発振閾値電流
の温度特性に優れ、８５℃以上の高温においても低駆動
電流動作が可能な半導体レーザが実現できる。
【００２３】尚、上記実施例に於いては寸法例も示した
が、結晶成長やエッチングの様子は成長法・条件などで
大幅に変化するからそれらと共に適切な寸法を採用すべ
きことは言うまでもない。電極金属・マスクの種類に関
して制限はない。活性層に関しては、ＩｎＧａＡｓＰ又
はＩｎＧａＡｓであれば制限はなく、バルク構造でも量
子井戸構造でも良い、更に単一波長で発振させるため活
性層の近傍に回折格子がある、いわゆるＤＦＢ(Distrib
uted Feedback)構造やＤＢＲ(Distributed Bragg Refle
ctor) 構造でも良いことは改めて詳細に説明するまでも
なく明かなことである。
が、結晶成長やエッチングの様子は成長法・条件などで
大幅に変化するからそれらと共に適切な寸法を採用すべ
きことは言うまでもない。電極金属・マスクの種類に関
して制限はない。活性層に関しては、ＩｎＧａＡｓＰ又
はＩｎＧａＡｓであれば制限はなく、バルク構造でも量
子井戸構造でも良い、更に単一波長で発振させるため活
性層の近傍に回折格子がある、いわゆるＤＦＢ(Distrib
uted Feedback)構造やＤＢＲ(Distributed Bragg Refle
ctor) 構造でも良いことは改めて詳細に説明するまでも
なく明かなことである。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、全ＭＯＶＰＥプロセスによるｐ−ＩｎＰ基板上の
半導体レーザにおいて、従来例よりも、電流狭窄構造を
改良し、電流ブロック層の一部に半絶縁層又は低キャリ
ア濃度を設けることで素子容量を低減させ、高速変調動
作を可能にするものである。さらに、ＩｎＧａＡｓＰ再
結合層を挿入することによって、ｐｎｐｎサイリスタの
電流ブロック構造の耐性が高まり、発振閾値電流の温度
特性に優れ、８５℃以上の高温においても低駆動電流動
作を可能にするものである。
れば、全ＭＯＶＰＥプロセスによるｐ−ＩｎＰ基板上の
半導体レーザにおいて、従来例よりも、電流狭窄構造を
改良し、電流ブロック層の一部に半絶縁層又は低キャリ
ア濃度を設けることで素子容量を低減させ、高速変調動
作を可能にするものである。さらに、ＩｎＧａＡｓＰ再
結合層を挿入することによって、ｐｎｐｎサイリスタの
電流ブロック構造の耐性が高まり、発振閾値電流の温度
特性に優れ、８５℃以上の高温においても低駆動電流動
作を可能にするものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体レーザの断
面図である。
面図である。
【図２】本発明の第２の実施例による半導体レーザの断
面図である。
面図である。
【図３】本発明の第３の実施例による半導体レーザの断
面図である。
面図である。
１０ ｐ−ＩｎＰ半導体基板 １１ ｐ−ＩｎＰクラッド層 １２ ＩｎＧａＡｓＰ活性層 １３ ｎ−ＩｎＰクラッド層 １４ ｐ−ＩｎＰ埋込層 １５ ｎ−ＩｎＰ電流ブロック層 １６ 半絶縁性ＩｎＰ電流ブロック層 １７ ｎ−ＩｎＰ埋込層 １８ ｎ+ −ＩｎＧａＡｓコンタクト層 １９ ｎ電極 ２０ ｐ電極 ２１ ＩｎＧａＡｓＰ再結合層 ２２ 低キャリア濃度ＩｎＰ層 ２３ ｐ−ＩｎＰ電流ブロック層
Claims (26)
- 【請求項１】 主面を有し第１導電型半導体からなるベ
ース層と、前記主面の所定部に形成された第１導電型半
導体からなる第１のクラッド層と；この第１のクラッド
層上に形成され、互いに対向する一対の側面を有するス
トライプ状の活性層と；この活性層上に形成された第２
導電型半導体からなる第２のクラッド層と；前記第１の
クラッド層、前記活性層、及び前記第２クラッド層を挟
んだ状態に前記主面の残りの部分に形成され、前記活性
層中に電流を狭窄する電流狭窄部と；を有する半導体レ
ーザにおいて、 前記電流狭窄部は、 前記主面の残りの部分に形成された第１導電型半導体か
らなる一対の第１の埋込層と；これら一対の第１の埋込
層の第１の埋込層上に形成された第２導電型半導体から
なる一対の第１の電流ブロック層と；これら一対の第１
の電流ブロック層上に形成された半絶縁性材料からなる
一対の第２の電流ブロック層と；これら一対の第２の電
流ブロック層上に形成された第２導電型半導体からなる
一対の第２の埋込層と；を有し、 前記一対の第１の埋込層は、前記第１のクラッド層、前
記活性層、及び前記第２クラッド層を挟んだ状態に、前
記主面の前記残りの部分の内側端部から突出した一対の
突出部を有し、該一対の突出部が前記活性層の前記一対
の側面及び前記一対の第２の電流ブロック層の内側端部
にそれぞれ接触することで、前記一対の第１の電流ブロ
ック層が電気的に孤立していることを特徴とする半導体
レーザ。 - 【請求項２】 前記第１導電型半導体がｐ形ＩｎＰ半導
体であり、前記第２導電型半導体がｎ形ＩｎＰ半導体で
ある場合において、前記半絶縁性材料が半絶縁性ＩｎＰ
材料であることを特徴とする請求項第１項に記載の半導
体レーザ。 - 【請求項３】 前記半絶縁性材料がＦｅドープの半絶縁
性ＩｎＰ材料であることを特徴とする請求項２に記載の
半導体レーザ。 - 【請求項４】 前記活性層がＩｎＧａＡｓＰ材料からな
ることを特徴とする請求項第２項又は第３項に記載の半
導体レーザ。 - 【請求項５】 前記ＩｎＧａＡｓＰ材料がバルク材であ
ることを特徴とする請求項４に記載の半導体レーザ。 - 【請求項６】 前記ＩｎＧａＡｓＰ材料が量子井戸構造
を有する材料であることを特徴とする請求項４に記載の
半導体レーザ。 - 【請求項７】 前記電流狭窄部は、更に、前記一対の第
２の電流ブロック層と前記一対の第２の埋込層との間に
挟まれるように形成された、ＩｎＧａＡｓＰ材料からな
る一対の再結合層を有することを特徴とする請求項４に
記載の半導体レーザ。 - 【請求項８】 前記一対の再結合層は、前記ｐ形及び前
記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが小
さいＩｎＧａＡｓＰ材料からなることを特徴とする請求
項７に記載の半導体レーザ。 - 【請求項９】 前記電流狭窄部は、更に、前記一対の第
２の電流ブロック層と前記一対の第２の埋込層との間に
挟まれるように形成された、ＩｎＧａＡｓ材料からなる
一対の再結合層を有することを特徴とする請求項４に記
載の半導体レーザ。 - 【請求項１０】 前記一対の再結合層は、前記ｐ形及び
前記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが
小さいＩｎＧａＡｓ材料からなることを特徴とする請求
項９に記載の半導体レーザ。 - 【請求項１１】 主面を有し第１導電型半導体からなる
ベース層と、前記主面の所定部に形成された第１導電型
半導体からなる第１のクラッド層と；この第１のクラッ
ド層上に形成され、互いに対向する一対の側面を有する
ストライプ状の活性層と；この活性層上に形成された第
２導電型半導体からなる第２のクラッド層と；前記第１
のクラッド層、前記活性層、及び前記第２クラッド層を
挟んだ状態に前記主面の残りの部分に形成され、前記活
性層中に電流を狭窄する電流狭窄部と；を有する半導体
レーザにおいて、 前記電流狭窄部は、 前記主面の残りの部分に形成された第１導電型半導体か
らなる一対の第１の埋込層と；これら一対の第１の埋込
層上に形成された第２導電型半導体からなる一対の第１
の電流ブロック層と；これら一対の第１の電流ブロック
層上に形成され、前記一対の第１の電流ブロック層より
低いキャリア濃度を有する第２導電型半導体からなる一
対の低キャリア濃度層と；これら一対の低キャリア濃度
層上に形成された第１導電型半導体からなる一対の第２
の電流ブロック層と；これら一対の第２の電流ブロック
層上に形成された第２導電型半導体からなる一対の第２
の埋込層と；を有し、 前記一対の第１の埋込層は、前記第１のクラッド層、前
記活性層、及び前記第２クラッド層を挟んだ状態に、前
記主面の前記残りの部分の内側端部から突出した一対の
突出部を有し、該一対の突出部が前記活性層の前記一対
の側面及び前記一対の第２の電流ブロック層の内側端部
にそれぞれ接触することで、前記一対の第１の電流ブロ
ック層が電気的に孤立していることを特徴とする半導体
レーザ。 - 【請求項１２】 前記第１導電型半導体がｐ形ＩｎＰ半
導体であり、前記第２導電型半導体がｎ形ＩｎＰ半導体
であり、前記活性層がＩｎＧａＡｓＰ材料からなる場合
において、 前記一対の低キャリア濃度層は、１×１０17ｃｍ-3以下
であるキャリア濃度を有するｎ形ＩｎＰ半導体からなる
ことを特徴とする請求項１１に記載の半導体レーザ。 - 【請求項１３】 前記ＩｎＧａＡｓＰ材料がバルク材で
あることを特徴とする請求項１２に記載の半導体レー
ザ。 - 【請求項１４】 前記ＩｎＧａＡｓＰ材料が量子井戸構
造を有する材料であることを特徴とする請求項１２に記
載の半導体レーザ。 - 【請求項１５】 前記電流狭窄部は、更に、前記一対の
第２の電流ブロック層と前記一対の第２の埋込層との間
に挟まれるように形成された、ＩｎＧａＡｓＰ材料から
なる一対の再結合層を有することを特徴とする請求項１
２に記載の半導体レーザ。 - 【請求項１６】 前記一対の再結合層は、前記ｐ形及び
前記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが
小さいＩｎＧａＡｓＰ材料からなることを特徴とする請
求項１５に記載の半導体レーザ。 - 【請求項１７】 前記電流狭窄部は、更に、前記一対の
第２の電流ブロック層と前記一対の第２の埋込層との間
に挟まれるように形成された、ＩｎＧａＡｓ材料からな
る一対の再結合層を有することを特徴とする請求項１５
に記載の半導体レーザ。 - 【請求項１８】 前記一対の再結合層は、前記ｐ形及び
前記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが
小さいＩｎＧａＡｓ材料からなることを特徴とする請求
項１６に記載の半導体レーザ。 - 【請求項１９】 主面を有し第１導電型半導体からなる
ベース層と、前記主面の所定部に形成された第１導電型
半導体からなる第１のクラッド層と；この第１のクラッ
ド層上に形成され、互いに対向する一対の側面を有する
ストライプ状の活性層と；この活性層上に形成された第
２導電型半導体からなる第２のクラッド層と；前記第１
のクラッド層、前記活性層、及び前記第２クラッド層を
挟んだ状態に前記主面の残りの部分に形成され、前記活
性層中に電流を狭窄する電流狭窄部と；を有する半導体
レーザにおいて、 前記電流狭窄部は、 前記主面の残りの部分に形成された第１導電型半導体か
らなる一対の第１の埋込層と；これら一対の第１の埋込
層上に形成された第２導電型半導体からなる一対の第１
の電流ブロック層と；これら一対の第１の電流ブロック
層上に形成された一対の低キャリア濃度層と；これら一
対の低キャリア濃度層上に形成された第１導電型半導体
からなる一対の第２の電流ブロック層と；これら一対の
第２の電流ブロック層上に形成された第２導電型半導体
からなる一対の第２の埋込層と；を有し、 前記一対の低キャリア濃度層は、前記一対の第２の電流
ブロック層より低いキャリア濃度を有する第１導電型半
導体からなり、 前記一対の第１の埋込層は、前記第１のクラッド層、前
記活性層、及び前記第２クラッド層を挟んだ状態に、前
記主面の前記残りの部分の内側端部から突出した一対の
突出部を有し、該一対の突出部が前記活性層の前記一対
の側面及び前記一対の第２の電流ブロック層の内側端部
にそれぞれ接触することで、前記一対の第１の電流ブロ
ック層が電気的に孤立していることを特徴とする半導体
レーザ。 - 【請求項２０】 前記第１導電型半導体がｐ形ＩｎＰ半
導体であり、前記第２導電型半導体がｎ形ＩｎＰ半導体
であり、前記活性層がＩｎＧａＡｓＰ材料からなる場合
において、 前記一対の低キャリア濃度層は、１×１０17ｃｍ-3以下
であるキャリア濃度を有するｐ形ＩｎＰ半導体からなる
ことを特徴とする請求項１９に記載の半導体レーザ。 - 【請求項２１】 前記ＩｎＧａＡｓＰ材料がバルク材で
あることを特徴とする請求項２０に記載の半導体レー
ザ。 - 【請求項２２】 前記ＩｎＧａＡｓＰ材料が量子井戸構
造を有する材料であることを特徴とする請求項２０に記
載の半導体レーザ。 - 【請求項２３】 前記電流狭窄部は、更に、前記一対の
第２の電流ブロック層と前記一対の第２の埋込層との間
に挟まれるように形成された、ＩｎＧａＡｓＰ材料から
なる一対の再結合層を有することを特徴とする請求項２
０に記載の半導体レーザ。 - 【請求項２４】 前記一対の再結合層は、前記ｐ形及び
前記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが
小さいＩｎＧａＡｓＰ材料からなることを特徴とする請
求項２３に記載の半導体レーザ。 - 【請求項２５】 前記電流狭窄部は、更に、前記一対の
第２の電流ブロック層と前記一対の第２の埋込層との間
に挟まれるように形成された、ＩｎＧａＡｓ材料からな
る一対の再結合層を有することを特徴とする請求項２０
に記載の半導体レーザ。 - 【請求項２６】 前記一対の再結合層は、前記ｐ形及び
前記ｎ形ＩｎＰ半導体のいずれよりもバンドギャップが
小さいＩｎＧａＡｓ材料からなることを特徴とする請求
項２５に記載の半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014660A JPH08213691A (ja) | 1995-01-31 | 1995-01-31 | 半導体レーザ |
| US08/595,169 US5636237A (en) | 1995-01-31 | 1996-01-30 | Semiconductor laser device which makes it possible to realize high-speed modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7014660A JPH08213691A (ja) | 1995-01-31 | 1995-01-31 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213691A true JPH08213691A (ja) | 1996-08-20 |
Family
ID=11867378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7014660A Pending JPH08213691A (ja) | 1995-01-31 | 1995-01-31 | 半導体レーザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5636237A (ja) |
| JP (1) | JPH08213691A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350629B1 (en) | 1998-09-02 | 2002-02-26 | Nec Corporation | Optical semiconductor device having active layer and carrier recombination layer different from each other |
| JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
| JP2008053649A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| JP2010010622A (ja) * | 2008-06-30 | 2010-01-14 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2010098069A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
| CN102110953A (zh) * | 2009-12-24 | 2011-06-29 | 三菱电机株式会社 | 半导体光元件和集成型半导体光元件 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237940A (ja) * | 1995-12-28 | 1997-09-09 | Mitsubishi Electric Corp | 半導体装置，及びその製造方法 |
| JP2982685B2 (ja) * | 1996-03-28 | 1999-11-29 | 日本電気株式会社 | 光半導体装置 |
| JP3024611B2 (ja) * | 1997-10-20 | 2000-03-21 | 日本電気株式会社 | 半導体レーザおよびその製造方法 |
| DE10008584A1 (de) * | 2000-02-24 | 2001-09-13 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement für die Emission elektromagnetischer Strahlung und Verfahren zu dessen Herstellung |
| EP1225670B1 (en) * | 2001-01-18 | 2008-10-22 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Semiconductor device with current confinement structure |
| EP1300917A1 (en) * | 2001-10-03 | 2003-04-09 | Agilent Technologies, Inc. (a Delaware corporation) | Semiconductor device with current confinement structure |
| JP2003338664A (ja) * | 2002-05-20 | 2003-11-28 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004055975A (ja) * | 2002-07-23 | 2004-02-19 | Sharp Corp | 半導体発光装置およびその製造方法 |
| US20050189552A1 (en) * | 2003-12-26 | 2005-09-01 | Nobuyuki Ikoma | Semiconductor light-emitting device |
| KR100842277B1 (ko) | 2006-12-07 | 2008-06-30 | 한국전자통신연구원 | 반사형 반도체 광증폭기 및 수퍼 루미네센스 다이오드 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131116A (ja) * | 1993-11-05 | 1995-05-19 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383213A (en) * | 1992-05-08 | 1995-01-17 | The Furukawa Electric Co., Ltd. | Semiconductor device with current confinement structure |
| JP2823476B2 (ja) * | 1992-05-14 | 1998-11-11 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JP2833952B2 (ja) * | 1992-12-21 | 1998-12-09 | 三菱電機株式会社 | 半導体レーザ |
| JP2697615B2 (ja) * | 1994-07-07 | 1998-01-14 | 日本電気株式会社 | 多重量子井戸半導体レーザ |
| JPH0851250A (ja) * | 1994-08-09 | 1996-02-20 | Mitsubishi Electric Corp | 半導体レーザ |
-
1995
- 1995-01-31 JP JP7014660A patent/JPH08213691A/ja active Pending
-
1996
- 1996-01-30 US US08/595,169 patent/US5636237A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07131116A (ja) * | 1993-11-05 | 1995-05-19 | Furukawa Electric Co Ltd:The | 半導体レーザ素子 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
| US6350629B1 (en) | 1998-09-02 | 2002-02-26 | Nec Corporation | Optical semiconductor device having active layer and carrier recombination layer different from each other |
| JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
| JP2008053649A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 埋め込み型半導体レーザ |
| JP2010010622A (ja) * | 2008-06-30 | 2010-01-14 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2010098069A (ja) * | 2008-10-15 | 2010-04-30 | Mitsubishi Electric Corp | 半導体レーザ素子の製造方法 |
| CN102110953A (zh) * | 2009-12-24 | 2011-06-29 | 三菱电机株式会社 | 半导体光元件和集成型半导体光元件 |
| US8472490B2 (en) | 2009-12-24 | 2013-06-25 | Mitsubishi Electric Corporation | Semiconductor optical element and integrated semiconductor optical element |
Also Published As
| Publication number | Publication date |
|---|---|
| US5636237A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0437836B1 (en) | Optical semiconductor device | |
| US6989550B2 (en) | Distributed feedback semiconductor laser equipment employing a grating | |
| JPH08213691A (ja) | 半導体レーザ | |
| US20090203161A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same | |
| JPH07235732A (ja) | 半導体レーザ | |
| US5847415A (en) | Light emitting device having current blocking structure | |
| US5398255A (en) | Semiconductor laser having buried structure on p-InP substrate | |
| US5107514A (en) | Semiconductor optical element | |
| JP2998629B2 (ja) | 光半導体装置とその製造方法 | |
| JP2900824B2 (ja) | 光半導体装置の製造方法 | |
| JP2677232B2 (ja) | 長波長半導体レーザおよびその製造方法 | |
| KR100310885B1 (ko) | 반도체레이저및그제조방법 | |
| CA2033246C (en) | Optical semiconductor device | |
| WO2021209114A1 (en) | Optical device | |
| US6350629B1 (en) | Optical semiconductor device having active layer and carrier recombination layer different from each other | |
| JP3264179B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JPS6124839B2 (ja) | ||
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3251615B2 (ja) | 半導体レーザ装置 | |
| JPH0634429B2 (ja) | 半導体レーザの形成のためにＧａＡｓを選択的に成長させる方法及び半導体レーザ | |
| JPH0722692A (ja) | 半導体レーザ | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981209 |