JP2833952B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP2833952B2 JP2833952B2 JP4356621A JP35662192A JP2833952B2 JP 2833952 B2 JP2833952 B2 JP 2833952B2 JP 4356621 A JP4356621 A JP 4356621A JP 35662192 A JP35662192 A JP 35662192A JP 2833952 B2 JP2833952 B2 JP 2833952B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- active layer
- cladding layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2004—Confining in the direction perpendicular to the layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/321—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures having intermediate bandgap layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザに関
し、特に、半導体基板上に配置されメサストライプ状に
成形されたダブルヘテロ構造を電流ブロック層により埋
め込んだ形状を有する半導体レーザであって、高出力動
作を可能とできる半導体レーザに関するものである。
し、特に、半導体基板上に配置されメサストライプ状に
成形されたダブルヘテロ構造を電流ブロック層により埋
め込んだ形状を有する半導体レーザであって、高出力動
作を可能とできる半導体レーザに関するものである。
【０００２】
【従来の技術】図１０は、例えばエレクトロニクスレタ
ーズ（Electronics Letters, Vol.23No.11 (1987) pp.5
46 〜547)に示された従来の半導体レーザの構造を示す
斜視図であり、図１１はその主要部分の構造及び動作を
説明するための断面模式図である。図において、１はｐ
型ＩｎＰ基板である。ｐ型ＩｎＰ下クラッド層２は基板
１上に配置され、ＩｎＧａＡｓＰ活性層３は下クラッド
層２上に配置され、ｎ型ＩｎＰ第１上クラッド層４は活
性層３上に配置される。これら下クラッド層２，活性層
３，及び上クラッド層４は基板１上に液相エピタキシャ
ル成長（Liquid-Phase-Epitaxial growth:ＬＰＥ）によ
り順次結晶成長された後、上クラッド層４表面から基板
１まで達する２本のストライプ状エッチング溝によりメ
サストライプ形状に成形されている。
ーズ（Electronics Letters, Vol.23No.11 (1987) pp.5
46 〜547)に示された従来の半導体レーザの構造を示す
斜視図であり、図１１はその主要部分の構造及び動作を
説明するための断面模式図である。図において、１はｐ
型ＩｎＰ基板である。ｐ型ＩｎＰ下クラッド層２は基板
１上に配置され、ＩｎＧａＡｓＰ活性層３は下クラッド
層２上に配置され、ｎ型ＩｎＰ第１上クラッド層４は活
性層３上に配置される。これら下クラッド層２，活性層
３，及び上クラッド層４は基板１上に液相エピタキシャ
ル成長（Liquid-Phase-Epitaxial growth:ＬＰＥ）によ
り順次結晶成長された後、上クラッド層４表面から基板
１まで達する２本のストライプ状エッチング溝によりメ
サストライプ形状に成形されている。
【０００３】ｐ型ＩｎＰ埋め込み層５は上述の２本のス
トライプ状エッチング溝内に配置され、ｎ型ＩｎＰ電流
ブロック層６は埋め込み層５上に配置され、さらにｐ型
ＩｎＰ電流ブロック層７はｎ型電流ブロック層６上に配
置される。また、ｎ型ＩｎＰ第２上クラッド層８はｐ型
電流ブロック層７上及びｎ型第１上クラッド層４上に配
置され、ｎ型ＩｎＧａＡｓＰコンタクト層９はｎ型第２
上クラッド層８上に配置される。また、２０はＳｉＯ2
からなる絶縁膜、２１はｐ側電極、２２はｎ側電極であ
る。
トライプ状エッチング溝内に配置され、ｎ型ＩｎＰ電流
ブロック層６は埋め込み層５上に配置され、さらにｐ型
ＩｎＰ電流ブロック層７はｎ型電流ブロック層６上に配
置される。また、ｎ型ＩｎＰ第２上クラッド層８はｐ型
電流ブロック層７上及びｎ型第１上クラッド層４上に配
置され、ｎ型ＩｎＧａＡｓＰコンタクト層９はｎ型第２
上クラッド層８上に配置される。また、２０はＳｉＯ2
からなる絶縁膜、２１はｐ側電極、２２はｎ側電極であ
る。
【０００４】この従来例では、基板１上への下クラッド
層２，活性層３，及び上クラッド層４の結晶成長法とし
てＬＰＥ法を用いているが、この成長法としては、近
年、ＬＰＥよりも膜厚制御性に優れた有機金属気相成長
（Metal Organic Chemical Vapoer Deposition：ＭＯＣ
ＶＤ）法等の気相成長法が用いられるようになってきて
いる。
層２，活性層３，及び上クラッド層４の結晶成長法とし
てＬＰＥ法を用いているが、この成長法としては、近
年、ＬＰＥよりも膜厚制御性に優れた有機金属気相成長
（Metal Organic Chemical Vapoer Deposition：ＭＯＣ
ＶＤ）法等の気相成長法が用いられるようになってきて
いる。
【０００５】次に動作について説明する。ｐ型の半導体
基板１とｎ型のコンタクト層９の間に順方向バイアスが
かかるように電圧を印加すると、電子および正孔は活性
層３に注入され、活性層３の禁制帯幅にほぼ等しいエネ
ルギーの光を発生する。この光は、活性層３と周囲の半
導体層で構成されている導波路に沿って進み、半導体レ
ーザ素子の端面で反射され、逆方向に進行し、進行中に
活性層３内で増幅されある一定の増幅割合となった時に
レーザ発振を生じ、強い光をレーザ端面から出力する。
基板１とｎ型のコンタクト層９の間に順方向バイアスが
かかるように電圧を印加すると、電子および正孔は活性
層３に注入され、活性層３の禁制帯幅にほぼ等しいエネ
ルギーの光を発生する。この光は、活性層３と周囲の半
導体層で構成されている導波路に沿って進み、半導体レ
ーザ素子の端面で反射され、逆方向に進行し、進行中に
活性層３内で増幅されある一定の増幅割合となった時に
レーザ発振を生じ、強い光をレーザ端面から出力する。
【０００６】通常、電子および正孔は、図１１中のＣ1
に示すように禁制帯幅の最も狭い活性層３を通過するよ
うに流れるが、一部の電子は、図１１中のＣ2 ，Ｃ3 に
示すようにｐ型埋込み層５とｎ型クラッド層４の境界面
または、ｐ型電流ブロック層７とｎ型第２クラッド層８
の境界面を通過して流れる。この電流は、レーザ発振に
寄与しない電流で、リーク電流と呼ばれている。このリ
ーク電流は、特に高出力、高温動作時に増加し、高負荷
時の素子特性を悪化させる要因となる。この従来例にお
いては、このリーク電流を少しでも減らすため、ｎ型電
流ブロック層６を設けることにより、ｐ型埋込み層５，
ｎ型電流ブロック層６，ｐ型電流ブロック層７，及びｎ
型第２クラッド層８で構成されるｐｎｐｎサイリスタに
より、活性層３の両脇部の耐圧をあげる構造をとってい
る。
に示すように禁制帯幅の最も狭い活性層３を通過するよ
うに流れるが、一部の電子は、図１１中のＣ2 ，Ｃ3 に
示すようにｐ型埋込み層５とｎ型クラッド層４の境界面
または、ｐ型電流ブロック層７とｎ型第２クラッド層８
の境界面を通過して流れる。この電流は、レーザ発振に
寄与しない電流で、リーク電流と呼ばれている。このリ
ーク電流は、特に高出力、高温動作時に増加し、高負荷
時の素子特性を悪化させる要因となる。この従来例にお
いては、このリーク電流を少しでも減らすため、ｎ型電
流ブロック層６を設けることにより、ｐ型埋込み層５，
ｎ型電流ブロック層６，ｐ型電流ブロック層７，及びｎ
型第２クラッド層８で構成されるｐｎｐｎサイリスタに
より、活性層３の両脇部の耐圧をあげる構造をとってい
る。
【０００７】
【発明が解決しようとする課題】従来の半導体レーザは
以上のように構成されているが、このサイリスタを設け
ても、第１導電型の埋込み層５と第２導電型のクラッド
層４の界面を流れるリーク電流の低減が十分ではなく、
このリーク電流が、高出力動作、高温動作の妨げになる
という問題点があった。
以上のように構成されているが、このサイリスタを設け
ても、第１導電型の埋込み層５と第２導電型のクラッド
層４の界面を流れるリーク電流の低減が十分ではなく、
このリーク電流が、高出力動作、高温動作の妨げになる
という問題点があった。
【０００８】この発明は、上記のような問題点を解決す
るためになされたものであり、リーク電流をさらに低減
でき、高出力動作が可能な半導体レーザを得ることを目
的とする。
るためになされたものであり、リーク電流をさらに低減
でき、高出力動作が可能な半導体レーザを得ることを目
的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体レ
ーザは、半導体基板と、この半導体基板上に配設され、
順次形成された第１導電型の第１のクラッド層，活性層
及び第２導電型の第２のクラッド層を有するダブルヘテ
ロ半導体層構造と、この半導体層構造の活性層とクラッ
ド層との間に配設され、その厚さが活性層の膜厚以下
で、その隣接するクラッド層と同じ導電型であって禁制
帯幅が隣接するクラッド層の禁制帯幅よりも小さく活性
層の禁制帯幅よりも大きいバンド不連続緩和層と、を備
えたものである。
ーザは、半導体基板と、この半導体基板上に配設され、
順次形成された第１導電型の第１のクラッド層，活性層
及び第２導電型の第２のクラッド層を有するダブルヘテ
ロ半導体層構造と、この半導体層構造の活性層とクラッ
ド層との間に配設され、その厚さが活性層の膜厚以下
で、その隣接するクラッド層と同じ導電型であって禁制
帯幅が隣接するクラッド層の禁制帯幅よりも小さく活性
層の禁制帯幅よりも大きいバンド不連続緩和層と、を備
えたものである。
【００１０】
【００１１】
【作用】この発明においては、半導体層構造の活性層と
クラッド層との間に、厚さが活性層の膜厚以下で、隣接
するクラッド層と同じ導電型であって禁制帯幅が隣接す
るクラッド層の禁制帯幅よりも小さく活性層の禁制帯幅
よりも大きいバンド不連続緩和層を配設したので、活性
層へのキャリアの注入が容易となり、高出力、高温動作
が可能な半導体レーザを実現できる。
クラッド層との間に、厚さが活性層の膜厚以下で、隣接
するクラッド層と同じ導電型であって禁制帯幅が隣接す
るクラッド層の禁制帯幅よりも小さく活性層の禁制帯幅
よりも大きいバンド不連続緩和層を配設したので、活性
層へのキャリアの注入が容易となり、高出力、高温動作
が可能な半導体レーザを実現できる。
【００１２】
【００１３】
【実施例】実施例１． 図１は本発明の第１の実施例による半導体レーザを示す
斜視図であり、図２はその主要部分の構造を示す断面模
式図である。図において、１はｐ型ＩｎＰ基板である。
ｐ型ＩｎＰ下クラッド層２は基板１上に配置され、ｐ型
ＩｎＧａＡｓＰバンド不連続緩和層１０は下クラッド層
２上に配置され、ＩｎＧａＡｓＰ活性層３はバンド不連
続緩和層１０上に配置される。ｎ型ＩｎＰ第１上クラッ
ド層４は活性層３上に配置される。これら下クラッド層
２，バンド不連続緩和層１０，活性層３，及び上クラッ
ド層４は基板１上にＭＯＣＶＤ法により順次結晶成長さ
れる。また、ｐ型ＩｎＰ埋め込み層５は下クラッド層
２，バンド不連続緩和層１０，活性層３，及び上クラッ
ド層４からなる積層構造をメサストライプ形状に成形す
る２本のストライプ状エッチング溝内に配置され、ｎ型
ＩｎＰ電流ブロック層６は埋め込み層５上に配置され、
さらにｐ型ＩｎＰ電流ブロック層７はｎ型電流ブロック
層６上に配置される。また、ｎ型ＩｎＰ第２上クラッド
層８はｐ型電流ブロック層７上及びｎ型第１上クラッド
層４上に配置され、ｎ型ＩｎＧａＡｓＰコンタクト層９
はｎ型第２上クラッド層８上に配置される。２０はＳｉ
Ｏ2 からなる絶縁膜、２１はｐ側電極、２２はｎ側電極
である。
斜視図であり、図２はその主要部分の構造を示す断面模
式図である。図において、１はｐ型ＩｎＰ基板である。
ｐ型ＩｎＰ下クラッド層２は基板１上に配置され、ｐ型
ＩｎＧａＡｓＰバンド不連続緩和層１０は下クラッド層
２上に配置され、ＩｎＧａＡｓＰ活性層３はバンド不連
続緩和層１０上に配置される。ｎ型ＩｎＰ第１上クラッ
ド層４は活性層３上に配置される。これら下クラッド層
２，バンド不連続緩和層１０，活性層３，及び上クラッ
ド層４は基板１上にＭＯＣＶＤ法により順次結晶成長さ
れる。また、ｐ型ＩｎＰ埋め込み層５は下クラッド層
２，バンド不連続緩和層１０，活性層３，及び上クラッ
ド層４からなる積層構造をメサストライプ形状に成形す
る２本のストライプ状エッチング溝内に配置され、ｎ型
ＩｎＰ電流ブロック層６は埋め込み層５上に配置され、
さらにｐ型ＩｎＰ電流ブロック層７はｎ型電流ブロック
層６上に配置される。また、ｎ型ＩｎＰ第２上クラッド
層８はｐ型電流ブロック層７上及びｎ型第１上クラッド
層４上に配置され、ｎ型ＩｎＧａＡｓＰコンタクト層９
はｎ型第２上クラッド層８上に配置される。２０はＳｉ
Ｏ2 からなる絶縁膜、２１はｐ側電極、２２はｎ側電極
である。
【００１４】ここでバンド不連続緩和層１０は活性層と
同じＩｎＧａＡｓＰで構成されているが、その材料組成
比が異なり、禁制帯幅は活性層よりも大きい。即ち、本
実施例では、ｐ型クラッド層２と活性層３との間に、そ
の禁制帯幅がｐ型クラッド層を構成する材料の禁制帯幅
より小さく、活性層を構成する材料の禁制帯幅より大き
いｐ型半導体からなる層が設けられた構造となってい
る。また、このバンド不連続緩和層１０の層厚は、後述
する理由から、５０ないし４００オングストロームとし
ている。
同じＩｎＧａＡｓＰで構成されているが、その材料組成
比が異なり、禁制帯幅は活性層よりも大きい。即ち、本
実施例では、ｐ型クラッド層２と活性層３との間に、そ
の禁制帯幅がｐ型クラッド層を構成する材料の禁制帯幅
より小さく、活性層を構成する材料の禁制帯幅より大き
いｐ型半導体からなる層が設けられた構造となってい
る。また、このバンド不連続緩和層１０の層厚は、後述
する理由から、５０ないし４００オングストロームとし
ている。
【００１５】次に、本実施例の製造工程を、図３に沿っ
て説明する。まず、図３(a) に示すように、ｐ型ＩｎＰ
（禁制帯幅Ｅg ＝１．３５ｅＶ）基板１上に、ＭＯＣＶ
Ｄ法を用いてキャリア濃度１×１０18cm-3のｐ型ＩｎＰ
クラッド層２，キャリア濃度１×１０18cm-3のｐ型Ｉｎ
0.82Ｇａ0.18Ａｓ0.4 Ｐ0.6（Ｅg ＝１．１ｅＶ）バン
ド不連続緩和層１０，アンドープＩｎ0.58Ｇａ0.42Ａｓ
0.9 Ｐ0.1 （Ｅg ＝０．８ｅＶ）活性層３，及びキャリ
ア濃度１×１０18cm-3のｎ型ＩｎＰクラッド層４を順次
結晶成長する。各層の層厚は例えば、ｐ型クラッド層２
が１μｍ、活性層３が０．１μｍ、ｎ型第１上クラッド
層４が１μｍである。また、バンド不連続緩和層１０の
層厚は上述のように５０ないし４００オングストローム
とする。
て説明する。まず、図３(a) に示すように、ｐ型ＩｎＰ
（禁制帯幅Ｅg ＝１．３５ｅＶ）基板１上に、ＭＯＣＶ
Ｄ法を用いてキャリア濃度１×１０18cm-3のｐ型ＩｎＰ
クラッド層２，キャリア濃度１×１０18cm-3のｐ型Ｉｎ
0.82Ｇａ0.18Ａｓ0.4 Ｐ0.6（Ｅg ＝１．１ｅＶ）バン
ド不連続緩和層１０，アンドープＩｎ0.58Ｇａ0.42Ａｓ
0.9 Ｐ0.1 （Ｅg ＝０．８ｅＶ）活性層３，及びキャリ
ア濃度１×１０18cm-3のｎ型ＩｎＰクラッド層４を順次
結晶成長する。各層の層厚は例えば、ｐ型クラッド層２
が１μｍ、活性層３が０．１μｍ、ｎ型第１上クラッド
層４が１μｍである。また、バンド不連続緩和層１０の
層厚は上述のように５０ないし４００オングストローム
とする。
【００１６】次に、写真製版技術を用いて、図３(b) に
示すようにホトレジストパターン１１を形成した後、こ
のホトレジストパターン１１をマスクとして用い、Ｂｒ
メタノール液をエッチャントとして用いて、ウェハをエ
ッチングし、図３(c) に示すようにメサ形状を形成す
る。メサの幅は活性層の部分で例えば１．５μｍであ
る。
示すようにホトレジストパターン１１を形成した後、こ
のホトレジストパターン１１をマスクとして用い、Ｂｒ
メタノール液をエッチャントとして用いて、ウェハをエ
ッチングし、図３(c) に示すようにメサ形状を形成す
る。メサの幅は活性層の部分で例えば１．５μｍであ
る。
【００１７】次に、レジストパターン１１を除去した
後、液相成長法を用いて、図３(d) に示すように、キャ
リア濃度１×１０18cm-3のｐ型ＩｎＰ埋込み層５，キャ
リア濃度３×１０18cm-3のｎ型ＩｎＰ電流ブロック層
６，及びキャリア濃度３×１０18cm-3のｐ型ＩｎＰ電流
ブロック層７を結晶成長してエッチング溝を埋め込み、
さらにキャリア濃度３×１０18cm-3のｎ型ＩｎＰ第２ク
ラッド層８，及びキャリア濃度３×１０18cm-3のｎ型Ｉ
ｎ0.82Ｇａ0.18Ａｓ0.4 Ｐ0.6 コンタクト層９をウェハ
全面に順次成長する。各層の層厚は例えば、ｐ型埋込み
層５が０．５μｍ、ｎ型電流ブロック層６が１μｍ、ｐ
型電流ブロック層７が１．５μｍ、ｎ型第２上クラッド
層８が２μｍ、ｎ型コンタクト層９が０．５μｍであ
る。
後、液相成長法を用いて、図３(d) に示すように、キャ
リア濃度１×１０18cm-3のｐ型ＩｎＰ埋込み層５，キャ
リア濃度３×１０18cm-3のｎ型ＩｎＰ電流ブロック層
６，及びキャリア濃度３×１０18cm-3のｐ型ＩｎＰ電流
ブロック層７を結晶成長してエッチング溝を埋め込み、
さらにキャリア濃度３×１０18cm-3のｎ型ＩｎＰ第２ク
ラッド層８，及びキャリア濃度３×１０18cm-3のｎ型Ｉ
ｎ0.82Ｇａ0.18Ａｓ0.4 Ｐ0.6 コンタクト層９をウェハ
全面に順次成長する。各層の層厚は例えば、ｐ型埋込み
層５が０．５μｍ、ｎ型電流ブロック層６が１μｍ、ｐ
型電流ブロック層７が１．５μｍ、ｎ型第２上クラッド
層８が２μｍ、ｎ型コンタクト層９が０．５μｍであ
る。
【００１８】この後、図３(e) に示すように、寄生容量
となる電流ブロック層部分のｐｎ接合を除去するための
メサ溝を形成する。そして、ウェハ表面にＳｉＯ2 膜２
０を形成し、このＳｉＯ2 膜２０に活性層ストライプに
対応する開口を設け、この開口部分でコンタクト層９に
接するようにｎ側電極２２を形成する。また、基板１裏
面にはｐ側電極２１を形成する。そして、劈開による端
面形成等を経て図１に示す半導体レーザが完成する。
となる電流ブロック層部分のｐｎ接合を除去するための
メサ溝を形成する。そして、ウェハ表面にＳｉＯ2 膜２
０を形成し、このＳｉＯ2 膜２０に活性層ストライプに
対応する開口を設け、この開口部分でコンタクト層９に
接するようにｎ側電極２２を形成する。また、基板１裏
面にはｐ側電極２１を形成する。そして、劈開による端
面形成等を経て図１に示す半導体レーザが完成する。
【００１９】次に動作について説明する。第１導電型の
半導体基板１と第２導電型のコンタクト層９の間に順方
向バイアスがかかるように電圧を印加するとレーザ発振
が起こる点は従来構造と同じである。しかしながら、本
実施例では活性層３に流れ込む電流の流れ易さが異な
る。これについて図４を用いて説明する。
半導体基板１と第２導電型のコンタクト層９の間に順方
向バイアスがかかるように電圧を印加するとレーザ発振
が起こる点は従来構造と同じである。しかしながら、本
実施例では活性層３に流れ込む電流の流れ易さが異な
る。これについて図４を用いて説明する。
【００２０】図４(a) は従来の半導体レーザを示す図１
１中のＢ−Ｂ′線のポテンシャルダイヤグラムである。
図４(a) 中に示すｐ型クラッド層，活性層，及びｎ型ク
ラッド層は、図１１中のｐ型ＩｎＰ下クラッド層２，Ｉ
ｎＧａＡｓＰ活性層３，及びｎ型ＩｎＰ上クラッド層４
にそれぞれ対応する。図４(a) において電子はｎ型クラ
ッド層から活性層へ、正孔はｐ型クラッド層から活性層
へと流れ込む。
１中のＢ−Ｂ′線のポテンシャルダイヤグラムである。
図４(a) 中に示すｐ型クラッド層，活性層，及びｎ型ク
ラッド層は、図１１中のｐ型ＩｎＰ下クラッド層２，Ｉ
ｎＧａＡｓＰ活性層３，及びｎ型ＩｎＰ上クラッド層４
にそれぞれ対応する。図４(a) において電子はｎ型クラ
ッド層から活性層へ、正孔はｐ型クラッド層から活性層
へと流れ込む。
【００２１】ここで注意すべき点は、正孔が活性層に流
れ込む際に、ｐ型クラッド層と活性層の界面付近に生じ
ているスパイクと呼ばれるポテンシャル障壁を乗り越え
なければならない点である。このスパイクは、禁制帯幅
の異なる結晶が接している場合一般的に生ずるもので、
ＩｎＰ／ＩｎＧａＡｓＰ系では主にｐ型クラッド層と活
性層との間に顕著に生ずるが、一般的にはｎ型クラッド
層と活性層の間にも生ずるものである。
れ込む際に、ｐ型クラッド層と活性層の界面付近に生じ
ているスパイクと呼ばれるポテンシャル障壁を乗り越え
なければならない点である。このスパイクは、禁制帯幅
の異なる結晶が接している場合一般的に生ずるもので、
ＩｎＰ／ＩｎＧａＡｓＰ系では主にｐ型クラッド層と活
性層との間に顕著に生ずるが、一般的にはｎ型クラッド
層と活性層の間にも生ずるものである。
【００２２】このようなスパイクと呼ばれるポテンシャ
ル障壁がある場合、ある一定の電流を流そうとする場
合、このスパイクがない時と比較して余分の電圧をかけ
る必要があり、従って、図１１の従来例においては、ｐ
型ＩｎＰ埋め込み層５とｎ型ＩｎＰ上クラッド層４の間
にも余分の電圧がかかり、その分、余分にリーク電流が
流れる。
ル障壁がある場合、ある一定の電流を流そうとする場
合、このスパイクがない時と比較して余分の電圧をかけ
る必要があり、従って、図１１の従来例においては、ｐ
型ＩｎＰ埋め込み層５とｎ型ＩｎＰ上クラッド層４の間
にも余分の電圧がかかり、その分、余分にリーク電流が
流れる。
【００２３】一方、図４(b) は本実施例を示す図２中の
Ａ−Ａ′線におけるポテンシャルダイヤグラムを示す図
である。この図に示すようにｐ型ＩｎＰクラッド層２と
ＩｎＧａＡｓＰ活性層３との間にバンド不連続緩和層１
０を形成した場合、スパイクは、ｐ型クラッド層とバン
ド不連続緩和層の間、および、バンド不連続緩和層と活
性層の間の二ケ所に分離するが、その高さが低くなるた
め、正孔が流れ易くなる。すなわち、低電圧で電流が流
れるため、活性層３の近傍にある、第１導電型埋込み層
５と、第２導電型クラッド層４の間にかかる電圧も低く
なり、リーク電流を低減できる。
Ａ−Ａ′線におけるポテンシャルダイヤグラムを示す図
である。この図に示すようにｐ型ＩｎＰクラッド層２と
ＩｎＧａＡｓＰ活性層３との間にバンド不連続緩和層１
０を形成した場合、スパイクは、ｐ型クラッド層とバン
ド不連続緩和層の間、および、バンド不連続緩和層と活
性層の間の二ケ所に分離するが、その高さが低くなるた
め、正孔が流れ易くなる。すなわち、低電圧で電流が流
れるため、活性層３の近傍にある、第１導電型埋込み層
５と、第２導電型クラッド層４の間にかかる電圧も低く
なり、リーク電流を低減できる。
【００２４】図１４は本実施例における効果を示す図で
あり、図１４(a) はバンド不連続緩和層１０として層厚
が５０，１００，及び２００オングストロームの層を設
けた半導体レーザの最大光出力をバンド不連続緩和層を
設けていない（バンド不連続緩和層の層厚が０オングス
トローム）半導体レーザの最大光出力と比較して示した
図、図１４(b) は同じくバンド不連続緩和層１０として
層厚が５０，１００，及び２００オングストロームの層
を設けた半導体レーザの動作電流をバンド不連続緩和層
を設けていない半導体レーザの動作電流と比較して示し
た図である。図からわかるように、バンド不連続緩和層
を設けた半導体レーザはバンド不連続緩和層を設けてい
ない半導体レーザに比して、高い最大光出力，及び低い
動作電流が得られ、特性が改善されていることがわか
る。
あり、図１４(a) はバンド不連続緩和層１０として層厚
が５０，１００，及び２００オングストロームの層を設
けた半導体レーザの最大光出力をバンド不連続緩和層を
設けていない（バンド不連続緩和層の層厚が０オングス
トローム）半導体レーザの最大光出力と比較して示した
図、図１４(b) は同じくバンド不連続緩和層１０として
層厚が５０，１００，及び２００オングストロームの層
を設けた半導体レーザの動作電流をバンド不連続緩和層
を設けていない半導体レーザの動作電流と比較して示し
た図である。図からわかるように、バンド不連続緩和層
を設けた半導体レーザはバンド不連続緩和層を設けてい
ない半導体レーザに比して、高い最大光出力，及び低い
動作電流が得られ、特性が改善されていることがわか
る。
【００２５】次に、本実施例において、バンド不連続緩
和層の厚さを５０オングストローム〜４００オングスト
ロームとする理由について説明する。まず、下限を５０
オングストロームとしているのは、スパイクの幅は通常
５０オングストローム程度あるので、バンド不連続緩和
層１０の厚みが５０オングストローム以下の場合、スパ
イク部分に重なってしまってスパイク分離の効果が得ら
れないからである。
和層の厚さを５０オングストローム〜４００オングスト
ロームとする理由について説明する。まず、下限を５０
オングストロームとしているのは、スパイクの幅は通常
５０オングストローム程度あるので、バンド不連続緩和
層１０の厚みが５０オングストローム以下の場合、スパ
イク部分に重なってしまってスパイク分離の効果が得ら
れないからである。
【００２６】また、上限を４００オングストロームとし
ているのは、バンド不連続緩和層１０の禁制帯幅はクラ
ッド層より狭いため、活性層３の内部の電子や正孔があ
ふれ出し易くなり、このため、バンド不連続緩和層１０
の厚みが厚すぎると、発生した光がフリーキャリアによ
り吸収されて効率が低下したり、プラズマ効果によるス
ペクトル線幅の増大といった悪影響を生じ易いからであ
る。図１５はバンド不連続緩和層１０の厚みｄをパラメ
ータとする、動作電流と光出力との関係を示す図であ
る。図に示すように、バンド不連続緩和層１０の厚みｄ
が５００オングストローム，又は１０００オングストロ
ームと厚い場合には、バンド不連続緩和層１０の厚みｄ
が０オングストローム、即ちバンド不連続緩和層を設け
ていないときよりもかえって特性が悪くなる。このよう
な悪影響は、バンド不連続緩和層１０の厚みが４００オ
ングストローム以下であれば充分抑えることができる。
典型的には１００オングストローム程度とすれば、極め
て効果的に上記悪影響を抑制することができ、レーザの
特性を向上することができる。
ているのは、バンド不連続緩和層１０の禁制帯幅はクラ
ッド層より狭いため、活性層３の内部の電子や正孔があ
ふれ出し易くなり、このため、バンド不連続緩和層１０
の厚みが厚すぎると、発生した光がフリーキャリアによ
り吸収されて効率が低下したり、プラズマ効果によるス
ペクトル線幅の増大といった悪影響を生じ易いからであ
る。図１５はバンド不連続緩和層１０の厚みｄをパラメ
ータとする、動作電流と光出力との関係を示す図であ
る。図に示すように、バンド不連続緩和層１０の厚みｄ
が５００オングストローム，又は１０００オングストロ
ームと厚い場合には、バンド不連続緩和層１０の厚みｄ
が０オングストローム、即ちバンド不連続緩和層を設け
ていないときよりもかえって特性が悪くなる。このよう
な悪影響は、バンド不連続緩和層１０の厚みが４００オ
ングストローム以下であれば充分抑えることができる。
典型的には１００オングストローム程度とすれば、極め
て効果的に上記悪影響を抑制することができ、レーザの
特性を向上することができる。
【００２７】このように、本実施例では、基板上に気相
成長された、活性層をｐ型及びｎ型のクラッド層で挟ん
だ積層構造を有し、この積層構造をメサストライプ形状
に成形する２本のストライプ状エッチング溝中に埋め込
み形成された電流ブロック層を有する半導体レーザにお
いて、上記活性層とｐ型クラッド層との間に、その禁制
帯幅が活性層を構成する半導体の禁制帯幅より大きくｐ
型クラッド層を構成する半導体の禁制帯幅より小さい半
導体からなる層厚５０〜４００オングストロームのバン
ド不連続緩和層を設けたので、キャリア（正孔）が活性
層に注入されやすくなり、リーク電流を低減でき、レー
ザの動作特性を大幅に改善できる。
成長された、活性層をｐ型及びｎ型のクラッド層で挟ん
だ積層構造を有し、この積層構造をメサストライプ形状
に成形する２本のストライプ状エッチング溝中に埋め込
み形成された電流ブロック層を有する半導体レーザにお
いて、上記活性層とｐ型クラッド層との間に、その禁制
帯幅が活性層を構成する半導体の禁制帯幅より大きくｐ
型クラッド層を構成する半導体の禁制帯幅より小さい半
導体からなる層厚５０〜４００オングストロームのバン
ド不連続緩和層を設けたので、キャリア（正孔）が活性
層に注入されやすくなり、リーク電流を低減でき、レー
ザの動作特性を大幅に改善できる。
【００２８】ところで、図１２はエレクトロニクスレタ
ーズ，20巻，10号（Electronics Letters Vol.20 No.10
(1984)pp.417〜419 ）に示された従来の半導体レーザの
主要部分の構造を示す断面模式図である。図において、
３１はｎ型ＩｎＰ基板である。ｎ型ＩｎＰ下クラッド層
３２は基板３１上に配置され、ＩｎＧａＡｓＰ活性層３
３は下クラッド層３２上に配置される。活性層３３上に
は活性層３３を構成するＩｎＧａＡｓＰよりも禁制帯幅
が大きいＩｎＧａＡｓＰからなるｐ型のアンチメルトバ
ック層３４が配置され、アンチメルトバック層３４上に
はｐ型ＩｎＰ第１上クラッド層３５が配置される。これ
ら下クラッド層３２，活性層３３，アンチメルトバック
層３４，及び第１上クラッド層３５は基板３１上にＬＰ
Ｅにより順次結晶成長された後、第１上クラッド層３５
表面から少なくとも下クラッド層３２まで達する２本の
ストライプ状エッチング溝によりメサストライプ形状に
成形されている。エッチング溝を埋め込むようにｐ型Ｉ
ｎＰ電流ブロック層３６及びｎ型ＩｎＰ電流ブロック層
が配置され、ｎ型電流ブロック層３７上及び第１上クラ
ッド層３５上にはｐ型ＩｎＰ第２上クラッド層３８が配
置され、第２上クラッド層３８上にはｐ型ＩｎＧａＡｓ
コンタクト層３９が配置される。
ーズ，20巻，10号（Electronics Letters Vol.20 No.10
(1984)pp.417〜419 ）に示された従来の半導体レーザの
主要部分の構造を示す断面模式図である。図において、
３１はｎ型ＩｎＰ基板である。ｎ型ＩｎＰ下クラッド層
３２は基板３１上に配置され、ＩｎＧａＡｓＰ活性層３
３は下クラッド層３２上に配置される。活性層３３上に
は活性層３３を構成するＩｎＧａＡｓＰよりも禁制帯幅
が大きいＩｎＧａＡｓＰからなるｐ型のアンチメルトバ
ック層３４が配置され、アンチメルトバック層３４上に
はｐ型ＩｎＰ第１上クラッド層３５が配置される。これ
ら下クラッド層３２，活性層３３，アンチメルトバック
層３４，及び第１上クラッド層３５は基板３１上にＬＰ
Ｅにより順次結晶成長された後、第１上クラッド層３５
表面から少なくとも下クラッド層３２まで達する２本の
ストライプ状エッチング溝によりメサストライプ形状に
成形されている。エッチング溝を埋め込むようにｐ型Ｉ
ｎＰ電流ブロック層３６及びｎ型ＩｎＰ電流ブロック層
が配置され、ｎ型電流ブロック層３７上及び第１上クラ
ッド層３５上にはｐ型ＩｎＰ第２上クラッド層３８が配
置され、第２上クラッド層３８上にはｐ型ＩｎＧａＡｓ
コンタクト層３９が配置される。
【００２９】この先行技術においては、活性層３３とｐ
型ＩｎＰ第１上クラッド層３５との間に、活性層３３の
禁制帯幅とｐ型クラッド層３５の禁制帯幅の中間の禁制
帯幅を有するｐ型ＩｎＧａＡｓＰアンチメルトバック層
３４が配置されており、その構成は本実施例の構成と類
似しているものと見ることができる。しかしながら、ｐ
型ＩｎＧａＡｓＰアンチメルトバック層３４は、液相成
長によって結晶成長をおこなう場合、活性層３３上に直
接ｐ型ＩｎＰクラッド層を成長する際に起こる活性層３
３の溶け出し現象（メルトバック）を防止するために設
けられたものであり、アンチメルトバックの効果を十分
に出すため、一般的に１０００オングストローム以上の
厚さとなっている。従って、上述したフリーキャリア吸
収による効率の低下や、プラズマ効果によるスペクトル
線幅の増大といった悪影響を生じ、本実施例の効果は得
られないものである。
型ＩｎＰ第１上クラッド層３５との間に、活性層３３の
禁制帯幅とｐ型クラッド層３５の禁制帯幅の中間の禁制
帯幅を有するｐ型ＩｎＧａＡｓＰアンチメルトバック層
３４が配置されており、その構成は本実施例の構成と類
似しているものと見ることができる。しかしながら、ｐ
型ＩｎＧａＡｓＰアンチメルトバック層３４は、液相成
長によって結晶成長をおこなう場合、活性層３３上に直
接ｐ型ＩｎＰクラッド層を成長する際に起こる活性層３
３の溶け出し現象（メルトバック）を防止するために設
けられたものであり、アンチメルトバックの効果を十分
に出すため、一般的に１０００オングストローム以上の
厚さとなっている。従って、上述したフリーキャリア吸
収による効率の低下や、プラズマ効果によるスペクトル
線幅の増大といった悪影響を生じ、本実施例の効果は得
られないものである。
【００３０】また、例えばエレクトロニクスレターズ，
20巻，６号（Electronics LettersVol.20 No.6(1984)p
p.233 〜235 ）には、図１２に示した半導体レーザ構造
において、活性層３３とｐ型ＩｎＰ第１上クラッド層３
５との間にｐ型アンチメルトバック層３４の代わりに、
活性層３３の禁制帯幅とｐ型クラッド層３５の禁制帯幅
の中間の禁制帯幅を有するｐ型ＩｎＧａＡｓＰからなる
回折格子形成層を備えた半導体レーザが開示されてお
り、この先行技術に示された構成もまた、本実施例の構
成と類似しているものと見ることができる。しかしなが
ら、この回折格子形成層は、周期的凹凸構造である回折
格子を形成するための半導体層であり、この回折格子形
成層をエッチングして回折格子を形成する際にその凹部
が活性層に到達してダメージを与えることのないよう、
その厚みはやはり一般的に１０００オングストローム以
上となっており、図１２に示す先行技術と同様、本実施
例の効果は得られないものである。
20巻，６号（Electronics LettersVol.20 No.6(1984)p
p.233 〜235 ）には、図１２に示した半導体レーザ構造
において、活性層３３とｐ型ＩｎＰ第１上クラッド層３
５との間にｐ型アンチメルトバック層３４の代わりに、
活性層３３の禁制帯幅とｐ型クラッド層３５の禁制帯幅
の中間の禁制帯幅を有するｐ型ＩｎＧａＡｓＰからなる
回折格子形成層を備えた半導体レーザが開示されてお
り、この先行技術に示された構成もまた、本実施例の構
成と類似しているものと見ることができる。しかしなが
ら、この回折格子形成層は、周期的凹凸構造である回折
格子を形成するための半導体層であり、この回折格子形
成層をエッチングして回折格子を形成する際にその凹部
が活性層に到達してダメージを与えることのないよう、
その厚みはやはり一般的に１０００オングストローム以
上となっており、図１２に示す先行技術と同様、本実施
例の効果は得られないものである。
【００３１】また図１３は例えば、１９９１年電子情報
通信学会秋季大会予稿集第４分冊Ｃ−１２８に示された
従来の半導体レーザの活性層近傍の断面図で、図におい
て、１は第１導電型の半導体基板、２は第１導電型のク
ラッド層、４１は前記クラッド層上に形成された第１導
電型の光閉じ込め層、４２は前記光閉じ込め層上に形成
された活性層（通常１００オングストローム以下の厚さ
の層で量井戸層とも呼ぶ）、４３は前記活性層にはさま
れた前記活性層と前記クラッド層の間の禁制帯幅を有す
るバリア層、４４は前記活性層上に形成された第２導電
型の光閉じ込め層、４は前記第２導電型の光閉じ込め層
上に形成された第２導電型のクラッド層である。光閉じ
込め層４１，４４は共に前記活性層とクラッド層の中間
の禁制帯幅を有する層である。従って、この半導体レー
ザも、活性層とクラッド層との間にこれら活性層とクラ
ッド層の中間の禁制帯幅を有する半導体層を挿入してい
る点で本実施例と似た構造を有する。しかしながら、図
１３の半導体レーザの光閉じ込め層は、活性層４２の部
位における光強度を強めて、閾値電流密度を下げること
を目的とするものであり、この目的を達成するためには
その層厚を５００オングストローム以上とする必要があ
るため、前述したアンチメルトバック層，回折格子形成
層と同様、効率の低下や、スペクトル線幅の増大といっ
た悪影響を伴い、本実施例の効果は得られないものであ
る。
通信学会秋季大会予稿集第４分冊Ｃ−１２８に示された
従来の半導体レーザの活性層近傍の断面図で、図におい
て、１は第１導電型の半導体基板、２は第１導電型のク
ラッド層、４１は前記クラッド層上に形成された第１導
電型の光閉じ込め層、４２は前記光閉じ込め層上に形成
された活性層（通常１００オングストローム以下の厚さ
の層で量井戸層とも呼ぶ）、４３は前記活性層にはさま
れた前記活性層と前記クラッド層の間の禁制帯幅を有す
るバリア層、４４は前記活性層上に形成された第２導電
型の光閉じ込め層、４は前記第２導電型の光閉じ込め層
上に形成された第２導電型のクラッド層である。光閉じ
込め層４１，４４は共に前記活性層とクラッド層の中間
の禁制帯幅を有する層である。従って、この半導体レー
ザも、活性層とクラッド層との間にこれら活性層とクラ
ッド層の中間の禁制帯幅を有する半導体層を挿入してい
る点で本実施例と似た構造を有する。しかしながら、図
１３の半導体レーザの光閉じ込め層は、活性層４２の部
位における光強度を強めて、閾値電流密度を下げること
を目的とするものであり、この目的を達成するためには
その層厚を５００オングストローム以上とする必要があ
るため、前述したアンチメルトバック層，回折格子形成
層と同様、効率の低下や、スペクトル線幅の増大といっ
た悪影響を伴い、本実施例の効果は得られないものであ
る。
【００３２】実施例２．図５は本発明の第２の実施例に
よる半導体レーザの構造を説明するための図であり、図
５(a) はその活性領域の積層構造を示す図、図５(b) は
その禁制帯幅の模式図である。図において、図１と同一
符号は同一又は相当部分であり、１２は活性層３とｎ型
ＩｎＰクラッド層４との間に設けられたｎ型ＩｎＧａＡ
ｓＰバンド不連続緩和層である。ここでバンド不連続緩
和層１２は活性層と同じＩｎＧａＡｓＰで構成されてい
るが、その材料組成比が異なり、禁制帯幅は活性層より
も大きい。即ち、本実施例では、ｎ型クラッド層４と活
性層３との間に、その禁制帯幅がｎ型クラッド層を構成
する材料の禁制帯幅より小さく、活性層を構成する材料
の禁制帯幅より大きいｎ型半導体からなる層が設けられ
た構造となっている。また、このバンド不連続緩和層１
２の層厚は、上記第１の実施例のバンド不連続緩和層１
０と同じく、５０ないし４００オングストロームであ
る。なお、本第２の実施例による半導体レーザは、図５
(a) に示す活性領域の積層構造以外は上記第１の実施例
による半導体レーザと同一の構造を有する。
よる半導体レーザの構造を説明するための図であり、図
５(a) はその活性領域の積層構造を示す図、図５(b) は
その禁制帯幅の模式図である。図において、図１と同一
符号は同一又は相当部分であり、１２は活性層３とｎ型
ＩｎＰクラッド層４との間に設けられたｎ型ＩｎＧａＡ
ｓＰバンド不連続緩和層である。ここでバンド不連続緩
和層１２は活性層と同じＩｎＧａＡｓＰで構成されてい
るが、その材料組成比が異なり、禁制帯幅は活性層より
も大きい。即ち、本実施例では、ｎ型クラッド層４と活
性層３との間に、その禁制帯幅がｎ型クラッド層を構成
する材料の禁制帯幅より小さく、活性層を構成する材料
の禁制帯幅より大きいｎ型半導体からなる層が設けられ
た構造となっている。また、このバンド不連続緩和層１
２の層厚は、上記第１の実施例のバンド不連続緩和層１
０と同じく、５０ないし４００オングストロームであ
る。なお、本第２の実施例による半導体レーザは、図５
(a) に示す活性領域の積層構造以外は上記第１の実施例
による半導体レーザと同一の構造を有する。
【００３３】上述したように、ＩｎＰ／ＩｎＧａＡｓＰ
系ではスパイクは主にｐ型クラッド層と活性層との間に
顕著に生ずるが、ｎ型クラッド層と活性層の間にも生ず
るので、本実施例のように、ｎ型クラッド層４と活性層
３との間に、その禁制帯幅がｎ型クラッド層を構成する
材料の禁制帯幅より小さく、活性層を構成する材料の禁
制帯幅より大きいｎ型半導体からなるバンド不連続緩和
層１２を設けたものでは、電子の活性層３への注入を容
易にでき、上記第１の実施例と同様、低電圧で活性層に
電流が流れるため、活性層３の近傍にある、ｐ型ＩｎＰ
埋込み層５と、ｎ型ＩｎＰクラッド層４の間にかかる電
圧が相対的に低くなり、リーク電流を低減できる。
系ではスパイクは主にｐ型クラッド層と活性層との間に
顕著に生ずるが、ｎ型クラッド層と活性層の間にも生ず
るので、本実施例のように、ｎ型クラッド層４と活性層
３との間に、その禁制帯幅がｎ型クラッド層を構成する
材料の禁制帯幅より小さく、活性層を構成する材料の禁
制帯幅より大きいｎ型半導体からなるバンド不連続緩和
層１２を設けたものでは、電子の活性層３への注入を容
易にでき、上記第１の実施例と同様、低電圧で活性層に
電流が流れるため、活性層３の近傍にある、ｐ型ＩｎＰ
埋込み層５と、ｎ型ＩｎＰクラッド層４の間にかかる電
圧が相対的に低くなり、リーク電流を低減できる。
【００３４】実施例３．図６は本発明の第３の実施例に
よる半導体レーザの構造を説明するための図であり、図
６(a) はその活性領域の積層構造を示す図、図６(b) は
その禁制帯幅の模式図である。本実施例は、活性層３と
ｐ型ＩｎＰクラッド層２との間，及び活性層３とｎ型Ｉ
ｎＰクラッド層４との間にｐ型ＩｎＧａＡｓＰバンド不
連続緩和層１０，及びｎ型ＩｎＧａＡｓＰバンド不連続
緩和層１２を設けたものである。いずれのバンド不連続
緩和層も、その禁制帯幅が、それに接するクラッド層を
構成する材料の禁制帯幅より小さく、活性層を構成する
材料の禁制帯幅より大きい半導体材料からなり、層厚は
５０ないし４００オングストロームである。なお、本第
３の実施例による半導体レーザも、図６(a) に示す活性
領域の積層構造以外は上記第１の実施例による半導体レ
ーザと同一の構造を有する。
よる半導体レーザの構造を説明するための図であり、図
６(a) はその活性領域の積層構造を示す図、図６(b) は
その禁制帯幅の模式図である。本実施例は、活性層３と
ｐ型ＩｎＰクラッド層２との間，及び活性層３とｎ型Ｉ
ｎＰクラッド層４との間にｐ型ＩｎＧａＡｓＰバンド不
連続緩和層１０，及びｎ型ＩｎＧａＡｓＰバンド不連続
緩和層１２を設けたものである。いずれのバンド不連続
緩和層も、その禁制帯幅が、それに接するクラッド層を
構成する材料の禁制帯幅より小さく、活性層を構成する
材料の禁制帯幅より大きい半導体材料からなり、層厚は
５０ないし４００オングストロームである。なお、本第
３の実施例による半導体レーザも、図６(a) に示す活性
領域の積層構造以外は上記第１の実施例による半導体レ
ーザと同一の構造を有する。
【００３５】本実施例では、活性層３とこれを挟む両ク
ラッド層２，４との間にそれぞれ活性層を構成する材料
よりも禁制帯幅が大きくそれぞれが接するクラッド層を
構成する材料よりも禁制帯幅の小さい半導体材料からな
る薄いバンド不連続緩和層を設けたので、正孔のみなら
ず電子の活性層への注入をも容易とでき、上記第１，第
２の実施例と同様、低電圧で活性層に電流が流れるた
め、活性層３の近傍にある、ｐ型ＩｎＰ埋込み層５と、
ｎ型ＩｎＰクラッド層４の間にかかる電圧が相対的に低
くなり、リーク電流を低減できる。
ラッド層２，４との間にそれぞれ活性層を構成する材料
よりも禁制帯幅が大きくそれぞれが接するクラッド層を
構成する材料よりも禁制帯幅の小さい半導体材料からな
る薄いバンド不連続緩和層を設けたので、正孔のみなら
ず電子の活性層への注入をも容易とでき、上記第１，第
２の実施例と同様、低電圧で活性層に電流が流れるた
め、活性層３の近傍にある、ｐ型ＩｎＰ埋込み層５と、
ｎ型ＩｎＰクラッド層４の間にかかる電圧が相対的に低
くなり、リーク電流を低減できる。
【００３６】なお、図６ではバンド不連続緩和層１０，
及び１２の禁制帯幅が等しいものを示したが、バンド不
連続緩和層１０に関しては活性層３を構成する材料の禁
制帯幅より大きくｐ型クラッド層２を構成する材料の禁
制帯幅より小さい禁制帯幅、バンド不連続緩和層１２に
関しては活性層３を構成する材料の禁制帯幅より大きく
ｎ型クラッド層４を構成する材料の禁制帯幅より小さい
禁制帯幅であればよく、バンド不連続緩和層１０，及び
１２の禁制帯幅が相互に等しいものである必要はない。
また、層厚に関しても、それぞれ５０ないし４００オン
グストロームであればよく、バンド不連続緩和層１０，
及び１２の層厚が相互に等しいものである必要はない。
及び１２の禁制帯幅が等しいものを示したが、バンド不
連続緩和層１０に関しては活性層３を構成する材料の禁
制帯幅より大きくｐ型クラッド層２を構成する材料の禁
制帯幅より小さい禁制帯幅、バンド不連続緩和層１２に
関しては活性層３を構成する材料の禁制帯幅より大きく
ｎ型クラッド層４を構成する材料の禁制帯幅より小さい
禁制帯幅であればよく、バンド不連続緩和層１０，及び
１２の禁制帯幅が相互に等しいものである必要はない。
また、層厚に関しても、それぞれ５０ないし４００オン
グストロームであればよく、バンド不連続緩和層１０，
及び１２の層厚が相互に等しいものである必要はない。
【００３７】実施例４．図７は本発明の第４の実施例に
よる半導体レーザの構造を説明するための図であり、図
７(a) はその活性領域の積層構造を示す図、図７(b) は
その禁制帯幅の模式図である。本実施例は、活性層３と
ｐ型ＩｎＰクラッド層２との間に相互に異なる禁制帯幅
を有する複数の層からなるｐ型ＩｎＧａＡｓＰバンド不
連続緩和層１５を備えたものである。バンド不連続緩和
層１５を構成する各層の禁制帯幅は、いずれもｐ型クラ
ッド層を構成する材料の禁制帯幅より小さく、活性層を
構成する材料の禁制帯幅より大きいものである。また、
各層の禁制帯幅は相互に異なっており、活性層に近い位
置に配置された層ほど小さい禁制帯幅を有し、クラッド
層側に近づくに従って順に大きい禁制帯幅の層が配置さ
れた構造となっている。バンド不連続緩和層１５の厚み
は、これを構成する各層の厚みの総和で５０ないし４０
０オングストロームとしている。なお、本第４の実施例
による半導体レーザも、図７(a) に示す活性領域の積層
構造以外は上記第１の実施例による半導体レーザと同一
の構造を有する。
よる半導体レーザの構造を説明するための図であり、図
７(a) はその活性領域の積層構造を示す図、図７(b) は
その禁制帯幅の模式図である。本実施例は、活性層３と
ｐ型ＩｎＰクラッド層２との間に相互に異なる禁制帯幅
を有する複数の層からなるｐ型ＩｎＧａＡｓＰバンド不
連続緩和層１５を備えたものである。バンド不連続緩和
層１５を構成する各層の禁制帯幅は、いずれもｐ型クラ
ッド層を構成する材料の禁制帯幅より小さく、活性層を
構成する材料の禁制帯幅より大きいものである。また、
各層の禁制帯幅は相互に異なっており、活性層に近い位
置に配置された層ほど小さい禁制帯幅を有し、クラッド
層側に近づくに従って順に大きい禁制帯幅の層が配置さ
れた構造となっている。バンド不連続緩和層１５の厚み
は、これを構成する各層の厚みの総和で５０ないし４０
０オングストロームとしている。なお、本第４の実施例
による半導体レーザも、図７(a) に示す活性領域の積層
構造以外は上記第１の実施例による半導体レーザと同一
の構造を有する。
【００３８】本実施例では、バンド不連続緩和層を１つ
の禁制帯幅をもつ単層構造とするのではなく、相互に禁
制帯幅の異なる複数の層からなるものとしているので、
スパイクは高さの低い複数のスパイクに細分され、これ
により、活性層への正孔の注入が容易となり、上記第１
の実施例と同様、リーク電流を低減できる。
の禁制帯幅をもつ単層構造とするのではなく、相互に禁
制帯幅の異なる複数の層からなるものとしているので、
スパイクは高さの低い複数のスパイクに細分され、これ
により、活性層への正孔の注入が容易となり、上記第１
の実施例と同様、リーク電流を低減できる。
【００３９】実施例５．また上記第４の実施例では、バ
ンド不連続緩和層の禁制帯幅をステップ状に異ならせた
が、図８に示す本発明の第５の実施例のように連続的に
変化させるようにしてもよく、活性層への正孔の注入を
容易とでき、リーク電流を低減することが可能である。
ンド不連続緩和層の禁制帯幅をステップ状に異ならせた
が、図８に示す本発明の第５の実施例のように連続的に
変化させるようにしてもよく、活性層への正孔の注入を
容易とでき、リーク電流を低減することが可能である。
【００４０】実施例６ 図１，図２には、電流ブロック層を、ｐ型埋め込み層
５，ｎ型電流ブロック層６，ｐ型電流ブロック層の三層
で構成し、ｐｎｐｎサイリスタ構造としたものについて
示したが、図９に示す本発明の第６の実施例のように、
電流ブロック層を半絶縁性の電流ブロック層１３一層で
構成してもよい。
５，ｎ型電流ブロック層６，ｐ型電流ブロック層の三層
で構成し、ｐｎｐｎサイリスタ構造としたものについて
示したが、図９に示す本発明の第６の実施例のように、
電流ブロック層を半絶縁性の電流ブロック層１３一層で
構成してもよい。
【００４１】なお、上記各実施例では、ｐ型基板上にｐ
型下クラッド層，活性層，ｎ型上クラッド層を順に配置
した構造について示したが、ｎ型基板上にｎ型下クラッ
ド層，活性層，ｐ型上クラッド層を順に配置した構造に
ついても適用できることは言うまでもない。
型下クラッド層，活性層，ｎ型上クラッド層を順に配置
した構造について示したが、ｎ型基板上にｎ型下クラッ
ド層，活性層，ｐ型上クラッド層を順に配置した構造に
ついても適用できることは言うまでもない。
【００４２】また、上記各実施例では、レーザを構成す
る半導体材料としてＩｎＰ，ＩｎＧａＡｓＰを用いたも
のについて示したが、本発明はＧａＡｓとＡｌＧａＡｓ
等他の材料を用いて構成した半導体レーザにも適用でき
ることは言うまでもない。
る半導体材料としてＩｎＰ，ＩｎＧａＡｓＰを用いたも
のについて示したが、本発明はＧａＡｓとＡｌＧａＡｓ
等他の材料を用いて構成した半導体レーザにも適用でき
ることは言うまでもない。
【００４３】
【発明の効果】以上のように、この発明によれば、半導
体層構造の活性層とクラッド層との間に、厚さが活性層
の膜厚以下で、隣接するクラッド層と同じ導電型であっ
て禁制帯幅が隣接するクラッド層の禁制帯幅よりも小さ
く活性層の禁制帯幅よりも大きいバンド不連続緩和層を
配設したので、活性層へのキャリアの注入が容易とな
り、高出力、高温動作が可能な半導体レーザを実現でき
る効果がある。
体層構造の活性層とクラッド層との間に、厚さが活性層
の膜厚以下で、隣接するクラッド層と同じ導電型であっ
て禁制帯幅が隣接するクラッド層の禁制帯幅よりも小さ
く活性層の禁制帯幅よりも大きいバンド不連続緩和層を
配設したので、活性層へのキャリアの注入が容易とな
り、高出力、高温動作が可能な半導体レーザを実現でき
る効果がある。
【００４４】
【図１】この発明の第１の実施例による半導体レーザを
示す斜視図である。
示す斜視図である。
【図２】図１に示す半導体レーザの主要部分を示す断面
模式図である。
模式図である。
【図３】図１に示す半導体レーザの製造工程を示す工程
斜視図である。
斜視図である。
【図４】従来およびこの発明の第１の実施例による活性
層付近のポテンシャルダイヤグラムである。
層付近のポテンシャルダイヤグラムである。
【図５】この発明の第２の実施例による半導体レーザの
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
【図６】この発明の第３の実施例による半導体レーザの
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
【図７】この発明の第４の実施例による半導体レーザの
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
【図８】この発明の第５の実施例による半導体レーザの
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
活性層近傍の断面構造，およびポテンシャルダイヤグラ
ムを示す図である。
【図９】この発明の第６の実施例による半導体レーザの
主要部分を示す断面模式図である。
主要部分を示す断面模式図である。
【図１０】従来の半導体レーザを示す斜視図である。
【図１１】図１０の半導体レーザの主要部分を示す断面
模式図である。
模式図である。
【図１２】従来の他の半導体レーザの主要部分を示す断
面模式図である。
面模式図である。
【図１３】従来のさらに他の半導体レーザの活性層近傍
の断面構造を示す図である。
の断面構造を示す図である。
【図１４】本発明の効果を示す図である。
【図１５】バンド不連続緩和層の厚みをパラメータとす
る、動作電流と光出力との関係を示す図である。
る、動作電流と光出力との関係を示す図である。
１ ｐ型ＩｎＰ基板 ２ ｐ型ＩｎＰ下クラッド層 ３ ＩｎＧａＡｓＰ活性層 ４ ｎ型ＩｎＰ第１上クラッド層 ５ ｐ型ＩｎＰ埋め込み層 ６ ｎ型ＩｎＰ電流ブロック層 ７ ｐ型ＩｎＰ電流ブロック層 ８ ｎ型ＩｎＰ第２上クラッド層 ９ ｎ型ＩｎＧａＡｓＰコンタクト層 １０ ｐ型ＩｎＧａＡｓＰバンド不連続緩和層 １１ ホトレジストパターン １２ ｎ型ＩｎＧａＡｓＰバンド不連続緩和層 １３ 半絶縁性の電流ブロック層 １５ 複数層からなるｐ型バンド不連続緩和層 １６ 禁制帯幅が連続的に異なるｐ型バンド不連続緩和
層 ２０ ＳｉＯ2 膜 ２１ ｐ側電極 ２２ ｎ側電極
層 ２０ ＳｉＯ2 膜 ２１ ｐ側電極 ２２ ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−99589（ＪＰ，Ａ) 特開 平４−100290（ＪＰ，Ａ) 特開 平６−177484（ＪＰ，Ａ) 1992年電子情報通信学会秋季大会Ｃ− 139 ｐ．４−160 1992年電子情報通信学会秋季大会Ｃ− 140 ｐ．４−161 (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18 H01L 33/00
Claims (1)
- 【請求項１】 半導体基板と、 この半導体基板上に配設され、順次形成された第１導電
型の第１のクラッド層，活性層及び第２導電型の第２の
クラッド層を有するダブルヘテロ半導体層構造と、 この半導体層構造の上記活性層と上記クラッド層と の間
に配設され、その厚さが上記活性層の膜厚以下で、その
隣接するクラッド層と同じ導電型であって禁制帯幅が隣
接するクラッド層の禁制帯幅よりも小さく活性層の禁制
帯幅よりも大きいバンド不連続緩和層と、 を備えた半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4356621A JP2833952B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体レーザ |
| US08/124,018 US5345464A (en) | 1992-12-21 | 1993-09-21 | Semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4356621A JP2833952B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106685A JPH07106685A (ja) | 1995-04-21 |
| JP2833952B2 true JP2833952B2 (ja) | 1998-12-09 |
Family
ID=18449947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4356621A Expired - Lifetime JP2833952B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体レーザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5345464A (ja) |
| JP (1) | JP2833952B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334265A (ja) * | 1993-05-19 | 1994-12-02 | Mitsubishi Electric Corp | 量子井戸型半導体レーザ |
| US5789772A (en) * | 1994-07-15 | 1998-08-04 | The Whitaker Corporation | Semi-insulating surface light emitting devices |
| US5608234A (en) * | 1994-11-14 | 1997-03-04 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
| US5629232A (en) * | 1994-11-14 | 1997-05-13 | The Whitaker Corporation | Method of fabricating semiconductor light emitting devices |
| JPH08148752A (ja) * | 1994-11-22 | 1996-06-07 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
| JPH08213691A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体レーザ |
| JP2914249B2 (ja) * | 1995-09-23 | 1999-06-28 | 日本電気株式会社 | 光半導体素子及びその製造方法 |
| US6007510A (en) * | 1996-10-25 | 1999-12-28 | Anamed, Inc. | Implantable devices and methods for controlling the flow of fluids within the body |
| EP1195864A3 (en) * | 2000-10-04 | 2004-11-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device |
| JP4886947B2 (ja) * | 2000-10-04 | 2012-02-29 | パナソニック株式会社 | 半導体レーザ装置 |
| JP2002232082A (ja) * | 2000-11-30 | 2002-08-16 | Furukawa Electric Co Ltd:The | 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 |
| FR2851692B1 (fr) * | 2003-02-20 | 2005-12-09 | Alcatel Optronics France | Composant optoelectronique comportant une structure verticale semi-conductrice |
| JP2007035784A (ja) * | 2005-07-25 | 2007-02-08 | Sumitomo Electric Ind Ltd | 分布帰還型半導体レーザ |
| JP2008098297A (ja) * | 2006-10-10 | 2008-04-24 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2011114214A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | 半導体レーザ装置 |
| WO2017112490A1 (en) | 2015-12-22 | 2017-06-29 | Sxaymiq Technologies Llc | Led sidewall processing to mitigate non-radiative recombination |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154587A (ja) * | 1984-01-24 | 1985-08-14 | Nec Corp | 半導体レ−ザ素子 |
| JPS6390879A (ja) * | 1986-10-06 | 1988-04-21 | Nec Corp | 半導体レ−ザの製造方法 |
| US4972238A (en) * | 1987-12-08 | 1990-11-20 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| JPH01264287A (ja) * | 1988-04-14 | 1989-10-20 | Fujitsu Ltd | 半導体発光装置 |
| JPH0279486A (ja) * | 1988-09-14 | 1990-03-20 | Sharp Corp | 半導体レーザ素子 |
-
1992
- 1992-12-21 JP JP4356621A patent/JP2833952B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-21 US US08/124,018 patent/US5345464A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| １９９２年電子情報通信学会秋季大会Ｃ−１３９ ｐ．４−１６０ |
| １９９２年電子情報通信学会秋季大会Ｃ−１４０ ｐ．４−１６１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106685A (ja) | 1995-04-21 |
| US5345464A (en) | 1994-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833952B2 (ja) | 半導体レーザ | |
| JPH0766994B2 (ja) | 半導体レーザ素子 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US5692002A (en) | Buried heterostructure semiconductor laser fabricated on a p-type substrate | |
| US5442649A (en) | Semiconductor laser device | |
| US5228048A (en) | Semiconductor laser device | |
| JPH10290043A (ja) | 半導体レーザ | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JP2990837B2 (ja) | 半導体レーザ | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JPS6218782A (ja) | 埋込み構造半導体レ−ザ | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| JPS59125684A (ja) | 埋め込み形半導体レ−ザ | |
| JPH0936484A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0734496B2 (ja) | 半導体レーザ | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| JPH03192787A (ja) | 集積型光変調器 | |
| JPH08236858A (ja) | ｐ型基板埋め込み型半導体レーザ及びその製造方法 | |
| JP2985354B2 (ja) | 半導体レーザ装置 | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| JP2801346B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |