JP2002232082A - 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 - Google Patents

埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子

Info

Publication number
JP2002232082A
JP2002232082A JP2001360940A JP2001360940A JP2002232082A JP 2002232082 A JP2002232082 A JP 2002232082A JP 2001360940 A JP2001360940 A JP 2001360940A JP 2001360940 A JP2001360940 A JP 2001360940A JP 2002232082 A JP2002232082 A JP 2002232082A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor laser
laser device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001360940A
Other languages
English (en)
Inventor
Sachio Motokawa
幸翁 本川
Takahiro Ono
卓宏 小野
Satoshi Hattori
聡 服部
Yoshihiro Sato
義浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2001360940A priority Critical patent/JP2002232082A/ja
Priority to US09/997,306 priority patent/US6768759B2/en
Priority to CA002363908A priority patent/CA2363908A1/en
Publication of JP2002232082A publication Critical patent/JP2002232082A/ja
Priority to US10/867,731 priority patent/US7145930B2/en
Priority to US11/581,006 priority patent/US7563630B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2223—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties hetero barrier blocking layers, e.g. P-P or N-N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 ｎ型基板上に埋込型半導体レーザ素子を作製
する際、電流狭窄構造に形状欠陥が生じたり、無効電流
経路幅を再現性よく制御することが困難であったりする
ために、無効電流が増大し、電流電圧特性の線形性が悪
かった。そこで、電流狭窄構造の形状欠陥の発生を防止
し、無効電流経路幅を再現性良く制御できる、埋込型半
導体レーザ素子の製造方法を提供する。 【解決手段】 ｎ型基板上に歪量子井戸埋込型半導体レ
ーザを作製する際、無効電流経路幅Ｔｎは、ｐ型電流ブ
ロック層成膜時のＩＩＩ族元素原料ガスに対するＶ族元
素原料ガスのモル比率により制御され、モル比率は６０
〜３５０である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、埋込型半導体レー
ザ素子の製造方法、特に埋め込み層形成の技術に関し、
更に詳細には、レーザの発振効率が高く、電流−光出力
特性の再現性の高い埋込型半導体レーザ素子の製造方法
に関するものである。
【０００２】
【従来の技術】半導体レーザ素子では、特に、しきい値
電流密度が低いこと、及びレーザ発振効率が高いこと
が、望ましいレーザ特性として評価されている。そし
て、埋込型ヘテロ構造の歪量子井戸型半導体レーザ素子
が、これらの特性に優れた半導体レーザ素子として注目
されている。
【０００３】ここで、特開平８−２８８５８９号を参照
しつつ、図５を示して、ｎ型半導体基板上に形成した従
来の歪量子井戸型半導体レーザ素子の構造及びその製造
方法を説明する。図５は従来の歪量子井戸型半導体レー
ザ素子の構成を示す断面図である。歪量子型半導体レー
ザ素子２０は、図５に示すように、ｎ型ＧａＡｓ基板１
上に、有機金属気相成長法（ＭＯＣＶＤ法）を用いて順
次エピタキシャル成長させた、ｎ型ＩｎＧａＰ下側クラ
ッド層２、活性層３、及びｐ型ＩｎＧａＰ上側クラッド
層４の積層構造を備えている。活性層３は、ＩｎＧａＡ
ｓＰ層５、ＧａＡｓ層６、ＩｎＧａＡｓ層７、ＧａＡｓ
層８、及びＩｎＧａＡｓＰ層９の５層構造である。
【０００４】上側クラッド層４、活性層３、及び下側ク
ラッド層２の上部は、メサ構造１１に加工され、メサ構
造１１の両側面１２及び下側クラッド層２の上面、つま
りメサ構造１１の裾部上面１３は、順次、成膜された、
ｐ型ＩｎＧａＰ電流ブロック層１４、及びｎ型ＩｎＧａ
Ｐ電流ブロック層１５で埋め込まれている。ｎ型電流ブ
ロック層１５及びｐ型電流ブロック層１４上、並びにメ
サ構造１１の上側クラッド層４上には、第２のｐ型Ｉｎ
ＧａＰ上側クラッド層１６、及びｐ型コンタクト層１７
が形成されている。また、ｐ型コンタクト層１７上には
ｐ側電極用金属層１８が、基板１の裏面にはｎ側電極用
金属層１９が、それぞれ、形成されている。
【０００５】次に、図６を参照して、上述した歪量子型
半導体レーザ素子２０の作製方法を説明する。図６
（ａ）から（ｃ）は、それぞれ、従来の製造方法に従っ
て歪量子型半導体レーザ素子２０を作製する際の工程毎
の断面図である。先ず、図６（ａ）に示すように、ｎ型
ＧａＡｓ基板１上に、有機金属気相成長法（ＭＯＣＶＤ
法）を用いて、ｎ型ＩｎＧａＰ下側クラッド層２、活性
層３、及びｐ型ＩｎＧａＰ上側クラッド層４を、順次、
積層して多層積層膜を形成する。尚、活性層３の形成で
は、ＩｎＧａＡｓＰ層５、ＧａＡｓ層６、ＩｎＧａＡｓ
層７、ＧａＡｓ層８、及びＩｎＧａＡｓＰ層９の５層構
造を形成する。次に、熱ＣＶＤ法を用いて上側クラッド
層４上にシリコン酸化膜からなるエッチングマスク１０
を形成する。
【０００６】次に、エッチングマスク１０を使って、多
層積層膜のうちの上側クラッド層４、活性層３、及び下
側クラッド層２の上部をエッチング溶液でエッチングし
て、図６（ｂ）に示すように、エッチングマスク１０の
下面にアンダーカットされた形状のメサ構造１１を形成
する。次いで、図６（ｃ）に示すように、メサ構造１１
の側面１２及び裾部上面１３上にわたって、ＭＯＣＶＤ
法を用いてｐ型ＩｎＧａＰ電流ブロック層１４、及びｎ
型ＩｎＧａＰ電流ブロック層１５を順次成膜してメサ構
造１１を埋め込む。
【０００７】次に、フッ酸を用いてエッチングマスク１
０を除去した後、図５に示すように、メサ構造１１の上
面、ｐ型電流ブロック層１４及びｎ型電流ブロック層１
５の上に、ＭＯＣＶＤ法を用いてｐ型クラッド層１６及
びｐ型コンタクト層１７を順次成膜する。続いて、ｐ型
コンタクト層１７上にｐ側電極用金属層１８を、基板１
の裏面にｎ側電極用金属層１９をそれぞれ形成する。
【０００８】ところで、前掲公報は、ｐ型電流ブロック
層１４及びｎ型電流ブロック層１５を選択成長させる際
の問題を指摘している。即ち、エッチングマスク１０を
用いてｐ型電流ブロック層１４及びｎ型電流ブロック層
１５を選択成長させる際、成長レートの違い等に起因し
てくぼみ又は溝の形状欠陥４０が、図７に示すように、
エッチングマスク１０の側縁下に沿ってｎ型電流ブロッ
ク層１５に発生する。そして、ｎ型電流ブロック層１５
の表面に発生するくぼみ４０が大きいと、そこで転位が
発生し易くなり、この転位がｐ型コンタクト層１７中に
伝搬することにより、作製した埋込型半導体レーザ素子
のしきい値電流が増大し、レーザの発振効率が低下す
る。
【０００９】そこで、前掲公報は、ｐ型及びｎ型電流ブ
ロック層１４、１５の成長条件として、基板温度を７５
０℃〜８００℃の範囲とし、Ｖ族原料ガスとIII 族原料
ガスの混合比（濃度比）を４００以上８００以下の範囲
で成膜することを提案している。そして、これにより、
くぼみ又は溝等の形状欠陥４０の発生を抑制して、転位
を低減させることができるとしている。また、このくぼ
み又は溝４０が形成されなくなることにより、ｎ型Ｇａ
Ａｓ基板１上に形成されるｎ型電流ブロック層１５の縦
方向の膜厚が厚くなるので、電極１８、１９間に電圧を
印加した場合、電流ブロック層１４、１５を流れる電流
リーク（図７中では電流リークを矢印４１で示す）は小
さくなり、レーザ発振効率が向上するとしている。
【００１０】また、文献：三菱電機技報｛Vol. 67, No.
8(1993) 88｝は、メサ構造と電流ブロック層との界面の
無効電流によるレーザ発振効率の低下を指摘している。
ここで、図８を参照して、三菱電機技報の指摘を紹介す
る。図８は、ｎ型ＩｎＰ基板上に形成された埋込型長波
長半導体レーザ素子の要部の断面模式図である。図８
中、２１はｎ型ＩｎＰクラッド層、２２はｐ型ＩｎＰ電
流ブロック層、２３はｎ型ＩｎＰ電流ブロック層、２４
はｐ型ＩｎＰコンタクト層、２５はｐ型ＩｎＰクラッド
層、及び２６はＩｎＧａＡｓＰ活性層である。また、３
４はｎ型ＩｎＰ電流ブロック層２３に発生したくぼみ、
溝等の形状である。
【００１１】図８の中央部では、キャリアがＩｎＧａＡ
ｓＰ活性層２６に注入されてレーザ発振に寄与する電流
が流れ、一方、ＩｎＧａＡｓＰ活性層２６の両側では、
ｐ型ＩｎＰ電流ブロック層２２／ｎ型ＩｎＰ電流ブロッ
ク層２３のｐｎ接合構造が形成されているので、電流は
流れない。しかし、活性層２６と電流ブロック層２２／
２３の境界部分では、境界に沿って、レーザ発振に寄与
しない無効電流Ｃが流れる。
【００１２】この無効電流Ｃは小さいほど、埋込型半導
体レーザ素子のレーザの発振効率が高く、高出力特性や
電流電圧特性の線形性が良好である。よって、この無効
電流Ｃが流れる無効電流経路幅が狭いほど、電流ブロッ
ク層の抵抗が高くなり、レーザ特性にとって望ましい構
造と言える。ここで、無効電流経路幅とは、ＩｎＧａＡ
ｓＰ活性層２６近傍のメサ構造の側面に形成されたｐ型
ＩｎＰ電流ブロック層２２の厚さ（図８及び図１０
（ａ）参照）であって、以下、無効電流経路幅Ｔｎと記
す。正確には、図１０（ａ）に示すように、Ｔｎは、活
性層とｐ−クラッド層との界面の基端からｎ−電流ブロ
ック層とｐ−電流ブロック層との界面に向かう法線の長
さである。
【００１３】以上のことから、ｎ型基板上の埋込型半導
体レーザ素子の埋込構造は、図１０（ａ）に示すよう
に、ｐ型電流ブロック層が活性層を越えて上方まで伸
び、しかも無効電流経路幅Ｔｎが狭い方が望ましい。
【００１４】また、上記文献は、ｐ型ＩｎＰ基板上の埋
込型長波長半導体レーザ素子の構造についても同様の問
題を指摘している。図９を参照して、上記文献の指摘を
説明する。図９はｐ型ＩｎＰ基板上の埋込型長波長半導
体レーザ素子の断面模式図である。図９中、２７はｐ型
ＩｎＰクラッド層、２８はｐ型ＩｎＰ分離層、２９はｎ
型ＩｎＰ電流ブロック層、３０はｐ型ＩｎＰ電流ブロッ
ク層、３１はｎ型ＩｎＰコンタクト層、３２はｎ型Ｉｎ
Ｐクラッド層、及び３３はＩｎＧａＡｓＰ活性層であ
る。また、３５はｐ型ＩｎＰ電流ブロック層３０に発生
したくぼみ、溝等の形状欠陥である。一般に、キャリア
濃度がほぼ同じであるとすると、ｎ型ＩｎＰ層の抵抗率
は、ｐ型ＩｎＰ層の抵抗率より約２桁ほど小さいので、
ｎ型ＩｎＰ層を流れる無効電流Ｃは、ｐ型ＩｎＰ層を流
れる無効電流に比較して大きくなる。そこで、ｐ型Ｉｎ
Ｐ基板上の埋込型長波長半導体レーザ素子では、図９に
示すように、ｐ型ＩｎＰ分離層２８を挿入する構造が採
用されている。
【００１５】それでも、活性層３３と電流ブロック層２
８／２９の境界部分では、レーザ発振に寄与しない無効
電流Ｃが、図９に示す矢印のように、境界に沿って流れ
る。ｎ型ＩｎＰ基板の場合と同様に、無効電流経路幅が
小さいほど、抵抗が大きくなり、無効電流Ｃは小さくな
る。無効電流経路幅は、ＩｎＧａＡｓＰ活性層３３近傍
のメサ構造の側面に形成されたｐ型ＩｎＰ分離層２８の
厚さであって、これは言い換えると、メサ構造の側面と
ｎ型ＩｎＰ電流ブロック層２９との距離であって、以
下、無効電流経路幅Ｔｐ（図９、図１０（ｂ）参照）と
記す。
【００１６】以上のことから、ｐ型基板上の埋込型半導
体レーザ素子の埋込構造は、図１０（ｂ）に示すよう
に、第１層のｐ型分離層がメサ構造に沿って活性層の上
方まで伸び、第２層のｎ型電流ブロック層はなるべく上
方まで伸びないことが望ましく、更には、第３層のｐ型
電流ブロック層が第１層のｐ型分離層と接触し、第２層
のｎ型電流ブロック層を挟み込んだ構造となるのが望ま
しい。
【００１７】
【発明が解決しようとする課題】ところで、上述のｎ型
基板上に形成する埋込型半導体レーザ素子の作製に際
し、電流ブロック層の成膜の際の制御技術が確立してい
ないこともあって、前掲公報のように、たとえ基板温度
を７５０℃〜８００℃の範囲とし、Ｖ族原料ガスとIII
族原料ガスの混合比（濃度比）を４００以上８００以下
の範囲で成膜しても、再現性よく無効電流経路幅Ｔｎを
狭くすることが極めて難しく、無効電流経路幅Ｔｎがば
らつくことが多かった。
【００１８】また、ｐ型基板上に形成する埋込型半導体
レーザ素子の作製に際しても、同様に、電流ブロック層
の成膜の際の制御技術が確立していないので、図９のｎ
型ＩｎＰ電流ブロック層２９が成長し過ぎて、図１１に
示すように、ｎ型ＩｎＰコンタクト層３１と接触してし
まったり、あるいは無効電流経路幅Ｔｐが大きくなって
しまうことが多かった。その結果、無効電流Ｃが大きく
なり、レーザの発振効率は低く、高出力特性や電流電圧
特性の線形性が悪く、高出力の埋込型半導体レーザ素子
を再現性よく製造することが難しかった。
【００１９】そこで、本発明の目的は、形状欠陥が電流
ブロック層で発生するのを防止し、無効電流経路幅を再
現性良く制御できる、埋込型半導体レーザ素子の作製方
法を提供することである。
【００２０】
【課題を解決するための手段】本発明者は、鋭意研究の
結果、次に述べる実験に基づいて、ｎ型基板上の埋込型
半導体レーザ素子の作製の際、無効電流経路幅Ｔｎは、
ｐ型電流ブロック層成膜時のIII 族元素原料ガスに対す
るＶ族元素原料ガスのモル比率（Ｖ族元素原料ガスのモ
ル数／III 族元素原料ガスのモル数、以下、同様）によ
り制御されるということ、また、最適な無効電流経路幅
Ｔｎと、それを実現するためのモル比率の範囲を見い出
した。
【００２１】実験例１ 本実験例では、ｎ型基板上の埋込型半導体レーザ素子の
作製過程でｐ型電流ブロック層成膜の際、成長温度をパ
ラメータとして、III 族元素原料ガスに対するＶ族元素
原料ガスのモル比率を変えて、無効電流経路幅Ｔｎの変
化を求めたところ、図１２に示すような結果を得た。成
長温度は、６１０℃、６４０℃、６６０℃、６７０℃、
及び７００℃である。実験例１により、成長温度を一定
とした場合、無効電流経路幅Ｔｎはｐ型電流ブロック層
成膜時のIII 族元素原料ガスに対するＶ族元素原料ガス
のモル比率によって規定されることが判る。それを規定
する関係は、図１２に示すように、モル比率が６０から
３５０の範囲で再現性よく無効電流経路幅Ｔｎを制御す
ることができる。
【００２２】更に説明すると、III 族系原料に対するＶ
族系原料の供給比率（モル比）を図１２のように変えた
場合、基板上に吸着した一方の原料、例えばIII 族系原
料が、他方の原料、即ちＶ族系原料と結合して膜を形成
するまでにメサ構造上を移動する距離、或いは時間が変
化し、メサ構造に沿った電流ブロック層の這い上がりの
度合いが変化する。例えば、ｎ基板上のメサ構造を埋め
込むときには、原料の供給比率を１０以上にして、無効
電流経路幅を自在に変化させることにより、図１５
（ａ）に示すように、好ましい埋め込み形状を形成する
ことができる。
【００２３】要約すると、供給比率を大きくしてマイグ
レーションを小さくすると、メサ構造に沿って電流ブロ
ック層が這い上がり易くなって、無効電流経路幅が大き
くなる。逆に、供給比率を小さくしてマイグレーション
を大きくすると、電流ブロック層の這い上がり難くなっ
て、無効電流経路幅が小さくなる。
【００２４】図１４は、実験例１の結果を図１２とは別
の形で図示したものであって、Ｔｎをパラメータとし
て、成長温度（℃）とIII 族元素原料ガスに対するＶ族
元素原料ガスのモル比率との関係を示している。図１４
中、シャドー領域は好ましい成長条件を示した領域であ
る。
【００２５】実験例２ 本実験例では、ｎ型基板上の埋込型半導体レーザ素子の
作製過程でｐ型電流ブロック層成膜の際、III 族元素原
料ガスに対するＶ族元素原料ガスのモル比率をパラメー
タとして、成長温度を変えて、無効電流経路幅Ｔｎの変
化を求めたところ、図１３に示すような結果を得た。モ
ル比率は、７９及び１５８である。実験例２から判ると
おり、ｐ型電流ブロック層成膜の際、モル比率が一定の
とき、成長温度を６１０℃〜７００℃で変化させること
により、無効電流経路幅Ｔｎを制御することができる。
【００２６】実験例３ 本実験例では、ｎ型基板上の埋込型半導体レーザ素子の
作製過程で無効電流経路幅Ｔｎを変えて作製した埋込型
半導体レーザ素子の電流−微分抵抗値特性を測定し、無
効電流経路幅Ｔｎと電流−微分抵抗値特性との関係を求
めた。その結果、実施例及び比較例を纏めた図３で明ら
かなように、無効電流経路幅Ｔｎが０．６μｍ以上であ
ると、リーク電流が大きくなって、Ｐmax が小さくなっ
た。ここで、Ｐmax とは、駆動電流と光出力との関係
で、光出力が飽和するときの光出力値である。また、無
効電流経路幅Ｔｎが０．１５μｍ以下であると、電流−
光出力特性の再現性が悪く、特性がばらついた。
【００２７】以上の実験結果から、無効電流経路幅Ｔｎ
は０．１５μｍを超え、かつ０．６μｍ未満の範囲にあ
ることが必要である。図３に示すように、より好ましく
は、Ｔｎは０．２０μｍ以上０．４０μｍ以下であり、
更に好ましくは、Ｔｎは０．２５μｍ以上０．３５μｍ
以下である。そのためには、ｎ型半導体基板上に埋込型
半導体レーザ素子を製造する際は、ｐ型電流ブロック層
を成膜するIII 族元素原料ガスに対するＶ族元素原料ガ
スのモル比率は、図１２から成長温度が例えば６７０℃
のとき、６０以上３５０以下の範囲にすべきことが判っ
た。
【００２８】上記目的を達成するために、上述の知見に
基づいて、本発明に係るｎ型半導体基板上の埋込型半導
体レーザ素子の製造方法は、ｎ型半導体基板上に、下部
クラッド層、活性層、及び上部クラッド層を有するメサ
構造を形成した後、該メサ構造の側面及び該側面と連続
しているメサ構造裾部の上面にｐ型電流ブロック層及び
ｎ型電流ブロック層を有機金属気相成長方法により成長
させて電流狭窄構造を形成する、埋込型半導体レーザ素
子の製造方法において、前記ｐ型電流ブロック層を成膜
する際のIII 族元素原料ガスに対するＶ族元素原料ガス
のモル比率が、６０以上３５０以下の範囲であることを
特徴としている。
【００２９】本発明方法で、モル比率が６０より小さい
と、ｐ型電流ブロック層を成膜して、所定の無効電流経
路幅Ｔｎの電流狭窄構造を形成する際の電流狭窄構造の
再現性は悪くなり、無効電流経路幅Ｔｎがばらつくから
である。一方、このモル比率が３５０より大きいと、無
効電流経路幅Ｔｎは０．５μｍを超えて大きくなり、無
効電流が大きくなるからである。
【００３０】本発明方法で、好ましくは、ｐ型電流ブロ
ック層のモル比率は６０以上２００以下である。モル比
を６０以上２００以下に設定することにより、無効電流
経路幅Ｔｎを０．２以上０．４μｍ以下に制御して、無
効電流を更に減少させることができるからである。更に
好ましくは、０．２以上０．３μｍ以下の無効電流経路
幅Ｔｎの電流狭窄構造を形成するために、ｐ型電流ブロ
ック層を成膜する際のモル比率は、６０以上１００以下
である。
【００３１】また、好ましくは、ｐ型電流ブロック層を
成膜する際のモル比率と異なるモル比率でｎ型電流ブロ
ック層を成膜する。そして、ｎ型電流ブロック層成膜時
のモル比率は、ｐ型電流ブロック層成膜時のモル比と同
じか、より大きいことが望ましい。これにより、ｎ型電
流ブロック層を形成する際、メサ構造の側面からの成長
速度が大きくなり、前述したくぼみ、溝等の形状欠陥の
形成が抑制される。
【００３２】ｐ型電流ブロック層の成膜に際し、成長温
度は６３０℃以上７２０℃以下が好ましい。
【００３３】本発明方法は、III 族／Ｖ族系化合物半導
体である限り、半導体基板、下部クラッド層、活性層、
上部クラッド層、及び電流ブロック層の組成に制約なく
適用できる。埋込型であるかぎり、メサ構造の形状には
制約はない。本発明方法によってｎ型基板上に埋込型半
導体レーザ素子を製造することにより、埋込型半導体レ
ーザ素子の無効電流が小さくなり、かつ、くぼみ溝等の
形状欠陥が電流狭窄構造に発生しなくなるので、しきい
値電流、発振効率等のレーザの出力特性が良好で、電流
電圧特性の線形性が向上した、しかも高出力でＰmaxが
大きい埋込型半導体レーザ素子を再現性良く、つまり歩
留り良く製造することができる。
【００３４】また、ｎ型半導体基板上に形成された埋込
型半導体レーザ素子の場合には、前述の実験結果に基づ
いて、本発明に係る埋込型半導体レーザ素子は、ｎ型半
導体基板上に、下部クラッド層、活性層、及び上部クラ
ッド層を有するメサ構造を形成した後、該メサ構造の側
面及び該側面と連続しているメサ構造裾部の上面にｐ型
電流ブロック層及びｎ型電流ブロック層を有機金属気相
成長方法により成長させて電流狭窄構造を形成した、埋
込型半導体レーザ素子において、無効電流経路幅Ｔｎ
が、０．１５μｍ＜Ｔｎ＜０．６μｍであることを特徴
としている。
【００３５】これにより、しきい値電流、発振効率等の
レーザの出力特性が良好で、電流電圧特性の線形性が向
上した、しかも製品歩留りの高い高出力でＰmax が大き
い埋込型半導体レーザ素子を実現している。
【００３６】好適には、無効電流経路幅Ｔｎが、０．２
５μｍ＜Ｔｎ＜０．３５μｍである。無効電流経路幅Ｔ
ｎを狭くすることにより、ウエハ面内の無効電流経路幅
Ｔｎのばらつきを補償することができる。
【００３７】また、ｐ型基板上のメサ構造を埋め込むと
きには、第１層のｐ型分離層成膜時の原料供給比及び第
２層のｎ型電流ブロック層成膜時の原料供給比を調整す
ることによって、図１５（ｂ）に示すように、好ましい
埋め込み形状を得ることができる。つまり、ｐ型半導体
基板上に、下部クラッド層、活性層及び上部クラッド層
を有するメサ構造を形成した後、該メサ構造の側面及び
該側面と連続しているメサ構造裾部の上面に、順次、ｐ
型分離層、ｎ型電流ブロック層、及びｐ型電流ブロック
層を有機金属気相成長方法により成長させて電流狭窄構
造を形成する、埋込型半導体レーザ素子の製造方法で
は、ｐ型分離層を成膜する際のIII 族元素原料ガスに対
するＶ族元素原料ガスのモル比率と、ｎ型電流ブロック
層を成膜する際のモル比率とによって、ｎ型電流ブロッ
ク層とメサ構造の側面との間の基板の基板面に平行な最
短の距離を制御する。ｎ型電流ブロック層とメサ構造の
側面との間の基板の基板面に平行な最短の距離とは、図
１０（ｂ）に示す、いわゆる無効電流経路幅Ｔｐであ
る。
【００３８】また、ｐ型半導体基板上に形成された埋込
型半導体レーザ素子の場合には、即ち、ｐ型半導体基板
上に、下部クラッド層、活性層及び上部クラッド層を有
するメサ構造を形成した後、該メサ構造の側面及び該側
面と連続しているメサ構造裾部の上面に、順次、ｐ型分
離層、ｎ型電流ブロック層、及びｐ型電流ブロック層を
有機金属気相成長方法により成長させて電流狭窄構造を
形成した、埋込型半導体レーザ素子では、本発明に係
る、ｎ型半導体基板上に形成された埋込型半導体レーザ
素子と同様の考えで、無効電流経路幅Ｔｐが、０．１５
μｍ＜Ｔｐ＜０．６μｍであるようにする。
【００３９】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、第１の発明方法に係る埋込型半導体レ
ーザ素子の製造方法の実施形態の一例であって、図１
（ａ）から（ｃ）、及び図２は、それぞれ、本実施形態
例の方法に従って埋込型半導体レーザ素子を製造した際
の工程毎の断面図である。先ず、図１（ａ）に示すよう
に、ｎ型ＩｎＰ基板５１の上に、ＭＯＣＶＤ法によって
既知のエピタキシャル成長条件で、ｎ型ＩｎＰ下部クラ
ッド層５２、下部ＧＲＩＮ−ＳＣＨ層５３、歪み多重量
子井戸構造の活性層５４、上部ＧＲＩＮ−ＳＣＨ層５
５、及びｐ型ＩｎＰ上部クラッド層５６を、順次、成長
させて、多層積層膜を形成する。
【００４０】次いで、図１（ｂ）に示すように、ｐ型Ｉ
ｎＰ上部クラッド層５６上にシリコン窒化膜からなるエ
ッチングマスク７０を形成し、続いてエッチングマスク
７０を使って、多層積層膜のうち上部クラッド層５６、
上部ＧＲＩＮ−ＳＣＨ層５５、活性層５４、下部ＧＲＩ
Ｎ−ＳＣＨ層５３、及び下部クラッド層５２の上部をエ
ッチング溶液でエッチングして、エッチングマスク７０
の下面にアンダーカットされた形状のメサ構造５８を形
成する。
【００４１】次に、図１（ｃ）に示すように、メサ構造
５８の側面５８ａ及び裾部上面５８ｂ上にわたって、そ
れぞれ、ＭＯＣＶＤ法を用いて、III 族元素原料ガスに
対するＶ族元素原料ガスのモル比率を６０以上３５０以
下の範囲で、厚さ１μｍのｐ型ＩｎＰ電流ブロック層５
９を成膜し、更にｐ型ＩｎＰ電流ブロック層５９の形成
時より大きいモル比率で厚さ１μｍのｎ型ＩｎＰ電流ブ
ロック層６０を成膜して、メサ構造５８を埋め込む。
【００４２】ｐ型ＩｎＰ電流ブロック層５９の成膜で
は、III 族原料ガスとして、例えばトリメチルインジウ
ム（ＴＭＩｎ）、Ｖ族原料ガスとして、例えばホスフィ
ン（ＰＨ3 ）、ドーピングガスとして、例えばジエチル
亜鉛（ＤＥＺｎ）を用いる。また、ｎ型ＩｎＰ電流ブロ
ック層６０の成膜では、III 族及びＶ族の原料ガスとし
て、例えばｐ型ＩｎＰ電流ブロック層５９と同じ原料ガ
スを用い、ドーピングガスとして、例えば硫化水素（Ｈ
2 Ｓ）を用いる。
【００４３】次いで、図２に示すように、メサ構造５８
上及び電流ブロック層５９、６０上に、それぞれ、ＭＯ
ＣＶＤ法によって、ｐ型ＩｎＰ上部クラッド層６１及び
ｐ型ＧａＩｎＡｓＰキャップ層６２を形成する。次い
で、ｐ型ＧａＩｎＡｓＰ層キャップ層６２上にｐ側電極
６３を形成し、ｎ型ＩｎＰ基板５１の裏面を研磨して全
体の厚みを０．１μｍ程度にした後、その研磨面にｎ側
電極６４を形成する。
【００４４】実施例１ 上述の実施形態例１の方法に従い、ｐ型ＩｎＰ電流ブロ
ック層５９成長の際のIII ／Ｖモル比が８０、及びｎ型
ＩｎＰ電流ブロック層６０成長の際のIII ／Ｖモル比が
１５８で、かつ成長温度が６５０℃で、ｐ型ＩｎＰ電流
ブロック層５９及びｎ型ＩｎＰ電流ブロック層６０を成
膜して、メサ構造５８を埋め込み、更に、上部クラッド
層６１及びキャップ層６２を成膜し、電極を形成した。
次いで、全体を劈開して、共振器長１３００ｎｍをチッ
プを形成し、一方の劈開面に低反射膜を、他方の劈開面
に高反射膜を成膜して、発振波長帯域が１．４５〜１．
５０μｍの半導体レーザ素子を実施例１として作製し
た。電子顕微鏡で測定した無効電流経路幅Ｔｎは、表１
に示すように、０．１９μｍであった。また、最大光出
力（Ｐmax ）及びしきい値電流（Ｉth）を測定したとこ
ろ、図３の実施例１の点及び図４の（１）点に示すよう
に、それぞれ、約３５０ｍＷ、及び約３５ｍＡであっ
た。ここで、最大光出力（Ｐmax ）とは、駆動電流と光
出力との関係を示す図で、光出力が飽和するときの光出
力値である。
【表１】
【００４５】実施例２ 実施例１と同じ条件で、発振波長帯域が１．４５〜１．
５０μｍの半導体レーザ素子を作製し、実施例２とし
た。電子顕微鏡で測定した無効電流経路幅Ｔｎは、表１
に示すように、実施例１とほぼ同じ０．２１μｍであっ
た。また、実施例２の埋込型半導体レーザ素子の最大光
出力（Ｐmax ）及びしきい値電流（Ｉth）を測定したと
ころ、それぞれ、図３の実施例２の点及び図４の（２）
点に示す通り、ほぼ実施例１と同じであった。即ち、本
実施形態例によれば、成長温度及びIII ／Ｖモル比を規
定することにより、高い再現性で所定の無効電流経路幅
Ｔｎの半導体レーザ素子を作製することができる。
【００４６】実施例３から６ ｐ型ＩｎＰ電流ブロック層５９及びｎ型ＩｎＰ電流ブロ
ック層６０を成膜する際のモル比が、それぞれ、表１に
示すように、実施例１と異なることを除いて、実施例１
と同様にして、発振波長帯域が１．４５〜１．５０μｍ
の実施例３から６の埋込型半導体レーザ素子を作製した
ところ、無効電流経路幅Ｔｎは、表１に示す通りであっ
た。また、実施例３から６の埋込型半導体レーザ素子の
最大光出力（Ｐmax ）及びしきい値電流（Ｉth）を測定
したところ、それぞれ、図３及び図４に示す通りであっ
た。尚、図４中、（３）点〜（６）点は、それぞれ、実
施例３から６の測定結果を示す。
【００４７】比較例１及び２ 実施例の製造方法を評価するために、ｐ型ＩｎＰ電流ブ
ロック層５９及びｎ型ＩｎＰ電流ブロック層６０を成膜
する際のモル比が、それぞれ、表１に示すように、第１
の発明方法で特定した範囲外にあることを除いて、実施
例１と同様にして、発振波長帯域が１．４５〜１．５０
μｍの比較例１及び２の埋込型半導体レーザ素子を作製
したところ、無効電流経路幅Ｔｎは、それぞれ、表１に
示す通りであった。比較例１の埋込型半導体レーザ素子
は、光出力が小さすぎて、正確な最大光出力（Ｐmax ）
及びしきい値電流（Ｉth）を測定することが出来なかっ
た。また、比較例２の埋込型半導体レーザ素子の最大光
出力（Ｐmax ）及びしきい値電流（Ｉth）を測定したと
ころ、それぞれ、図３の（比較例２）点及び図４の（比
較例２）点に示す通りであった。
【００４８】実施例１〜６の埋込型半導体レーザ素子
は、無効電流経路幅Ｔｎが０．１９から０．４５μｍの
範囲に制御され、これにより、リーク電流が小さくなっ
て、図３及び図４に示すように、最大光出力（Ｐmax ）
が大きく、しきい値電流（Ｉth）が小さかった。なかで
も、無効電流経路幅Ｔｎが０．３μｍである実施例６の
埋込型半導体レーザ素子は、無効電流経路幅Ｔｎが０．
２μｍ近傍の実施例１及び２、並びに無効電流経路幅Ｔ
ｎが０．４５μｍ近傍の実施例３から５に比べて、最大
光出力（Ｐmax ）が３６０ｍＷと最も大きく、しきい値
電流（Ｉth）は３４ｍＡと最も低かった。つまり、無効
電流経路幅Ｔｎが０．３μｍ近傍、例えば無効電流経路
幅Ｔｎは０．２５μｍ＜Ｔｎ＜０．３５μｍの範囲が最
も好ましい。
【００４９】また、実施例１と実施例２との結果、及び
実施例３から実施例５の結果から判るように、成長温度
及びIII ／Ｖモル比を規定することにより、無効電流経
路幅Ｔｎをほぼ同じ大きさにすることができる。つま
り、成長温度及びIII ／Ｖモル比を規定することによ
り、高い再現性で所定の無効電流経路幅Ｔｎの半導体レ
ーザ素子を作製することができる。
【００５０】一方、比較例１の埋込型半導体レーザ素子
は、ｐ型電流ブロック層成膜時のモル比率が本発明方法
で特定した値より小さいために、無効電流経路幅Ｔｎが
０．１５μｍと小さ過ぎて、光出力が不足した。逆に、
比較例２の埋込型半導体レーザ素子は、ｐ型電流ブロッ
ク層成膜時のモル比率が本発明方法で特定した値より大
きいために、無効電流経路幅Ｔｎが０．６０μｍと大き
く、その結果、リーク電流が大きくなるために、最大光
出力（Ｐmax ）が３２０ｍＷ以下であり、しきい値電流
（Ｉth）は約４８ｍＡにも達する。
【００５１】
【発明の効果】以上説明したように、本発明方法によれ
ば、ｎ型基板上に埋込型半導体レーザ素子を形成する
際、電流ブロック層或いは分離層の成膜の際のIII 族元
素原料ガスに対するＶ族元素原料ガスのモル比率を規定
することにより、埋込層表面のくぼみ、溝等の形状欠陥
の発生を抑制し、しかも所定の無効電流経路幅を備えた
電流狭窄構造を有する埋込型半導体レーザ素子を再現性
よく、作製することができる。本発明を適用することに
より、レーザの発振効率が大きく、リーク電流が小さ
く、高出力特性や電流電圧特性の線形性に優れた、高出
力な埋込型半導体レーザ素子を再現性よく、従って高い
製品歩留りで製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態
例１の方法に従って埋込型半導体レーザ素子を製造した
際の工程毎の断面図である。
【図２】図１（ｃ）に続いて、実施形態例１の方法に従
って埋込型半導体レーザ素子を製造した際の工程毎の断
面図である。
【図３】実施例１〜６及び比較例１〜２のＴｎとＰmax
との関係を示すグラフである。
【図４】実施例１〜６及び比較例１〜２のＴｎとＩthと
の関係を示すグラフである。
【図５】従来の埋込型半導体レーザ素子の多層積層膜構
造の断面図である。
【図６】図６（ａ）〜（ｃ）は、それぞれ、従来例の埋
込型半導体レーザ素子の製造方法を説明する工程図であ
る。
【図７】従来の埋込型半導体レーザ素子の電流狭窄構造
にくぼみが発生した様子を示す多層積層膜構造の断面図
である。
【図８】従来のｎ型ＩｎＰ基板上の長波長半導体レーザ
素子の多層積層膜構造の断面模式図である。
【図９】従来のｐ型ＩｎＰ基板上の長波長半導体レーザ
素子の多層積層膜構造の断面模式図である。
【図１０】図１０（ａ）及び（ｂ）は、それぞれ、ｎ型
基板上及びｐ型基板上に形成した望ましい形状電流狭窄
構造を示す断面模式図である。
【図１１】ｐ型基板上に形成した従来の埋込型半導体レ
ーザ素子の電流狭窄構造の問題を説明する断面模式図で
ある。
【図１２】成長温度をパラメータとして、原料ガスの供
給モル比率（Ｖ族ガスのモル流量／III 族ガスのモル流
量）と無効電流経路幅Ｔｎの関係を示すグラフである。
【図１３】原料ガスの供給モル比率（Ｖ族ガスのモル流
量／III 族ガスのモル流量）をパラメータとして、成長
温度と無効電流経路幅Ｔｎの関係を示すグラフである。
【図１４】実験例１の結果を図１２とは別の形で図示し
たものであって、Ｔｎをパラメータとして、成長温度
（℃）とIII 族元素原料ガスに対するＶ族元素原料ガス
のモル比率との関係を示している。
【図１５】図１５（ａ）は実験例１の結果を説明する電
流狭窄構造の断面模式図、及び図１５（ｂ）はｐ型基板
上に形成した埋込型半導体レーザ素子の好ましい電流狭
窄構造の断面模式図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＩｎＧａＰ下側クラッド層 ３ 活性層 ４ ｐ型ＩｎＧａＰ上側クラッド層 ５ ＩｎＧａＡｓＰ層 ６ ＧａＡｓ層 ７ ＩｎＧａＡｓ層 ８ ＧａＡｓ層 ９ ＩｎＧａＡｓＰ層 １０ エッチングマスク １１ メサ構造 １２ メサ構造の側面 １３ メサ構造の裾部の上面 １４ ｐ型電流ブロック層 １５ ｎ型電流ブロック層 １６ ｐ型クラッド層 １７ ｐ型コンタクト層 １８ ｐ型電極金属層 １９ ｎ型電極金属層 ２０ ｎ型基板上に形成した従来の埋込型半導体レーザ
素子 ２１ ｎ型ＩｎＰクラッド層 ２２ ｐ型ＩｎＰ電流ブロック層 ２３ ｎ型ＩｎＰ電流ブロック層 ２４ ｐ型ＩｎＰコンタクト層 ２５ ｐ型ＩｎＰクラッド層 ２６ ＩｎＧａＡｓＰ活性層 ２７ ｐ型ＩｎＰクラッド層 ２８ ｐ型ＩｎＰ分離層 ２９ ｎ型ＩｎＰ電流ブロック層 ３０ ｐ型ＩｎＰ電流ブロック層 ３１ ｎ型ＩｎＰコンタクト層 ３２ ｎ型ＩｎＰクラッド層 ３３ ＩｎＧａＡｓＰ活性層 ３４ くぼみ ３５ くぼみ ４０ くぼみ ４１ 電流リーク ５１ ｎ型ＩｎＰ基板 ５２ ｎ型ＩｎＰ下部クラッド層 ５３ 下部ＧＲＩＮ−ＳＣＨ層 ５４ 活性層 ５５ 上部ＧＲＩＮ−ＳＣＨ層 ５６ ｐ型ＩｎＰ上部クラッド層 ５８ メサ構造 ５９ ｐ型ＩｎＰ電流ブロック層 ６０ ｎ型ＩｎＰ電流ブロック層 ６１ ｐ型ＩｎＰ上部クラッド層 ６２ ｐ型ＧａＩｎＡｓＰキャップ層 ６３ ｐ側電極 ６４ ｎ側電極 ７０ エッチングマスク Ｃ 無効電流
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 聡 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 佐藤 義浩 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 5F073 AA22 AA26 AA45 AA74 CA12 DA05 DA35 EA23

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ｎ型半導体基板上に、下部クラッド層、
    活性層、及び上部クラッド層を有するメサ構造を形成し
    た後、該メサ構造の側面及び該側面と連続しているメサ
    構造裾部の上面にｐ型電流ブロック層及びｎ型電流ブロ
    ック層を有機金属気相成長方法により成長させて電流狭
    窄構造を形成する、埋込型半導体レーザ素子の製造方法
    において、 前記ｐ型電流ブロック層を成膜する際のIII 族元素原料
    ガスに対するＶ族元素原料ガスのモル比率が６０以上３
    ５０以下の範囲であることを特徴とする埋込型半導体レ
    ーザ素子の製造方法。
  2. 【請求項２】 前記モル比率が６０以上２００以下の範
    囲であることを特徴とする請求項１に記載の埋込型半導
    体レーザ素子の製造方法。
  3. 【請求項３】 前記ｐ型電流ブロック層を成膜する際の
    前記モル比率と異なるモル比率で前記ｎ型電流ブロック
    層を成膜することを特徴とする請求項１又は２に記載の
    埋込型半導体レーザ素子の製造方法。
  4. 【請求項４】 前記ｎ型電流ブロック層形成の前記モル
    比率が、前記ｐ型電流ブロック層形成の前記モル比率よ
    りも大きいことを特徴とする請求項１から３のうちのい
    ずれか１項に記載の埋込型半導体レーザ素子の製造方
    法。
  5. 【請求項５】 前記ｐ型電流ブロック層を成膜する際の
    成長温度が、６３０℃以上７２０℃以下であることを特
    徴とする請求項１から４のうちのいずれか１項に記載の
    埋込型半導体レーザ素子の製造方法。
  6. 【請求項６】 ｎ型半導体基板上に、下部クラッド層、
    活性層、及び上部クラッド層を有するメサ構造を形成し
    た後、該メサ構造の側面及び該側面と連続しているメサ
    構造裾部の上面にｐ型電流ブロック層及びｎ型電流ブロ
    ック層を有機金属気相成長方法により成長させて電流狭
    窄構造を形成した、埋込型半導体レーザ素子において、 無効電流経路幅Ｔｎが、０．１５μｍ＜Ｔｎ＜０．６μ
    ｍであることを特徴とする埋込型半導体レーザ素子。
  7. 【請求項７】 無効電流経路幅Ｔｎが、０．２５μｍ
    ＜Ｔｎ＜０．３５μｍであることを特徴とする請求項６
    に記載の埋込型半導体レーザ素子。
JP2001360940A 2000-11-30 2001-11-27 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 Pending JP2002232082A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001360940A JP2002232082A (ja) 2000-11-30 2001-11-27 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子
US09/997,306 US6768759B2 (en) 2000-11-30 2001-11-28 Semiconductor laser device and method for fabricating the same
CA002363908A CA2363908A1 (en) 2000-11-30 2001-11-29 Semiconductor laser device and method for fabricating the same
US10/867,731 US7145930B2 (en) 2000-11-30 2004-06-16 Semiconductor laser device and method for fabricating the same
US11/581,006 US7563630B2 (en) 2000-11-30 2006-10-16 Method for fabricating a semiconductor laser device that includes growing current confinement layers and a mesa side surface

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000364387 2000-11-30
JP2000-364387 2000-11-30
JP2001360940A JP2002232082A (ja) 2000-11-30 2001-11-27 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2002232082A true JP2002232082A (ja) 2002-08-16

Family

ID=26604903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360940A Pending JP2002232082A (ja) 2000-11-30 2001-11-27 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子

Country Status (3)

Country Link
US (3) US6768759B2 (ja)
JP (1) JP2002232082A (ja)
CA (1) CA2363908A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005468A (ja) * 2003-06-11 2005-01-06 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2018533847A (ja) * 2015-12-22 2018-11-15 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 非発光性再結合を低減するためのｌｅｄの側壁処理

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627132B2 (ja) * 2001-09-13 2011-02-09 シャープ株式会社 半導体レーザ装置および光ディスク記録再生装置
US6996149B2 (en) * 2002-02-19 2006-02-07 The Furukawa Electric Co., Ltd. Semiconductor laser device and semiconductor laser module
JP2003273467A (ja) * 2002-03-15 2003-09-26 Toshiba Corp 半導体レーザおよびその製造方法
JP4472278B2 (ja) * 2003-06-26 2010-06-02 三菱電機株式会社 半導体レーザ素子
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
JP5186852B2 (ja) * 2007-09-14 2013-04-24 ソニー株式会社 半導体発光素子
JP5660940B2 (ja) * 2010-04-27 2015-01-28 住友電工デバイス・イノベーション株式会社 光半導体装置の製造方法
JP5916414B2 (ja) * 2012-02-09 2016-05-11 日本オクラロ株式会社 光半導体装置
US9372307B1 (en) 2015-03-30 2016-06-21 International Business Machines Corporation Monolithically integrated III-V optoelectronics with SI CMOS
CN117080869B (zh) * 2023-10-13 2024-01-02 材料科学姑苏实验室 一种半导体激光器外延结构的制备方法及半导体激光器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
JPH04352374A (ja) * 1991-05-29 1992-12-07 Eastman Kodak Japan Kk 半導体発光装置
JP2823476B2 (ja) * 1992-05-14 1998-11-11 三菱電機株式会社 半導体レーザおよびその製造方法
JP2833952B2 (ja) * 1992-12-21 1998-12-09 三菱電機株式会社 半導体レーザ
KR100357787B1 (ko) * 1994-01-31 2003-01-24 가부시끼가이샤 히다치 세이사꾸쇼 도파로형광소자의제조방법
JPH08288589A (ja) 1995-04-20 1996-11-01 Oki Electric Ind Co Ltd 半導体レーザの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005468A (ja) * 2003-06-11 2005-01-06 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2018533847A (ja) * 2015-12-22 2018-11-15 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 非発光性再結合を低減するためのｌｅｄの側壁処理

Also Published As

Publication number Publication date
US7563630B2 (en) 2009-07-21
US6768759B2 (en) 2004-07-27
US20050002431A1 (en) 2005-01-06
US7145930B2 (en) 2006-12-05
US20020159493A1 (en) 2002-10-31
US20070031985A1 (en) 2007-02-08
CA2363908A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
US9972973B2 (en) Process of forming semiconductor optical device and semiconductor optical device
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
JP5146481B2 (ja) ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法
US7563630B2 (en) Method for fabricating a semiconductor laser device that includes growing current confinement layers and a mesa side surface
JP2809691B2 (ja) 半導体レーザ
US7485902B2 (en) Nitride-based semiconductor light-emitting device
KR100272155B1 (ko) 질화갈륨계화합물반도체레이저및그제조방법
JP5507792B2 (ja) Ｉｉｉ族窒化物半導体光素子
US5913107A (en) Photosemiconductor device and method of fabricating the same
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
EP1005123A2 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP2894186B2 (ja) 光半導体装置
JPH025589A (ja) 半導体レーザの製造方法
JPH10242569A (ja) 半導体レーザ
JPH07254750A (ja) 半導体レーザ
JP2865160B2 (ja) 半導体レーザの製造方法
JP3561676B2 (ja) 半導体レーザ素子
JPH10242563A (ja) 半導体発光素子の製造方法
JP3938207B2 (ja) 半導体発光素子の製造方法
JP2000077789A (ja) 半導体レーザの製造方法
JP4560885B2 (ja) 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法
JP2554192B2 (ja) 半導体レーザの製造方法
JPH11274641A (ja) 半導体素子およびその製造方法
JPH07176830A (ja) 半導体発光素子の製造方法
JPH1140897A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051031