JPH10242563A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH10242563A JPH10242563A JP4392097A JP4392097A JPH10242563A JP H10242563 A JPH10242563 A JP H10242563A JP 4392097 A JP4392097 A JP 4392097A JP 4392097 A JP4392097 A JP 4392097A JP H10242563 A JPH10242563 A JP H10242563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- grown
- mass transport
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 マストランスポートを起こり易くし、活性層
を含む活性領域のメサ構造体両側面がマストランスポー
トにより安定な順メサの（１１１）面を形成させ、活性
層への損傷を低減させることにより、素子特性の均一性
を増し、製作歩留まりを向上させることを目的とする。 【解決手段】 Ａlを構成元素とする層を有し〈１１
１〉方向に平行に延びるメサ構造と、前記メサ構造の側
面を覆うマストランスポートにより形成されるクラッド
層と、前記クラッド層で覆われたメサ構造を埋め込む半
導体層とを有する半導体光素子の製造方法であって、前
記メサ構造を形成する第ｌの工程と、前記クラッド層の
側面が（１１１）面となるまでマストランスポートを行
う第２の工程、前記クラッド層で覆われたメサ構造を埋
め込む半導体層を形成する第３の工程を有する半導体光
素子の製造方法。
を含む活性領域のメサ構造体両側面がマストランスポー
トにより安定な順メサの（１１１）面を形成させ、活性
層への損傷を低減させることにより、素子特性の均一性
を増し、製作歩留まりを向上させることを目的とする。 【解決手段】 Ａlを構成元素とする層を有し〈１１
１〉方向に平行に延びるメサ構造と、前記メサ構造の側
面を覆うマストランスポートにより形成されるクラッド
層と、前記クラッド層で覆われたメサ構造を埋め込む半
導体層とを有する半導体光素子の製造方法であって、前
記メサ構造を形成する第ｌの工程と、前記クラッド層の
側面が（１１１）面となるまでマストランスポートを行
う第２の工程、前記クラッド層で覆われたメサ構造を埋
め込む半導体層を形成する第３の工程を有する半導体光
素子の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子の
製造方法に関する。詳しくは、ＭＯＶＰＥ成長装置によ
り作成する、光通信用及び光計測用光源として有用な、
埋め込み型の半導体発光素子に適用されるものである。
製造方法に関する。詳しくは、ＭＯＶＰＥ成長装置によ
り作成する、光通信用及び光計測用光源として有用な、
埋め込み型の半導体発光素子に適用されるものである。
【０００２】
【従来の技術】発光素子製作では、素子の性能向上のた
めに埋め込み構造が採用されている。この埋め込み成長
においては、活性層を含むメサ構造を形成するに当た
り、メサ構造形成時に活性層側面には加工ダメージが入
り結晶の品質が低下する。
めに埋め込み構造が採用されている。この埋め込み成長
においては、活性層を含むメサ構造を形成するに当た
り、メサ構造形成時に活性層側面には加工ダメージが入
り結晶の品質が低下する。
【０００３】また、活性層側面を露出させたメサ構造の
両わきを埋め込み成長するにあたりメサの上に形成され
たマスクを選択マスクとして利用して埋め込み成長をお
こなう際、結晶成長の昇温時に露出した活性層側面が熱
ダメージを受け結晶の品質が低下するという欠点があっ
た。特にアルミを含んだ混晶の活性層を埋め込み成長す
る場合には顕著である。
両わきを埋め込み成長するにあたりメサの上に形成され
たマスクを選択マスクとして利用して埋め込み成長をお
こなう際、結晶成長の昇温時に露出した活性層側面が熱
ダメージを受け結晶の品質が低下するという欠点があっ
た。特にアルミを含んだ混晶の活性層を埋め込み成長す
る場合には顕著である。
【０００４】これに対し、マストランスポート（加熱状
態の半導体表面の原子が移動して、結晶の形状が変化す
ること）による発光素子は、加工時のダメージがあって
も、選択的に活性層をサイドエッチングするので、メサ
形成時の加工ダメージは取り除かれる。また、昇温と共
にマストランスポートが起こることによって、活性層側
面が覆われるので結晶成長の昇温時における熱ダメージ
を防ぐことが可能となる。
態の半導体表面の原子が移動して、結晶の形状が変化す
ること）による発光素子は、加工時のダメージがあって
も、選択的に活性層をサイドエッチングするので、メサ
形成時の加工ダメージは取り除かれる。また、昇温と共
にマストランスポートが起こることによって、活性層側
面が覆われるので結晶成長の昇温時における熱ダメージ
を防ぐことが可能となる。
【０００５】しかし、マストランスポート領域は電流の
リークパスとなるため、この領域を極力少なくするよう
に調整する必要がある。また、マストランスポート領域
を少なくし過ぎると、図４に示す従来素子のように、マ
ストランスポートが不均一となり、活性層側面の一部が
マストランスポートにより埋め込まれずに、熱ダメージ
等の損傷により素子の特性にバラツキが生じて、製作歩
留まりが低かった（特願平７−５２３１９）。
リークパスとなるため、この領域を極力少なくするよう
に調整する必要がある。また、マストランスポート領域
を少なくし過ぎると、図４に示す従来素子のように、マ
ストランスポートが不均一となり、活性層側面の一部が
マストランスポートにより埋め込まれずに、熱ダメージ
等の損傷により素子の特性にバラツキが生じて、製作歩
留まりが低かった（特願平７−５２３１９）。
【０００６】
【発明が解決しようとする課題】上述したように、埋め
込み層の成長に伴う活性層の劣化は、成長前にマストラ
ンスポートによって活性層の両側を覆う層を形成するこ
とによって防止でき、ＩnＧaＡsＰやＩnＰで構成される
光素子では、この技術が有効である。しかし、Ａlを構
成元素とする層があると、その層の側面はマストランス
ポートによる層が形成されにくく、その部分に鬆が入っ
たような状態になる。このような状態では、メサ構造内
の活性層の保護が十分でなく、埋め込み層の形成に伴っ
て素子特性が劣化する。
込み層の成長に伴う活性層の劣化は、成長前にマストラ
ンスポートによって活性層の両側を覆う層を形成するこ
とによって防止でき、ＩnＧaＡsＰやＩnＰで構成される
光素子では、この技術が有効である。しかし、Ａlを構
成元素とする層があると、その層の側面はマストランス
ポートによる層が形成されにくく、その部分に鬆が入っ
たような状態になる。このような状態では、メサ構造内
の活性層の保護が十分でなく、埋め込み層の形成に伴っ
て素子特性が劣化する。
【０００７】例えば、図４に示す従来素子においても、
活性層９にＡlを含むため、その側面へのマストランス
ポートが不十分で、活性層９の保護が十分でなかった。
一方、マストランスポート層が大きくなりすぎて、電流
漏れの経路になることを避けるため、ＩnＧaＡsＰやＩn
Ｐで構成される光素子では、マストランスポート層は必
要最低限の大きさに形成されているが、この程度の大き
さでは素子の特性にバラツキが生じて、製作歩留まりが
低かった。
活性層９にＡlを含むため、その側面へのマストランス
ポートが不十分で、活性層９の保護が十分でなかった。
一方、マストランスポート層が大きくなりすぎて、電流
漏れの経路になることを避けるため、ＩnＧaＡsＰやＩn
Ｐで構成される光素子では、マストランスポート層は必
要最低限の大きさに形成されているが、この程度の大き
さでは素子の特性にバラツキが生じて、製作歩留まりが
低かった。
【０００８】本発明はこれらの従来素子の有する欠点を
解決するためになされたもので、十分なマストランスポ
ートが起こるように、結晶表面に誘電体酸化膜を形成
し、更に、ＰＨ3濃度を従来よりも濃くし、マストラン
スポートを起こり易くし、活性層を含む活性領域のメサ
構造体両側面がマストランスポートにより安定な順メサ
の（１１１）面を形成させ、活性層への損傷を低減させ
ることにより、素子特性の均一性を増し、製作歩留まり
を向上させることを目的とする。
解決するためになされたもので、十分なマストランスポ
ートが起こるように、結晶表面に誘電体酸化膜を形成
し、更に、ＰＨ3濃度を従来よりも濃くし、マストラン
スポートを起こり易くし、活性層を含む活性領域のメサ
構造体両側面がマストランスポートにより安定な順メサ
の（１１１）面を形成させ、活性層への損傷を低減させ
ることにより、素子特性の均一性を増し、製作歩留まり
を向上させることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明は、Ａlを構成元素とする層を有し〈１１０〉方向に
平行に延びるメサ構造と、前記メサ構造の側面を覆うマ
ストランスポートにより形成されるクラッド層と、前記
クラッド層で覆われたメサ構造を埋め込む半導体層とを
有する半導体光素子の製造方法であって、前記メサ構造
を形成する第１の工程と、前記クラッド層の側面が（１
１１）面となるまでマストランスポートを行う第２の工
程と、前記クラッド層で覆われたメサ構造を埋め込む半
導体層を形成する第３の工程を有することを特徴とす
る。
明は、Ａlを構成元素とする層を有し〈１１０〉方向に
平行に延びるメサ構造と、前記メサ構造の側面を覆うマ
ストランスポートにより形成されるクラッド層と、前記
クラッド層で覆われたメサ構造を埋め込む半導体層とを
有する半導体光素子の製造方法であって、前記メサ構造
を形成する第１の工程と、前記クラッド層の側面が（１
１１）面となるまでマストランスポートを行う第２の工
程と、前記クラッド層で覆われたメサ構造を埋め込む半
導体層を形成する第３の工程を有することを特徴とす
る。
【００１０】〔作用〕本発明は、側面が（１１１）面と
なるまでマストランスポートを行った状態では、上記鬆
がなくなり、素子特性の劣化がないとの発見に基ずくも
のである。なお、懸念される漏れ電流は、実施例に示し
たレーザの閾値が低いことからも分かるように、実用上
問題にならない範囲である。
なるまでマストランスポートを行った状態では、上記鬆
がなくなり、素子特性の劣化がないとの発見に基ずくも
のである。なお、懸念される漏れ電流は、実施例に示し
たレーザの閾値が低いことからも分かるように、実用上
問題にならない範囲である。
【００１１】
【発明の実施の形態】本発明に係る半導体発光素子の製
造方法は、以下に述べる実施の形態により、具体的に行
われる。
造方法は、以下に述べる実施の形態により、具体的に行
われる。
【００１２】先ず、ＭＯＶＰＥ（有機金属熱分解気相成
長法）により第一導電形半導体基板上に第一の導電形を
有するバッファー層及びノンドープの光ガイド層及びノ
ンドープ歪ＭＱＷ活性層及びノンドープ光ガイド層及び
第二の導電形を有するクラッド層を順次成長し、この積
層体上にストライプ状に誘電体酸化膜を形成して、この
誘電体酸化膜をマスクとして利用し、非選択性のウェッ
トエッチングにより適当な活性層幅になるまで、サイド
エッチングしながら基板方向へエッチングする。
長法）により第一導電形半導体基板上に第一の導電形を
有するバッファー層及びノンドープの光ガイド層及びノ
ンドープ歪ＭＱＷ活性層及びノンドープ光ガイド層及び
第二の導電形を有するクラッド層を順次成長し、この積
層体上にストライプ状に誘電体酸化膜を形成して、この
誘電体酸化膜をマスクとして利用し、非選択性のウェッ
トエッチングにより適当な活性層幅になるまで、サイド
エッチングしながら基板方向へエッチングする。
【００１３】次に、選択エッチング液を用いて、二つの
光ガイド層と歪ＭＱＷ活性層を基本横モード発振とマス
トランスポートが可能な活性層幅までサイドエッチング
する。引き続き、ＰＨ3雰囲気中のＭＯＶＰＥ装置内で
昇温時と成長温度にて順メサの（１１１）面が形成され
るまで、マストランスポートをおこなう。
光ガイド層と歪ＭＱＷ活性層を基本横モード発振とマス
トランスポートが可能な活性層幅までサイドエッチング
する。引き続き、ＰＨ3雰囲気中のＭＯＶＰＥ装置内で
昇温時と成長温度にて順メサの（１１１）面が形成され
るまで、マストランスポートをおこなう。
【００１４】その後、マストランスポートにより活性領
域が埋め込まれたメサストライプ構造の両わきに、第二
の導電形と第一の導電形を有する電流ブロック層、或い
はＦeドープの高抵抗半導体層と第一の導電形を有する
電流ブロック層を成長する。更に、選択マスクとして用
いた誘電体酸化膜を除去し、全面に活性層よりもバンド
ギャップの大きい第二導電型の半導体層を成長して光の
閉じ込めを良くすると共に素子の平坦化をおこなった。
域が埋め込まれたメサストライプ構造の両わきに、第二
の導電形と第一の導電形を有する電流ブロック層、或い
はＦeドープの高抵抗半導体層と第一の導電形を有する
電流ブロック層を成長する。更に、選択マスクとして用
いた誘電体酸化膜を除去し、全面に活性層よりもバンド
ギャップの大きい第二導電型の半導体層を成長して光の
閉じ込めを良くすると共に素子の平坦化をおこなった。
【００１５】そして、第二導電型の電極形成に当たって
は、活性領域に効率よく電流注入出来ることと、高周波
特性を良くするために活性領域の上部領域を除いて、Ｓ
iＯ2膜を形成して、その上に全面電極を形成する。
は、活性領域に効率よく電流注入出来ることと、高周波
特性を良くするために活性領域の上部領域を除いて、Ｓ
iＯ2膜を形成して、その上に全面電極を形成する。
【００１６】
【実施例】以下、図面に沿って本発明の実施例について
説明する。なお、実施例は一つの例示であって、本発明
の精神を逸脱しない範囲で種々の変更或いは改良、例え
ば活性領域の光ガイド層にＤＦＢ（分布帰還形）形レー
ザを得ることを目的として回折格子を形成すことを行い
うることは言うまでもない。
説明する。なお、実施例は一つの例示であって、本発明
の精神を逸脱しない範囲で種々の変更或いは改良、例え
ば活性領域の光ガイド層にＤＦＢ（分布帰還形）形レー
ザを得ることを目的として回折格子を形成すことを行い
うることは言うまでもない。
【００１７】〔実施例１〕本発明の一実施例に係る半導
体発光素子の製造方法を、図１（ａ）（ｂ）（ｃ）、図
２（ａ）（ｂ）及び図３（ａ）に示す。
体発光素子の製造方法を、図１（ａ）（ｂ）（ｃ）、図
２（ａ）（ｂ）及び図３（ａ）に示す。
【００１８】本実施例の発光素子は、発光波長１．５μ
ｍ帯のｎ型ＩnＰ基板を用いたＩnＧaＡlＡsウエルとＩn
ＡlＡsバリア材料による歪ＭＱＷレーザである。尚、以
下の説明では、バンドギャップエネルギの代わりに、バ
ンドギャップ波長で説明する。バンドギャップ波長はバ
ンドギャップエネルギの逆数に比例する。
ｍ帯のｎ型ＩnＰ基板を用いたＩnＧaＡlＡsウエルとＩn
ＡlＡsバリア材料による歪ＭＱＷレーザである。尚、以
下の説明では、バンドギャップエネルギの代わりに、バ
ンドギャップ波長で説明する。バンドギャップ波長はバ
ンドギャップエネルギの逆数に比例する。
【００１９】先ず、図１（ａ）に示す通り、ＭＯＶＰＥ
結晶成長装置により、第一回目の成長として成長温度７
００℃において、ｎ型ＩnＰ（１００）面方位基板１上
にｎ形ＩnＰバッファ層（０．５μｍ厚、キャリア濃
度：１×１０18ｃｍ-3）２を成長させ、次に、ノンドー
プのＩnＧaＡlＡsバリア層（１．３μｍ組成）で始まる
１．２％圧縮歪みＩn0.71Ｇa0.25Ａl0.04Ａsウエル層か
らなる６ペアの歪ＭＱＷ活性層（ウエル厚〜５０Å、バ
リヤ厚〜１５０Å）２０の上下を１．３μｍ組成のＩn
ＧaＡlＡs光ガイド層（ｎ側５００Å、ｐ側０．１μ
ｍ）２１，２２で挟んだＳＣＨ構造の活性領域を成長さ
せ、更に電子のオーバーフローを抑制するためｐ側のＳ
ＣＨ層の外側にｐ−ＩnＡlＡs電子オーバーフロー抑制
層（５０Å）１９を成長し、続いてｐ形ＩnＰクラッド
層（０．７μｍ厚、キャリア濃度：５×１０17ｃｍ-3）
１２を成長する。
結晶成長装置により、第一回目の成長として成長温度７
００℃において、ｎ型ＩnＰ（１００）面方位基板１上
にｎ形ＩnＰバッファ層（０．５μｍ厚、キャリア濃
度：１×１０18ｃｍ-3）２を成長させ、次に、ノンドー
プのＩnＧaＡlＡsバリア層（１．３μｍ組成）で始まる
１．２％圧縮歪みＩn0.71Ｇa0.25Ａl0.04Ａsウエル層か
らなる６ペアの歪ＭＱＷ活性層（ウエル厚〜５０Å、バ
リヤ厚〜１５０Å）２０の上下を１．３μｍ組成のＩn
ＧaＡlＡs光ガイド層（ｎ側５００Å、ｐ側０．１μ
ｍ）２１，２２で挟んだＳＣＨ構造の活性領域を成長さ
せ、更に電子のオーバーフローを抑制するためｐ側のＳ
ＣＨ層の外側にｐ−ＩnＡlＡs電子オーバーフロー抑制
層（５０Å）１９を成長し、続いてｐ形ＩnＰクラッド
層（０．７μｍ厚、キャリア濃度：５×１０17ｃｍ-3）
１２を成長する。
【００２０】次に、マグネトロンスパッタ装置により、
ＳiＯ2膜を全面に形成する。その後、フォトリソ技術と
ＲＩＥ装置により、レジスト膜をマスクとして利用し、
Ｃ2Ｆ6ガスにより〈０１１〉逆メサ方向に沿ってストラ
イプ状に幅３．５μｍにＳiＯ2膜１３を形成した。引き
続き、図１（ｂ）に示す通り、ＳiＯ2１３をマスクとし
て利用し、４％に希釈したブロムメタノールにて、適当
な活性層幅になるまで、サイドエッチングしながら基板
方向へエッチングする。
ＳiＯ2膜を全面に形成する。その後、フォトリソ技術と
ＲＩＥ装置により、レジスト膜をマスクとして利用し、
Ｃ2Ｆ6ガスにより〈０１１〉逆メサ方向に沿ってストラ
イプ状に幅３．５μｍにＳiＯ2膜１３を形成した。引き
続き、図１（ｂ）に示す通り、ＳiＯ2１３をマスクとし
て利用し、４％に希釈したブロムメタノールにて、適当
な活性層幅になるまで、サイドエッチングしながら基板
方向へエッチングする。
【００２１】更に、図１（ｃ）に示すように、硫酸系の
選択エッチング液によって、二つの光ガイド層２１，２
２と歪ＭＱＷ活性層２０を基本横モード発振とマストラ
ンスポートが可能な活性層幅までサイドエッチングし
て、歪ＭＱＷ活性層２０の幅を〜１．５μｍに制御し
た。
選択エッチング液によって、二つの光ガイド層２１，２
２と歪ＭＱＷ活性層２０を基本横モード発振とマストラ
ンスポートが可能な活性層幅までサイドエッチングし
て、歪ＭＱＷ活性層２０の幅を〜１．５μｍに制御し
た。
【００２２】その後、図２（ａ）に示すように、第二回
目のＭＯＶＰＥ成長において、フォスヒン雰囲気中にお
いて、成長温度６２５℃の昇温時に、ｎ形ＩnＰバッフ
ァ層２とｐ形ＩnＰクラッド層１２とからのＩnのマスト
ランスポートによって活性領域の側面がＩnＰ層によっ
て覆われ、更に成長温度にて６０分待機することによ
り、ｎ形及びｐ形のＩnＰ層は十分にマストランスポー
トして、図２（ｂ）に示すようにメサ側面が安定した順
メサの（１１１）面２３を形成する。
目のＭＯＶＰＥ成長において、フォスヒン雰囲気中にお
いて、成長温度６２５℃の昇温時に、ｎ形ＩnＰバッフ
ァ層２とｐ形ＩnＰクラッド層１２とからのＩnのマスト
ランスポートによって活性領域の側面がＩnＰ層によっ
て覆われ、更に成長温度にて６０分待機することによ
り、ｎ形及びｐ形のＩnＰ層は十分にマストランスポー
トして、図２（ｂ）に示すようにメサ側面が安定した順
メサの（１１１）面２３を形成する。
【００２３】そして、ＳiＯ2膜１３をマスクとして選択
的にｐ形ＩnＰ電流ブロック層１４とｎ形ＩnＰ電流ブロ
ック層１５（それぞれ０．５μｍ厚、キャリア濃度：
１．５×１０18ｃｍ-3）を成長した（図３（ａ）参
照）。その後、マスクとして利用したＳiＯ2膜１３を弗
酸によってエッチングして取り除いた後、光の閉じ込め
を良くすると共に素子の平坦化のために３回目のＭＯＶ
ＰＥ成長により、成長温度６２５℃にて、全面にｐ形Ｉ
nＰクラッド層（１．５μｍ厚、キャリア濃度：１×１
０18ｃｍ-3）１７、ｐ型ＩnＧaＡs電極層（０．３μｍ
厚、キャリア濃度：２×１０18ｃｍ-3）１８を成長した
（図３（ａ）参照）。
的にｐ形ＩnＰ電流ブロック層１４とｎ形ＩnＰ電流ブロ
ック層１５（それぞれ０．５μｍ厚、キャリア濃度：
１．５×１０18ｃｍ-3）を成長した（図３（ａ）参
照）。その後、マスクとして利用したＳiＯ2膜１３を弗
酸によってエッチングして取り除いた後、光の閉じ込め
を良くすると共に素子の平坦化のために３回目のＭＯＶ
ＰＥ成長により、成長温度６２５℃にて、全面にｐ形Ｉ
nＰクラッド層（１．５μｍ厚、キャリア濃度：１×１
０18ｃｍ-3）１７、ｐ型ＩnＧaＡs電極層（０．３μｍ
厚、キャリア濃度：２×１０18ｃｍ-3）１８を成長した
（図３（ａ）参照）。
【００２４】また、活性領域に効率よく電流注入出来る
ことと、高周波特性を良くするためにプラズマＣＶＤ、
もしくはマグネトロンスパッタ装置を用いて、ＳiＮx窒
化膜、ＳiＯ2膜等の誘電体膜を全面に形成し、フォトリ
ソ技術とＲＩＥ装置により、レジスト膜をマスクとして
利用し、Ｃ2Ｆ6ガスにより〈０１１〉逆メサ方向に沿っ
て活性領域上部の誘電体膜６をストライプ状に幅５μｍ
にてエッチングした（図３（ａ）参照）。
ことと、高周波特性を良くするためにプラズマＣＶＤ、
もしくはマグネトロンスパッタ装置を用いて、ＳiＮx窒
化膜、ＳiＯ2膜等の誘電体膜を全面に形成し、フォトリ
ソ技術とＲＩＥ装置により、レジスト膜をマスクとして
利用し、Ｃ2Ｆ6ガスにより〈０１１〉逆メサ方向に沿っ
て活性領域上部の誘電体膜６をストライプ状に幅５μｍ
にてエッチングした（図３（ａ）参照）。
【００２５】更に、図３（ａ）に示すように、ウエハの
上面にＣr−ＡuとＡu−Ｚnを蒸着して、ｐ形オーミック
電極７を形成し、板側は全体の厚みが８０μｍ程度にな
るまで研磨したのち、Ａu−Ｇe−Ｎiを蒸着し、ｎ形オ
ーミック電極８を全面に形成した。
上面にＣr−ＡuとＡu−Ｚnを蒸着して、ｐ形オーミック
電極７を形成し、板側は全体の厚みが８０μｍ程度にな
るまで研磨したのち、Ａu−Ｇe−Ｎiを蒸着し、ｎ形オ
ーミック電極８を全面に形成した。
【００２６】続いて、ウエハの劈開により、共振器長３
５０μｍ、素子幅４００μｍのペレットに分解した。こ
うして得た素子の各層の構成は図３図（ａ）の通りであ
り、ＭＱＷ層のウエル層を除いた各成長層はＩnＰの格
子定数に合致している。ウエル層は＋１．２％の圧縮歪
を加えた。
５０μｍ、素子幅４００μｍのペレットに分解した。こ
うして得た素子の各層の構成は図３図（ａ）の通りであ
り、ＭＱＷ層のウエル層を除いた各成長層はＩnＰの格
子定数に合致している。ウエル層は＋１．２％の圧縮歪
を加えた。
【００２７】このペレットを、Ａu−Ｓnハンダによりシ
リコンヒートシンク上に基板側を下にしてマウントし、
Ａu線によって配線した。光出力特性を測定したとこ
ろ、室温連続動作での発振閾値は４ｍＡ、閾値近傍の微
分量子効率は片面当り約２４％、１００ｍＡ注入におい
て２０ｍＷの光出力を得ることができた。発振波長は
１．５５μｍであった。動作温度１３０℃においても閾
値２０ｍＡで発振し、光出力は１００ｍＡ注入時に１０
ｍＷが得られた。
リコンヒートシンク上に基板側を下にしてマウントし、
Ａu線によって配線した。光出力特性を測定したとこ
ろ、室温連続動作での発振閾値は４ｍＡ、閾値近傍の微
分量子効率は片面当り約２４％、１００ｍＡ注入におい
て２０ｍＷの光出力を得ることができた。発振波長は
１．５５μｍであった。動作温度１３０℃においても閾
値２０ｍＡで発振し、光出力は１００ｍＡ注入時に１０
ｍＷが得られた。
【００２８】変調強度が３ｄＢ低下する遮断周波数は２
０ＧＨｚであった。十分なマストランスポートをおこな
って、活性層側面のマストランスポート領域を安定に形
成できたため、活性領域側面の熱ダメージ等が低減さ
れ、低閾値な素子の得られる割合が従来より５割程度改
善され、製作歩留まりはウエハ内で９０％以上になっ
た。
０ＧＨｚであった。十分なマストランスポートをおこな
って、活性層側面のマストランスポート領域を安定に形
成できたため、活性領域側面の熱ダメージ等が低減さ
れ、低閾値な素子の得られる割合が従来より５割程度改
善され、製作歩留まりはウエハ内で９０％以上になっ
た。
【００２９】〔実施例２〕実施例１の図２（ａ）の工程
において、第二回目のＭＯＶＰＥ成長において、フォス
ヒン雰囲気中において、成長温度を６６５℃として、昇
温時に、ｎ形ＩnＰバッファ層２とｐ形ＩnＰクラッド層
１２とからのＩnのマストランスポートによって活性領
域の側面がＩnＰ層によって覆われ、更に成長温度にて
３０分待機することにより、ｎ形及びｐ形のＩnＰ層は
十分にマストランスポートして、図２（ｂ）に示すよう
にメサ側面が安定した順メサの（１１１）面を形成し
た。
において、第二回目のＭＯＶＰＥ成長において、フォス
ヒン雰囲気中において、成長温度を６６５℃として、昇
温時に、ｎ形ＩnＰバッファ層２とｐ形ＩnＰクラッド層
１２とからのＩnのマストランスポートによって活性領
域の側面がＩnＰ層によって覆われ、更に成長温度にて
３０分待機することにより、ｎ形及びｐ形のＩnＰ層は
十分にマストランスポートして、図２（ｂ）に示すよう
にメサ側面が安定した順メサの（１１１）面を形成し
た。
【００３０】続いて、図３（ｂ）に示すように、ＳiＯ2
膜１３をマスクとして選択的にフェロセンを添加した高
抵抗ＩnＰ層（１μｍ厚）３とｎ形ＩnＰのＺnとＦe相互
拡散防止層（０．２μｍ厚、キャリア濃度：１．５×１
０18ｃｍ-3）４を成長した。この実施例のように電流狭
窄（ブロック）層を、高抵抗ＩnＰ層３とｎ形ＩnＰ層４
に置き換えても実施例１と同様の歩留まりで、良好な素
子を得ることが出来た。
膜１３をマスクとして選択的にフェロセンを添加した高
抵抗ＩnＰ層（１μｍ厚）３とｎ形ＩnＰのＺnとＦe相互
拡散防止層（０．２μｍ厚、キャリア濃度：１．５×１
０18ｃｍ-3）４を成長した。この実施例のように電流狭
窄（ブロック）層を、高抵抗ＩnＰ層３とｎ形ＩnＰ層４
に置き換えても実施例１と同様の歩留まりで、良好な素
子を得ることが出来た。
【００３１】〔実施例３〕実施例１の図２（ａ）の工程
と実施例２に示したマストランスポートの工程におい
て、結晶成長を始めるに当たり、水素ガス５リッターを
キャリアガスとして基板の熱ダメージを防止すること
と、マストランスポートを促進させるために１００％濃
度のフォスヒンガス２００ＳＣＣＭを同時に流した。
と実施例２に示したマストランスポートの工程におい
て、結晶成長を始めるに当たり、水素ガス５リッターを
キャリアガスとして基板の熱ダメージを防止すること
と、マストランスポートを促進させるために１００％濃
度のフォスヒンガス２００ＳＣＣＭを同時に流した。
【００３２】マストランスポート領域でのリーク電流を
低減するため、マストランスポートされた領域を積極的
にｐ形にするため、昇温中５００℃より、ＤＥＺを１０
ＳＣＣＭ（バブラ温度０℃）添加した素子は、注入電流
１００ｍＡ以上の高注入時での光出力がＤＥＺを添加し
ない場合と比べて、２割以上改善された。ＤＥＺの添加
重は５０ＳＣＣＭ以上で発振閾値が増加した。ＤＥＺの
添加量には最適値がある。
低減するため、マストランスポートされた領域を積極的
にｐ形にするため、昇温中５００℃より、ＤＥＺを１０
ＳＣＣＭ（バブラ温度０℃）添加した素子は、注入電流
１００ｍＡ以上の高注入時での光出力がＤＥＺを添加し
ない場合と比べて、２割以上改善された。ＤＥＺの添加
重は５０ＳＣＣＭ以上で発振閾値が増加した。ＤＥＺの
添加量には最適値がある。
【００３３】ＭＯＶＰＥの成長条件は減圧７０ｔｏｒ
ｒ、III族原料はＴＭＩ（トリメチルインジュウム）、
ＴＥＧ（トリエチガリュウム）、ＴＭＡ（トリメチルア
ルミ）、バブラ温度は（ＴＭＩは２０℃、ＴＥＧは１０
℃、ＴＭＡは１６℃）である。Ｖ族原料は１００％フォ
スフィン（ＰＨ3）、１０％アルシン（ＡsＨ3）、ドー
パントはｎ型がＳi2Ｈ6（ジシラン）、ｐ型がＤＥＺ
（ディエチル亜鉛）、バブラ温度：０℃、高抵抗ＩnＰ
成長にはフェロセン（バブラ温度２５℃、流量１００Ｓ
ＣＣＭ）、ＴＭＩは４００ＳＣＣＭの条件を用いた。
ｒ、III族原料はＴＭＩ（トリメチルインジュウム）、
ＴＥＧ（トリエチガリュウム）、ＴＭＡ（トリメチルア
ルミ）、バブラ温度は（ＴＭＩは２０℃、ＴＥＧは１０
℃、ＴＭＡは１６℃）である。Ｖ族原料は１００％フォ
スフィン（ＰＨ3）、１０％アルシン（ＡsＨ3）、ドー
パントはｎ型がＳi2Ｈ6（ジシラン）、ｐ型がＤＥＺ
（ディエチル亜鉛）、バブラ温度：０℃、高抵抗ＩnＰ
成長にはフェロセン（バブラ温度２５℃、流量１００Ｓ
ＣＣＭ）、ＴＭＩは４００ＳＣＣＭの条件を用いた。
【００３４】尚、実施例では波長１．５μｍ帯のＩnＧa
Ａs／ＩnＡlＡs系のＭＱＷ素子について説明したが、他
の波長域、または波長選択性の良いＤＦＢ及びＤＢＲ
（分布帰還反射型）のレーザについても応用できる。
又、ＧaＡs／ＧaＡlＡs系の波長０．８３μｍ帯及び或
いはこの例とは異なる半導体を用いた発光素子について
も本発明が応用できることは明かである。更に、ｐ形の
基板を用いた場合には全ての極性を反対にすれば可能と
なる。
Ａs／ＩnＡlＡs系のＭＱＷ素子について説明したが、他
の波長域、または波長選択性の良いＤＦＢ及びＤＢＲ
（分布帰還反射型）のレーザについても応用できる。
又、ＧaＡs／ＧaＡlＡs系の波長０．８３μｍ帯及び或
いはこの例とは異なる半導体を用いた発光素子について
も本発明が応用できることは明かである。更に、ｐ形の
基板を用いた場合には全ての極性を反対にすれば可能と
なる。
【００３５】
【発明の効果】以上、実施例に基づいて具体的に述べた
ごとく本発明によれば、活性層を含む活性領域のメサ構
造体両側面がマストランスポートにより安定な順メサの
（１１１）面が形成されるまで、十分なマストランスポ
ートを行い、活性領域の全層にＡlを含んだ層厚０．３
μｍの側面でさえも活性領域の側面を均一にマストラン
スポート埋め込みをおこなうことができ、鬆の発生が起
こらなかった。このため、活性層側面のダメージを防ぐ
ことが可能になり、素子の面内均一性が向上したため、
発光素子の製作歩留まりが著しく向上した。更に、漏れ
電流も実用上問題とならない程度であった。
ごとく本発明によれば、活性層を含む活性領域のメサ構
造体両側面がマストランスポートにより安定な順メサの
（１１１）面が形成されるまで、十分なマストランスポ
ートを行い、活性領域の全層にＡlを含んだ層厚０．３
μｍの側面でさえも活性領域の側面を均一にマストラン
スポート埋め込みをおこなうことができ、鬆の発生が起
こらなかった。このため、活性層側面のダメージを防ぐ
ことが可能になり、素子の面内均一性が向上したため、
発光素子の製作歩留まりが著しく向上した。更に、漏れ
電流も実用上問題とならない程度であった。
【図１】本発明の一実施例に係り、図１（ａ）は１回目
のＭＯＶＰＥ成長後にメサ形成のためのＳiＯ2膜による
マスク形成後の断面図、図１（ｂ）（ｃ）は順メサ形成
とマストランスポートのためのサイドエッチ形成後の断
面図である。
のＭＯＶＰＥ成長後にメサ形成のためのＳiＯ2膜による
マスク形成後の断面図、図１（ｂ）（ｃ）は順メサ形成
とマストランスポートのためのサイドエッチ形成後の断
面図である。
【図２】本発明の一実施例に係り、図２（ａ）はマスト
ランスポート途中の断面図、図２（ｂ）は十分なマスト
ランスポートの後の断面図である。
ランスポート途中の断面図、図２（ｂ）は十分なマスト
ランスポートの後の断面図である。
【図３】図３（ａ）はｐｎ電流狭窄層の成長及び３回目
のＭＯＶＰＥ埋め込み成長と電極プロセス後の素子断面
図、図３（ｂ）は高抵抗層による電流狭窄層を使った素
子断面図である。
のＭＯＶＰＥ埋め込み成長と電極プロセス後の素子断面
図、図３（ｂ）は高抵抗層による電流狭窄層を使った素
子断面図である。
【図４】従来素子の模式図を示す。
１ ｎ型ＩnＰ基板 ２ ｎ型ＩnＰバッファー層 ３ Ｆeドープ高抵抗ＩnＰ層 ４ ｎ形ＩnＰのＺnとＦe相互拡散防止層 ６ 誘電体膜（ＳiＮx窒化膜、ＳiＯ2膜等） ７ ｐ形オーミック電極 ８ ｎ型オーミック電極 ９ ノンドープＩnＧaＡs／ＩnＡlＡs歪ＭＱＷ活性層 １０ ノンドープＩnＧaＡsＰ光ガイド層 １１ ノンドープＩnＧaＡsＰ光ガイド層 １２ ｐ型ＩnＰクラッド層 １３ ＳiＯ2膜 １４ ｐ型ＩnＰ電流ブロック層 １５ ｎ型ＩnＰ電流ブロック層 １６ ノンドープＩnＧaＡsＰ再結合層 １７ ｐ型ＩnＰクラッド層 １８ ｐ型ＩnＧaＡsＰ電極層 １９ ｐ型ＩnＡlＡsの電子オーバーフロー抑制層 ２０ ノンドープＩnＧaＡlＡs／ＩnＧaＡlＡs歪ＭＱＷ
活性層 ２１ ノンドープＩnＧaＡlＡs光ガイド層 ２２ ノンドープＩnＧaＡlＡs光ガイド層 ２３ 順メサの（１１１）面
活性層 ２１ ノンドープＩnＧaＡlＡs光ガイド層 ２２ ノンドープＩnＧaＡlＡs光ガイド層 ２３ 順メサの（１１１）面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉本 直人 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 福田 光男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (1)
- 【請求項１】 Ａlを構成元素とする層を有し〈１１
０〉方向に平行に延びるメサ構造と、前記メサ構造の側
面を覆うマストランスポートにより形成されるクラッド
層と、前記クラッド層で覆われたメサ構造を埋め込む半
導体層とを有する半導体光素子の製造方法であって、前
記メサ構造を形成する第１の工程と、前記クラッド層の
側面が（１１１）面となるまでマストランスポートを行
う第２の工程と、前記クラッド層で覆われたメサ構造を
埋め込む半導体層を形成する第３の工程を有することを
特徴とする半導体光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4392097A JPH10242563A (ja) | 1997-02-27 | 1997-02-27 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4392097A JPH10242563A (ja) | 1997-02-27 | 1997-02-27 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242563A true JPH10242563A (ja) | 1998-09-11 |
Family
ID=12677155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4392097A Withdrawn JPH10242563A (ja) | 1997-02-27 | 1997-02-27 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242563A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072557B2 (en) | 2001-12-21 | 2006-07-04 | Infinera Corporation | InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core |
| JP2007165640A (ja) * | 2005-12-14 | 2007-06-28 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| JP2009252839A (ja) * | 2008-04-02 | 2009-10-29 | Sumitomo Electric Ind Ltd | 半導体レーザ及びその製造方法 |
| JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
-
1997
- 1997-02-27 JP JP4392097A patent/JPH10242563A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7072557B2 (en) | 2001-12-21 | 2006-07-04 | Infinera Corporation | InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core |
| JP2007165640A (ja) * | 2005-12-14 | 2007-06-28 | Sumitomo Electric Ind Ltd | 半導体光素子を作製する方法 |
| US7456040B2 (en) | 2005-12-14 | 2008-11-25 | Sumitomo Electric Industries, Ltd. | Method for producing semiconductor optical device |
| JP2009252839A (ja) * | 2008-04-02 | 2009-10-29 | Sumitomo Electric Ind Ltd | 半導体レーザ及びその製造方法 |
| JP2010040649A (ja) * | 2008-08-01 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359919B1 (en) | Gallium nitride-based compound semiconductor laser and method of manufacturing the same | |
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| JP2004179274A (ja) | 光半導体装置 | |
| KR100272155B1 (ko) | 질화갈륨계화합물반도체레이저및그제조방법 | |
| JPH07235732A (ja) | 半導体レーザ | |
| JP5507792B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP2004063537A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2814931B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH10242563A (ja) | 半導体発光素子の製造方法 | |
| US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
| JP3331568B2 (ja) | 埋込型半導体レーザ | |
| JP2001345516A (ja) | 半導体光デバイス装置 | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2004179532A (ja) | 半導体発光素子および半導体装置 | |
| JP3665911B2 (ja) | 半導体光素子の製造方法，及び半導体光素子 | |
| JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPH08250806A (ja) | 半導体発光素子及びその製造方法 | |
| JPH1117276A (ja) | 半導体レーザと光増幅器を集積化した半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |