JP2004179532A - 半導体発光素子および半導体装置 - Google Patents
半導体発光素子および半導体装置 Download PDFInfo
- Publication number
- JP2004179532A JP2004179532A JP2002346132A JP2002346132A JP2004179532A JP 2004179532 A JP2004179532 A JP 2004179532A JP 2002346132 A JP2002346132 A JP 2002346132A JP 2002346132 A JP2002346132 A JP 2002346132A JP 2004179532 A JP2004179532 A JP 2004179532A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gan
- conductivity type
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【解決手段】窒化物系III−V族化合物半導体を用いた半導体発光素子、例えば半導体レーザにおいて、p側電極20のコンタクト部に、このp側電極20側から順にp型の第1の層、例えばp型AlGaInN層14とn型の第2の層、例えばn型AlGaInN層13とp型の第3の層、例えばp型AlGaN/GaN超格子クラッド層12とからなるpnp構造を設ける。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、半導体発光素子および半導体装置に関し、特に、窒化物系III−V族化合物半導体を用いた半導体レーザや発光ダイオードや電子走行素子に適用して好適なものである。
【0002】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、AlGaInNなどの窒化物系III−V族化合物半導体を用いた半導体レーザの研究開発が盛んに行われ、すでに実用化されている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平9−219556号公報
【0004】
【発明が解決しようとする課題】
しかしながら、この窒化物系III−V族化合物半導体を用いた半導体レーザにおいては、p側電極のコンタクト抵抗が高いという問題があり、これが動作電圧の低減を図る上で障害になっている。p側電極のコンタクト抵抗が高いのは、p側電極がコンタクトするp型層では、p型不純物として用いられるMgの活性化率が低く、正孔濃度が低いため、比抵抗が高いことが主な原因である。
したがって、この発明が解決しようとする課題は、動作電圧の低減を図ることができる半導体発光素子および半導体装置を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決するために、この発明の第1の発明は、
窒化物系III−V族化合物半導体を用いた半導体発光素子において、
第1導電型側の電極のコンタクト部が、この電極側から順に第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とするものである。
【0006】
この発明の第2の発明は、
窒化物系III−V族化合物半導体を用いた半導体装置において、
第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とするものである。
【0007】
この発明の第1および第2の発明において、第2の層の厚さは、この第2の層をトンネル効果により正孔または電子が容易に通り抜けることができるように十分に薄くする必要があり、そのために好適には10nm以下に選ばれる。典型的には、第1の層、第2の層および第3の層は互いに組成が異なる。これらの第1の層、第2の層および第3の層は、基本的には、窒化物系III−V族化合物半導体をはじめとする各種の材料により構成することが可能であるが、典型的には、AlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)により構成される。また、p側電極のコンタクト抵抗が最も問題になっているため、この発明の適用が特に有効な場合は、第1の層がp型層、第2の層がn型層および第3の層がp型層である場合である。この場合、好適には、第1の層および第2の層、特にp側電極に接する第1の層のバンドギャップは、第3の層のバンドギャップよりも小さくなるように選ばれる。これは、一般にバンドギャップが小さいほどアクセプタ準位も小さくなり、その結果キャリア濃度(正孔濃度)が大きくなるためである。また、この場合、典型的には、第1の層を構成するp型層および第3の層を構成するp型層にはp型不純物としてMgがドープされ、第2の層を構成するn型層にはn型不純物としてSiがドープされ、好適には、MgおよびSiとも1×1018cm−3以上の濃度にドープされる。第1の層をGap In1−p Nq As1−q (ただし、0≦p≦1、0≦q≦1)により構成し、第2の層および第3の層をAlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)により構成してもよい。更に、第1の層をIn1−s Gas As(ただし、0≦s≦1)により構成し、第2の層をGaSb1−r Asr (ただし、0≦r≦1)により構成し、第3の層をAlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)により構成してもよい。
【0008】
窒化物系III−V族化合物半導体は、最も一般的にはAlX By Ga1−x−y−z Inz Asu N1−u−v Pv (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的にはAlX By Ga1−x−y−z Inz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的にはAlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)からなる。窒化物系III−V族化合物半導体の具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどである。
【0009】
半導体発光素子は、半導体レーザや発光ダイオードである。また、半導体装置は、半導体発光素子のほか、電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)などの電子走行素子などであってよい。
【0010】
この発明の第3の発明は、
第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体発光素子である。
【0011】
この発明の第4の発明は、
第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体装置である。
【0012】
この発明の第3および第4の発明においては、その性質に反しない限り、第1および第2の発明に関連して説明したことが成立する。
【0013】
この発明の第3および第4の発明において、半導体層は、基本的にはどのようなものであってもよいが、具体的には、例えば、窒化物系III−V族化合物半導体のほか、AlGaAs系半導体、AlGaInP系半導体、InGaAsP系半導体、GaInNAs系半導体などの各種のIII−V族化合物半導体、あるいは、ZnSe系半導体やZnO系半導体などのII−VI族化合物半導体などの層である。
【0014】
上述のように構成されたこの発明によれば、第1導電型側の電極のコンタクト部が、この電極側から順に第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造、すなわちpnp構造またはnpn構造を有することにより、動作時に電極に電圧を印加した場合、電極から第1の層に注入される正孔または電子は、第2の層をトンネル効果により通り抜けて第3の層に入る。この場合、この第3の層に入った正孔または電子のエネルギーは、従来のように電極のコンタクト部を第1導電型の層だけで構成した場合に比べて、高くなる。
【0015】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図1はこの発明の第1の実施形態によるGaN系半導体レーザを示す。このGaN系半導体レーザは、リッジ構造およびSCH(Separate Confinement Heterostructure)構造を有するものである。図2はこのGaN系半導体レーザのリッジ部の近傍の拡大図である。
【0016】
図1に示すように、この第1の実施形態によるGaN系半導体レーザにおいては、c面サファイア基板1の一主面に、横方向結晶成長技術(例えば、AppliedPhysics Letters vol.75(1999)pp.196−198) によりGaN系半導体層が積層されている。具体的には、c面サファイア基板1の一主面に、低温成長によるアンドープGaNバッファ層2とその上のアンドープGaN層3とからなり、〈1−100〉方向に延在するストライプが形成され、このストライプのアンドープGaN層3を種結晶として、n型GaNコンタクト層4が連続層として成長されている。ここで、このストライプの両側の部分のc面サファイア基板1の表層部も除去されており、この部分では、n型GaNコンタクト層4はこのc面サファイア基板1から浮いた構造になっている。そして、このn型GaNコンタクト層4上に、n型AlGaNクラッド層5、n側光導波層としてのアンドープInGaN光導波層6、例えばアンドープのInx Ga1−x N/Iny Ga1−y N多重量子井戸構造の活性層7、p側光導波層としてのアンドープInGaN光導波層8、p側クラッド層としてのアンドープAlGaNクラッド層9、アンドープInGaN層10、p型AlGaN電子ブロック層11、p側クラッド層としてのp型AlGaN/GaN超格子クラッド層12、n型AlGaInN層13およびp型AlGaInN層14が順次積層されている。この場合、p型AlGaInN層14、n型AlGaInN層13およびp型AlGaN/GaN超格子クラッド層12により、p側電極のコンタクト部のpnp構造が形成されている。アンドープInGaN光導波層6、アンドープInGaN光導波層8、アンドープAlGaNクラッド層9およびアンドープInGaN層10はいずれもn− 型である。p側クラッド層としてp型AlGaN/GaN超格子クラッド層12を用いているのは、トンネル効果により正孔が通りやすくするためである。
【0017】
ここで、アンドープGaNバッファ層2は厚さが例えば30nmである。アンドープGaN層3は厚さが例えば2μmである。n型GaNコンタクト層4は厚さが例えば4μmであり、n型不純物として例えばシリコン(Si)がドープされている。n型AlGaNクラッド層5は厚さが例えば1.5μmであり、n型不純物として例えばSiがドープされ、Al組成は例えば5.5%(0.055)である。アンドープInGaN光導波層6は厚さが例えば30nmであり、In組成は例えば2%(0.02)である。また、アンドープInx Ga1−x N/Iny Ga1−y N多重量子井戸構造の活性層7は、障壁層としてのInx Ga1−x N層と井戸層としてのIny Ga1−y N層とが交互に積層されたもので、例えば、障壁層としてのInx Ga1−x N層の厚さが7nmでx=0.02、井戸層としてのIny Ga1−y N層の厚さが3.5nmでy=0.08、井戸数が3である。
【0018】
アンドープInGaN光導波層8は厚さが例えば30nmであり、In組成は例えば2%(0.02)である。アンドープAlGaNクラッド層9は厚さが例えば100nmであり、Al組成は例えば2.5%(0.025)である。アンドープInGaN層10は厚さが例えば5nmであり、In組成は例えば2%(0.02)である。
【0019】
p型AlGaN電子ブロック層11は厚さが例えば10nm、Al組成は例えば18%(0.18)、p型不純物としてドープされたMgの濃度は例えば1×1019/cm3 〜1×1021/cm3 である。
【0020】
p型AlGaN/GaN超格子クラッド層12は、例えば厚さが2.5nmのアンドープAlGaN層を障壁層とし、例えば厚さが2.5nm、Mgが5×1019/cm3 ドープされたGaN層を井戸層とし、これらを交互に積層した構造を有し、平均のAl組成は例えば4.5%(0.045)、全体の厚さは例えば400nmである。n型AlGaInN層13は厚さが好適には10nm以下、例えば5.0nm、Al組成は例えば7%(0.07)、In組成は例えば3%(0.03)であり、n型不純物として例えばSiが1×1019/cm3 ドープされている。p型AlGaInN層14は厚さが例えば50nmであり、Al組成は例えば5%(0.05)、In組成は例えば15%(0.15)であり、p型不純物として例えばMgが2×1020/cm3 ドープされている。
【0021】
n型GaNコンタクト層4の上層部から上の層は全体として所定幅のメサ形状を有し、更に、このメサ部におけるp型AlGaN/GaN超格子クラッド層12、n型AlGaInN層13およびp型AlGaInN層14には例えば〈1−100〉方向に延在するリッジが形成されている。このリッジの幅は例えば1.5μmである。ここで、このリッジ、すなわちレーザストライプ部は、横方向結晶成長の種結晶から上層に伝播した転位15と互いに隣接する種結晶からの横方向成長の会合部16との間の低欠陥領域に位置している。
【0022】
上記のメサ部の全体を覆うように、例えば厚さが40nmのSiO2 膜のような絶縁膜17および例えば厚さが45nmのSi膜18が順次設けられている。ここで、絶縁膜17は電気絶縁および表面保護のためのものである。Si膜18は、リッジの側壁部においてキンク現象の原因となるレーザ光の1次モードの吸収係数を高め、キンク現象を防止するためのものである。これらの絶縁膜17およびSi膜18のうちのリッジの上の部分には開口19が設けられており、この開口19を通じてp型AlGaInN層14にp側電極20が接触している。このp側電極20は、Pd膜、Pt膜およびAu膜を順次積層した構造を有し、Pd膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、100nmおよび300nmである。一方、絶縁膜17およびSi膜18のうちのメサ部に隣接する所定部分には開口21が設けられており、この開口21を通じてn型GaNコンタクト層4にn側電極22が接触している。このn側電極22は、Ti膜、Pt膜およびAu膜を順次積層した構造を有し、Ti膜、Pt膜およびAu膜の厚さは例えばそれぞれ10nm、50nmおよび100nmである。
【0023】
次に、この第1の実施形態によるGaN系半導体レーザの製造方法について説明する。
まず、あらかじめサーマルクリーニングなどにより表面を清浄化したc面サファイア基板1上に有機金属化学気相成長(MOCVD)法により例えば500℃程度の温度でアンドープGaNバッファ層2を成長させた後、同じくMOCVD法により例えば1000℃の成長温度でアンドープGaN層3を成長させる。
【0024】
次に、アンドープGaN層3の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが100nmのSiO2 膜(図示せず)を形成した後、このSiO2 膜上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜をエッチングし、パターニングする。次に、この所定形状のSiO2 膜をマスクとして例えばRIE法によりc面サファイア基板1の表層部が除去されるまでエッチングを行う。このRIEのエッチングガスとしては、例えば塩素系ガスを用いる。このエッチングによって、種結晶となるストライプ形状のアンドープGaN層3が形成される。このストライプ形状のアンドープGaN層3の延在方向は〈1−100〉方向である。
【0025】
次に、エッチングマスクとして用いたSiO2 膜をエッチング除去した後、ストライプ形状のアンドープGaN層3を種結晶として上述の横方向結晶成長技術によりn型GaNコンタクト層4を成長させる。このときの成長温度は例えば1070℃とする。
【0026】
引き続いて、n型GaNコンタクト層4上に、MOCVD法により、n型AlGaNクラッド層5、アンドープInGaN光導波層6、アンドープのGa1−x Inx N/Ga1−y Iny N多重量子井戸構造の活性層7、アンドープInGaN光導波層8、アンドープAlGaNクラッド層9、アンドープInGaN層10、p型AlGaN電子ブロック層11およびp型AlGaN/GaN超格子クラッド層12、n型AlGaInN層13およびp型AlGaInN層14を順次成長させる。ここで、これらの層の成長温度は、例えば、n型AlGaNクラッド層5は900〜1000℃、アンドープInGaN光導波層6からp型AlGaN電子ブロック層11までは780℃、p型AlGaN/GaN超格子クラッド層12からp型AlGaInN層14は900〜1000℃とする。
【0027】
これらのGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CH3 )3 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH3 )3 Al、TMA)、Inの原料としてはトリメチルインジウム((CH3 )3 In、TMI)を、Nの原料としてはNH3 を用いる。ドーパントについては、n型ドーパントとしては例えばシラン(SiH4 )を、p型ドーパントとしては例えばビス=メチルシクロペンタジエニルマグネシウム((CH3 C5 H4 )2 Mg)あるいはビス=シクロペンタジエニルマグネシウム((C5 H5 )2 Mg)を用いる。
【0028】
また、これらのGaN系半導体層の成長時のキャリアガス雰囲気としては、n型GaNコンタクト層4およびn型AlGaNクラッド層5はN2 とH2 との混合ガス、アンドープInGaN光導波層6からp型AlGaN電子ブロック層11まではN2 ガス雰囲気、p型AlGaN/GaN超格子クラッド層12はN2 とH2 との混合ガス、n型AlGaInN層13およびp型AlGaInN層14はN2 ガス雰囲気を用いる。この場合、アンドープInGaN光導波層6からp型AlGaN電子ブロック層11までの成長ではキャリアガス雰囲気をN2 雰囲気としており、キャリアガス雰囲気にH2 が含まれないので、アンドープInGaN光導波層6、活性層7、アンドープInGaN光導波層8およびアンドープInGaN層10からInが脱離するのを抑えることができ、これらの層の劣化を防止することができる。同様に、n型AlGaInN層13およびp型AlGaInN層14の成長でもキャリアガス雰囲気をN2 雰囲気としており、キャリアガス雰囲気にH2 が含まれないので、これらのn型AlGaInN層13およびp型AlGaInN層14からInが脱離するのを抑えることができ、これらの層の劣化を防止することができる。また、p型AlGaN/GaN超格子クラッド層12の成長時にはキャリアガス雰囲気をN2 とH2 との混合ガス雰囲気としているので、このp型AlGaN/GaN超格子クラッド層12を良好な結晶性で成長させることができる。
【0029】
次に、上述のようにしてGaN系半導体層を成長させたc面サファイア基板1をMOCVD装置から取り出す。そして、p型AlGaInN層14の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.1μmのSiO2 膜(図示せず)を形成した後、このSiO2 膜上にリソグラフィーによりメサ部の形状に対応した所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜をエッチングし、パターニングする。次に、この所定形状のSiO2 膜をマスクとして例えばRIE法によりn型GaNコンタクト層4に達するまでエッチングを行う。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。このエッチングにより、n型GaNコンタクト層4の上層部、n型AlGaNクラッド層5、アンドープInGaN光導波層6、活性層7、アンドープInGaN光導波層8、アンドープAlGaNクラッド層9、アンドープInGaN層10、p型AlGaN電子ブロック層11、p型AlGaN/GaN超格子クラッド層12、n型AlGaInN層13およびp型AlGaInN層14がメサ形状にパターニングされる。
【0030】
次に、エッチングマスクとして用いたSiO2 膜をエッチング除去した後、再び基板全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが0.2μmのSiO2 膜(図示せず)を形成した後、このSiO2 膜上にリソグラフィーによりリッジ部に対応する所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜をエッチングし、リッジ部に対応する形状とする。
【0031】
次に、このSiO2 膜をマスクとしてRIE法によりp型AlGaN電子ブロック層11の直前の深さまでエッチングを行うことによりリッジを形成する。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。
【0032】
次に、エッチングマスクとして用いたSiO2 膜をエッチング除去した後、基板全面に例えばCVD法、真空蒸着法、スパッタリング法などによりSiO2 膜のような絶縁膜17およびSi膜18を順次成膜する。
【0033】
次に、リソグラフィーにより、n側電極形成領域を除いた領域のSi膜18の表面を覆うレジストパターン(図示せず)を形成する。
次に、このレジストパターンをマスクとしてSi膜18および絶縁膜17をエッチングすることにより、開口21を形成する。
【0034】
次に、レジストパターンを残したままの状態で基板全面に例えば真空蒸着法によりTi膜、Pt膜およびAu膜を順次形成した後、レジストパターンをその上に形成されたTi膜、Pt膜およびAu膜とともに除去する(リフトオフ)。これによって、絶縁膜17およびSi膜18の開口21を通じてn型GaNコンタクト層4にコンタクトしたn側電極22が形成される。次に、n側電極22をオーミック接触させるためのアロイ処理を行う。
【0035】
次に、同様なプロセスで、リッジの上の部分のSi膜18および絶縁膜17をエッチング除去して開口19を形成した後、n側電極22と同様にして、この開口19を通じてp型AlGaInN層14にコンタクトしたPd/Pt/Au構造のp側電極20を形成する。
【0036】
この後、上述のようにしてレーザ構造が形成された基板を劈開などによりバー状に加工して両共振器端面を形成し、更にこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。ここで、共振器長は例えばL=600μm、リア側の端面反射率は例えばRr =0.95、フロント側の端面反射率は例えばRf =0.1である。
以上により、目的とするリッジ構造およびSCH構造を有するGaN系半導体レーザが製造される。
【0037】
次に、このGaN系半導体レーザの動作について説明する。図3はこのGaN系半導体レーザの動作時のエネルギーバンド図を簡略化して示したものである。図3において、Ec は伝導帯の下端のエネルギー、Ev は価電子帯の上端のエネルギー、EF はフェルミエネルギーを示す。
【0038】
図3を参照してGaN系半導体レーザの動作を考える。p側電極20のコンタクト部にn型AlGaInN層13を挿入しないときの正孔のエネルギーはqV1 であるのに対し、この第1の実施形態のようにp側電極20のコンタクト部にn型AlGaInN層13を挿入したときの正孔のエネルギーはqV2 である。ただし、qは正孔の電荷を示す。p側電極20とn側電極22との間に順方向電圧を印加して、p型AlGaInN層14とn型AlGaInN層13との間にV1 の電圧を印加したとき、この第1の実施形態のようにp側電極20のコンタクト部にn型AlGaInN層13を挿入した場合、p側電極20から注入され、p型AlGaInN層14に入った正孔は、n型AlGaInN層13に達した時点でqV2 −qV1 =q(V2 −V1 )=qΔVだけエネルギーが高くなる。n型AlGaInN層13に達した正孔は、そのエネルギーを保持したまま、このn型AlGaInN層13をトンネル効果により高速で通り抜け、p型AlGaN/GaN超格子クラッド層12に注入される。すなわち、n型AlGaInN層13を挿入しない場合に比べて、p型AlGaN/GaN超格子クラッド層12に注入される正孔のエネルギーはqΔVだけ増加し、このためp型AlGaN/GaN超格子クラッド層12をトンネル効果で通る正孔のトンネル確率が大幅に増加する。これは、言い方を変えれば、p型AlGaInN層14とn型AlGaInN層13との間にV1 の電圧を印加したとき、実際にはV1 +ΔV=V2 の電圧を印加したのと同等の効果を得ることができ、ひいては動作電圧をΔVだけ低減することができることを意味する。
【0039】
この第1の実施形態によれば、以下のような種々の利点を得ることができる。すなわち、p側電極20のコンタクト部に、p型AlGaInN層14、n型AlGaInN層13およびp型AlGaN/GaN超格子クラッド層12からなるpnp構造が形成されていることにより、上述のように動作電圧の低減を図ることができる。
【0040】
また、この第1の実施形態によれば、p側クラッド層が活性層7側から順に厚さが例えば105nmのアンドープAlGaNクラッド層9と厚さが例えば400nmのp型AlGaN/GaN超格子クラッド層12とからなることにより、p側クラッド層の全体をそれらの合計の厚さのp型AlGaN/GaN超格子クラッド層12で構成した場合に比べて、GaN系半導体レーザの動作電圧を例えば約0.16Vも低減することができる。また、p側クラッド層の全体の厚さは約500nmあり十分大きいため、p側の光の閉じ込めを十分行うことができ、良好な遠視野像(Far Field Pattern,FFP) を得ることができる。すなわち、良好な光学特性を得るのに必要なp側クラッド層の厚さを確保しつつ、動作電圧の上昇の原因となっている高比抵抗のp型AlGaN/GaN超格子クラッド層12の厚さを約100nmも減少させて動作電圧の低減を図ることができる。
【0041】
また、活性層7とMgがドープされたp型層、すなわちp型AlGaN電子ブロック層11、p型AlGaN/GaN超格子クラッド層12およびp型AlGaInN層14との間の距離は、アンドープInGaN光導波層8、アンドープAlGaNクラッド層9およびアンドープInGaN層10の合計の厚さ、例えば30nm+100nm+5nm=135nmもあるため、結晶成長中やエージング中などにおいてp型層中のMgが活性層7に拡散するのを効果的に抑制することができ、それによってMgの拡散による活性層7の劣化を防止することができ、GaN系半導体レーザのエージング劣化率を低減することができ、信頼性および歩留まりの向上を図ることができる。
【0042】
また、活性層7とMgがドープされたp型層との間に格子歪層であるアンドープAlGaNクラッド層9があるため、これによってもp型層中のMgが活性層7に拡散するのを抑制することができ、活性層7の劣化をより効果的に防止することができる。
【0043】
また、Mgがドープされたp型層は一般にn型層に比べて結晶性が悪く、光の吸収が起こりやすいため、p型層が活性層7の付近にあると光吸収係数αが増大するが、上述のように活性層7とp型層とは135nmも離れているため、活性層7の付近のαを十分に低く抑えることができる。これによって、GaN系半導体レーザのしきい値電流密度Jth、したがってしきい値電流Ithを低減することができるとともに、スロープ効率の向上を図ることができる。更に、結晶性の悪いMgがドープされたp型層が光密度の高い活性層7の付近から上述のように十分に離れているため、光による活性層7の付近の結晶の劣化が生じにくく、GaN系半導体レーザの寿命および信頼性の向上を図ることができる。
【0044】
また、Al組成比が0.18と大きいp型AlGaN電子ブロック層11とInGaN層からなる活性層7との間には大きな格子定数差があるが、それらは上述のように135nmも離れているため、この格子定数差により活性層7に生じる歪を緩和することができ、発光効率の向上を図ることができる。このため、量子効率の向上により、しきい値電流密度Jth、したがってしきい値電流Ithを低減することができるとともに、スロープ効率の向上を図ることができる。
【0045】
また、アンドープAlGaNクラッド層9とp型AlGaN電子ブロック層11との間に活性層7と格子定数がほぼ等しいアンドープInGaN層10が設けられているため、活性層7とp型AlGaN電子ブロック層11およびp型AlGaN/GaN超格子クラッド層12との間に大きな格子定数差があっても、これらのp型AlGaN電子ブロック層11およびp型AlGaN/GaN超格子クラッド層12により活性層7に生じる歪を緩和することができる。このため、GaN系半導体レーザのしきい値電流密度Jth、したがってしきい値電流Ithを低減することができるとともに、スロープ効率の向上を図ることができる。
【0046】
また、上述のしきい値電流Ithの低減により、GaN系半導体レーザの雑音特性の向上を図ることができる。
【0047】
また、活性層7に注入された電子が活性層7を通り過ぎてアンドープAlGaNクラッド層9に到達すると、アンドープInGaN光導波層8とこのアンドープAlGaNクラッド層9との間の伝導帯のエネルギー差ΔEC より大きなエネルギーを持つ電子は、このアンドープAlGaNクラッド層9を飛び越える際にΔEC 分だけエネルギーが低下する。一方、ΔEC より小さいエネルギーしか持っていない電子は、アンドープAlGaNクラッド層9を飛び越えることができないため、アンドープInGaN光導波層8に留まることになる。このように、アンドープAlGaNクラッド層9を飛び越えようとする電子のエネルギーや数が減少することにより、GaN系半導体レーザのスロープ効率の向上を図ることができる。また、GaN系半導体レーザの高温、高出力駆動時の電子のオーバーフローを防止することができ、GaN系半導体レーザの動作電流の低減を図ることができる。
【0048】
更に、アンドープInGaN光導波層6からp型AlGaN電子ブロック層11までの成長ではキャリアガス雰囲気をN2 雰囲気としており、キャリアガス雰囲気にH2 が含まれないので、特に活性層7からInが脱離するのを抑えることができ、その劣化を防止することができ、GaN系半導体レーザの信頼性および寿命の向上を図ることができる。
【0049】
以上により、動作電圧およびしきい値電流が低く、温度特性が良好で長寿命かつ高信頼性のGaN系半導体レーザを実現することができる。
この第1の実施形態によるGaN系半導体レーザは、高温、高出力駆動時の動作電流および動作電圧の低減を図ることができ、長寿命でもあることから、特に光ディスクに対する書き込み用高出力半導体レーザとして用いて好適なものである。
【0050】
次に、この発明の第2の実施形態によるGaN系半導体レーザについて説明する。図4はこのGaN系半導体レーザのリッジ部の近傍の拡大図である。
図4に示すように、この第2の実施形態によるGaN系半導体レーザにおいては、第1の実施形態によるGaN系半導体レーザにおけるp型AlGaInN層14の代わりに、p型GaInNAs層23が設けられている。このp型GaInNAs層23の厚さは例えば5nmである。そして、このp型GaInNAs層23、n型AlGaInN層13およびp型AlGaN/GaN超格子クラッド層12により、p側電極のコンタクト部のpnp構造が形成されている。ここで、p型GaInNAs層23は、AlGaInNとの間に大きな格子定数差が存在するが、その厚さが5nmと薄いため均一な成膜が可能であり、たとえ成膜が不均一に行われて表面に凹凸が発生しても殆ど問題ない。
【0051】
その他の構成は、第1の実施形態によるGaN系半導体レーザと同様であるので、説明を省略する。
このGaN系半導体レーザの製造方法は、第1の実施形態によるGaN系半導体レーザの製造方法と同様であるので、説明を省略する。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
【0052】
次に、この発明の第3の実施形態によるGaN系半導体レーザについて説明する。図5はこのGaN系半導体レーザのリッジ部の近傍の拡大図である。
図5に示すように、この第3の実施形態によるGaN系半導体レーザにおいては、第1の実施形態によるGaN系半導体レーザにおけるp型AlGaInN層14およびn型AlGaInN層13の代わりにそれぞれp型InGaAs層24およびn型GaSbAs層25が設けられている。p型InGaAs層24の厚さは例えば5nm、n型GaSbAs層25の厚さも例えば5nmである。そして、このp型InGaAs層24、n型GaSbAs層25およびp型AlGaN/GaN超格子クラッド層12により、p側電極のコンタクト部のpnp構造が形成されている。ここで、p型InGaAs層24およびn型GaSbAs層25は、AlGaInNとの間に大きな格子定数差が存在するが、その厚さが5nmと薄いため均一な成膜が可能であり、たとえ成膜が不均一に行われて表面に凹凸が発生しても殆ど問題ない。
【0053】
その他の構成は、第1の実施形態によるGaN系半導体レーザと同様であるので、説明を省略する。
このGaN系半導体レーザの製造方法は、第1の実施形態によるGaN系半導体レーザの製造方法と同様であるので、説明を省略する。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
【0054】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0055】
例えば、上述の第1〜第3の実施形態において挙げた数値、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、基板、原料、プロセスなどを用いてもよい。
【0056】
具体的には、例えば、上述の第1〜第3の実施形態においては、レーザ構造を形成するn型層を基板上に最初に積層し、その上にp型層を積層しているが、これと積層順序を逆にし、基板上に最初にp型層を積層し、その上にn型層を積層した構造としてもよい。
【0057】
また、上述の第1〜第3の実施形態においては、n側光導波層としてのアンドープInGaN光導波層6およびp側光導波層としてのアンドープInGaN光導波層8は互いに同一組成であるが、これらのアンドープInGaN光導波層6およびアンドープInGaN光導波層8の組成は、良好な光学特性が得られる限り、互いに異なっていてもよく、例えばアンドープInGaN光導波層8のIn組成をアンドープInGaN光導波層6より低くしてもよい。更には、必要に応じて、n側光導波層およびp側光導波層の材料としてInGaNと異なる組成のもの、例えばGaNを用いてもよい。
【0058】
また、上述の第1〜第3の実施形態においては、c面サファイア基板1を用いているが、必要に応じて、SiC基板、Si基板、スピネル基板、厚いn型GaN層からなる基板などを用いてもよい。また、GaNバッファ層2の代わりに、AlNバッファ層やAlGaNバッファ層を用いてもよい。
【0059】
また、上述の第1〜第3の実施形態においては、この発明をSCH構造のGaN系半導体レーザに適用した場合について説明したが、この発明は、例えば、DH(Double Heterostructure)構造のGaN系半導体レーザに適用してもよいことはもちろん、GaN系発光ダイオードに適用してもよい。
【0060】
更に、上述の第1〜第3の実施形態においては、p型AlGaN/GaN超格子クラッド層12において、AlGaN層にはMgをドープしていないが、必要に応じて、このAlGaN層にもMgをドープしてもよく、あるいは、GaN層にはMgをドープせず、AlGaN層にのみMgをドープしてもよい。
【0061】
【発明の効果】
以上説明したように、この発明によれば、第1導電型側の電極のコンタクト部が、この電極側から順に第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有することにより、動作電圧の低減を図ることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態によるGaN系半導体レーザを示す断面図である。
【図2】この発明の第1の実施形態によるGaN系半導体レーザの要部の拡大断面図である。
【図3】この発明の第1の実施形態によるGaN系半導体レーザの動作を説明するためのエネルギーバンド構造を示す略線図である。
【図4】この発明の第2の実施形態によるGaN系半導体レーザの要部の拡大断面図である。
【図5】この発明の第3の実施形態によるGaN系半導体レーザの要部の拡大断面図である。
【符号の説明】
1・・・c面サファイア基板、4・・・n型GaNコンタクト層、5・・・n型AlGaNクラッド層、6・・・アンドープInGaN光導波層、7・・・活性層、8・・・アンドープInGaN光導波層、9・・・アンドープAlGaNクラッド層、10・・・アンドープInGaN層、11・・・p型AlGaN電子ブロック層、12・・・p型AlGaN/GaN超格子クラッド層、13・・・n型AlGaInN層、14・・・p型AlGaInN層、17・・・絶縁膜、18・・・Si膜、20・・・p側電極、22・・・n側電極、23・・・p型GaInNAs層、24・・・p型InGaAs層、25・・・n型GaSbAs層
Claims (11)
- 窒化物系III−V族化合物半導体を用いた半導体発光素子において、
第1導電型側の電極のコンタクト部が、この電極側から順に第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体発光素子。 - 上記第2の層の厚さが10nm以下である
ことを特徴とする請求項1記載の半導体発光素子。 - 上記第1の層、上記第2の層および上記第3の層はAlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)からなる
ことを特徴とする請求項1記載の半導体発光素子。 - 上記第1の層はp型層、上記第2の層はn型層および上記第3の層はp型層である
ことを特徴とする請求項3記載の半導体発光素子。 - 上記第1の層を構成するp型層および上記第3の層を構成するp型層にはp型不純物としてMgがドープされ、上記第2の層を構成するn型層にはn型不純物としてSiがドープされている
ことを特徴とする請求項4記載の半導体発光素子。 - 上記第2の層を構成するn型層にn型不純物としてドープされたSiの濃度は1×1018cm−3以上である
ことを特徴とする請求項5記載の半導体発光素子。 - 上記第1の層を構成するp型層および上記第3の層を構成するp型層にp型不純物としてドープされたMgの濃度は1×1018cm−3以上である
ことを特徴とする請求項5記載の半導体発光素子。 - 上記第1の層はGap In1−p Nq As1−q (ただし、0≦p≦1、0≦q≦1)からなり、上記第2の層および上記第3の層はAlX Ga1−x−z Inz N(ただし、0≦x≦1、0≦z≦1)からなる
ことを特徴とする請求項1記載の半導体発光素子。 - 窒化物系III−V族化合物半導体を用いた半導体装置において、
第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体装置。 - 第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体発光素子。 - 第1導電型側の電極のコンタクト部が、第1導電型の第1の層と第2導電型の第2の層と第1導電型の第3の層とからなる積層構造を有する
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346132A JP4449296B2 (ja) | 2002-11-28 | 2002-11-28 | GaN系半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346132A JP4449296B2 (ja) | 2002-11-28 | 2002-11-28 | GaN系半導体発光素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179532A true JP2004179532A (ja) | 2004-06-24 |
JP4449296B2 JP4449296B2 (ja) | 2010-04-14 |
Family
ID=32707132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002346132A Expired - Fee Related JP4449296B2 (ja) | 2002-11-28 | 2002-11-28 | GaN系半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449296B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123623A (ja) * | 2003-10-17 | 2005-05-12 | Samsung Electronics Co Ltd | III−V族GaN系半導体素子及びその製造方法 |
JP2006140387A (ja) * | 2004-11-15 | 2006-06-01 | Nec Corp | 窒化物半導体レ−ザ及びその製造方法 |
WO2007029638A1 (ja) * | 2005-09-05 | 2007-03-15 | Matsushita Electric Works, Ltd. | 半導体発光素子およびそれを用いた照明装置 |
JP2007273901A (ja) * | 2006-03-31 | 2007-10-18 | Mitsubishi Electric Corp | 半導体発光素子 |
JP2008124109A (ja) * | 2006-11-09 | 2008-05-29 | Sony Corp | 半導体レーザ、半導体レーザの製造方法、光ピックアップ、光ディスク装置、半導体装置および半導体装置の製造方法 |
US7606278B2 (en) | 2006-05-02 | 2009-10-20 | Sony Corporation | Semiconductor laser, method of manufacturing semiconductor device, optical pickup, and optical disk apparatus |
JP2011517070A (ja) * | 2008-03-31 | 2011-05-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体素子及び半導体素子の製造方法 |
-
2002
- 2002-11-28 JP JP2002346132A patent/JP4449296B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123623A (ja) * | 2003-10-17 | 2005-05-12 | Samsung Electronics Co Ltd | III−V族GaN系半導体素子及びその製造方法 |
JP2006140387A (ja) * | 2004-11-15 | 2006-06-01 | Nec Corp | 窒化物半導体レ−ザ及びその製造方法 |
WO2007029638A1 (ja) * | 2005-09-05 | 2007-03-15 | Matsushita Electric Works, Ltd. | 半導体発光素子およびそれを用いた照明装置 |
JP2007073630A (ja) * | 2005-09-05 | 2007-03-22 | Matsushita Electric Works Ltd | 半導体発光素子およびそれを用いた照明装置 |
US7723739B2 (en) | 2005-09-05 | 2010-05-25 | Panasonic Electric Works Co., Ltd. | Semiconductor light emitting device and illuminating device using it |
KR100978330B1 (ko) * | 2005-09-05 | 2010-08-26 | 파나소닉 전공 주식회사 | 반도체 발광 소자 및 반도체 발광 소자를 사용한 조명 장치 |
JP2007273901A (ja) * | 2006-03-31 | 2007-10-18 | Mitsubishi Electric Corp | 半導体発光素子 |
US7606278B2 (en) | 2006-05-02 | 2009-10-20 | Sony Corporation | Semiconductor laser, method of manufacturing semiconductor device, optical pickup, and optical disk apparatus |
JP2008124109A (ja) * | 2006-11-09 | 2008-05-29 | Sony Corp | 半導体レーザ、半導体レーザの製造方法、光ピックアップ、光ディスク装置、半導体装置および半導体装置の製造方法 |
JP2011517070A (ja) * | 2008-03-31 | 2011-05-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体素子及び半導体素子の製造方法 |
US8565278B2 (en) | 2008-03-31 | 2013-10-22 | Osram Opto Semiconductors Gmbh | Semiconductor component and method for producing a semiconductor component |
US9543218B2 (en) | 2008-03-31 | 2017-01-10 | Osram Opto Semiconductors Gmbh | Semiconductor component and method for producing a semiconductor component |
Also Published As
Publication number | Publication date |
---|---|
JP4449296B2 (ja) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4246242B2 (ja) | 半導体発光素子 | |
JP5434882B2 (ja) | GaN系III−V族化合物半導体発光素子 | |
US7755101B2 (en) | Semiconductor light emitting device | |
JP2003289176A (ja) | 半導体発光素子およびその製造方法 | |
JP2002335053A (ja) | 半導体レーザの製造方法、半導体レーザ、半導体装置の製造方法および半導体装置 | |
JP2007235107A (ja) | 半導体発光素子 | |
JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
JP5507792B2 (ja) | Iii族窒化物半導体光素子 | |
JP2003332688A (ja) | Iii族窒化物系化合物半導体レーザ | |
JP3311275B2 (ja) | 窒化物系半導体発光素子 | |
JP2004063537A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
JP4877294B2 (ja) | 半導体発光素子の製造方法 | |
JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
JP2003086903A (ja) | 半導体発光素子およびその製造方法 | |
JP4449296B2 (ja) | GaN系半導体発光素子 | |
JP3735638B2 (ja) | 半導体レーザおよびその製造方法 | |
JP2009038408A (ja) | 半導体発光素子 | |
JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4179280B2 (ja) | 半導体発光素子の製造方法 | |
JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
JP3439161B2 (ja) | 窒化物系発光素子 | |
JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP3938207B2 (ja) | 半導体発光素子の製造方法 | |
JP4969210B2 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20041224 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Effective date: 20050909 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081209 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20090202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100118 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |