JPH08250806A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH08250806A JPH08250806A JP5231995A JP5231995A JPH08250806A JP H08250806 A JPH08250806 A JP H08250806A JP 5231995 A JP5231995 A JP 5231995A JP 5231995 A JP5231995 A JP 5231995A JP H08250806 A JPH08250806 A JP H08250806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- active
- type
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 有機金属熱分解気相成長法（ＭＯＶＰＥ）成
長装置により製作する、光通信用、及び光計測用光源と
して有用な、埋め込み型の半導体発光素子及びその製造
方法を提供する。 【構成】 活性層９の上下及び両側面を該活性層９より
もバンドギャップエネルギが大きく屈折率の小さいＩｎ
ＧａＡｓＰガイド層１０，１１で形成され、電流通路と
なる上下方向を第二及び第一の導電形のｎ型ＩｎＰ層２
及びｐ型ＩｎＰ層１２の化合物半導体で挟んだマストラ
ンスポート形の半導体発光素子において、上記活性層９
を含む活性領域のメサ構造体の両側面に、第二及び第一
の導電形の化合物半導体層１４、１５及びこの半導体層
と活性層との中間のバンドギャップを有し、電流の再結
合層として動作する化合物半導体層１６からなる電流狭
窄層が形成されてなり、更に、全面に第二導電形の化合
物半導体層１７が形成されてなる。
長装置により製作する、光通信用、及び光計測用光源と
して有用な、埋め込み型の半導体発光素子及びその製造
方法を提供する。 【構成】 活性層９の上下及び両側面を該活性層９より
もバンドギャップエネルギが大きく屈折率の小さいＩｎ
ＧａＡｓＰガイド層１０，１１で形成され、電流通路と
なる上下方向を第二及び第一の導電形のｎ型ＩｎＰ層２
及びｐ型ＩｎＰ層１２の化合物半導体で挟んだマストラ
ンスポート形の半導体発光素子において、上記活性層９
を含む活性領域のメサ構造体の両側面に、第二及び第一
の導電形の化合物半導体層１４、１５及びこの半導体層
と活性層との中間のバンドギャップを有し、電流の再結
合層として動作する化合物半導体層１６からなる電流狭
窄層が形成されてなり、更に、全面に第二導電形の化合
物半導体層１７が形成されてなる。
Description
【０００１】
【産業上の利用分野】本発明は有機金属熱分解気相成長
法（ＭＯＶＰＥ）成長装置により製作する、光通信用、
及び光計測用光源として有用な、埋め込み型の半導体発
光素子及びその製造方法に関するものである。
法（ＭＯＶＰＥ）成長装置により製作する、光通信用、
及び光計測用光源として有用な、埋め込み型の半導体発
光素子及びその製造方法に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】発光素
子製作に当たっては、素子の性能向上のために埋め込み
構造が採用されている。該埋め込み成長においては、活
性層を含むメサ構造を形成するに当たり、メサ構造形成
時に活性層側面には加工ダメージが入り結晶の品質が低
下する。
子製作に当たっては、素子の性能向上のために埋め込み
構造が採用されている。該埋め込み成長においては、活
性層を含むメサ構造を形成するに当たり、メサ構造形成
時に活性層側面には加工ダメージが入り結晶の品質が低
下する。
【０００３】また、活性層側面を露出させたメサ構造の
両わきを埋め込み成長するにあたり、メサの上に形成さ
れたマスクを選択マスクとして利用して埋め込み成長を
行うので、結晶成長の昇温時に露出した活性層側面が熱
ダメージをうけ結晶の品質が低下するという欠点があっ
た。
両わきを埋め込み成長するにあたり、メサの上に形成さ
れたマスクを選択マスクとして利用して埋め込み成長を
行うので、結晶成長の昇温時に露出した活性層側面が熱
ダメージをうけ結晶の品質が低下するという欠点があっ
た。
【０００４】特にアルミを含んだ混晶の活性層を埋め込
み成長する場合には顕著である。
み成長する場合には顕著である。
【０００５】この点、マストランスポート形の発光素子
は加工時のダメージがあっても、選択的に活性層をサイ
ドエッチングするので、メサ形成時の加工ダメージは取
り除かれる。このマストランスポート形の従来素子の一
例を図４に示す。図４中、符号１はｎ−ＩｎＰ基板，２
はｎ−ＩｎＰバッファ層，３は活性層，４はｐ−ＩｎＰ
クラッド層，５はｐ−ＩｎＧａＡｓＰ電極層，６はＳｉ
Ｏ2 膜，７はｐ型電極及び８はｎ型電極を各々図示す
る。
は加工時のダメージがあっても、選択的に活性層をサイ
ドエッチングするので、メサ形成時の加工ダメージは取
り除かれる。このマストランスポート形の従来素子の一
例を図４に示す。図４中、符号１はｎ−ＩｎＰ基板，２
はｎ−ＩｎＰバッファ層，３は活性層，４はｐ−ＩｎＰ
クラッド層，５はｐ−ＩｎＧａＡｓＰ電極層，６はＳｉ
Ｏ2 膜，７はｐ型電極及び８はｎ型電極を各々図示す
る。
【０００６】また、結晶成長の昇温時における熱ダメー
ジも昇温と共にマストランスポートによって、活性層側
面が覆われるので熱ダメージを防ぐことが可能となる。
ジも昇温と共にマストランスポートによって、活性層側
面が覆われるので熱ダメージを防ぐことが可能となる。
【０００７】しかし、素子の平坦性が悪く、基板が露出
されているので、電極形成が容易でないという欠点があ
り、電流のリークパスが出来やすく、素子の性能を低下
させるので、製作歩留まりが低かった。
されているので、電極形成が容易でないという欠点があ
り、電流のリークパスが出来やすく、素子の性能を低下
させるので、製作歩留まりが低かった。
【０００８】本発明は、これらの従来素子の有する欠点
を解決するためになされたもので、マストランスポート
成長に続いて、メサ形成時の選択マスクをそのまま利用
して、電流狭窄のための埋め込み成長を行い、更に光の
閉じ込めの改善と素子平坦化のためにクラッド層及び電
極層を形成することにより、素子の平坦化を可能とし、
電極形成を容易にして、素子の製作歩留まりを向上させ
る半導体素子及びその製造方法を提供することを目的と
する。
を解決するためになされたもので、マストランスポート
成長に続いて、メサ形成時の選択マスクをそのまま利用
して、電流狭窄のための埋め込み成長を行い、更に光の
閉じ込めの改善と素子平坦化のためにクラッド層及び電
極層を形成することにより、素子の平坦化を可能とし、
電極形成を容易にして、素子の製作歩留まりを向上させ
る半導体素子及びその製造方法を提供することを目的と
する。
【０００９】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体素子の構成は、活性層の上下及び両側面
を活性層よりもバンドギャップエネルギが大きく、屈折
率の小さい化合物半導体で形成され、電流通路となる上
下方向を第一の導電形と第二の導電形の化合物半導体で
挟んだマストランスポート形の半導体発光素子におい
て、 活性層を含む活性領域のメサ構造体の両側面を、
第二及び第一の導電形の化合物半導体層及びこの半導体
層と活性層との中間のバンドギャップを有し、電流の再
結合層として動作する化合物半導体層からなる電流狭窄
層が形成され、且つ、全面に第二導電形の化合物半導体
層が形成されていることを特徴とする。
明に係る半導体素子の構成は、活性層の上下及び両側面
を活性層よりもバンドギャップエネルギが大きく、屈折
率の小さい化合物半導体で形成され、電流通路となる上
下方向を第一の導電形と第二の導電形の化合物半導体で
挟んだマストランスポート形の半導体発光素子におい
て、 活性層を含む活性領域のメサ構造体の両側面を、
第二及び第一の導電形の化合物半導体層及びこの半導体
層と活性層との中間のバンドギャップを有し、電流の再
結合層として動作する化合物半導体層からなる電流狭窄
層が形成され、且つ、全面に第二導電形の化合物半導体
層が形成されていることを特徴とする。
【００１０】また、半導体素子の製造方法は、上記構造
の半導体発光素子を形成するに当たり、（１）第一の導
電形を有する半導体基板上に第一の導電形を有するバッ
ファ層及びノンドープの光ガイド層及び歪ＭＱＷ活性層
及びノンドープ光ガイド層及び第二の導電形を有するク
ラッド層を順次積層して積層体を形成する第１の工程
と、（２）該積層体上に、誘電体薄膜からなる所定の形
状のマスクを形成する第２の工程と、（３）該マスクを
介して、該クラッド層をエッチングし、メサストライプ
を形成し、更に二つの該光ガイド層と該歪ＭＱＷ活性層
とを選択的にエッチングして、該ガイド層と該歪ＭＱＷ
活性層からなる活性領域がメサストライプ幅よりも狭く
なるように、第二のメサストライプを形成する第３の工
程と、（４）該活性領域の両側面をこれらの半導体より
もバンドギャップの大きい上下に配置した該バッファ層
及び該クラッド層によって、マストランスポートにより
埋め込み成長する第４の工程と、（５）該マストランス
ポートにより活性領域が埋め込まれたメサストライプ構
造の両わきに、第二の導電形と第一の導電形を有する電
流ブロック層、及び電流の再結合層を配置する第５工程
と、（６）前記第２の工程で形成したマスクを除去する
第６の工程と、（７）素子全体を平坦化するよう素子基
板全面に、基板と反対導電形の埋め込み層と電極層を形
成する第７の工程と、を備えたことを特徴とする。
の半導体発光素子を形成するに当たり、（１）第一の導
電形を有する半導体基板上に第一の導電形を有するバッ
ファ層及びノンドープの光ガイド層及び歪ＭＱＷ活性層
及びノンドープ光ガイド層及び第二の導電形を有するク
ラッド層を順次積層して積層体を形成する第１の工程
と、（２）該積層体上に、誘電体薄膜からなる所定の形
状のマスクを形成する第２の工程と、（３）該マスクを
介して、該クラッド層をエッチングし、メサストライプ
を形成し、更に二つの該光ガイド層と該歪ＭＱＷ活性層
とを選択的にエッチングして、該ガイド層と該歪ＭＱＷ
活性層からなる活性領域がメサストライプ幅よりも狭く
なるように、第二のメサストライプを形成する第３の工
程と、（４）該活性領域の両側面をこれらの半導体より
もバンドギャップの大きい上下に配置した該バッファ層
及び該クラッド層によって、マストランスポートにより
埋め込み成長する第４の工程と、（５）該マストランス
ポートにより活性領域が埋め込まれたメサストライプ構
造の両わきに、第二の導電形と第一の導電形を有する電
流ブロック層、及び電流の再結合層を配置する第５工程
と、（６）前記第２の工程で形成したマスクを除去する
第６の工程と、（７）素子全体を平坦化するよう素子基
板全面に、基板と反対導電形の埋め込み層と電極層を形
成する第７の工程と、を備えたことを特徴とする。
【００１１】以下、本発明の内容を説明する。
【００１２】本発明では、ＭＯＶＰＥ（有機金属熱分解
気相成長法）により第一導電形半導体基板上に第一の導
電形を有するバッファ層及びノンドープの光ガイド層及
びノンドープ歪ＭＱＷ活性層及びノンドープ光ガイド層
及び第二の導電形を有するクラッド層を順次成長し、こ
の積層体上にストライプ状に誘電体窒化膜を形成して、
この誘電体窒化膜をマスクとして利用し、ウエットエッ
チングにより第二導電形のクラッド層をマスク領域を残
して光ガイド層上部までエッチングする。
気相成長法）により第一導電形半導体基板上に第一の導
電形を有するバッファ層及びノンドープの光ガイド層及
びノンドープ歪ＭＱＷ活性層及びノンドープ光ガイド層
及び第二の導電形を有するクラッド層を順次成長し、こ
の積層体上にストライプ状に誘電体窒化膜を形成して、
この誘電体窒化膜をマスクとして利用し、ウエットエッ
チングにより第二導電形のクラッド層をマスク領域を残
して光ガイド層上部までエッチングする。
【００１３】更に、選択エッチング液を用いて、二つの
光ガイド層と歪ＭＱＷ活性層を基本横モード発振とマス
トランスポートが可能な活性層幅までオーバーエッチン
グする。
光ガイド層と歪ＭＱＷ活性層を基本横モード発振とマス
トランスポートが可能な活性層幅までオーバーエッチン
グする。
【００１４】次に、ＭＯＶＰＥ装置内で昇温時にマスト
ランスポートを行い、続いてマストランスポートにより
活性領域が埋め込まれたメサストライプ構造の両わき
に、第二の導電形と第一の導電形を有する電流ブロック
層、及び再結合層を成長する。
ランスポートを行い、続いてマストランスポートにより
活性領域が埋め込まれたメサストライプ構造の両わき
に、第二の導電形と第一の導電形を有する電流ブロック
層、及び再結合層を成長する。
【００１５】次に、選択マスクとして用いた誘電体窒化
膜を除去し、全面に活性層よりバンドギャップの大きい
第二導電形の半導体層を成長して光の閉じ込めを良くす
ると共に素子の平坦化を行った。
膜を除去し、全面に活性層よりバンドギャップの大きい
第二導電形の半導体層を成長して光の閉じ込めを良くす
ると共に素子の平坦化を行った。
【００１６】更に、第二導電形の電極形成を当たって
は、活性領域に効率よく電流注入出来ることと、高周波
特性を良くするために活性領域の上部領域を除いて、Ｓ
ｉＯ2膜を形成して、その上に全面電極を形成した。
は、活性領域に効率よく電流注入出来ることと、高周波
特性を良くするために活性領域の上部領域を除いて、Ｓ
ｉＯ2膜を形成して、その上に全面電極を形成した。
【００１７】
【実施例】以下、図面に沿って本発明の好適な実施例に
ついて説明する。なお、実施例は一つの例示であって、
本発明の精神を逸脱しない範囲で種々の変更あるいは改
良（例えば活性領域の光ガイド層にＤＦＢ（分布帰還
形）形レーザを得ることを目的として回折格子を形成す
ること）を行いうることは言うまでもない。
ついて説明する。なお、実施例は一つの例示であって、
本発明の精神を逸脱しない範囲で種々の変更あるいは改
良（例えば活性領域の光ガイド層にＤＦＢ（分布帰還
形）形レーザを得ることを目的として回折格子を形成す
ること）を行いうることは言うまでもない。
【００１８】（実施例１）バンドギャップエネルギの代
わりに、バンドギャップ波長で説明する。バンドギャッ
プ波長はバンドギャップエネルギの逆数に比例する。図
１〜図３は発光波長１．５μｍ帯のｎ型ＩｎＰ基板を用
いたＩｎＧａＡｓ／ＩｎＡｌＡｓ材料による歪ＭＱＷレ
ーザについての実施例を説明する図である。図３に示す
ように、本実施例に係る半導体発光素子は、活性層９の
上下及び両側面を該活性層９よりもバンドギャップエネ
ルギが大きく屈折率の小さいＩｎＧａＡｓＰガイド層１
０，１１で形成され、電流通路となる上下方向を第二及
び第一の導電形のｎ型ＩｎＰ層２及びｐ型ＩｎＰ層１２
の化合物半導体で挟んだマストランスポート形の半導体
発光素子において、上記活性層９を含む活性領域のメサ
構造体の両側面に、第二及び第一の導電形の化合物半導
体層１４、１５及びこの半導体層と活性層との中間のバ
ンドギャップを有し、電流の再結合層として動作する化
合物半導体層としての再結合層１６からなる電流狭窄層
が形成されてなり、且つ全面に第二導電形の化合物半導
体層１７が形成されてなるものである。尚、同図中、符
号１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、６
は誘電体膜（ＳｉＮｘ窒化膜、ＳｉＯ2 膜等）７はｐ形
オーミック電極及び１８はｐ型ＩｎＧａＡｓ電極層を図
示する。
わりに、バンドギャップ波長で説明する。バンドギャッ
プ波長はバンドギャップエネルギの逆数に比例する。図
１〜図３は発光波長１．５μｍ帯のｎ型ＩｎＰ基板を用
いたＩｎＧａＡｓ／ＩｎＡｌＡｓ材料による歪ＭＱＷレ
ーザについての実施例を説明する図である。図３に示す
ように、本実施例に係る半導体発光素子は、活性層９の
上下及び両側面を該活性層９よりもバンドギャップエネ
ルギが大きく屈折率の小さいＩｎＧａＡｓＰガイド層１
０，１１で形成され、電流通路となる上下方向を第二及
び第一の導電形のｎ型ＩｎＰ層２及びｐ型ＩｎＰ層１２
の化合物半導体で挟んだマストランスポート形の半導体
発光素子において、上記活性層９を含む活性領域のメサ
構造体の両側面に、第二及び第一の導電形の化合物半導
体層１４、１５及びこの半導体層と活性層との中間のバ
ンドギャップを有し、電流の再結合層として動作する化
合物半導体層としての再結合層１６からなる電流狭窄層
が形成されてなり、且つ全面に第二導電形の化合物半導
体層１７が形成されてなるものである。尚、同図中、符
号１はｎ型ＩｎＰ基板、２はｎ型ＩｎＰバッファ層、６
は誘電体膜（ＳｉＮｘ窒化膜、ＳｉＯ2 膜等）７はｐ形
オーミック電極及び１８はｐ型ＩｎＧａＡｓ電極層を図
示する。
【００１９】次に、本実施例に係る発光素子を得る方法
を説明する。先ず、図１に示す通り、ＭＯＶＰＥ結晶成
長装置により、第一回目の成長として成長温度７００度
において、ｎ形ＩｎＰ（１００）面方位基板１上にｎ形
ＩｎＰバッファ層（０．５μｍ厚、キャリア濃度：１×
１０18ｃｍ-3）２を形成し、次に、ノンドープのＩｎＡ
ｌＡｓで始まるＩｎＧａＡｓ／ＩｎＡｌＡｓ ＭＱＷ４
Ｐａｉｒの活性層（ウェル〜７０Ａ、バリヤ〜３０Ａ）
９及びこの活性層９の上下を１．３μｍ組成のＩｎＧａ
ＡｓＰガイド層（〜４００Ａ）１０，１１ではさんだＳ
ＣＨ構造（〜０．１２μｍ厚）の活性領域を形成すると
共に、ｐ形ＩｎＰクラッド層（０．７μｍ厚、キャリア
濃度：５×１０17ｃｍ-3）１２を順次成長する。
を説明する。先ず、図１に示す通り、ＭＯＶＰＥ結晶成
長装置により、第一回目の成長として成長温度７００度
において、ｎ形ＩｎＰ（１００）面方位基板１上にｎ形
ＩｎＰバッファ層（０．５μｍ厚、キャリア濃度：１×
１０18ｃｍ-3）２を形成し、次に、ノンドープのＩｎＡ
ｌＡｓで始まるＩｎＧａＡｓ／ＩｎＡｌＡｓ ＭＱＷ４
Ｐａｉｒの活性層（ウェル〜７０Ａ、バリヤ〜３０Ａ）
９及びこの活性層９の上下を１．３μｍ組成のＩｎＧａ
ＡｓＰガイド層（〜４００Ａ）１０，１１ではさんだＳ
ＣＨ構造（〜０．１２μｍ厚）の活性領域を形成すると
共に、ｐ形ＩｎＰクラッド層（０．７μｍ厚、キャリア
濃度：５×１０17ｃｍ-3）１２を順次成長する。
【００２０】続いて、ロードロックが付加されたプラズ
マＣＶＤにより、基板温度２００度以上に加熱してシラ
ンガスとアンモニアガスの比を１対２の割合でＳｉＮｘ
膜を全面に形成する。その後、フォトリソ技術とＲＩＥ
装置により、レジスト膜をマスクとして利用し、Ｓ2 Ｆ
6 ガスにより＜１１０＞逆メサ方向に沿ってストライプ
状に幅３μｍのＳｉＮｘ膜１３を形成した。
マＣＶＤにより、基板温度２００度以上に加熱してシラ
ンガスとアンモニアガスの比を１対２の割合でＳｉＮｘ
膜を全面に形成する。その後、フォトリソ技術とＲＩＥ
装置により、レジスト膜をマスクとして利用し、Ｓ2 Ｆ
6 ガスにより＜１１０＞逆メサ方向に沿ってストライプ
状に幅３μｍのＳｉＮｘ膜１３を形成した。
【００２１】次に、図２に示す通り、ＳｉＮｘ膜１３を
マスクとして利用し、高濃度の塩酸にて、ｐ形ＩｎＰク
ラッド層１２をエッチングにより取り除き、更に硫酸系
の選択エッチング液によって、活性領域９，１０，１１
の光ガイド層と歪ＭＱＷ層をエッチングした。オーバー
エッチングすることにより、サイドエッチングが進み、
歪ＭＱＷ活性層の幅を〜１．５μｍに制御した。このと
き光ガイド層は３元の組成よりもエッチング速度が遅い
ので該光ガイド層１０，１１の幅は多少広めになる。
マスクとして利用し、高濃度の塩酸にて、ｐ形ＩｎＰク
ラッド層１２をエッチングにより取り除き、更に硫酸系
の選択エッチング液によって、活性領域９，１０，１１
の光ガイド層と歪ＭＱＷ層をエッチングした。オーバー
エッチングすることにより、サイドエッチングが進み、
歪ＭＱＷ活性層の幅を〜１．５μｍに制御した。このと
き光ガイド層は３元の組成よりもエッチング速度が遅い
ので該光ガイド層１０，１１の幅は多少広めになる。
【００２２】また、ＳｉＮｘ膜の形成については、ロー
ドロック機構を備えたプラズマＣＶＤ装置において、基
板温度２００℃以上であり、シランガスとアンモニアガ
スの比率が１対２からなるガスを原料として形成するこ
とにより、従来、メサ構造を形成するに当たって、ウエ
ットエッチングによる選択エッチングを行うとＳｉＮｘ
膜などの誘電体膜をマスクとして利用した選択エッチン
グではサイドエッチングの量が大きいので、マスク幅を
保ったままで、メサを形成することが困難であった。こ
のため、サイドエッチングが少ない半導体混晶層をマス
クとして利用していた。このためにメサ形状の製作工程
ではマスクとなる余分な結晶層を成長する必要があり、
また素子平坦化のための再成長埋め込み成長時には余分
な混晶層を取り除く工程が必要となる。このために、素
子の製作工程が複雑になるという欠点があった。しかし
ながら、ＳｉＮｘ膜形成に当たっては、本発明の製作条
件により、密着性の良いＳｉＮｘ膜によるマスクの製作
が可能となり、製作工程が簡略された。
ドロック機構を備えたプラズマＣＶＤ装置において、基
板温度２００℃以上であり、シランガスとアンモニアガ
スの比率が１対２からなるガスを原料として形成するこ
とにより、従来、メサ構造を形成するに当たって、ウエ
ットエッチングによる選択エッチングを行うとＳｉＮｘ
膜などの誘電体膜をマスクとして利用した選択エッチン
グではサイドエッチングの量が大きいので、マスク幅を
保ったままで、メサを形成することが困難であった。こ
のため、サイドエッチングが少ない半導体混晶層をマス
クとして利用していた。このためにメサ形状の製作工程
ではマスクとなる余分な結晶層を成長する必要があり、
また素子平坦化のための再成長埋め込み成長時には余分
な混晶層を取り除く工程が必要となる。このために、素
子の製作工程が複雑になるという欠点があった。しかし
ながら、ＳｉＮｘ膜形成に当たっては、本発明の製作条
件により、密着性の良いＳｉＮｘ膜によるマスクの製作
が可能となり、製作工程が簡略された。
【００２３】その後、第二回目のＭＯＶＰＥ成長におい
て、フォスヒン雰囲気中において、成長温度６５０度の
昇温時に、ｎ形ＩｎＰバッファ層２とｐ形ＩｎＰクラッ
ド層１２とからのＩｎのマストランスポートによって活
性領域９，１０，１１の側面をＩｎＰ層によって覆い、
歪ＭＱＷ活性層側面の熱ダメージを防いだ。続いて、図
３に示すように、ＳｉＮｘ膜１３をマスクとして選択的
にｐ形ＩｎＰ電流ブロック層（０．４μｍ厚、キャリア
濃度：１．５×１０18ｃｍ-3）１４とｎ形ＩｎＰ電流ブ
ロック層（０．４μｍ厚、キャリア濃度：１．５×１０
18ｃｍ-3）１５、更にノンドープＩｎＧａＡｓＰ１．２
μｍ組成の再結合層（０．１５μｍ厚）１６を成長し
た。
て、フォスヒン雰囲気中において、成長温度６５０度の
昇温時に、ｎ形ＩｎＰバッファ層２とｐ形ＩｎＰクラッ
ド層１２とからのＩｎのマストランスポートによって活
性領域９，１０，１１の側面をＩｎＰ層によって覆い、
歪ＭＱＷ活性層側面の熱ダメージを防いだ。続いて、図
３に示すように、ＳｉＮｘ膜１３をマスクとして選択的
にｐ形ＩｎＰ電流ブロック層（０．４μｍ厚、キャリア
濃度：１．５×１０18ｃｍ-3）１４とｎ形ＩｎＰ電流ブ
ロック層（０．４μｍ厚、キャリア濃度：１．５×１０
18ｃｍ-3）１５、更にノンドープＩｎＧａＡｓＰ１．２
μｍ組成の再結合層（０．１５μｍ厚）１６を成長し
た。
【００２４】その後、マスクとして利用したＳｉＮｘ膜
１３を弗酸によってエッチングして取り除いた後、光の
閉じ込めを良くすると共に素子の平坦化のために第三回
目のＭＯＶＰＥ成長により、成長温度６５０度にて、全
面にｐ形ＩｎＰクラッド層（０．５μｍ厚、キャリア濃
度：５×１０17ｃｍ-3）１７、ｐ型ＩｎＧａＡｓ電極層
（０．３μｍ厚、キャリア濃度：２×１０18ｃｍ-3）１
８を成長した。この第三回目の成長により、結晶表面は
平坦化された。
１３を弗酸によってエッチングして取り除いた後、光の
閉じ込めを良くすると共に素子の平坦化のために第三回
目のＭＯＶＰＥ成長により、成長温度６５０度にて、全
面にｐ形ＩｎＰクラッド層（０．５μｍ厚、キャリア濃
度：５×１０17ｃｍ-3）１７、ｐ型ＩｎＧａＡｓ電極層
（０．３μｍ厚、キャリア濃度：２×１０18ｃｍ-3）１
８を成長した。この第三回目の成長により、結晶表面は
平坦化された。
【００２５】ＭＯＶＰＥの成長条件は減圧７０ｔｏｒ
ｒ、III 族原料はＴＭＩ（トリメチルインジュウム）、
ＴＥＧ（トリエチガリュウム）、ＴＭＡ（トリメチルア
ルミ）、Ｖ族原料は１００％フォスフィン、１０％アル
シン、ドーパントはｎ型がＳｉＨ4 （シラン）、ｐ型が
ＤＥＺ（ディエチル亜鉛）を用いた。
ｒ、III 族原料はＴＭＩ（トリメチルインジュウム）、
ＴＥＧ（トリエチガリュウム）、ＴＭＡ（トリメチルア
ルミ）、Ｖ族原料は１００％フォスフィン、１０％アル
シン、ドーパントはｎ型がＳｉＨ4 （シラン）、ｐ型が
ＤＥＺ（ディエチル亜鉛）を用いた。
【００２６】その後、活性領域に効率よく電流注入出来
ることと、高周波特性を良くするためにプラズマＣＶ
Ｄ、もしくはマグネトロンスパッタ装置を用いて、Ｓｉ
Ｎｘ窒化膜、ＳｉＯ2 膜等の誘電体膜６を全面に形成
し、フォトリソ技術とＲＩＥ装置により、レジスト膜を
マスクとして利用し、Ｃ2 Ｆ6 ガスにより＜１１０＞逆
メサ方向に沿って活性領域上部の誘電体膜６をストライ
プ状に幅５μｍにてエッチングした。
ることと、高周波特性を良くするためにプラズマＣＶ
Ｄ、もしくはマグネトロンスパッタ装置を用いて、Ｓｉ
Ｎｘ窒化膜、ＳｉＯ2 膜等の誘電体膜６を全面に形成
し、フォトリソ技術とＲＩＥ装置により、レジスト膜を
マスクとして利用し、Ｃ2 Ｆ6 ガスにより＜１１０＞逆
メサ方向に沿って活性領域上部の誘電体膜６をストライ
プ状に幅５μｍにてエッチングした。
【００２７】次に、ウエハの上面にＣｒ−ＡｕとＡｕ−
Ｚｎを蒸着して、ｐ形オーミック電極７を形成した。一
方の基板１側は、全体の厚みが８０μｍ程度になるまで
研磨したのち、Ａｕ−Ｇｅ−Ｎｉを蒸着し、ｎ形オーミ
ック電極８を全面に形成した。続いて、ウエハの劈開に
より、共振器長３５０μｍ、素子幅４００μｍのペレッ
トに分解した。
Ｚｎを蒸着して、ｐ形オーミック電極７を形成した。一
方の基板１側は、全体の厚みが８０μｍ程度になるまで
研磨したのち、Ａｕ−Ｇｅ−Ｎｉを蒸着し、ｎ形オーミ
ック電極８を全面に形成した。続いて、ウエハの劈開に
より、共振器長３５０μｍ、素子幅４００μｍのペレッ
トに分解した。
【００２８】こうして得た素子の各層の構成は図３に示
す通りであり、ＭＱＷ層のウェル層を除いた各成長層は
ＩｎＰの格子定数に合致している。ウェル層は＋１．０
％の圧縮歪を加えた。
す通りであり、ＭＱＷ層のウェル層を除いた各成長層は
ＩｎＰの格子定数に合致している。ウェル層は＋１．０
％の圧縮歪を加えた。
【００２９】このペレットを、Ａｕ−Ｓｎハンダにより
シリコンヒートシンク上に基板側を下にしてマウント
し、Ａｕ線によって配線した。光出力特性を測定したと
ころ、室温連続動作での発振閾値は１０ｍＡ、閾値近傍
の微分量子効率は片面当り約２４％、１００ｍＡ注入に
おいて２０ｍＷの光出力を得ることができた。発振波長
は１．５５μｍであった。動作温度１３０℃においても
閾値２５ｍＡで発振し、光出力は１００ｍＡ注入時に１
０ｍＷが得られた。ＩｎＧａＡｓＰ再結合層１６の挿入
により高温動作でのリーク電流が低下して光出力が３割
程度改善された。また、変調強度が３ｄＢ低下する遮断
周波数は２０ＧＨｚであった。
シリコンヒートシンク上に基板側を下にしてマウント
し、Ａｕ線によって配線した。光出力特性を測定したと
ころ、室温連続動作での発振閾値は１０ｍＡ、閾値近傍
の微分量子効率は片面当り約２４％、１００ｍＡ注入に
おいて２０ｍＷの光出力を得ることができた。発振波長
は１．５５μｍであった。動作温度１３０℃においても
閾値２５ｍＡで発振し、光出力は１００ｍＡ注入時に１
０ｍＷが得られた。ＩｎＧａＡｓＰ再結合層１６の挿入
により高温動作でのリーク電流が低下して光出力が３割
程度改善された。また、変調強度が３ｄＢ低下する遮断
周波数は２０ＧＨｚであった。
【００３０】（実施例２）実施例１の図３の工程におい
て、結晶成長を始めるに当たり、水素ガス５リッターを
キャリアガスとして基板の熱ダメージを防止すること
と、マストランスポートを促進させるために１００％濃
度のフォスヒンガス１００ＳＣＣＭを同時に流した。マ
ストランスポート領域でのリーク電流を低減するため、
マストランスポートされた領域を積極的にｐ形にするた
め、昇温中４００℃より、ＤＥＺを１０ＳＣＣＭ（０
℃）添加して素子を得た。この得られた素子について、
注入電流１００ｍＡ以上の高注入時での光出力は実施例
１と比べて１割以上改善されていた。
て、結晶成長を始めるに当たり、水素ガス５リッターを
キャリアガスとして基板の熱ダメージを防止すること
と、マストランスポートを促進させるために１００％濃
度のフォスヒンガス１００ＳＣＣＭを同時に流した。マ
ストランスポート領域でのリーク電流を低減するため、
マストランスポートされた領域を積極的にｐ形にするた
め、昇温中４００℃より、ＤＥＺを１０ＳＣＣＭ（０
℃）添加して素子を得た。この得られた素子について、
注入電流１００ｍＡ以上の高注入時での光出力は実施例
１と比べて１割以上改善されていた。
【００３１】又、本実施例では波長１．５μｍ帯のＩｎ
ＧａＡｓ／ＩｎＡｌＡｓ系のＭＱＷ素子について説明し
たが、他の波長域、または波長選択性の良いＤＦＢ及び
ＤＢＲ（分布帰還反射型）のレーザについても応用でき
る。尚、ＧａＡｓ／ＧａＡｌＡｓ系の波長０．８３μｍ
帯、及びあるいはこの例とは異なる半導体を用いた発光
素子についても本発明が応用できることは明らかであ
る。更に、ｐ形の基板を用いた場合には全ての極性を反
対にすれば可能となる。
ＧａＡｓ／ＩｎＡｌＡｓ系のＭＱＷ素子について説明し
たが、他の波長域、または波長選択性の良いＤＦＢ及び
ＤＢＲ（分布帰還反射型）のレーザについても応用でき
る。尚、ＧａＡｓ／ＧａＡｌＡｓ系の波長０．８３μｍ
帯、及びあるいはこの例とは異なる半導体を用いた発光
素子についても本発明が応用できることは明らかであ
る。更に、ｐ形の基板を用いた場合には全ての極性を反
対にすれば可能となる。
【００３２】
【発明の効果】以上述べたごとく本発明によれば、この
目的達成のため、マストランスポート成長に続いて、メ
サ形成時の選択マスクをそのまま利用して、電流狭窄の
ための埋め込み成長を行い、更に活性層よりもバンドギ
ャップの大きいｐ型の半導体層を全面に成長することに
よって、光の閉じ込めを良くすると共に素子の平坦化を
行った。このため、高性能な素子特性に加えて、電極形
成においても段差が小さく、電極形成が容易となり、リ
ークパスの少ない埋め込み構造の発光素子が実現され、
製作歩留まりが著しく向上した。
目的達成のため、マストランスポート成長に続いて、メ
サ形成時の選択マスクをそのまま利用して、電流狭窄の
ための埋め込み成長を行い、更に活性層よりもバンドギ
ャップの大きいｐ型の半導体層を全面に成長することに
よって、光の閉じ込めを良くすると共に素子の平坦化を
行った。このため、高性能な素子特性に加えて、電極形
成においても段差が小さく、電極形成が容易となり、リ
ークパスの少ない埋め込み構造の発光素子が実現され、
製作歩留まりが著しく向上した。
【図１】１回目のＭＯＶＰＥ成長後にメサ形成のための
ＳｉＮｘ膜によるマスク形成後の断面図。
ＳｉＮｘ膜によるマスク形成後の断面図。
【図２】マストランスポートのためのメサ形成後の断面
図。
図。
【図３】マストランスポート及び電流狭窄層の成長、及
び３回目のＭＯＶＰＥ埋め込み成長と電極プロセス後の
素子断面図。
び３回目のＭＯＶＰＥ埋め込み成長と電極プロセス後の
素子断面図。
【図４】従来素子の模式図を示す。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ ノンドープＩｎＧａＡｓＰバルク活性層 ４ ｐ型ＩｎＰクラッド層 ５ ｐ型ＩｎＧａＡｓＰ電極層 ６ 誘電体膜（ＳｉＮｘ窒化膜、ＳｉＯ2 膜等） ７ ｐ形オーミック電極 ８ ｎ形オーミック電極 ９ ノンドープＩｎＧａＡｓ／ＩｎＧａＡｓ歪ＭＱＷ活
性層 １０ ノンドープＩｎＧａＡｓＰ光ガイド層 １１ ノンドープＩｎＧａＡｓＰ光ガイド層 １２ ｐ型ＩｎＰクラッド層 １３ ＳｉＮｘ膜 １４ ｐ型ＩｎＰ電流ブロック層 １５ ｎ型ＩｎＰ電流ブロック層 １６ ノンドープＩｎＧａＡｓＰ再結合層 １７ ｐ形ＩｎＰクラッド層 １８ ｐ型ＩｎＧａＡｓ電極層
性層 １０ ノンドープＩｎＧａＡｓＰ光ガイド層 １１ ノンドープＩｎＧａＡｓＰ光ガイド層 １２ ｐ型ＩｎＰクラッド層 １３ ＳｉＮｘ膜 １４ ｐ型ＩｎＰ電流ブロック層 １５ ｎ型ＩｎＰ電流ブロック層 １６ ノンドープＩｎＧａＡｓＰ再結合層 １７ ｐ形ＩｎＰクラッド層 １８ ｐ型ＩｎＧａＡｓ電極層
Claims (2)
- 【請求項１】 活性層の上下及び両側面を活性層よりも
バンドギャップエネルギが大きく、屈折率の小さい化合
物半導体で形成され、電流通路となる上下方向を第一の
導電形と第二の導電形の化合物半導体で挟んだマストラ
ンスポート形の半導体発光素子において、 活性層を含む活性領域のメサ構造体の両側面を、第二及
び第一の導電形の化合物半導体層及びこの半導体層と活
性層との中間のバンドギャップを有し、電流の再結合層
として動作する化合物半導体層からなる電流狭窄層が形
成され、 且つ、全面に第二導電形の化合物半導体層が形成されて
いることを特徴とする半導体発光素子。 - 【請求項２】 請求項１の半導体発光素子の製造方法に
おいて、 第一の導電形を有する半導体基板上に第一の導電形を有
するバッファ層及びノンドープの光ガイド層及び歪ＭＱ
Ｗ活性層及びノンドープ光ガイド層及び第二の導電形を
有するクラッド層を順次積層して積層体を形成する第１
の工程と、 該積層体上に、誘電体薄膜からなる所定の形状のマスク
を形成する第２の工程と、 該マスクを介して、該クラッド層をエッチングし、メサ
ストライプを形成し、更に二つの該光ガイド層と該歪Ｍ
ＱＷ活性層とを選択的にエッチングして、該ガイド層と
該歪ＭＱＷ活性層からなる活性領域がメサストライプ幅
よりも狭くなるように、第二のメサストライプを形成す
る第３の工程と、 該活性領域の両側面をこれらの半導体よりもバンドギャ
ップの大きい上下に配置した該バッファ層及び該クラッ
ド層によって、マストランスポートにより埋め込み成長
する第４の工程と、 該マストランスポートにより活性領域が埋め込まれたメ
サストライプ構造の両わきに、第二の導電形と第一の導
電形を有する電流ブロック層、及び電流の再結合層を配
置する第５工程と、 前記第２の工程で形成したマスクを除去する第６の工程
と、 素子全体を平坦化するよう素子基板全面に、基板と反対
導電形の埋め込み層と電極層を形成する第７の工程と、
を備えたことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231995A JPH08250806A (ja) | 1995-03-13 | 1995-03-13 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231995A JPH08250806A (ja) | 1995-03-13 | 1995-03-13 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250806A true JPH08250806A (ja) | 1996-09-27 |
Family
ID=12911477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5231995A Withdrawn JPH08250806A (ja) | 1995-03-13 | 1995-03-13 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251610A2 (en) * | 2001-04-18 | 2002-10-23 | Nippon Telegraph and Telephone Corporation | Semiconductor optical device and the fabrication method |
| US20130017638A1 (en) * | 2011-07-14 | 2013-01-17 | Sumitomo Electric Industries, Ltd. | Process for manufacturing buried hetero-structure laser diodes |
-
1995
- 1995-03-13 JP JP5231995A patent/JPH08250806A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251610A2 (en) * | 2001-04-18 | 2002-10-23 | Nippon Telegraph and Telephone Corporation | Semiconductor optical device and the fabrication method |
| US6717187B2 (en) | 2001-04-18 | 2004-04-06 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| US6982469B2 (en) | 2001-04-18 | 2006-01-03 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| US7060518B2 (en) | 2001-04-18 | 2006-06-13 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and the fabrication method |
| US20130017638A1 (en) * | 2011-07-14 | 2013-01-17 | Sumitomo Electric Industries, Ltd. | Process for manufacturing buried hetero-structure laser diodes |
| US8956902B2 (en) * | 2011-07-14 | 2015-02-17 | Sumitomo Electric Industries, Ltd. | Process for manufacturing buried hetero-structure laser diodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| US8906721B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JPH07235732A (ja) | 半導体レーザ | |
| CN112072466A (zh) | 一种半导体激光器及其制备方法 | |
| CN110098562B (zh) | 一种高速掩埋dfb半导体激光器及其制备方法 | |
| JPH09129974A (ja) | 半導体レーザ素子 | |
| JP3283802B2 (ja) | 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法 | |
| JP2002314203A (ja) | ３族窒化物半導体レーザ及びその製造方法 | |
| JPH06252510A (ja) | 利得結合分布帰還型半導体レーザとその作製方法 | |
| KR0153585B1 (ko) | 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법 | |
| US20080283852A1 (en) | Light-emitting device and a method for producing the same | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH11506273A (ja) | 最高３０％のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JPH08250806A (ja) | 半導体発光素子及びその製造方法 | |
| JPH10256647A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH10242563A (ja) | 半導体発光素子の製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| JPH08102567A (ja) | Ｂｅドーピング方法，エピタキシャル成長方法，半導体光素子の製造方法，及び半導体光素子 | |
| JPH0629617A (ja) | 半導体発光素子 | |
| JP2812187B2 (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |