JPH0936484A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JPH0936484A JPH0936484A JP17860995A JP17860995A JPH0936484A JP H0936484 A JPH0936484 A JP H0936484A JP 17860995 A JP17860995 A JP 17860995A JP 17860995 A JP17860995 A JP 17860995A JP H0936484 A JPH0936484 A JP H0936484A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- mask
- stripe
- mesa stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 メサストライプの両側でリーク電流がなく、
素子容量を小さくできる半導体レーザ及びその製造方法
を提供し、高速変調動作の向上を図る。 【解決手段】 InP基板３１上に積層された第一導電型
クラッド層３３、活性層３５、第二導電型クラッド層３
７によりメサストライプ５３を形成する。メサストライ
プ５３の両側をFe-InP層４３で挟む。Fe-InP層４３をエ
ッチングすることでメサストライプ５３を挟む一対のチ
ャンネル５５を形成する。Fe-InP層４３を覆うとともに
活性層３５上部の第二導電型クラッド層３７上面にスト
ライプ状の開口部５７を有するSiO2マスク５９を形成す
る。SiO2マスク５９の開口部５７にストライプ状の電極
４５を形成する。
素子容量を小さくできる半導体レーザ及びその製造方法
を提供し、高速変調動作の向上を図る。 【解決手段】 InP基板３１上に積層された第一導電型
クラッド層３３、活性層３５、第二導電型クラッド層３
７によりメサストライプ５３を形成する。メサストライ
プ５３の両側をFe-InP層４３で挟む。Fe-InP層４３をエ
ッチングすることでメサストライプ５３を挟む一対のチ
ャンネル５５を形成する。Fe-InP層４３を覆うとともに
活性層３５上部の第二導電型クラッド層３７上面にスト
ライプ状の開口部５７を有するSiO2マスク５９を形成す
る。SiO2マスク５９の開口部５７にストライプ状の電極
４５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信用の光源と
して用いる半導体レーザ及びその製造方法に関し、特
に、高速変調動作を改善するものである。
して用いる半導体レーザ及びその製造方法に関し、特
に、高速変調動作を改善するものである。
【０００２】
【従来の技術】半導体レーザにおける高速変調動作は、
素子の容量と抵抗で決まる。この種の半導体レーザで、
素子容量を小さくし、高速変調動作を可能にしたものの
製造方法として、例えば文献「Planar-embedded InGaAs
P/InP heterostructure laser with a semi-insulati
ng InP current-blocking layer grown by metalorgani
c chemical vapor deposition ：T.Sanada,K.Nakai,K.W
akao,M.Kano,and S.YamakoshiApplied Physics Letter
s,Vol.51,1054-1056(1987)」に開示されるものを図５に
基づき説明する。図５は従来の半導体レーザ製造方法の
説明図である。
素子の容量と抵抗で決まる。この種の半導体レーザで、
素子容量を小さくし、高速変調動作を可能にしたものの
製造方法として、例えば文献「Planar-embedded InGaAs
P/InP heterostructure laser with a semi-insulati
ng InP current-blocking layer grown by metalorgani
c chemical vapor deposition ：T.Sanada,K.Nakai,K.W
akao,M.Kano,and S.YamakoshiApplied Physics Letter
s,Vol.51,1054-1056(1987)」に開示されるものを図５に
基づき説明する。図５は従来の半導体レーザ製造方法の
説明図である。
【０００３】先ず、 n-InP基板１上に n-InPクラッド層
３、 InGaAsP活性層５、 p-InPクラッド層７、 p-InGaA
sPコンタクト層９を形成する（図５ａ）。次に、幅４μ
ｍのSiO2をエッチングマスク１１として、メサストライ
プ１３を形成する（図５ｂ）。この場合、発振するレー
ザ光の横モードを制御するため、活性層部分の幅Ｗａを
２μｍ以下にする。
３、 InGaAsP活性層５、 p-InPクラッド層７、 p-InGaA
sPコンタクト層９を形成する（図５ａ）。次に、幅４μ
ｍのSiO2をエッチングマスク１１として、メサストライ
プ１３を形成する（図５ｂ）。この場合、発振するレー
ザ光の横モードを制御するため、活性層部分の幅Ｗａを
２μｍ以下にする。
【０００４】次に、メサストライプ１３の両側を有機金
属気相成長法（ＭＯＶＰＥ、又はＭＯＣＶＤ）により、
FeドープInP 層１５で埋め込み、電流ブロック層を形成
する（図５ｃ）。次に、電極を形成するためにエッチン
グ用のSiO2マスク１１を取り除き、新たに全面にSiO2マ
スク１７を形成し、メサストライプ部分を中心に幅７μ
ｍのストライプウインドウ１９を開ける。最後に、 p-I
nGaAsPコンタクト層側にオーミックコンタクト用の Pt/
Ti電極２１を形成し、 n-InP側にも同様に Au/AuGe電極
２３を形成する。更に、この素子をヒートシンクなどに
ボンディングするために両側に厚さ３μｍのAu電極２５
をメッキする（図５ｄ）。
属気相成長法（ＭＯＶＰＥ、又はＭＯＣＶＤ）により、
FeドープInP 層１５で埋め込み、電流ブロック層を形成
する（図５ｃ）。次に、電極を形成するためにエッチン
グ用のSiO2マスク１１を取り除き、新たに全面にSiO2マ
スク１７を形成し、メサストライプ部分を中心に幅７μ
ｍのストライプウインドウ１９を開ける。最後に、 p-I
nGaAsPコンタクト層側にオーミックコンタクト用の Pt/
Ti電極２１を形成し、 n-InP側にも同様に Au/AuGe電極
２３を形成する。更に、この素子をヒートシンクなどに
ボンディングするために両側に厚さ３μｍのAu電極２５
をメッキする（図５ｄ）。
【０００５】このようにして製作された半導体レーザで
は、Fe-InP層１５を電流ブロック層として用いること
で、素子容量が小さく（３．５pF）、通常の P-n逆バイ
アス構造を持った素子に比べて素子容量が１／１０以下
になり、高速変調動作が可能になる。
は、Fe-InP層１５を電流ブロック層として用いること
で、素子容量が小さく（３．５pF）、通常の P-n逆バイ
アス構造を持った素子に比べて素子容量が１／１０以下
になり、高速変調動作が可能になる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
製造方法により得られる半導体レーザでは、電極が大き
な面積で形成されるため、これ以上の素子容量の低減を
期待することができなかった。また、上述のように構成
された半導体レーザでは、電流を流すと、電流が電流ブ
ロック層と電極の下のSiO2マスク１７の働きにより基本
的には活性層５のみを通って流れるが、実際にはブロッ
ク層にも僅かな洩れ電流が流れるため、素子容量が活性
層５と電流ブロック層との部分の容量の和になる。即
ち、この電流ブロック層におけるリーク電流も素子容量
を増大させる要因となり、高速変調動作改善の障害とな
るものであった。本発明は上記状況に鑑みてなされたも
ので、メサストライプの両側でリーク電流がなく、活性
層に効率よく電流を流すことができるとともに、素子容
量を小さくできる半導体レーザ及びその製造方法を提供
し、高速変調動作の向上を図ることを目的とする。
製造方法により得られる半導体レーザでは、電極が大き
な面積で形成されるため、これ以上の素子容量の低減を
期待することができなかった。また、上述のように構成
された半導体レーザでは、電流を流すと、電流が電流ブ
ロック層と電極の下のSiO2マスク１７の働きにより基本
的には活性層５のみを通って流れるが、実際にはブロッ
ク層にも僅かな洩れ電流が流れるため、素子容量が活性
層５と電流ブロック層との部分の容量の和になる。即
ち、この電流ブロック層におけるリーク電流も素子容量
を増大させる要因となり、高速変調動作改善の障害とな
るものであった。本発明は上記状況に鑑みてなされたも
ので、メサストライプの両側でリーク電流がなく、活性
層に効率よく電流を流すことができるとともに、素子容
量を小さくできる半導体レーザ及びその製造方法を提供
し、高速変調動作の向上を図ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る半導体レーザの構成は、 InP基板上に積
層された第一導電型クラッド層、活性層、第二導電型ク
ラッド層からなるメサストライプと、該メサストライプ
を両側から挟むFe-InP層と、該Fe-InP層をエッチングす
ることで得られる前記メサストライプを挟む一対のチャ
ンネルと、前記Fe-InP層を覆うとともに前記活性層上部
の前記第二導電型クラッド層上面にストライプ状の開口
部を有するSiO2マスクと、該SiO2マスクの開口部に形成
されるストライプ状の電極とを具備するものである。半
導体レーザの製造方法は、 InP基板上に第一導電型クラ
ッド層、活性層、第二導電型クラッド層を順次形成する
工程と、第二導電型クラッド層の上に一次SiO2マスクを
形成してメサストライプを形成する工程と、該メサスト
ライプの両側にFe-InP層を埋め込む工程と、メサストラ
イプ形成用の前記一次SiO2マスクをそのまま用いてメサ
ストライプの両側に一対のチャンネルを形成する工程
と、前記一次SiO2マスクを剥離した後前記第二導電型ク
ラッド層の上部にストライプ状の開口部を有する新たな
SiO2マスクを再形成し該開口部にストライプ状の電極を
形成する工程とを具備するものである。
の本発明に係る半導体レーザの構成は、 InP基板上に積
層された第一導電型クラッド層、活性層、第二導電型ク
ラッド層からなるメサストライプと、該メサストライプ
を両側から挟むFe-InP層と、該Fe-InP層をエッチングす
ることで得られる前記メサストライプを挟む一対のチャ
ンネルと、前記Fe-InP層を覆うとともに前記活性層上部
の前記第二導電型クラッド層上面にストライプ状の開口
部を有するSiO2マスクと、該SiO2マスクの開口部に形成
されるストライプ状の電極とを具備するものである。半
導体レーザの製造方法は、 InP基板上に第一導電型クラ
ッド層、活性層、第二導電型クラッド層を順次形成する
工程と、第二導電型クラッド層の上に一次SiO2マスクを
形成してメサストライプを形成する工程と、該メサスト
ライプの両側にFe-InP層を埋め込む工程と、メサストラ
イプ形成用の前記一次SiO2マスクをそのまま用いてメサ
ストライプの両側に一対のチャンネルを形成する工程
と、前記一次SiO2マスクを剥離した後前記第二導電型ク
ラッド層の上部にストライプ状の開口部を有する新たな
SiO2マスクを再形成し該開口部にストライプ状の電極を
形成する工程とを具備するものである。
【０００８】半導体レーザでは、メサストライプの両側
に一対のチャンネルが形成され、電流ブロック層の面積
が従来に比べ小さくなり、素子容量が低減される。ま
た、電極がメサストライプ上面の狭い面積で形成され、
これによっても素子容量が低減される。半導体レーザの
製造方法では、メサストライプ形成用の一次SiO2マスク
とダブルチャンネル形成用の一次SiO2マスクとが共用さ
れ、均等なダブルチャンネルを活性層の両側に容易に作
製可能となる。また、メサストライプ形成用の一次SiO2
マスクを共用することで間隔の狭いダブルチャンネルの
作製が可能となる。
に一対のチャンネルが形成され、電流ブロック層の面積
が従来に比べ小さくなり、素子容量が低減される。ま
た、電極がメサストライプ上面の狭い面積で形成され、
これによっても素子容量が低減される。半導体レーザの
製造方法では、メサストライプ形成用の一次SiO2マスク
とダブルチャンネル形成用の一次SiO2マスクとが共用さ
れ、均等なダブルチャンネルを活性層の両側に容易に作
製可能となる。また、メサストライプ形成用の一次SiO2
マスクを共用することで間隔の狭いダブルチャンネルの
作製が可能となる。
【０００９】
【発明の実施の形態】以下、本発明に係る半導体レーザ
及びその製造方法の好適な例を図面を参照して詳細に説
明する。図１は本発明に係る半導体レーザの構成図であ
る。n-InP基板３１にはメサストライプ状の n-InPクラ
ッド層（第一導電型クラッド層）３３、 InGaAsP活性層
３５、 p-InPクラッド層（第二導電型クラッド層）３
７、 p-InGaAsPコンタクト層３９が順次積層状に設けら
れる。メサストライプの両側にはFe-InP層４３が設けら
れ、Fe-InP層４３はメサストライプの両側面を挟んでい
る。メサストライプの両側には絶縁膜であるSiO2４３が
設けられ、SiO2４３はメサストライプの上面で開口され
る。このSiO2４３の開口部及び n-InP基板３１の下面に
は、電極４５が形成されている。
及びその製造方法の好適な例を図面を参照して詳細に説
明する。図１は本発明に係る半導体レーザの構成図であ
る。n-InP基板３１にはメサストライプ状の n-InPクラ
ッド層（第一導電型クラッド層）３３、 InGaAsP活性層
３５、 p-InPクラッド層（第二導電型クラッド層）３
７、 p-InGaAsPコンタクト層３９が順次積層状に設けら
れる。メサストライプの両側にはFe-InP層４３が設けら
れ、Fe-InP層４３はメサストライプの両側面を挟んでい
る。メサストライプの両側には絶縁膜であるSiO2４３が
設けられ、SiO2４３はメサストライプの上面で開口され
る。このSiO2４３の開口部及び n-InP基板３１の下面に
は、電極４５が形成されている。
【００１０】このような構造を有する半導体レーザ４９
の製造方法を図１〜図４に基づき説明する。図２はＭＯ
ＶＰＥ工程の説明図、図３はメサストライプ形成工程の
説明図、図４は電流ブロック層形成工程の説明図であ
る。先ず、 n-InP基板３１上に n-InPクラッド層３３、
InGaAsP活性層３５、 p-InPクラッド層３７、 p-InGaA
sPコンタクト層３９、 InPキャップ層４１を順次成長さ
せる（図２）。
の製造方法を図１〜図４に基づき説明する。図２はＭＯ
ＶＰＥ工程の説明図、図３はメサストライプ形成工程の
説明図、図４は電流ブロック層形成工程の説明図であ
る。先ず、 n-InP基板３１上に n-InPクラッド層３３、
InGaAsP活性層３５、 p-InPクラッド層３７、 p-InGaA
sPコンタクト層３９、 InPキャップ層４１を順次成長さ
せる（図２）。
【００１１】次に、SiO2などのエッチングマスク（一次
SiO2マスク）５１を通常の熱ＣＶＤ（Chemical Vapor D
eposition ：化学蒸気蒸着法）方法により p-InGaAsPコ
ンタクト層３９の上に形成し、エッチングによりメサス
トライプ５３を形成する。ここで、一次SiO2マスク５１
の幅は５μｍ以上、メサストライプ５３の幅は基本モー
ドが得られるように２μｍ以下とする。
SiO2マスク）５１を通常の熱ＣＶＤ（Chemical Vapor D
eposition ：化学蒸気蒸着法）方法により p-InGaAsPコ
ンタクト層３９の上に形成し、エッチングによりメサス
トライプ５３を形成する。ここで、一次SiO2マスク５１
の幅は５μｍ以上、メサストライプ５３の幅は基本モー
ドが得られるように２μｍ以下とする。
【００１２】次に、Fe-InP層４３の埋込み成長を行い、
電流ブロック層を形成する（図３）。次に、エッチング
を行い、メサストライプ５３の両側にダブルチャンネル
５５を形成する（図４）。次に、一次SiO2マスク５１を
除去し、図１に示すように、一次SiO2マスク５１より狭
い開口部５７を有するSiO2マスク５９を再度形成し、最
後に電極４５を開口部５７及び n-InP基板３１の下面に
形成し、半導体レーザ４９の製造が完了する。なお、電
極４５の下に狭い開口部５７を有するSiO2マスク５９を
形成する理由は、電流狭窄のため電極４５を活性層３５
部分のみ（ブロック層以外）に形成するのが望ましいた
め、また特にブロック層をFe-InP層４３で形成する場
合、ｐ型電極材料としてAuZnを用いると、ZnがFe-InP層
４３に拡散してブロック層の効果がなくなることから、
電極４５とブロック層の接触面積を小さくしたいためで
ある。
電流ブロック層を形成する（図３）。次に、エッチング
を行い、メサストライプ５３の両側にダブルチャンネル
５５を形成する（図４）。次に、一次SiO2マスク５１を
除去し、図１に示すように、一次SiO2マスク５１より狭
い開口部５７を有するSiO2マスク５９を再度形成し、最
後に電極４５を開口部５７及び n-InP基板３１の下面に
形成し、半導体レーザ４９の製造が完了する。なお、電
極４５の下に狭い開口部５７を有するSiO2マスク５９を
形成する理由は、電流狭窄のため電極４５を活性層３５
部分のみ（ブロック層以外）に形成するのが望ましいた
め、また特にブロック層をFe-InP層４３で形成する場
合、ｐ型電極材料としてAuZnを用いると、ZnがFe-InP層
４３に拡散してブロック層の効果がなくなることから、
電極４５とブロック層の接触面積を小さくしたいためで
ある。
【００１３】斯る半導体レーザ４９では、ｐ型電極４５
側が正になるようにバイアスをかけて動作させると、 p
-InGaAsPコンタクト層３９から電流が流れ、 p-InPクラ
ッド層３７、 InGaAsP活性層３５を通り n-InP基板３１
側に電流が流れる。これにより、 InGaAsP活性層３５に
注入された電子正孔は InGaAsP活性層３５の中で再結合
発光を起こし、レーザ発振が起こる。この際、半導体レ
ーザ４９では、活性層３５の両側にチャンネル５５が形
成されることにより、従来に比べブロック層の面積が低
減され、素子容量が低減されることになる。また、ｐ型
電極４５がメサストライプ５３上面の狭い面積で形成さ
れ、これによっても素子容量が低減されることになる。
側が正になるようにバイアスをかけて動作させると、 p
-InGaAsPコンタクト層３９から電流が流れ、 p-InPクラ
ッド層３７、 InGaAsP活性層３５を通り n-InP基板３１
側に電流が流れる。これにより、 InGaAsP活性層３５に
注入された電子正孔は InGaAsP活性層３５の中で再結合
発光を起こし、レーザ発振が起こる。この際、半導体レ
ーザ４９では、活性層３５の両側にチャンネル５５が形
成されることにより、従来に比べブロック層の面積が低
減され、素子容量が低減されることになる。また、ｐ型
電極４５がメサストライプ５３上面の狭い面積で形成さ
れ、これによっても素子容量が低減されることになる。
【００１４】上述の半導体デバイス４９によれば、メサ
ストライプ５３の両側にダブルチャンネル５５を形成し
たので、電流ブロック層の面積を従来に比べ小さくする
ことができ、素子容量を低減することができる。また、
ｐ型電極４５がメサストライプ５３上面の狭い面積で形
成されるので、これによっても素子容量を低減すること
ができる。この結果、高速動作を更に向上させることが
できる。また、上述の製造方法によれば、メサストライ
プ５３の形成用の一次SiO2マスク５１とダブルチャンネ
ル形成用の一次SiO2マスク５１を共用するので、均等な
ダブルチャンネルを活性層３５の両側に容易に作製で
き、素子容量の低減が容易に達成できるようになる。ま
た、一次SiO2マスク５１の共用により狭いダブルチャン
ネルの作製が可能となり、更なる素子容量の低下が可能
となる。
ストライプ５３の両側にダブルチャンネル５５を形成し
たので、電流ブロック層の面積を従来に比べ小さくする
ことができ、素子容量を低減することができる。また、
ｐ型電極４５がメサストライプ５３上面の狭い面積で形
成されるので、これによっても素子容量を低減すること
ができる。この結果、高速動作を更に向上させることが
できる。また、上述の製造方法によれば、メサストライ
プ５３の形成用の一次SiO2マスク５１とダブルチャンネ
ル形成用の一次SiO2マスク５１を共用するので、均等な
ダブルチャンネルを活性層３５の両側に容易に作製で
き、素子容量の低減が容易に達成できるようになる。ま
た、一次SiO2マスク５１の共用により狭いダブルチャン
ネルの作製が可能となり、更なる素子容量の低下が可能
となる。
【００１５】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体レーザによれば、電流ブロック層の面積を従来
に比べ小さくすることができるので、素子容量を低減す
ることができるとともに、電極も狭い面積で形成される
ので、これによっても素子容量を低減することができ、
これにより高速動作を更に向上させることができる。ま
た、上述の製造方法によれば、メサストライプ形成用の
一次SiO2マスクとダブルチャンネル形成用の一次SiO2マ
スクを共用するので、均等なダブルチャンネルを容易に
作製できるとともに、狭いダブルチャンネルの作製が可
能となり、更なる素子容量の低下が可能となる。
る半導体レーザによれば、電流ブロック層の面積を従来
に比べ小さくすることができるので、素子容量を低減す
ることができるとともに、電極も狭い面積で形成される
ので、これによっても素子容量を低減することができ、
これにより高速動作を更に向上させることができる。ま
た、上述の製造方法によれば、メサストライプ形成用の
一次SiO2マスクとダブルチャンネル形成用の一次SiO2マ
スクを共用するので、均等なダブルチャンネルを容易に
作製できるとともに、狭いダブルチャンネルの作製が可
能となり、更なる素子容量の低下が可能となる。
【図１】本発明に係る半導体レーザの構成図である。
【図２】ＭＯＶＰＥ工程の説明図である。
【図３】メサストライプ形成工程の説明図である。
【図４】電流ブロック層形成工程の説明図である。
【図５】従来の半導体レーザ製造方法の説明図である。
３１ InP基板 ３３ n-InPクラッド層（第一導電型クラッド層） ３５ 活性層 ３７ p-InPクラッド層（第二導電型クラッド層） ４３ Fe-InP層 ４５ 電極 ４９ 半導体レーザ ５１ 一次SiO2マスク ５３ メサストライプ ５５ チャンネル ５７ 開口部 ５９ SiO2マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 徹人 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 InP基板上に積層された第一導電型クラ
ッド層、活性層、第二導電型クラッド層からなるメサス
トライプと、 該メサストライプを両側から挟むFe-InP層と、 該Fe-InP層をエッチングすることで得られる前記メサス
トライプを挟む一対のチャンネルと、 前記Fe-InP層を覆うとともに前記活性層上部の前記第二
導電型クラッド層上面にストライプ状の開口部を有する
SiO2マスクと、 該SiO2マスクの開口部に形成されるストライプ状の電極
とを具備することを特徴とする半導体レーザ。 - 【請求項２】 InP基板上に第一導電型クラッド層、活
性層、第二導電型クラッド層を順次形成する工程と、 第二導電型クラッド層の上に一次SiO2マスクを形成して
メサストライプを形成する工程と、 該メサストライプの両側にFe-InP層を埋め込む工程と、 メサストライプ形成用の前記一次SiO2マスクをそのまま
用いてメサストライプの両側に一対のチャンネルを形成
する工程と、 前記一次SiO2マスクを剥離した後前記第二導電型クラッ
ド層の上部にストライプ状の開口部を有する新たなSiO2
マスクを再形成し該開口部にストライプ状の電極を形成
する工程とを具備することを特徴とする半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860995A JPH0936484A (ja) | 1995-07-14 | 1995-07-14 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17860995A JPH0936484A (ja) | 1995-07-14 | 1995-07-14 | 半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936484A true JPH0936484A (ja) | 1997-02-07 |
Family
ID=16051452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17860995A Pending JPH0936484A (ja) | 1995-07-14 | 1995-07-14 | 半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936484A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228994A (ja) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | 半導体光素子及びその作製方法 |
| JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
| JP2006511948A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法 |
| JP2017123426A (ja) * | 2016-01-08 | 2017-07-13 | 三菱電機株式会社 | 半導体レーザーおよびその製造方法 |
-
1995
- 1995-07-14 JP JP17860995A patent/JPH0936484A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002228994A (ja) * | 2001-01-30 | 2002-08-14 | Furukawa Electric Co Ltd:The | 半導体光素子及びその作製方法 |
| JP2006511948A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法 |
| JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
| JP2017123426A (ja) * | 2016-01-08 | 2017-07-13 | 三菱電機株式会社 | 半導体レーザーおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504768A (en) | Semiconductor laser device and method for manufacturing the same | |
| JPH0156548B2 (ja) | ||
| JP2833952B2 (ja) | 半導体レーザ | |
| JP3718952B2 (ja) | 半導体レーザ | |
| US5442649A (en) | Semiconductor laser device | |
| JPH0936484A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JP7145936B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JP7019821B2 (ja) | 半導体レーザ装置の製造方法、および半導体レーザ装置 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| JPS59227177A (ja) | 半導体レ−ザ装置 | |
| JPH05160506A (ja) | 半導体レーザおよびその製造方法 | |
| WO2024134788A1 (ja) | 半導体光素子 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH06112592A (ja) | 半導体レーザ素子の製造方法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3360937B2 (ja) | 半導体レーザ | |
| JPH10209568A (ja) | 半導体光デバイスの製造方法 | |
| JPH07235725A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH0513872A (ja) | ヘテロ接合型半導体レーザ |