JP2940185B2 - 埋め込み型半導体レーザ - Google Patents
埋め込み型半導体レーザInfo
- Publication number
- JP2940185B2 JP2940185B2 JP4310691A JP4310691A JP2940185B2 JP 2940185 B2 JP2940185 B2 JP 2940185B2 JP 4310691 A JP4310691 A JP 4310691A JP 4310691 A JP4310691 A JP 4310691A JP 2940185 B2 JP2940185 B2 JP 2940185B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor laser
- substrate
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、高速変調が可能な埋め
込み型半導体レーザに関する。
込み型半導体レーザに関する。
【０００２】
【従来の技術】半導体レーザを高速化するためには、素
子の内部抵抗と寄生容量を低減することが重要であり、
従来は主として寄生容量の低減の努力が重ねられてき
た。寄生容量を低減したレーザ構造は数多く報告されて
いるが、中でも魚見らによるポリイミド埋め込み型半導
体レーザは、構造が最も単純であり、高速化にも適して
いる。この半導体レーザについては、エレクトロニクス
レターズ誌（Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．ｖｏｌ．２
５，６６８（１９８９）に報告されている。ポリイミド
埋め込み型半導体レーザの構造上の特徴を、図３を用い
て、製造工程を追いながら簡単に説明する。ただし、上
記の文献は分布反射形半導体レーザについての報告であ
るが、ここでは通常のファブリペロー型半導体レーザの
場合について説明する。まずｎ形ＩｎＰ基板３００上に
ｎ形バッファ層３１０、活性層３２０、ｐ形クラッド層
３３０、ｐ形コンタクト層３４０を順次成長して通常の
２重ヘテロ構造を形成する。次にメサエッチングを行
い、ストライプ状の活性領域を形成する。次にエッチン
グした半導体表面に薄いｐ形ＩｎＰ層埋め込み層３６０
を成長する。最後に、誘電体膜１７０をつけ、ポリイミ
ド１８０で表面を平坦化し、電極１９０、２００を形成
する。ｐ形埋め込み層３６０の界面に形成されるｐｎ接
合面１７４（図３では×印で示している）で活性領域の
脇に流れる漏れ電流を防いでいる。この構造では、ｐ形
電極２００の下に誘電率の小さなポリイミドがあるため
寄生容量が小さくなり、高速化に適している。共振器長
３００μｍの素子で、寄生容量１．７ｐＦ、最高変調帯
域１７ＧＨｚが報告されている。
子の内部抵抗と寄生容量を低減することが重要であり、
従来は主として寄生容量の低減の努力が重ねられてき
た。寄生容量を低減したレーザ構造は数多く報告されて
いるが、中でも魚見らによるポリイミド埋め込み型半導
体レーザは、構造が最も単純であり、高速化にも適して
いる。この半導体レーザについては、エレクトロニクス
レターズ誌（Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．ｖｏｌ．２
５，６６８（１９８９）に報告されている。ポリイミド
埋め込み型半導体レーザの構造上の特徴を、図３を用い
て、製造工程を追いながら簡単に説明する。ただし、上
記の文献は分布反射形半導体レーザについての報告であ
るが、ここでは通常のファブリペロー型半導体レーザの
場合について説明する。まずｎ形ＩｎＰ基板３００上に
ｎ形バッファ層３１０、活性層３２０、ｐ形クラッド層
３３０、ｐ形コンタクト層３４０を順次成長して通常の
２重ヘテロ構造を形成する。次にメサエッチングを行
い、ストライプ状の活性領域を形成する。次にエッチン
グした半導体表面に薄いｐ形ＩｎＰ層埋め込み層３６０
を成長する。最後に、誘電体膜１７０をつけ、ポリイミ
ド１８０で表面を平坦化し、電極１９０、２００を形成
する。ｐ形埋め込み層３６０の界面に形成されるｐｎ接
合面１７４（図３では×印で示している）で活性領域の
脇に流れる漏れ電流を防いでいる。この構造では、ｐ形
電極２００の下に誘電率の小さなポリイミドがあるため
寄生容量が小さくなり、高速化に適している。共振器長
３００μｍの素子で、寄生容量１．７ｐＦ、最高変調帯
域１７ＧＨｚが報告されている。
【０００３】
【発明が解決しようとする課題】上述したような、ポリ
イミド埋め込み型半導体レーザには次のような問題点が
ある。まず第１に素子抵抗があまり小さくできないこと
である。変調周波数で数１０ＧＨｚ以上の半導体レーザ
を実現しようとすると、高速化のために共振器長を１０
０μｍ程度以下にする必要がある。内部抵抗は共振器長
にほぼ反比例して増加するので、高速化のためには内部
抵抗の低減が特に重要である。従来例のようなｎ形基板
を用いた半導体レーザの内部抵抗は、主としてストライ
プ状のｐ側電極の抵抗とｐ形クラッド層の抵抗の和で決
まる。この抵抗は、以下で述べるようなｐ形基板を用
い、ｎ形のクラッド層を用いた半導体レーザの場合と比
べて１桁ほど大きいため、内部抵抗を大幅に低減するこ
とは困難である。第２に、寄生容量を低減する事が難し
いことである。これは、漏れ電流を防止するｐｎ接合面
１７４が、埋め込み層３６０と基板３００の間の比較的
広い領域に形成されているためである。
イミド埋め込み型半導体レーザには次のような問題点が
ある。まず第１に素子抵抗があまり小さくできないこと
である。変調周波数で数１０ＧＨｚ以上の半導体レーザ
を実現しようとすると、高速化のために共振器長を１０
０μｍ程度以下にする必要がある。内部抵抗は共振器長
にほぼ反比例して増加するので、高速化のためには内部
抵抗の低減が特に重要である。従来例のようなｎ形基板
を用いた半導体レーザの内部抵抗は、主としてストライ
プ状のｐ側電極の抵抗とｐ形クラッド層の抵抗の和で決
まる。この抵抗は、以下で述べるようなｐ形基板を用
い、ｎ形のクラッド層を用いた半導体レーザの場合と比
べて１桁ほど大きいため、内部抵抗を大幅に低減するこ
とは困難である。第２に、寄生容量を低減する事が難し
いことである。これは、漏れ電流を防止するｐｎ接合面
１７４が、埋め込み層３６０と基板３００の間の比較的
広い領域に形成されているためである。
【０００４】本発明の目的は、従来例で説明したｎ形基
板を用いた高速半導体レーザを改良し、より高速変調が
可能な埋め込み型半導体レーザを提供することにある。
板を用いた高速半導体レーザを改良し、より高速変調が
可能な埋め込み型半導体レーザを提供することにある。
【０００５】
【課題を解決するための手段】本発明の埋め込み型半導
体レーザは、ｐ形半導体基板上に、活性層を含むヘテロ
接合構造を有し、前記ヘテロ接合構造が共振器軸方向に
ストライプ状に形成されており、前記ストライプ状に形
成された半導体側部表面に薄い半導体埋め込み層が形成
されており、かつ前記埋め込み層のうち、前記活性層よ
り前記基板側にあるｐ形半導体層に接している部分がｐ
形、残りの部分がｎ形であることを特徴とする。
体レーザは、ｐ形半導体基板上に、活性層を含むヘテロ
接合構造を有し、前記ヘテロ接合構造が共振器軸方向に
ストライプ状に形成されており、前記ストライプ状に形
成された半導体側部表面に薄い半導体埋め込み層が形成
されており、かつ前記埋め込み層のうち、前記活性層よ
り前記基板側にあるｐ形半導体層に接している部分がｐ
形、残りの部分がｎ形であることを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の実施例であるＩｎＧａＡ
ｓＰ／ＩｎＰ埋め込み型半導体レーザの構造を表す斜視
図である。従来例と比べた構造上の特徴は、まずｐ形の
ＩｎＰ基板１００を用いていることである。このためス
トライプ状のコンタクト層１４０とクラッド層１３０は
ｎ形となる。ｎ形の電極抵抗やｎ形のクラッド層の抵抗
は、ｐ形と比べて１桁以下であるため、従来例と比べて
内部抵抗の低減が可能となる。第２の特徴は、薄い埋め
込み層１６０のうち、活性層１２０より基板側にあるｐ
形半導体層に接している部分（ｐ形反転層１７２）がｐ
形、残りの部分がｎ形となっていることである。このた
め活性領域の両脇のｐｎ接合面（×印で示した）１７４
の面積が小さく、寄生容量が小さい。埋め込み層１６０
を部分的にｐ形にするには、以下に述べるように、ｐ形
不純物の固相拡散などを利用すれば良い。
ｓＰ／ＩｎＰ埋め込み型半導体レーザの構造を表す斜視
図である。従来例と比べた構造上の特徴は、まずｐ形の
ＩｎＰ基板１００を用いていることである。このためス
トライプ状のコンタクト層１４０とクラッド層１３０は
ｎ形となる。ｎ形の電極抵抗やｎ形のクラッド層の抵抗
は、ｐ形と比べて１桁以下であるため、従来例と比べて
内部抵抗の低減が可能となる。第２の特徴は、薄い埋め
込み層１６０のうち、活性層１２０より基板側にあるｐ
形半導体層に接している部分（ｐ形反転層１７２）がｐ
形、残りの部分がｎ形となっていることである。このた
め活性領域の両脇のｐｎ接合面（×印で示した）１７４
の面積が小さく、寄生容量が小さい。埋め込み層１６０
を部分的にｐ形にするには、以下に述べるように、ｐ形
不純物の固相拡散などを利用すれば良い。
【０００８】以下、図２に示した製造工程に従って、素
子構造を説明する。まず有機金属気相成長法を用いて、
ｐ形ＩｎＰ基板（Ｚｎドープ、３×１０18ｃｍ-3）１０
０上にｐ形ＩｎＰバッファ層（Ｚｎドープ、１×１０18
ｃｍ-3、厚さ０．５μｍ）１１０、ＩｎＧａＡｓＰ活性
層（バンドギャップ波長１．５５μｍ、厚さ０．１５μ
ｍ）１２０、ｎ形クラッド層（Ｓｉドープ、１×１０18
ｃｍ-3、厚さ１．５μｍ）１３０、ｎ形ＩｎＧａＡｓコ
ンタクト層（Ｓｉドープ、５×１０18ｃｍ-3、厚さ０．
３μｍ）１４０を順次成長する（図２（ａ））。次に、
誘電体膜（具体的にはＳｉＯ2 ）１５０をマスクとし
て、活性領域をストライプ状にエッチングする。ストラ
イプの幅は約１μｍである（図２（ｂ））。次に、おな
じ誘電体膜１５０をマスクとして、有機金属気相成長法
によって、ｎ形ＩｎＰ埋め込み層（Ｓｉドープ、５×１
０17ｃｍ-3、厚さ０．３μｍ）１６０を、エッチングし
た半導体表面に成長する（図２（ｃ））。この時、埋め
込み層の内、ｐ形基板１００とｐ形バッファ層１１０に
接した部分（つまり、活性層１２０より基板側の部分）
では、ｐ形基板１００とｐ形バッファ層１１０から埋め
込み層１６０にｐ形不純物のＺｎが固相拡散する。した
がって、埋め込み層１６０の一部がｐ形反転層１７２と
なる。こうして埋め込み層１６０に形成されたｐｎ接合
面１７４によって、活性領域の両脇を流れる漏れ電流を
防ぐことができる。このｐｎ接合面１７４は面積が小さ
いため、寄生容量は小さくなる。次に、誘電体膜１５０
を除去し、誘電体（具体的にはＳｉＯ2 、厚さ０．３μ
ｍ）１７０を全面に形成する。次にポリイミド１８０を
用いて表面を平坦化する。最後に、ｎ側の電極部の誘電
体膜１７０とポリイミド１８０を除去し、電極１９０お
よび２００を形成する（図２（ｄ））。ｎ側電極１９０
には、ボンディングのための電極パッド（１００μｍ
角）２１０を設けている。素子はへき開によって共振器
長１００μｍ程度に切り出す。
子構造を説明する。まず有機金属気相成長法を用いて、
ｐ形ＩｎＰ基板（Ｚｎドープ、３×１０18ｃｍ-3）１０
０上にｐ形ＩｎＰバッファ層（Ｚｎドープ、１×１０18
ｃｍ-3、厚さ０．５μｍ）１１０、ＩｎＧａＡｓＰ活性
層（バンドギャップ波長１．５５μｍ、厚さ０．１５μ
ｍ）１２０、ｎ形クラッド層（Ｓｉドープ、１×１０18
ｃｍ-3、厚さ１．５μｍ）１３０、ｎ形ＩｎＧａＡｓコ
ンタクト層（Ｓｉドープ、５×１０18ｃｍ-3、厚さ０．
３μｍ）１４０を順次成長する（図２（ａ））。次に、
誘電体膜（具体的にはＳｉＯ2 ）１５０をマスクとし
て、活性領域をストライプ状にエッチングする。ストラ
イプの幅は約１μｍである（図２（ｂ））。次に、おな
じ誘電体膜１５０をマスクとして、有機金属気相成長法
によって、ｎ形ＩｎＰ埋め込み層（Ｓｉドープ、５×１
０17ｃｍ-3、厚さ０．３μｍ）１６０を、エッチングし
た半導体表面に成長する（図２（ｃ））。この時、埋め
込み層の内、ｐ形基板１００とｐ形バッファ層１１０に
接した部分（つまり、活性層１２０より基板側の部分）
では、ｐ形基板１００とｐ形バッファ層１１０から埋め
込み層１６０にｐ形不純物のＺｎが固相拡散する。した
がって、埋め込み層１６０の一部がｐ形反転層１７２と
なる。こうして埋め込み層１６０に形成されたｐｎ接合
面１７４によって、活性領域の両脇を流れる漏れ電流を
防ぐことができる。このｐｎ接合面１７４は面積が小さ
いため、寄生容量は小さくなる。次に、誘電体膜１５０
を除去し、誘電体（具体的にはＳｉＯ2 、厚さ０．３μ
ｍ）１７０を全面に形成する。次にポリイミド１８０を
用いて表面を平坦化する。最後に、ｎ側の電極部の誘電
体膜１７０とポリイミド１８０を除去し、電極１９０お
よび２００を形成する（図２（ｄ））。ｎ側電極１９０
には、ボンディングのための電極パッド（１００μｍ
角）２１０を設けている。素子はへき開によって共振器
長１００μｍ程度に切り出す。
【０００９】以上の説明からわかるように、埋め込み層
１６０にｐｎ接合が自動的に形成されるため、製造は比
較的簡単である。こうして製造した埋め込み形半導体レ
ーザは、内部抵抗５Ω以下、寄生容量０．５ｐＦ以下が
可能である。変調帯域は３０ＧＨｚ以上が実現できる。
１６０にｐｎ接合が自動的に形成されるため、製造は比
較的簡単である。こうして製造した埋め込み形半導体レ
ーザは、内部抵抗５Ω以下、寄生容量０．５ｐＦ以下が
可能である。変調帯域は３０ＧＨｚ以上が実現できる。
【００１０】なお、上述の実施例では、通常のＩｎＧａ
ＡｓＰ／ＩｎＰ系の半導体レーザについて述べたが、活
性領域に量子井戸構造を導入した構造や、ＡｌＧａＡｓ
／ＧａＡｓ系など他の材料系でも、本発明の効果は変わ
らない。また、結晶成長の方法は、液相成長法など他の
方法でも良い。また、実施例では、ポリイミド１８０が
素子のほぼ全面に形成されているが、ｎ側の電極パッド
２１０の下だけ残して、他は除去しても本発明の効果は
変わらない。
ＡｓＰ／ＩｎＰ系の半導体レーザについて述べたが、活
性領域に量子井戸構造を導入した構造や、ＡｌＧａＡｓ
／ＧａＡｓ系など他の材料系でも、本発明の効果は変わ
らない。また、結晶成長の方法は、液相成長法など他の
方法でも良い。また、実施例では、ポリイミド１８０が
素子のほぼ全面に形成されているが、ｎ側の電極パッド
２１０の下だけ残して、他は除去しても本発明の効果は
変わらない。
【００１１】
【発明の効果】以上説明したように本発明の埋め込み形
半導体レーザは、ｐ形半導体基板を用い、一部ｐ形反転
した薄い埋め込み層によって漏れ電流を防ぐ構造を有し
ている。このため内部抵抗と寄生容量が小さく、数１０
ＧＨｚ以上の高速変調が実現できる。また、製造工程も
比較的簡単である。
半導体レーザは、ｐ形半導体基板を用い、一部ｐ形反転
した薄い埋め込み層によって漏れ電流を防ぐ構造を有し
ている。このため内部抵抗と寄生容量が小さく、数１０
ＧＨｚ以上の高速変調が実現できる。また、製造工程も
比較的簡単である。
【図１】本発明の埋め込み型半導体レーザの構造を表す
斜視図である。
斜視図である。
【図２】本発明の埋め込み形半導体レーザの製造工程の
説明図である。
説明図である。
【図３】従来の埋め込み形半導体レーザの構造を表す断
面図である。
面図である。
１００ ｐ形半導体レーザ基板 １１０ ｐ形バッファ層 １２０ 活性層 １３０ ｎ形クラッド層 １４０ ｎ形コンタクト層 １５０ 誘電体膜 １６０ 埋め込み層 １７０ 誘電体膜 １７２ ｐ形反転層 １７４ ｐｎ接合面 １８０ ポリイミド １９０ ｎ側電極 ２００ ｐ側電極 ３００ ｎ形半導体レーザ基板 ３１０ ｎ形バッファ層 ３２０ 活性層 ３３０ ｐ形クラッド層 ３４０ ｐ形コンタクト層
Claims (1)
- 【請求項１】 ｐ形半導体基板上に、活性層を含むヘテ
ロ接合構造を有し、前記ヘテロ接合構造が共振器軸方向
にストライプ状に形成されており、前記ストライプ部の
半導体側部表面に薄い半導体埋め込み層が形成されてお
り、かつ前記埋め込み層のうち、前記活性層より前記基
板側にあるｐ形半導体層に接している部分がｐ形、残り
の部分がｎ形であることを特徴とする、埋め込み型半導
体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310691A JP2940185B2 (ja) | 1991-03-08 | 1991-03-08 | 埋め込み型半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310691A JP2940185B2 (ja) | 1991-03-08 | 1991-03-08 | 埋め込み型半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04280489A JPH04280489A (ja) | 1992-10-06 |
| JP2940185B2 true JP2940185B2 (ja) | 1999-08-25 |
Family
ID=12654586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4310691A Expired - Fee Related JP2940185B2 (ja) | 1991-03-08 | 1991-03-08 | 埋め込み型半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940185B2 (ja) |
-
1991
- 1991-03-08 JP JP4310691A patent/JP2940185B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04280489A (ja) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040099859A1 (en) | Optical semiconductor equipment | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP3024611B2 (ja) | 半導体レーザおよびその製造方法 | |
| US6031857A (en) | Semiconductor device having a current-constricting spaces and method of manufacturing the device | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| US5721751A (en) | Semiconductor laser | |
| JP3317271B2 (ja) | 半導体光素子およびその製造方法 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP3285079B2 (ja) | 半導体レーザ | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| US7564883B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0529703A (ja) | 半導体レ−ザ素子 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2751306B2 (ja) | 半導体発光素子 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2743769B2 (ja) | 半導体レーザとその製造方法 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
| LAPS | Cancellation because of no payment of annual fees |