JP3208177B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JP3208177B2 JP3208177B2 JP16128792A JP16128792A JP3208177B2 JP 3208177 B2 JP3208177 B2 JP 3208177B2 JP 16128792 A JP16128792 A JP 16128792A JP 16128792 A JP16128792 A JP 16128792A JP 3208177 B2 JP3208177 B2 JP 3208177B2
- Authority
- JP
- Japan
- Prior art keywords
- face
- layer
- semiconductor laser
- thickness
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体レーザ素子に関す
る。
る。
【０００２】
【従来の技術】近年、光情報機器、光通信等の光源とし
て半導体レーザ素子が多く用いられている。ところで、
半導体レーザ素子は追記型や書替型の光ディスク及びレ
ーザプリンター等に用いられる半導体レーザ素子に代表
されるように益々高出力化が要求されている。
て半導体レーザ素子が多く用いられている。ところで、
半導体レーザ素子は追記型や書替型の光ディスク及びレ
ーザプリンター等に用いられる半導体レーザ素子に代表
されるように益々高出力化が要求されている。
【０００３】図９（ａ）は、例えば本願出願人が先に出
願した特願昭６３−３０３３２０号に開示している半導
体レーザ素子の斜視図であり、図９（ｂ）及び図９
（ｃ）はそれぞれ同図（ａ）のＸ−Ｘ断面図及びＹ−Ｙ
断面図である。
願した特願昭６３−３０３３２０号に開示している半導
体レーザ素子の斜視図であり、図９（ｂ）及び図９
（ｃ）はそれぞれ同図（ａ）のＸ−Ｘ断面図及びＹ−Ｙ
断面図である。
【０００４】図中、１はｐ型ＧａＡｓ基板である。この
基板１の上面にはｎ型ＧａＡｓ電流阻止層１０２が作成
されており、その表面にストライプ溝７が形成されてい
る。このストライプ溝７は端面近傍部分Ａにあるストラ
イプ溝７ａと内部部分Ｂにあるストライプ溝７ｂで構成
されている。この端面近傍部分Ａにあるストライプ溝７
ａの深さは電流阻止層１０２の層厚より浅く、内部部分
Ｂにあるストライプ溝７ｂの深さは電流阻止層１０２の
層厚よりも深い。従って、ストライプ溝７の内部部分Ｂ
のみ、即ちストライプ溝７ｂで基板１が露出することに
なり、この部分のみに電流が流れる。
基板１の上面にはｎ型ＧａＡｓ電流阻止層１０２が作成
されており、その表面にストライプ溝７が形成されてい
る。このストライプ溝７は端面近傍部分Ａにあるストラ
イプ溝７ａと内部部分Ｂにあるストライプ溝７ｂで構成
されている。この端面近傍部分Ａにあるストライプ溝７
ａの深さは電流阻止層１０２の層厚より浅く、内部部分
Ｂにあるストライプ溝７ｂの深さは電流阻止層１０２の
層厚よりも深い。従って、ストライプ溝７の内部部分Ｂ
のみ、即ちストライプ溝７ｂで基板１が露出することに
なり、この部分のみに電流が流れる。
【０００５】１０３はｐ型ＧａＡｌＡｓクラッド層、４
はノンドープのＧａＡｌＡｓ活性層、５はｎ型ＧａＡｌ
Ａｓクラッド層、６はｎ型ＧａＡｓキャップ層で、これ
らは電流阻止層１０２及び露出した基板１上に順次積層
されている。また、図には示さないが、キャップ層６上
面及び基板１の下面にはそれぞれ電極が形成されてい
る。
はノンドープのＧａＡｌＡｓ活性層、５はｎ型ＧａＡｌ
Ａｓクラッド層、６はｎ型ＧａＡｓキャップ層で、これ
らは電流阻止層１０２及び露出した基板１上に順次積層
されている。また、図には示さないが、キャップ層６上
面及び基板１の下面にはそれぞれ電極が形成されてい
る。
【０００６】斯る半導体レーザ素子は内部部分Ｂにある
ストライプ溝７ｂにのみ電流が流れるようにして、活性
層４のうちこのストライプ溝７上にあたる部分に光をと
じこめるようにすると共に、更にこのストライプ溝７の
両側に形成された電流阻止層１０２による光吸収によ
り、光が活性層４中を平行方向に広がるのを抑えて非点
隔差を防止している。又、内部より高温になる端面近傍
部分Ａにも電流阻止層１０２を形成することにより、端
面近傍部分Ａを電流非注入領域として瞬時光学損傷（Ｃ
ＯＤ）を防止して高出力化を実現しようとするものであ
る。
ストライプ溝７ｂにのみ電流が流れるようにして、活性
層４のうちこのストライプ溝７上にあたる部分に光をと
じこめるようにすると共に、更にこのストライプ溝７の
両側に形成された電流阻止層１０２による光吸収によ
り、光が活性層４中を平行方向に広がるのを抑えて非点
隔差を防止している。又、内部より高温になる端面近傍
部分Ａにも電流阻止層１０２を形成することにより、端
面近傍部分Ａを電流非注入領域として瞬時光学損傷（Ｃ
ＯＤ）を防止して高出力化を実現しようとするものであ
る。
【０００７】
【発明が解決しようとする課題】斯る構造の半導体レー
ザ素子では、端面近傍部分Ａに電流阻止層を設けない半
導体レーザ素子に比べて、上述のように電流阻止による
温度上昇を防止するようにしているが、端面近傍部分Ａ
にある、即ちストライプ溝７ａ内にあるｐ型クラッド層
１０３はその層厚が小さいため、この端面近傍部分Ａに
形成された電流阻止層での光吸収により端面近傍領域Ａ
での温度上昇を十分に防止できず、信頼性に問題があっ
た。
ザ素子では、端面近傍部分Ａに電流阻止層を設けない半
導体レーザ素子に比べて、上述のように電流阻止による
温度上昇を防止するようにしているが、端面近傍部分Ａ
にある、即ちストライプ溝７ａ内にあるｐ型クラッド層
１０３はその層厚が小さいため、この端面近傍部分Ａに
形成された電流阻止層での光吸収により端面近傍領域Ａ
での温度上昇を十分に防止できず、信頼性に問題があっ
た。
【０００８】ところで、本願出願人はｐ型クラッド層の
層厚を大きくして半導体レーザ素子の寿命を大きくでき
ることを確認したが、この場合は非点隔差等のレーザ特
性が不十分であった。
層厚を大きくして半導体レーザ素子の寿命を大きくでき
ることを確認したが、この場合は非点隔差等のレーザ特
性が不十分であった。
【０００９】本発明は斯る問題点を鑑みなされたもので
あり、非点隔差が小さく、且つ信頼性の高い半導体レー
ザ素子を提供するものである。
あり、非点隔差が小さく、且つ信頼性の高い半導体レー
ザ素子を提供するものである。
【００１０】
【課題を解決するための手段】本発明の半導体レーザ装
置は、電流通路となるストライプ部が形成され、このス
トライプ部のうち端面近傍部分を電流非注入領域とし、
内部部分にのみ活性層に電流が流れるように電流阻止層
が形成された半導体レーザ素子において、前記ストライ
プ部を除いた部分に形成されたクラッド層のうち少なく
とも一方の端面近傍の層厚を内部の層厚よりも大きく
し、且つ前記活性層の端面近傍部分と内部部分とを同一
面上に形成したことを特徴とする。
置は、電流通路となるストライプ部が形成され、このス
トライプ部のうち端面近傍部分を電流非注入領域とし、
内部部分にのみ活性層に電流が流れるように電流阻止層
が形成された半導体レーザ素子において、前記ストライ
プ部を除いた部分に形成されたクラッド層のうち少なく
とも一方の端面近傍の層厚を内部の層厚よりも大きく
し、且つ前記活性層の端面近傍部分と内部部分とを同一
面上に形成したことを特徴とする。
【００１１】
【作用】上述のように、前記ストライプ部を除いた部分
に形成されたクラッド層のうち少なくとも一方の端面近
傍の層厚を内部の層厚よりも大きくすると、ストライプ
部が形成されていない端面近傍領域に形成されたクラッ
ド層に隣接する電流阻止層での光吸収が低減するので、
ストライプ部が形成されている端面近傍領域のクラッド
層に隣接する電流阻止層で光吸収が行われても、端面近
傍領域全体では温度上昇を抑えることができる。又、ク
ラッド層の層厚を大きくする領域が端面近傍領域のみで
あるので、内部にあるストライプ部と電流阻止層による
電流制限や光吸収による光の閉じ込め効果も十分にあ
り、光が活性層中を平行方向に広がるのを抑えて非点隔
差が抑制できる。更に、活性層の端面近傍部分と内部部
分とを同一面上に形成したため、活性層の内部部分で発
生した光は活性層の端面近傍部分まで効率良く伝わり、
しきい値電流の増加が抑えられる。
に形成されたクラッド層のうち少なくとも一方の端面近
傍の層厚を内部の層厚よりも大きくすると、ストライプ
部が形成されていない端面近傍領域に形成されたクラッ
ド層に隣接する電流阻止層での光吸収が低減するので、
ストライプ部が形成されている端面近傍領域のクラッド
層に隣接する電流阻止層で光吸収が行われても、端面近
傍領域全体では温度上昇を抑えることができる。又、ク
ラッド層の層厚を大きくする領域が端面近傍領域のみで
あるので、内部にあるストライプ部と電流阻止層による
電流制限や光吸収による光の閉じ込め効果も十分にあ
り、光が活性層中を平行方向に広がるのを抑えて非点隔
差が抑制できる。更に、活性層の端面近傍部分と内部部
分とを同一面上に形成したため、活性層の内部部分で発
生した光は活性層の端面近傍部分まで効率良く伝わり、
しきい値電流の増加が抑えられる。
【００１２】
【実施例】本発明の一実施例について図面を参照しつつ
詳細に説明する。
詳細に説明する。
【００１３】図１は本実施例の半導体レーザ素子を示す
斜視図であり、図２（ａ）、図２（ｂ）、図３（ａ）及
び図３（ｂ）はそれぞれ図１の端面図、Ｘ−Ｘ断面図、
Ｙ−Ｙ断面図及びＺ−Ｚ断面図である。
斜視図であり、図２（ａ）、図２（ｂ）、図３（ａ）及
び図３（ｂ）はそれぞれ図１の端面図、Ｘ−Ｘ断面図、
Ｙ−Ｙ断面図及びＺ−Ｚ断面図である。
【００１４】図中、１はｐ型ＧａＡｓ（例えば、キャリ
ア濃度：１×１０18〜４×１０18ｃｍ-3，ドーパント：
Ｚｎ）からなる表面が平坦な基板であり、この基板１上
には層厚０．８〜１．４μｍ、例えば１．１μｍのｎ型
ＧａＡｓからなる電流阻止層２（例えばキャリア濃度：
２×１０18ｃｍ-3，ドーパント：Ｔｅ）が形成されてい
る。
ア濃度：１×１０18〜４×１０18ｃｍ-3，ドーパント：
Ｚｎ）からなる表面が平坦な基板であり、この基板１上
には層厚０．８〜１．４μｍ、例えば１．１μｍのｎ型
ＧａＡｓからなる電流阻止層２（例えばキャリア濃度：
２×１０18ｃｍ-3，ドーパント：Ｔｅ）が形成されてい
る。
【００１５】この電流阻止層２はその表面にストライプ
溝７と端面溝８が形成されている。前記ストライプ溝７
は、例えば端面から２５μｍの範囲の端面近傍部分Ａ、
Ａにあるストライプ溝７ａ、７ａとその他の範囲の内部
部分Ｂにあるストライプ溝７ｂとで構成されており、こ
れらの溝深さは異なっている。即ち、端面近傍部分Ａに
あるストライプ溝７ａの深さは電流阻止層２の層厚より
浅く、内部部分Ｂにあるストライプ溝７ｂの深さは電流
阻止層２の層厚以上、望ましくは該層よりも大きい。従
って、ストライブ溝７のうち内部部分Ｂにあるストライ
プ溝７ｂでのみ、基板１が露出することになり、この部
分を電流が流れるのである。そして、前記端面溝８、８
は例えば端面から２５μｍの範囲の端面近傍領域Ｃの端
面全域に形成されており、電流阻止層２を貫通しない、
０．０３〜０．１μｍ、例えば０．０５μｍの深さを有
している。
溝７と端面溝８が形成されている。前記ストライプ溝７
は、例えば端面から２５μｍの範囲の端面近傍部分Ａ、
Ａにあるストライプ溝７ａ、７ａとその他の範囲の内部
部分Ｂにあるストライプ溝７ｂとで構成されており、こ
れらの溝深さは異なっている。即ち、端面近傍部分Ａに
あるストライプ溝７ａの深さは電流阻止層２の層厚より
浅く、内部部分Ｂにあるストライプ溝７ｂの深さは電流
阻止層２の層厚以上、望ましくは該層よりも大きい。従
って、ストライブ溝７のうち内部部分Ｂにあるストライ
プ溝７ｂでのみ、基板１が露出することになり、この部
分を電流が流れるのである。そして、前記端面溝８、８
は例えば端面から２５μｍの範囲の端面近傍領域Ｃの端
面全域に形成されており、電流阻止層２を貫通しない、
０．０３〜０．１μｍ、例えば０．０５μｍの深さを有
している。
【００１６】前記電流阻止層２上及び露出した基板１上
には、ｐ型Ｇａ1-yＡｌyＡｓからなるｐ型クラッド層３
（例えばキャリア濃度：１×１０18〜２×１０18ｃ
ｍ-3，ドーパント：Ｚｎ）が形成されており、このｐ型
クラッド層３は端面溝８、８上の層厚がストライブ溝７
上を除いた他の部分の層厚に比べて大きくなっている。
即ち、ストライプ溝７上を除いた部分に形成されたｐ型
クラッド層３は例えば端面近傍領域Ｃにおける層厚が
０．５μｍ、該領域Ｃより内側にある内部領域Ｄにおけ
る層厚が０．４５μｍに設定されている。ここで、スト
ライプ溝７ａ下のｐ型クラッド層３の層厚は０．１〜
０．２μｍ程度である。
には、ｐ型Ｇａ1-yＡｌyＡｓからなるｐ型クラッド層３
（例えばキャリア濃度：１×１０18〜２×１０18ｃ
ｍ-3，ドーパント：Ｚｎ）が形成されており、このｐ型
クラッド層３は端面溝８、８上の層厚がストライブ溝７
上を除いた他の部分の層厚に比べて大きくなっている。
即ち、ストライプ溝７上を除いた部分に形成されたｐ型
クラッド層３は例えば端面近傍領域Ｃにおける層厚が
０．５μｍ、該領域Ｃより内側にある内部領域Ｄにおけ
る層厚が０．４５μｍに設定されている。ここで、スト
ライプ溝７ａ下のｐ型クラッド層３の層厚は０．１〜
０．２μｍ程度である。
【００１７】前記ｐ型クラッド層３上には、ノンドープ
型のＧａ1-xＡｌxＡｓ（０≦ｘ＜ｙ＜１）からなる層厚
０．０５μｍ程度の活性層４、ｎ型Ｇａ1-yＡｌyＡｓか
らなる層厚２．５μｍ程度のｎ型クラッド層５（例えば
キャリア濃度：１×１０18ｃｍ-3，ドーパント：Ｔ
ｅ）、及びｎ型ＧａＡｓからなる層厚３．５μｍ程度の
キャップ層６（例えばキャリア濃度：２×１０18ｃ
ｍ-3，ドーパント：Ｔｅ）がこの順に形成されている。
また、キャップ層６上面及び基板１の下面には、それぞ
れ電極が形成されている。
型のＧａ1-xＡｌxＡｓ（０≦ｘ＜ｙ＜１）からなる層厚
０．０５μｍ程度の活性層４、ｎ型Ｇａ1-yＡｌyＡｓか
らなる層厚２．５μｍ程度のｎ型クラッド層５（例えば
キャリア濃度：１×１０18ｃｍ-3，ドーパント：Ｔ
ｅ）、及びｎ型ＧａＡｓからなる層厚３．５μｍ程度の
キャップ層６（例えばキャリア濃度：２×１０18ｃ
ｍ-3，ドーパント：Ｔｅ）がこの順に形成されている。
また、キャップ層６上面及び基板１の下面には、それぞ
れ電極が形成されている。
【００１８】次に、図４及び図５を参照して斯る半導体
レーザ素子の製造方法の一例を説明する。ここで、図１
〜図３と同一部分には同一符号を付してその説明を割愛
する。
レーザ素子の製造方法の一例を説明する。ここで、図１
〜図３と同一部分には同一符号を付してその説明を割愛
する。
【００１９】まず、第４図（ａ）に示すように、基板１
の上面に液相エピタキシャル（ＬＰＥ）法用いて例えば
層厚１．１μｍの電流阻止層２を形成した後、該電流阻
止層２上全面にレジスト膜をスピンコート法により形成
した後、フォトリソグラフィ法により端面溝８、８に対
応する例えば幅２５μｍの端面近傍領域Ｃ、Ｃの端面全
域をパターニング除去して第１レジストマスクを形成す
る。その後、この第１レジストマスクを介した状態で燐
酸系エッチャント（リン酸：過酸化水素水：メタノール
＝１：１：２）を用いて、電流阻止層２の端面近傍領域
Ｃ、Ｃの端面全域をエッチング除去して例えば深さ０．
０５μｍ、幅２５μｍの端面溝８、８を形成する。
の上面に液相エピタキシャル（ＬＰＥ）法用いて例えば
層厚１．１μｍの電流阻止層２を形成した後、該電流阻
止層２上全面にレジスト膜をスピンコート法により形成
した後、フォトリソグラフィ法により端面溝８、８に対
応する例えば幅２５μｍの端面近傍領域Ｃ、Ｃの端面全
域をパターニング除去して第１レジストマスクを形成す
る。その後、この第１レジストマスクを介した状態で燐
酸系エッチャント（リン酸：過酸化水素水：メタノール
＝１：１：２）を用いて、電流阻止層２の端面近傍領域
Ｃ、Ｃの端面全域をエッチング除去して例えば深さ０．
０５μｍ、幅２５μｍの端面溝８、８を形成する。
【００２０】次に、図４（ｂ）に示すように、上記端面
溝８、８を形成した電流阻止層２上全面にレジスト膜を
スピンコート法により形成した後、フォトリソグラフィ
法によりストライブ溝７に対応する部分をパターニング
除去して第２レジストマスク２２を形成する。この時、
レジスト膜のパターニング除去部分の幅は、端面近傍部
分Ａと内部部分Ｂで変えている。例えば、端面近傍部分
Ａの除去幅ＷAを４．０μｍとし、内部部分Ｂの除去幅
ＷBを３．６μｍとしている。その後、第２レジストマ
スク２２を介してた状態で前記と同様の燐酸系エッチャ
ントを用いて、電流阻止層２を約１４秒間エッチングす
る。この時、端面近傍部分Ａ及び内部部分Ｂに形成され
る溝の深さはいずれも電流阻止層２の層厚よりも浅く、
基板１表面に達していない続いて、図５（ａ）に示すよ
うに、第２レジストマスク２２と、端面近傍部分Ａ、Ａ
だけを覆うように同様のフォトリソグラフィ法を用いて
形成した第３レジストマスク２３、２３とを介した状態
で、前記と同様の燐酸系エッチャントにより内部部分Ｂ
の電流阻止層２のみをさらに約１２秒間エッチングし
て、内部部分Ｂにおける溝の深さを基板１まで達せると
共に溝幅は端面近傍部分Ａにおける溝幅と等しいストラ
イプ溝７を形成する。ここで、端面近傍部分Ａと内部部
分Ｂとで溝幅が異なると、装置の光出力特性においてキ
ンクと呼ばれる曲がりが生じ、出力飽和し易くなるた
め、溝幅は等しくするのが望ましい。
溝８、８を形成した電流阻止層２上全面にレジスト膜を
スピンコート法により形成した後、フォトリソグラフィ
法によりストライブ溝７に対応する部分をパターニング
除去して第２レジストマスク２２を形成する。この時、
レジスト膜のパターニング除去部分の幅は、端面近傍部
分Ａと内部部分Ｂで変えている。例えば、端面近傍部分
Ａの除去幅ＷAを４．０μｍとし、内部部分Ｂの除去幅
ＷBを３．６μｍとしている。その後、第２レジストマ
スク２２を介してた状態で前記と同様の燐酸系エッチャ
ントを用いて、電流阻止層２を約１４秒間エッチングす
る。この時、端面近傍部分Ａ及び内部部分Ｂに形成され
る溝の深さはいずれも電流阻止層２の層厚よりも浅く、
基板１表面に達していない続いて、図５（ａ）に示すよ
うに、第２レジストマスク２２と、端面近傍部分Ａ、Ａ
だけを覆うように同様のフォトリソグラフィ法を用いて
形成した第３レジストマスク２３、２３とを介した状態
で、前記と同様の燐酸系エッチャントにより内部部分Ｂ
の電流阻止層２のみをさらに約１２秒間エッチングし
て、内部部分Ｂにおける溝の深さを基板１まで達せると
共に溝幅は端面近傍部分Ａにおける溝幅と等しいストラ
イプ溝７を形成する。ここで、端面近傍部分Ａと内部部
分Ｂとで溝幅が異なると、装置の光出力特性においてキ
ンクと呼ばれる曲がりが生じ、出力飽和し易くなるた
め、溝幅は等しくするのが望ましい。
【００２１】その後、図５（ｂ）に示すように、第２、
第３レジストマスク２２、２３、２３を除去する。
第３レジストマスク２２、２３、２３を除去する。
【００２２】そして、図示はしないが、斯る端面溝８、
８及びストライプ溝７が形成された電流阻止層２上及び
ストライプ溝７によって露出された基板１上に、ｐ型ク
ラッド層３をＬＰＥ（液相エピタキシャル）法を用いて
形成する。ＬＰＥ法では層表面が平坦になるように成長
されるので、ストライプ溝７上以外に形成されるｐ型ク
ラッド層３は端面近傍領域Ｃの層厚が大きく、内部領域
Ｄの層厚が小さくなるのである。
８及びストライプ溝７が形成された電流阻止層２上及び
ストライプ溝７によって露出された基板１上に、ｐ型ク
ラッド層３をＬＰＥ（液相エピタキシャル）法を用いて
形成する。ＬＰＥ法では層表面が平坦になるように成長
されるので、ストライプ溝７上以外に形成されるｐ型ク
ラッド層３は端面近傍領域Ｃの層厚が大きく、内部領域
Ｄの層厚が小さくなるのである。
【００２３】次に、このｐ型クラッド層３上に、活性層
４、ｎ型クラッド層５、キャップ層６を同様にＬＰＥ法
により順次積層して図１〜図３に示す半導体レーザ素子
を完成するのである。
４、ｎ型クラッド層５、キャップ層６を同様にＬＰＥ法
により順次積層して図１〜図３に示す半導体レーザ素子
を完成するのである。
【００２４】尚、ｐ型クラッド層３、活性層４、ｎ型ク
ラッド層５、及びキャップ層６の成長条件は成長温度８
２０℃、冷却温度０．５℃／分であり、成長時間はそれ
ぞれ１１０秒、１秒、１０２０秒、９００秒である。
ラッド層５、及びキャップ層６の成長条件は成長温度８
２０℃、冷却温度０．５℃／分であり、成長時間はそれ
ぞれ１１０秒、１秒、１０２０秒、９００秒である。
【００２５】前記半導体レーザ素子は、ｐ型クラッド層
３のうちストライプ溝７上に形成されていない部分は、
非点隔差が大きくならないように内部領域Ｄにおける層
厚が小さく設定されると共に、光吸収により加熱されな
いように端面近傍領域Ｃにおける層厚が大きく設定され
ているので、小さい非点隔差をもち、良好な直線性をも
つ光出力−電流特性が得られると共に、半導体素子の寿
命も延びる。
３のうちストライプ溝７上に形成されていない部分は、
非点隔差が大きくならないように内部領域Ｄにおける層
厚が小さく設定されると共に、光吸収により加熱されな
いように端面近傍領域Ｃにおける層厚が大きく設定され
ているので、小さい非点隔差をもち、良好な直線性をも
つ光出力−電流特性が得られると共に、半導体素子の寿
命も延びる。
【００２６】ところで、斯る半導体レーザ素子は、図６
に示す最大光出力と端面溝幅の関係から、端面溝幅、即
ち端面近傍領域Ｃの幅は１０〜３０μｍが特に望ましい
ことが判る。そして、半導体レーザ素子をウエハから分
断して取り出す製造工程を考慮すると２０〜３０μｍが
より好ましい。ここで、この半導体レーザ素子の端面近
傍領域Ｃの層厚は内部領域Ｄの層厚０．４５μｍに比べ
て、０．０５μｍ厚く、そして、ストライプ溝はその溝
幅ＷFが５．５μｍである。
に示す最大光出力と端面溝幅の関係から、端面溝幅、即
ち端面近傍領域Ｃの幅は１０〜３０μｍが特に望ましい
ことが判る。そして、半導体レーザ素子をウエハから分
断して取り出す製造工程を考慮すると２０〜３０μｍが
より好ましい。ここで、この半導体レーザ素子の端面近
傍領域Ｃの層厚は内部領域Ｄの層厚０．４５μｍに比べ
て、０．０５μｍ厚く、そして、ストライプ溝はその溝
幅ＷFが５．５μｍである。
【００２７】図７に本実施例の半導体体レーザ素子にお
けるｐ型クラッド層の内部領域Ｄの層厚と非点隔差の関
係を示す。ここで、斯る半導体レーザ素子の端面近傍領
域Ｃの層厚は内部領域Ｄの層厚に比べて、０．０５μｍ
厚く、そして、ストライプ溝はその溝幅が６μｍであ
る。
けるｐ型クラッド層の内部領域Ｄの層厚と非点隔差の関
係を示す。ここで、斯る半導体レーザ素子の端面近傍領
域Ｃの層厚は内部領域Ｄの層厚に比べて、０．０５μｍ
厚く、そして、ストライプ溝はその溝幅が６μｍであ
る。
【００２８】この図７は、斯る半導体装置が端面溝を設
けない点以外は同じである従来の半導体装置と略同様の
特性を示す。例えば、ｐ型クラッド層の内部領域Ｄの層
厚が約０．５μｍの場合、ｐ型クラッド層の層厚が約
０．５μｍである従来の半導体レーザ素子の非点格差１
０μｍと同じで小さい値であった。
けない点以外は同じである従来の半導体装置と略同様の
特性を示す。例えば、ｐ型クラッド層の内部領域Ｄの層
厚が約０．５μｍの場合、ｐ型クラッド層の層厚が約
０．５μｍである従来の半導体レーザ素子の非点格差１
０μｍと同じで小さい値であった。
【００２９】また、図８に本実施例の半導体体レーザ素
子におけるｐ型クラッド層の内部領域Ｄの層厚と５０℃
における平均故障時間（ＭＴＴＦ）の関係、及び端面溝
を設けない点以外は同じである従来の半導体レーザ装置
におけるｐ型クラッド層の層厚と５０℃における平均故
障時間（ＭＴＴＦ）の関係を示す。ここで、斯る本実施
例の半導体レーザ素子は図７と同様のものを使用した。
子におけるｐ型クラッド層の内部領域Ｄの層厚と５０℃
における平均故障時間（ＭＴＴＦ）の関係、及び端面溝
を設けない点以外は同じである従来の半導体レーザ装置
におけるｐ型クラッド層の層厚と５０℃における平均故
障時間（ＭＴＴＦ）の関係を示す。ここで、斯る本実施
例の半導体レーザ素子は図７と同様のものを使用した。
【００３０】この図８から、斯る半導体装置が端面溝を
設けない点以外は同じである従来の半導体レーザ素子に
比べて長寿命となり、例えばｐ型クラッド層の内部領域
Ｄの層厚が約０．４５μｍ、且つ端面近傍領域Ｃの層厚
が約０．５μｍである場合、２５００時間となることが
判る。
設けない点以外は同じである従来の半導体レーザ素子に
比べて長寿命となり、例えばｐ型クラッド層の内部領域
Ｄの層厚が約０．４５μｍ、且つ端面近傍領域Ｃの層厚
が約０．５μｍである場合、２５００時間となることが
判る。
【００３１】上記実施例では、ＧａＡｌＡｓ系半導体を
用いた半導体レーザ素子について説明したが、他の半導
体材料を用いたものでもよく、更には、導電型が上記実
施例と逆であるものでもよい。尚、活性層は上記ノドー
プ型以外の導電型でもよい。
用いた半導体レーザ素子について説明したが、他の半導
体材料を用いたものでもよく、更には、導電型が上記実
施例と逆であるものでもよい。尚、活性層は上記ノドー
プ型以外の導電型でもよい。
【００３２】又、上述のように電流阻止層に隣接したク
ラッド層のうち両端面の端面近傍領域の層厚を大きくす
ると特に効果があるが、一方の端面の端面近傍領域の層
厚を大きくしただけでも効果がある。
ラッド層のうち両端面の端面近傍領域の層厚を大きくす
ると特に効果があるが、一方の端面の端面近傍領域の層
厚を大きくしただけでも効果がある。
【００３３】本実施例の半導体レーザ素子は、電流阻止
層に隣接するクラッド層のうち少なくとも一方の端面近
傍の層厚を内部の層厚より大きくして、端面近傍の前記
クラッド層の下にある電流阻止層での光吸収を低減する
ので、ストライプ溝が形成されている端面近傍のクラッ
ド層下にある電流阻止層で光吸収が行われても、端面近
傍領域全体では温度上昇を抑えることができ、レーザ素
子の長寿命化等の高信頼化が図れる。又、前記クラッド
層の層厚を大きくする領域が端面近傍のみであるので、
内部領域での光の閉じ込め効果が十分であり、光が活性
層中を平行方向に広がるのを抑えて非点隔差を小さくで
きる。更に、活性層４はｐ型クラッド層３の上面に形成
され、活性層４の内部部分と端面近傍部分とが同一面上
に形成されるので、活性層４の内部部分で発生した光は
活性層４の端面近傍部分に効率良く伝わり、しきい値電
流の増加が抑えられる。
層に隣接するクラッド層のうち少なくとも一方の端面近
傍の層厚を内部の層厚より大きくして、端面近傍の前記
クラッド層の下にある電流阻止層での光吸収を低減する
ので、ストライプ溝が形成されている端面近傍のクラッ
ド層下にある電流阻止層で光吸収が行われても、端面近
傍領域全体では温度上昇を抑えることができ、レーザ素
子の長寿命化等の高信頼化が図れる。又、前記クラッド
層の層厚を大きくする領域が端面近傍のみであるので、
内部領域での光の閉じ込め効果が十分であり、光が活性
層中を平行方向に広がるのを抑えて非点隔差を小さくで
きる。更に、活性層４はｐ型クラッド層３の上面に形成
され、活性層４の内部部分と端面近傍部分とが同一面上
に形成されるので、活性層４の内部部分で発生した光は
活性層４の端面近傍部分に効率良く伝わり、しきい値電
流の増加が抑えられる。
【００３４】尚、上記実施例では、端面近傍部分Ａと端
面近傍領域Ｃの幅を同じくしているが、異なっていても
勿論よい。
面近傍領域Ｃの幅を同じくしているが、異なっていても
勿論よい。
【００３５】
【発明の効果】本発明の半導体レーザ素子は、ストライ
プ溝上に形成されていないクラッド層の部分のうち、内
部領域における層厚を小さく設定すると共に、端面近傍
領域における層厚を大きく設定しているので、小さい非
点隔差をもち、且つ長寿命等の高信頼性が得られ、更に
しきい値電流の増加が抑えられる。
プ溝上に形成されていないクラッド層の部分のうち、内
部領域における層厚を小さく設定すると共に、端面近傍
領域における層厚を大きく設定しているので、小さい非
点隔差をもち、且つ長寿命等の高信頼性が得られ、更に
しきい値電流の増加が抑えられる。
【図１】本発明の一実施例に係る半導体レーザ素子を示
す斜視図である。
す斜視図である。
【図２】上記半導体レーザ素子の端面及び断面を示す図
である。
である。
【図３】上記半導体レーザ素子の断面を示す断面図であ
る。
る。
【図４】上記半導体レーザ素子の製造工程を示す工程図
である。
である。
【図５】上記半導体レーザ素子の製造工程を示す工程図
である。
である。
【図６】上記半導体レーザ素子の端面溝幅と最大光出力
の関係を示す図である。
の関係を示す図である。
【図７】上記半導体レーザ素子のｐ型クラッド層の層厚
と非点隔差の関係を示す図である。
と非点隔差の関係を示す図である。
【図８】上記半導体レーザ素子と従来例の半導体レーザ
素子のｐ型クラッド層の層厚と平均故障時間の関係を示
す図である。
素子のｐ型クラッド層の層厚と平均故障時間の関係を示
す図である。
【図９】従来例の半導体レーザ素子を示す図である。
２ 電流阻止層 ３ ｐ型クラッド層 ４ 活性層 ７ ストライプ溝 ８ 端面溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (1)
- 【請求項１】 電流通路となるストライプ部が形成さ
れ、このストライプ部のうち端面近傍部分を電流非注入
領域とし、内部部分にのみ活性層に電流が流れるように
電流阻止層が形成された半導体レーザ素子において、前
記ストライプ部を除いた部分に形成されたクラッド層の
うち少なくとも一方の端面近傍の層厚を内部の層厚より
も大きくし、且つ前記活性層の端面近傍部分と内部部分
とを同一面上に形成したことを特徴とする半導体レーザ
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16128792A JP3208177B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16128792A JP3208177B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065974A JPH065974A (ja) | 1994-01-14 |
| JP3208177B2 true JP3208177B2 (ja) | 2001-09-10 |
Family
ID=15732243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16128792A Expired - Fee Related JP3208177B2 (ja) | 1992-06-19 | 1992-06-19 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208177B2 (ja) |
-
1992
- 1992-06-19 JP JP16128792A patent/JP3208177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065974A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243669A (ja) | 半導体レーザ素子 | |
| KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
| JP3718952B2 (ja) | 半導体レーザ | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US4644551A (en) | Buried-type semiconductor laser | |
| US4800565A (en) | Semiconductor laser device having high optical intensity and reliability | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JPH03795B2 (ja) | ||
| JPH06260715A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3387976B2 (ja) | 半導体レーザ | |
| JP2685499B2 (ja) | 半導体レーザ素子 | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JP2823228B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS641072B2 (ja) | ||
| JP2563994B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JPH0671122B2 (ja) | 半導体レーザ素子 | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JPS6244440B2 (ja) | ||
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH02148786A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |