JPH06260715A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JPH06260715A JPH06260715A JP273893A JP273893A JPH06260715A JP H06260715 A JPH06260715 A JP H06260715A JP 273893 A JP273893 A JP 273893A JP 273893 A JP273893 A JP 273893A JP H06260715 A JPH06260715 A JP H06260715A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor laser
- laser device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 良好な電流−光出力特性を得られるととも
に、信頼性の高い半導体レーザ素子を提供する。 【構成】 レーザ出射端面部には、凹部９が設けられて
おり、凹部９によりｐ側電極１１は、ｐ側電極１１ａ，
１１ｂに分離されている。ｐ側電極１１ａに電圧を印加
しても、ｐ側電極１１ｂ下部には電流が流れない。これ
により、レーザ出射端面部付近を電流非注入領域とする
ことができ、発熱によるレーザ出射端面部の劣化を防止
できる。
に、信頼性の高い半導体レーザ素子を提供する。 【構成】 レーザ出射端面部には、凹部９が設けられて
おり、凹部９によりｐ側電極１１は、ｐ側電極１１ａ，
１１ｂに分離されている。ｐ側電極１１ａに電圧を印加
しても、ｐ側電極１１ｂ下部には電流が流れない。これ
により、レーザ出射端面部付近を電流非注入領域とする
ことができ、発熱によるレーザ出射端面部の劣化を防止
できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザ素子に
関するものであり、特にその信頼性向上に関するもので
ある。
関するものであり、特にその信頼性向上に関するもので
ある。
【０００２】
【従来の技術】今日、光情報機器の光源として半導体レ
ーザが広く用いられている。このうち、追記型や書き替
え型の光デイスク等に用いられる半導体レーザにおいて
は、高出力でかつ信頼性が高いことが望まれる。
ーザが広く用いられている。このうち、追記型や書き替
え型の光デイスク等に用いられる半導体レーザにおいて
は、高出力でかつ信頼性が高いことが望まれる。
【０００３】ところで、半導体レーザの信頼性を低下さ
せる要因の１つとして、光出射端面の劣化や損傷の問題
がある。このような問題を解決する為、特開平２−２３
９６７９号公報には、端面に電流非注入領域を形成する
方法が開示されている。
せる要因の１つとして、光出射端面の劣化や損傷の問題
がある。このような問題を解決する為、特開平２−２３
９６７９号公報には、端面に電流非注入領域を形成する
方法が開示されている。
【０００４】端面に電流非注入領域を形成した半導体レ
ーザ５０を図６に示す。半導体レーザ５０は、共振器導
波路端面近傍を電流非注入領域としたセルフアライン構
造型半導体レーザ素子である。
ーザ５０を図６に示す。半導体レーザ５０は、共振器導
波路端面近傍を電流非注入領域としたセルフアライン構
造型半導体レーザ素子である。
【０００５】図６Ｂに示すように、半導体レーザ５０に
おいては、ｎ型（以後、「ｎ−」と略す。）ＧａＡｓ基
板１の上に、ｎ−ＡｌxＧａ1-xＡｓ下クラッド層２、Ａ
ｌyＧａ1-yＡｓ活性層３、ｐ型（以降、「ｐ−」と略
す。）ＡｌxＧａ1-xＡｓ第１上クラッド層４、ｐ−Ａｌ
xＧａ1-xＡｓ第２上クラッド層７、ｐ−ＧａＡｓコンタ
クト層８、ｐ側電極１１が形成されている。なお、ｎ−
ＧａＡｓ基板１の下にはｎ側電極１０が設けられてい
る。
おいては、ｎ型（以後、「ｎ−」と略す。）ＧａＡｓ基
板１の上に、ｎ−ＡｌxＧａ1-xＡｓ下クラッド層２、Ａ
ｌyＧａ1-yＡｓ活性層３、ｐ型（以降、「ｐ−」と略
す。）ＡｌxＧａ1-xＡｓ第１上クラッド層４、ｐ−Ａｌ
xＧａ1-xＡｓ第２上クラッド層７、ｐ−ＧａＡｓコンタ
クト層８、ｐ側電極１１が形成されている。なお、ｎ−
ＧａＡｓ基板１の下にはｎ側電極１０が設けられてい
る。
【０００６】図６Ｂ、Ｃに示すように、ｐ−ＡｌxＧａ
1-xＡｓ第１上クラッド層４とｐ−ＡｌxＧａ1-xＡｓ第
２上クラッド層７の間の一部には、ｎ−ＧａＡｓ電流ブ
ロック層５、ｎ−Ａｌ0.15ＧａＡｓ蒸発防止層６が形成
されている。
1-xＡｓ第１上クラッド層４とｐ−ＡｌxＧａ1-xＡｓ第
２上クラッド層７の間の一部には、ｎ−ＧａＡｓ電流ブ
ロック層５、ｎ−Ａｌ0.15ＧａＡｓ蒸発防止層６が形成
されている。
【０００７】半導体レーザ５０においては、共振器中央
部ではストライプ状に電流ブロック層５および蒸発防止
層６が除去されており、電流が流れる電流通路７ａが形
成されている。これに対して、端面部分においては、電
流ブロック層５および蒸発防止層６が残っている為、電
流は流れない構造となっている。このため、端面でのジ
ュール熱による発熱が抑えられ、光出射端面の劣化や損
傷をおこりにくくすることができる。
部ではストライプ状に電流ブロック層５および蒸発防止
層６が除去されており、電流が流れる電流通路７ａが形
成されている。これに対して、端面部分においては、電
流ブロック層５および蒸発防止層６が残っている為、電
流は流れない構造となっている。このため、端面でのジ
ュール熱による発熱が抑えられ、光出射端面の劣化や損
傷をおこりにくくすることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体レーザ素子においては、光出射端面部分に
直接遷移型材料によりなる電流ブロック層５が形成され
ている。したがって、この部分で光吸収が起こり、良好
な電流−光出力特性が得られないといった問題があっ
た。
ような半導体レーザ素子においては、光出射端面部分に
直接遷移型材料によりなる電流ブロック層５が形成され
ている。したがって、この部分で光吸収が起こり、良好
な電流−光出力特性が得られないといった問題があっ
た。
【０００９】この発明は、上記のような問題点を解決
し、良好な電流−光出力特性を得られるとともに、信頼
性の高い半導体レーザ素子を提供することを目的とす
る。
し、良好な電流−光出力特性を得られるとともに、信頼
性の高い半導体レーザ素子を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１にかかる半導体
レーザ素子においては、第１電極形成面に設けられた第
１電極、第２電極形成面に設けられた第２電極、前記第
１電極と第２電極の間に設けられた複数の半導体層、を
有する半導体レーザ素子であって、前記複数の半導体層
は少なくとも、Ａ）活性層、Ｂ）前記第１電極と前記活
性層の間に設けられ、屈折率が前記活性層よりも小さい
とともに禁制帯幅が広い第１導電型の第１クラッド層、
Ｃ）前記第２電極と前記活性層の間に設けられ、屈折率
が前記活性層よりも小さいとともに禁制帯幅が広い第２
導電型の第２クラッド層、Ｄ）前記第１クラッド層と前
記第１電極の間に形成された半導体層であって、屈折率
が前記活性層よりも大きいとともに、禁制帯幅が狭いコ
ンタクト層、を備え、前記第１電極形成面には段差が設
けられており、前記第１電極はこの段差によって分離さ
れていること、を特徴とする。
レーザ素子においては、第１電極形成面に設けられた第
１電極、第２電極形成面に設けられた第２電極、前記第
１電極と第２電極の間に設けられた複数の半導体層、を
有する半導体レーザ素子であって、前記複数の半導体層
は少なくとも、Ａ）活性層、Ｂ）前記第１電極と前記活
性層の間に設けられ、屈折率が前記活性層よりも小さい
とともに禁制帯幅が広い第１導電型の第１クラッド層、
Ｃ）前記第２電極と前記活性層の間に設けられ、屈折率
が前記活性層よりも小さいとともに禁制帯幅が広い第２
導電型の第２クラッド層、Ｄ）前記第１クラッド層と前
記第１電極の間に形成された半導体層であって、屈折率
が前記活性層よりも大きいとともに、禁制帯幅が狭いコ
ンタクト層、を備え、前記第１電極形成面には段差が設
けられており、前記第１電極はこの段差によって分離さ
れていること、を特徴とする。
【００１１】請求項２にかかる半導体レーザ素子におい
ては、前記第１電極形成面に設けられる段差は、前記コ
ンタクト層の厚みより深いことを特徴とする。
ては、前記第１電極形成面に設けられる段差は、前記コ
ンタクト層の厚みより深いことを特徴とする。
【００１２】請求項３の半導体レーザ素子においては、
前記段差によって形成される凹部は、レーザ出射端面部
に形成されていることを特徴とする。
前記段差によって形成される凹部は、レーザ出射端面部
に形成されていることを特徴とする。
【００１３】請求項４の半導体レーザ素子の製造方法に
おいては、第２導電型の半導体基板上に第２クラッド層
を形成する工程、前記第２クラッド層の上に、屈折率が
前記クラッド層よりも大きいとともに禁制帯幅が狭い活
性層を形成する工程、前記活性層の上に、屈折率が前記
活性層よりも小さいとともに禁制帯幅が広い第１導電型
の第１クラッド層を形成する工程、前記第１クラッド層
の上に、屈折率が前記活性層よりも大きいとともに、禁
制帯幅が狭いコンタクト層を形成する工程、少なくとも
前記コンタクト層をエッチングし、表面に段差を形成す
る工程、前記段差によって分離されるように、前記表面
に第一電極を形成する工程、を備えたことを特徴とす
る。
おいては、第２導電型の半導体基板上に第２クラッド層
を形成する工程、前記第２クラッド層の上に、屈折率が
前記クラッド層よりも大きいとともに禁制帯幅が狭い活
性層を形成する工程、前記活性層の上に、屈折率が前記
活性層よりも小さいとともに禁制帯幅が広い第１導電型
の第１クラッド層を形成する工程、前記第１クラッド層
の上に、屈折率が前記活性層よりも大きいとともに、禁
制帯幅が狭いコンタクト層を形成する工程、少なくとも
前記コンタクト層をエッチングし、表面に段差を形成す
る工程、前記段差によって分離されるように、前記表面
に第一電極を形成する工程、を備えたことを特徴とす
る。
【００１４】
【作用】請求項１、請求項４の半導体レーザ素子または
その製造方法においては、前記第１電極形成面には段差
が設けられており、前記第１電極はこの段差によって分
離されている。したがって、分離されている前記第一電
極の下部を電流非注入領域とすることができる。これに
より、素子の特性を左右する活性層近傍の構造、電流狭
さく構造の変更を行なうことなく、局所的な発熱による
素子の特性劣化を防止できる。
その製造方法においては、前記第１電極形成面には段差
が設けられており、前記第１電極はこの段差によって分
離されている。したがって、分離されている前記第一電
極の下部を電流非注入領域とすることができる。これに
より、素子の特性を左右する活性層近傍の構造、電流狭
さく構造の変更を行なうことなく、局所的な発熱による
素子の特性劣化を防止できる。
【００１５】請求項２の半導体レーザ素子においては、
前記第１電極形成面に設けられる段差は、前記コンタク
ト層の厚みより深い。したがって、前記第１電極の下部
にコンタクト層がなく、前記第１電極の下部の第１クラ
ッド層に電荷空乏層を形成することができる。これによ
り、より確実に、分離されている前記第一電極の下部を
電流非注入領域とすることができ、局所的な発熱による
素子の特性劣化を防止できる。
前記第１電極形成面に設けられる段差は、前記コンタク
ト層の厚みより深い。したがって、前記第１電極の下部
にコンタクト層がなく、前記第１電極の下部の第１クラ
ッド層に電荷空乏層を形成することができる。これによ
り、より確実に、分離されている前記第一電極の下部を
電流非注入領域とすることができ、局所的な発熱による
素子の特性劣化を防止できる。
【００１６】請求項３の半導体レーザ素子においては、
前記段差によって形成される凹部が、レーザ出射端面部
に形成されている。したがって、レーザ出射端面部を電
流非注入領域とすることができ、発熱によるレーザ出射
端面部の劣化を防止できる。
前記段差によって形成される凹部が、レーザ出射端面部
に形成されている。したがって、レーザ出射端面部を電
流非注入領域とすることができ、発熱によるレーザ出射
端面部の劣化を防止できる。
【００１７】
【実施例】本発明の一実施例を図面に基づいて説明す
る。図１に本発明の一実施例による半導体レーザ素子３
１を示す。なお、図１Ａは、半導体レーザ素子３１の共
振器導波路端面近傍を電流非注入領域とした構造の一例
を示す斜視図であり、図１Ｂは図１Ａのｃ−ｃ断面図で
ある。
る。図１に本発明の一実施例による半導体レーザ素子３
１を示す。なお、図１Ａは、半導体レーザ素子３１の共
振器導波路端面近傍を電流非注入領域とした構造の一例
を示す斜視図であり、図１Ｂは図１Ａのｃ−ｃ断面図で
ある。
【００１８】半導体レーザ素子３１においては、第２導
電型半導体基板であるｎ−ＧａＡｓ基板１の上に、第２
クラッド層であるｎ−ＡｌxＧａ1-xＡｓ下クラッド層
２、活性層であるＡｌyＧａ1-yＡｓ活性層３、第１クラ
ッド層であるｐ−ＡｌxＧａ1-xＡｓ第１上クラッド層
４、ｐ−ＡｌxＧａ1-xＡｓ第２上クラッド層７、コンタ
クト層であるｐ−ＧａＡｓコンタクト層８、第１電極で
あるｐ側電極１１が形成されている。なお、ｎ−ＧａＡ
ｓ基板１の下には第２電極であるｎ側電極１０が設けら
れている。
電型半導体基板であるｎ−ＧａＡｓ基板１の上に、第２
クラッド層であるｎ−ＡｌxＧａ1-xＡｓ下クラッド層
２、活性層であるＡｌyＧａ1-yＡｓ活性層３、第１クラ
ッド層であるｐ−ＡｌxＧａ1-xＡｓ第１上クラッド層
４、ｐ−ＡｌxＧａ1-xＡｓ第２上クラッド層７、コンタ
クト層であるｐ−ＧａＡｓコンタクト層８、第１電極で
あるｐ側電極１１が形成されている。なお、ｎ−ＧａＡ
ｓ基板１の下には第２電極であるｎ側電極１０が設けら
れている。
【００１９】図１Ａに示すように、ｐ−ＡｌxＧａ1-xＡ
ｓ第１上クラッド層４上に形成されたｎ−ＧａＡｓ電流
ブロック層５、ｎ−Ａｌ0.15ＧａＡｓ蒸発防止層６は、
ストライプ状に除去されており、幅Ｗ１、長さＬの電流
通路７ａが形成されている。また、図１Ａ，Ｂに示すよ
うに、レーザ出射端面部には、凹部９が設けられてい
る。なお、凹部９によりｐ側電極１１は、ｐ側電極１１
ａ，１１ｂに分離されている。また、凹部９によって形
成された段差の深さは、ｐ−ＧａＡｓコンタクト層８の
厚みより深く形成されている。
ｓ第１上クラッド層４上に形成されたｎ−ＧａＡｓ電流
ブロック層５、ｎ−Ａｌ0.15ＧａＡｓ蒸発防止層６は、
ストライプ状に除去されており、幅Ｗ１、長さＬの電流
通路７ａが形成されている。また、図１Ａ，Ｂに示すよ
うに、レーザ出射端面部には、凹部９が設けられてい
る。なお、凹部９によりｐ側電極１１は、ｐ側電極１１
ａ，１１ｂに分離されている。また、凹部９によって形
成された段差の深さは、ｐ−ＧａＡｓコンタクト層８の
厚みより深く形成されている。
【００２０】このように、半導体レーザ素子３１におい
ては、凹部９によりｐ側電極１１は、ｐ側電極１１ａ，
１１ｂに分離されている。したがって、ｐ側電極１１ａ
に電圧を印加しても、ｐ側電極１１ｂ下部には電流が流
れない。これにより、レーザ出射端面部付近を電流非注
入領域とすることができ、発熱によるレーザ出射端面部
の劣化を防止できる。
ては、凹部９によりｐ側電極１１は、ｐ側電極１１ａ，
１１ｂに分離されている。したがって、ｐ側電極１１ａ
に電圧を印加しても、ｐ側電極１１ｂ下部には電流が流
れない。これにより、レーザ出射端面部付近を電流非注
入領域とすることができ、発熱によるレーザ出射端面部
の劣化を防止できる。
【００２１】なお、本実施例においては、ｐ側電極１１
ａおよび１１ｂが接している半導体面（ｐ−ＧａＡｓコ
ンタクト層８および凹部９の底面）を第１電極形成面と
し、ｎ側電極１０とｎ−ＧａＡｓ基板１が接触している
面を第２電極形成面としている。
ａおよび１１ｂが接している半導体面（ｐ−ＧａＡｓコ
ンタクト層８および凹部９の底面）を第１電極形成面と
し、ｎ側電極１０とｎ−ＧａＡｓ基板１が接触している
面を第２電極形成面としている。
【００２２】本発明の効果を確認する為、図１ＡにてＷ
＝250μm、Ｌ＝350μm、Ｌ１＝20μm、Ｄ＝1.7μmとした
半導体レーザ素子３１を試作し、組立てた。こうして得
られた半導体レーザ素子３１の電流−光出力特性及びＣ
ＯＤ（catastrophic opticaldamage）レベルを、従来の
半導体レーザ素子５０と比較した結果を図２に示す。な
お、電流−光出力特性γが従来の半導体レーザ素子５０
であり、電流−光出力特性δが半導体レーザ素子３１で
ある。
＝250μm、Ｌ＝350μm、Ｌ１＝20μm、Ｄ＝1.7μmとした
半導体レーザ素子３１を試作し、組立てた。こうして得
られた半導体レーザ素子３１の電流−光出力特性及びＣ
ＯＤ（catastrophic opticaldamage）レベルを、従来の
半導体レーザ素子５０と比較した結果を図２に示す。な
お、電流−光出力特性γが従来の半導体レーザ素子５０
であり、電流−光出力特性δが半導体レーザ素子３１で
ある。
【００２３】図に示すように、半導体レーザ素子３１に
おいては、従来の半導体レーザ素子５０と比較して、し
きい値電流が２０％減少し、ＣＯＤレベルは３０％向上
した。さらに、半導体レーザ素子３１を信頼性試験に投
入したところ、従来例より約５倍寿命が伸びることがわ
かった。
おいては、従来の半導体レーザ素子５０と比較して、し
きい値電流が２０％減少し、ＣＯＤレベルは３０％向上
した。さらに、半導体レーザ素子３１を信頼性試験に投
入したところ、従来例より約５倍寿命が伸びることがわ
かった。
【００２４】なお、本実施例においては、第１電極形成
面に設けられる段差は、前記コンタクト層の厚みより深
く、凹部９の底面に形成されたｐ側電極１１の下部は、
オーミック接触とならない。したがって、ｐ側電極１１
の下部に電荷空乏層が形成されるので、より確実に、レ
ーザ出射端面部付近を電流非注入領域とすることができ
る。
面に設けられる段差は、前記コンタクト層の厚みより深
く、凹部９の底面に形成されたｐ側電極１１の下部は、
オーミック接触とならない。したがって、ｐ側電極１１
の下部に電荷空乏層が形成されるので、より確実に、レ
ーザ出射端面部付近を電流非注入領域とすることができ
る。
【００２５】［半導体レーザ素子３１の製造方法］つぎ
に、半導体レーザ素子３１の製造方法を説明する。な
お、本実施例においては、出願人が、既に特公平1-3787
3号公報に、開示したセルフアライン構造型半導体レー
ザ素子のうち、特に制御性および量産性に秀れたＳＡＭ
（ｓｅｌｆ−ａｌｉｇｎｅｄ−ｓｔｒｕｃｔｕｒｅ−ｂ
ｙ−ＭＢＥ）構造型半導体レーザ素子の製造方法を用い
た。
に、半導体レーザ素子３１の製造方法を説明する。な
お、本実施例においては、出願人が、既に特公平1-3787
3号公報に、開示したセルフアライン構造型半導体レー
ザ素子のうち、特に制御性および量産性に秀れたＳＡＭ
（ｓｅｌｆ−ａｌｉｇｎｅｄ−ｓｔｒｕｃｔｕｒｅ−ｂ
ｙ−ＭＢＥ）構造型半導体レーザ素子の製造方法を用い
た。
【００２６】まず、図４Ａに示すように、ｎ−ＧａＡｓ
からなる半導体基板１の上に、ｎ−ＡｌxＧａ1-xＡｓか
らなる下部クラッド層２（Ａｌ組成x＝0.55）と、Ａｌy
Ｇａ1-yＡｓからなる活性層３（Ａｌ組成y＝0.12）と、
ｐ−ＡｌxＧａ1-xＡｓからなる第１上部クラッド層４
（Ａｌ組成x＝0.55）と、ｎ−ＧａＡｓからなる電流ブ
ロック層５、ｎ−Ａｌ0.15ＧａＡｓからなる蒸発防止層
６と、ノンドーブＧａＡｓからなる表面保護層２６とを
順次積層させることにより第１成長層２０を形成する。
からなる半導体基板１の上に、ｎ−ＡｌxＧａ1-xＡｓか
らなる下部クラッド層２（Ａｌ組成x＝0.55）と、Ａｌy
Ｇａ1-yＡｓからなる活性層３（Ａｌ組成y＝0.12）と、
ｐ−ＡｌxＧａ1-xＡｓからなる第１上部クラッド層４
（Ａｌ組成x＝0.55）と、ｎ−ＧａＡｓからなる電流ブ
ロック層５、ｎ−Ａｌ0.15ＧａＡｓからなる蒸発防止層
６と、ノンドーブＧａＡｓからなる表面保護層２６とを
順次積層させることにより第１成長層２０を形成する。
【００２７】本実施例においては、 分子線エピタキシ
ャル成長（molecular beam epitaxy：ＭＢＥ）装置（図
示せず）内にｎ−のＧａＡｓからなる半導体基板１を装
着し、所定の方法にて加熱させ、蒸発源にそれぞれ収納
された原料物質を分子線の形で蒸発させる。この原料等
を質量分析計（図示せず）でモニターすると共にコンピ
ュータ（図示せず）で蒸発源の温度やシャッタを制御す
ることにより、形成した。
ャル成長（molecular beam epitaxy：ＭＢＥ）装置（図
示せず）内にｎ−のＧａＡｓからなる半導体基板１を装
着し、所定の方法にて加熱させ、蒸発源にそれぞれ収納
された原料物質を分子線の形で蒸発させる。この原料等
を質量分析計（図示せず）でモニターすると共にコンピ
ュータ（図示せず）で蒸発源の温度やシャッタを制御す
ることにより、形成した。
【００２８】つぎに、第１成長層２０が形成された半導
体基板１を、ＭＢＥ装置から外部に取り出した後、半導
体基板１の裏面をラッピングする。この状態から、図４
Ｂに示すように、ストライプ溝を形成すべき部分以外の
表面保護層２６をホトレジスト６０で覆う。このホトレ
ジスト６０をマスクとして電流ブロック層５が適宜に
（例えば１０００オングストローム程度）残る深さま
で、表面保護層２６、蒸発防止層６および電流ブロック
層５をそれぞれ選択的にエッチングし、ストライプ溝７
ａを形成する。
体基板１を、ＭＢＥ装置から外部に取り出した後、半導
体基板１の裏面をラッピングする。この状態から、図４
Ｂに示すように、ストライプ溝を形成すべき部分以外の
表面保護層２６をホトレジスト６０で覆う。このホトレ
ジスト６０をマスクとして電流ブロック層５が適宜に
（例えば１０００オングストローム程度）残る深さま
で、表面保護層２６、蒸発防止層６および電流ブロック
層５をそれぞれ選択的にエッチングし、ストライプ溝７
ａを形成する。
【００２９】半導体基板１を、洗浄した後、再度ＭＢＥ
装置内に装着する。図４Ｃに示すように、半導体基板１
に砒素分子線を当てながら、半導体基板１を約７４０℃
で約２０分間加熱する。
装置内に装着する。図４Ｃに示すように、半導体基板１
に砒素分子線を当てながら、半導体基板１を約７４０℃
で約２０分間加熱する。
【００３０】一般に、温度を上昇させると、ＧａＡｓは
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する電流ブロック層５は、温度上昇に伴って
蒸発がおこるが、ＡｌＧａＡｓで構成する第１上部クラ
ッド層２３はほとんど蒸発しない。
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する電流ブロック層５は、温度上昇に伴って
蒸発がおこるが、ＡｌＧａＡｓで構成する第１上部クラ
ッド層２３はほとんど蒸発しない。
【００３１】したがって、第１上部クラッド層２３上に
影響を与えることなく、電流ブロック層５のうちストラ
イプ溝７ａに残余している不要な部分のみを除去するこ
とができる。なお、同時に、前記エッチング工程にて付
着した不純物等を蒸発させるとともに、表面保護層２６
をも蒸発させることができる。
影響を与えることなく、電流ブロック層５のうちストラ
イプ溝７ａに残余している不要な部分のみを除去するこ
とができる。なお、同時に、前記エッチング工程にて付
着した不純物等を蒸発させるとともに、表面保護層２６
をも蒸発させることができる。
【００３２】なお、この工程により、ストライプ溝の上
部の第１上部クラッド層２３の表面が露出されるが、Ｍ
ＢＥ装置内で行われているため不純物等が付着する心配
はない。
部の第１上部クラッド層２３の表面が露出されるが、Ｍ
ＢＥ装置内で行われているため不純物等が付着する心配
はない。
【００３３】つぎに、半導体基板１の温度を約６００℃
に設定し、ＭＢＥ法により、図４Ｄに示すように、ｐ−
ＡｌYＧａ1-YＡｓからなる第２上部クラッド層７（Ａｌ
組成Ｙ＝0.35）およびｐ−ＧａＡｓからなるコンタクト
層８とを順次積層する。
に設定し、ＭＢＥ法により、図４Ｄに示すように、ｐ−
ＡｌYＧａ1-YＡｓからなる第２上部クラッド層７（Ａｌ
組成Ｙ＝0.35）およびｐ−ＧａＡｓからなるコンタクト
層８とを順次積層する。
【００３４】図５に図４Ｄのβ方向から見た矢視図を示
す。つぎに、図５Ａに示すように、ホトレジスト６１で
ｐ−ＧａＡｓコンタクト層８を覆う。この状態から、第
２上部クラッド層７に達する程度の深さまでｐ−ＧａＡ
ｓコンタクト層８を選択的にエッチングすることによ
り、図５Ｂに示すように、レーザ出射端面部に凹部９を
形成する。
す。つぎに、図５Ａに示すように、ホトレジスト６１で
ｐ−ＧａＡｓコンタクト層８を覆う。この状態から、第
２上部クラッド層７に達する程度の深さまでｐ−ＧａＡ
ｓコンタクト層８を選択的にエッチングすることによ
り、図５Ｂに示すように、レーザ出射端面部に凹部９を
形成する。
【００３５】この状態から、ｐ−ＧａＡｓコンタクト層
８に接するｐ側電極１１および、ｎ−ＧａＡｓ半導体基
板１に接するＮ型電極１０とを形成して完成する（図１
参照）。その際、ｐ側電極１１は、凹部９との段差によ
り、分離される。
８に接するｐ側電極１１および、ｎ−ＧａＡｓ半導体基
板１に接するＮ型電極１０とを形成して完成する（図１
参照）。その際、ｐ側電極１１は、凹部９との段差によ
り、分離される。
【００３６】なお、本実施例においては、ｐ−ＧａＡｓ
コンタクト層８形成後、ホトレジストでマスキングし、
選択的にエッチングすることにより、凹部９を形成し
た。しかし、これに限られることなく、例えば、ｐ−Ｇ
ａＡｓコンタクト層８形成前に、凹部を形成したい箇所
を酸化シリコン（ＳｉＯ2）等でマスキングした後、ｐ
−ＧａＡｓコンタクト層８を形成し、前記酸化シリコン
を除去することにより、凹部９を形成するようにしても
よい。
コンタクト層８形成後、ホトレジストでマスキングし、
選択的にエッチングすることにより、凹部９を形成し
た。しかし、これに限られることなく、例えば、ｐ−Ｇ
ａＡｓコンタクト層８形成前に、凹部を形成したい箇所
を酸化シリコン（ＳｉＯ2）等でマスキングした後、ｐ
−ＧａＡｓコンタクト層８を形成し、前記酸化シリコン
を除去することにより、凹部９を形成するようにしても
よい。
【００３７】なお、本実施例においては、ＡｌxＧａ1-x
ＡｓおよびＡｌYＧａ1-YＡｓからなる各層のＡｌ組成を
それぞれ記しているが、特にこれらに限られることな
く、他の組成比で構成してもよい。
ＡｓおよびＡｌYＧａ1-YＡｓからなる各層のＡｌ組成を
それぞれ記しているが、特にこれらに限られることな
く、他の組成比で構成してもよい。
【００３８】［他の実施例］本発明を応用したブロード
エリア型半導体レーザ素子７０を図３に示す。ブロード
エリア型半導体レーザにおいては、図に示すように、通
常数μmである電流通路幅ｄが数十〜数百μmと拡大され
ている。このように、電流通路幅ｄを通常の半導体レー
ザより拡大することにより、単位面積あたりの光の密度
を下げることができる。したがって、発熱によるレーザ
出射端面部の損傷を防ぐことができるので、全体とし
て、レーザ出力を高くすることができるというものであ
る。
エリア型半導体レーザ素子７０を図３に示す。ブロード
エリア型半導体レーザにおいては、図に示すように、通
常数μmである電流通路幅ｄが数十〜数百μmと拡大され
ている。このように、電流通路幅ｄを通常の半導体レー
ザより拡大することにより、単位面積あたりの光の密度
を下げることができる。したがって、発熱によるレーザ
出射端面部の損傷を防ぐことができるので、全体とし
て、レーザ出力を高くすることができるというものであ
る。
【００３９】図３に示すように、ブロードエリア型半導
体レーザ素子７０においては、電流通路７ａのほぼ中央
の上部に、電流通路７ａとほぼ平行に、凹部９を設け
て、ｐ側電極１１を、ｐ側電極１１ａと１１ｂとに分離
している。これにより、電流通路７ａへの電流集中を抑
制でき高出力化を図ることができる。
体レーザ素子７０においては、電流通路７ａのほぼ中央
の上部に、電流通路７ａとほぼ平行に、凹部９を設け
て、ｐ側電極１１を、ｐ側電極１１ａと１１ｂとに分離
している。これにより、電流通路７ａへの電流集中を抑
制でき高出力化を図ることができる。
【００４０】特に、ブロードエリア型半導体レーザにお
いては、電流通路幅が広ければ広いほど中央部分に電流
が集中する傾向が強まる。このような中央部分に集中す
る電流によって、電流通路中央部分に発熱がおこり、熱
飽和により光出力が制限される。すなわち、高出力を得
る為に電流通路幅を広げても、光出力が制限されるとい
った問題がある。ブロードエリア型半導体レーザ素子７
０においては、こうした電流集中による発熱を抑制する
ことができる。
いては、電流通路幅が広ければ広いほど中央部分に電流
が集中する傾向が強まる。このような中央部分に集中す
る電流によって、電流通路中央部分に発熱がおこり、熱
飽和により光出力が制限される。すなわち、高出力を得
る為に電流通路幅を広げても、光出力が制限されるとい
った問題がある。ブロードエリア型半導体レーザ素子７
０においては、こうした電流集中による発熱を抑制する
ことができる。
【００４１】なお、ブロードエリア型半導体レーザ素子
７０においては、さらに、レーザ出射端面部に凹部を設
け、半導体レーザ素子３１と同様に電極を分離するよう
にしてもよい。これにより、レーザ出射端面部の損傷を
防止することができるので、より高出力のレーザ素子を
提供することができる。
７０においては、さらに、レーザ出射端面部に凹部を設
け、半導体レーザ素子３１と同様に電極を分離するよう
にしてもよい。これにより、レーザ出射端面部の損傷を
防止することができるので、より高出力のレーザ素子を
提供することができる。
【００４２】なお、ブロードエリア型半導体レーザ素子
７０においては、電流通路７ａのほぼ中央に段差を設け
たが、特にこれに限られることなく、電流通路７ａの上
部であればどの位置に設けても、その部分の局所的な発
熱を防止することができる。また、段差によって形成す
る凹部は、一箇所に限らず、数箇所設けるようにしても
よい。
７０においては、電流通路７ａのほぼ中央に段差を設け
たが、特にこれに限られることなく、電流通路７ａの上
部であればどの位置に設けても、その部分の局所的な発
熱を防止することができる。また、段差によって形成す
る凹部は、一箇所に限らず、数箇所設けるようにしても
よい。
【００４３】また、上記各実施例においては、レーザ出
射端面部または電流通路上部に凹部９を設けている。こ
れにより、各々の構造を有した半導体レーザ素子に応じ
て電流注入領域を制限でき、半導体レーザ素子の局部的
な発熱による特性劣化を防止することができる。ただ
し、これに限られることなく、局部的な発熱が問題とな
る部分であれば、どの位置に凹部９を設けてもよい。
射端面部または電流通路上部に凹部９を設けている。こ
れにより、各々の構造を有した半導体レーザ素子に応じ
て電流注入領域を制限でき、半導体レーザ素子の局部的
な発熱による特性劣化を防止することができる。ただ
し、これに限られることなく、局部的な発熱が問題とな
る部分であれば、どの位置に凹部９を設けてもよい。
【００４４】なお、上記各実施例においては、第１電極
形成面に設けられる段差は、前記コンタクト層の厚みよ
り深く形成しているが、前記段差を前記コンタクト層の
厚みより浅く形成してもよい。
形成面に設けられる段差は、前記コンタクト層の厚みよ
り深く形成しているが、前記段差を前記コンタクト層の
厚みより浅く形成してもよい。
【００４５】また、上記各実施例においては、半導体レ
ーザ素子の特性を左右する活性層３近傍の構造、電流狭
さく構造の変更を行なうことなく、電極形成面に段差を
設けるだけで、電流非注入領域とすることができる。し
たがって、製作が容易で生産性を向上することができ
る。
ーザ素子の特性を左右する活性層３近傍の構造、電流狭
さく構造の変更を行なうことなく、電極形成面に段差を
設けるだけで、電流非注入領域とすることができる。し
たがって、製作が容易で生産性を向上することができ
る。
【００４６】なお、上記各実施例においては、ＳＡＭ構
造型半導体レーザ素子の製造方法を用いて、半導体レー
ザを製造したが、一般的な製造方法を用いてもよい。
造型半導体レーザ素子の製造方法を用いて、半導体レー
ザを製造したが、一般的な製造方法を用いてもよい。
【００４７】また、上記各実施例においては、ＧａＡｓ
基板２をＮ型で構成したが、Ｐ型で構成してもよい。
基板２をＮ型で構成したが、Ｐ型で構成してもよい。
【００４８】なお、上記各実施例においては、ＡｌＧａ
Ａｓ系レーザについて説明したが、他の材料系レーザ、
例えば、ＩｎＧａＡｌＰ系レーザ、ＩｎＧａＡｓＰ系レ
ーザにも適用することができる。
Ａｓ系レーザについて説明したが、他の材料系レーザ、
例えば、ＩｎＧａＡｌＰ系レーザ、ＩｎＧａＡｓＰ系レ
ーザにも適用することができる。
【００４９】
【発明の効果】請求項１、請求項５の半導体レーザ素子
またはその製造方法においては、前記第１電極形成面に
は段差が設けられており、前記第１電極はこの段差によ
って分離されている。したがって、局所的な発熱による
素子の特性劣化を防止できる。これにより、信頼性の高
い半導体レーザ素子を提供することができる。
またはその製造方法においては、前記第１電極形成面に
は段差が設けられており、前記第１電極はこの段差によ
って分離されている。したがって、局所的な発熱による
素子の特性劣化を防止できる。これにより、信頼性の高
い半導体レーザ素子を提供することができる。
【００５０】請求項２の半導体レーザ素子においては、
前記第１電極形成面に設けられた段差は、前記コンタク
ト層の厚みより深い。したがって、局所的な発熱による
素子の特性劣化をより確実に防止できる。これにより、
より信頼性の高い半導体レーザ素子を提供することがで
きる。
前記第１電極形成面に設けられた段差は、前記コンタク
ト層の厚みより深い。したがって、局所的な発熱による
素子の特性劣化をより確実に防止できる。これにより、
より信頼性の高い半導体レーザ素子を提供することがで
きる。
【００５１】請求項３、請求項６の半導体レーザ素子ま
たはその製造方法においては、前記段差によって形成さ
れた凹部が、レーザ出射端面部に形成されている。した
がって、発熱によるレーザ出射端面部の劣化を防止でき
る。これにより、良好な電流−光出力特性を得られると
ともに、信頼性の高い半導体レーザ素子を提供すること
ができる。
たはその製造方法においては、前記段差によって形成さ
れた凹部が、レーザ出射端面部に形成されている。した
がって、発熱によるレーザ出射端面部の劣化を防止でき
る。これにより、良好な電流−光出力特性を得られると
ともに、信頼性の高い半導体レーザ素子を提供すること
ができる。
【００５２】請求項４、請求項７の半導体レーザ素子ま
たはその製造方法においては、前記電極形成面に設けら
れた凹部が、電流通路の上部に、かつ電流通路とほぼ平
行に形成されている。したがって、電流通路の幅を広げ
ても、電流通路上部に電流集中することより発生する熱
を抑制できる。これにより、レーザ出力が熱飽和により
制限されることを防止できる。高出力でかつ信頼性の高
い半導体レーザ素子を提供することができる。
たはその製造方法においては、前記電極形成面に設けら
れた凹部が、電流通路の上部に、かつ電流通路とほぼ平
行に形成されている。したがって、電流通路の幅を広げ
ても、電流通路上部に電流集中することより発生する熱
を抑制できる。これにより、レーザ出力が熱飽和により
制限されることを防止できる。高出力でかつ信頼性の高
い半導体レーザ素子を提供することができる。
【図１】半導体レーザ素子３１を示す図である。Ａは斜
視図で、ＢはＡのａ−ａ断面図である。
視図で、ＢはＡのａ−ａ断面図である。
【図２】電流−光出力特性及びＣＯＤレベルを示す図で
ある。
ある。
【図３】他の実施例である半導体レーザ素子７０を示す
斜視図である。
斜視図である。
【図４】半導体レーザ素子３１の製造工程を示す図であ
る。
る。
【図５】半導体レーザ素子３１の製造工程を示す図であ
る。
る。
【図６】共振器導波路端面近傍を電流非注入領域とした
従来のセルフアライン構造型半導体レーザ素子を示す図
である。Ａはその構造を示す斜視図であり、Ｂは、図Ａ
のａ−ａ断面図であり、図Ｃは図Ａのｂ−ｂ断面図であ
る。
従来のセルフアライン構造型半導体レーザ素子を示す図
である。Ａはその構造を示す斜視図であり、Ｂは、図Ａ
のａ−ａ断面図であり、図Ｃは図Ａのｂ−ｂ断面図であ
る。
２・・・ｎ−ＡｌxＧａ1-xＡｓ下クラッド層 ３・・・ＡｌyＧａ1-yＡｓ活性層 ４・・・ｐ−ＡｌxＧａ1-xＡｓ第１上クラッド層 ７・・・ｐ−ＡｌxＧａ1-xＡｓ第２上クラッド層 ７ａ・・電流通路 ８・・・ｐ−ＧａＡｓコンタクト層 １１ａ，１１ｂ・・ｐ側電極 １０・・ｎ側電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】一般に、温度を上昇させると、ＧａＡｓは
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する電流ブロック層５は、温度上昇に伴って
蒸発がおこるが、ＡｌＧａＡｓで構成する第１上部クラ
ッド層４はほとんど蒸発しない。
蒸発速度が速くなるが、ＡｌＧａＡｓは蒸発速度がほと
んど変化しない。すなわち、温度を上昇させると、Ｇａ
Ａｓで構成する電流ブロック層５は、温度上昇に伴って
蒸発がおこるが、ＡｌＧａＡｓで構成する第１上部クラ
ッド層４はほとんど蒸発しない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】したがって、第１上部クラッド層４上に影
響を与えることなく、電流ブロック層５のうちストライ
プ溝７ａに残余している不要な部分のみを除去すること
ができる。なお、同時に、前記エッチング工程にて付着
した不純物等を蒸発させるとともに、表面保護層２６を
も蒸発させることができる。
響を与えることなく、電流ブロック層５のうちストライ
プ溝７ａに残余している不要な部分のみを除去すること
ができる。なお、同時に、前記エッチング工程にて付着
した不純物等を蒸発させるとともに、表面保護層２６を
も蒸発させることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】なお、この工程により、ストライプ溝の下
部の第１上部クラッド層４の表面が露出されるが、ＭＢ
Ｅ装置内で行われているため不純物等が付着する心配は
ない。
部の第１上部クラッド層４の表面が露出されるが、ＭＢ
Ｅ装置内で行われているため不純物等が付着する心配は
ない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】つぎに、半導体基板１の温度を約６００℃
に設定し、ＭＢＥ法により、図４Ｄに示すように、ｐ−
ＡｌYＧａ1-YＡｓからなる第２上部クラッド層７（Ａｌ
組成Ｙ＝0.55）およびｐ−ＧａＡｓからなるコンタクト
層８とを順次積層する。
に設定し、ＭＢＥ法により、図４Ｄに示すように、ｐ−
ＡｌYＧａ1-YＡｓからなる第２上部クラッド層７（Ａｌ
組成Ｙ＝0.55）およびｐ−ＧａＡｓからなるコンタクト
層８とを順次積層する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】
【発明の効果】請求項１、請求項４の半導体レーザ素子
またはその製造方法においては、前記第１電極形成面に
は段差が設けられており、前記第１電極はこの段差によ
って分離されている。したがって、局所的な発熱による
素子の特性劣化を防止できる。これにより、信頼性の高
い半導体レーザ素子を提供することができる。
またはその製造方法においては、前記第１電極形成面に
は段差が設けられており、前記第１電極はこの段差によ
って分離されている。したがって、局所的な発熱による
素子の特性劣化を防止できる。これにより、信頼性の高
い半導体レーザ素子を提供することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】請求項３の半導体レーザ素子においては、
前記段差によって形成された凹部が、レーザ出射端面部
に形成されている。したがって、発熱によるレーザ出射
端面部の劣化を防止できる。これにより、良好な電流−
光出力特性を得られるとともに、信頼性の高い半導体レ
ーザ素子を提供することができる。
前記段差によって形成された凹部が、レーザ出射端面部
に形成されている。したがって、発熱によるレーザ出射
端面部の劣化を防止できる。これにより、良好な電流−
光出力特性を得られるとともに、信頼性の高い半導体レ
ーザ素子を提供することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】削除
Claims (4)
- 【請求項１】第１電極形成面に設けられた第１電極、 第２電極形成面に設けられた第２電極、 前記第１電極と第２電極の間に設けられた複数の半導体
層、 を有する半導体レーザ素子であって、 前記複数の半導体層は少なくとも、 Ａ）活性層、 Ｂ）前記第１電極と前記活性層の間に設けられ、屈折率
が前記活性層よりも小さいとともに禁制帯幅が広い第１
導電型の第１クラッド層、 Ｃ）前記第２電極と前記活性層の間に設けられ、屈折率
が前記活性層よりも小さいとともに禁制帯幅が広い第２
導電型の第２クラッド層、 Ｄ）前記第１クラッド層と前記第１電極の間に形成され
た半導体層であって、屈折率が前記活性層よりも大きい
とともに、禁制帯幅が狭いコンタクト層、 を備え、 前記第１電極形成面には段差が設けられており、前記第
１電極はこの段差によって分離されていること、 を特徴とする半導体レーザ素子。 - 【請求項２】請求項１の半導体レーザ素子において、 前記第１電極形成面に設けられる段差は、前記コンタク
ト層の厚みより深いこと、 を特徴とする半導体レーザ素子。 - 【請求項３】請求項１の半導体レーザ素子において、 前記段差によって形成される凹部は、レーザ出射端面部
に形成されていること、 を特徴とする半導体レーザ素子。 - 【請求項４】第２導電型の半導体基板上に第２クラッド
層を形成する工程、 前記第２クラッド層の上に、屈折率が前記クラッド層よ
りも大きいとともに禁制帯幅が狭い活性層を形成する工
程、 前記活性層の上に、屈折率が前記活性層よりも小さいと
ともに禁制帯幅が広い第１導電型の第１クラッド層を形
成する工程、 前記第１クラッド層の上に、屈折率が前記活性層よりも
大きいとともに、禁制帯幅が狭いコンタクト層を形成す
る工程、 少なくとも前記コンタクト層をエッチングし、表面に段
差を形成する工程、 前記段差によって分離されるように、前記表面に第一電
極を形成する工程、 を備えたことを特徴とする半導体レーザ素子の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP273893A JP2879875B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体レーザ素子およびその製造方法 |
| US08/161,425 US5394421A (en) | 1993-01-11 | 1993-12-06 | Semiconductor laser device including a step electrode in a form of eaves |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP273893A JP2879875B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260715A true JPH06260715A (ja) | 1994-09-16 |
| JP2879875B2 JP2879875B2 (ja) | 1999-04-05 |
Family
ID=11537687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP273893A Expired - Fee Related JP2879875B2 (ja) | 1993-01-11 | 1993-01-11 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879875B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949808A (en) * | 1995-07-21 | 1999-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| WO2002021578A1 (fr) * | 2000-09-08 | 2002-03-14 | Mitsui Chemicals Inc. | Element laser semi-conducteur |
| JP2005234033A (ja) * | 2004-02-17 | 2005-09-02 | Kyocera Corp | 光電気回路基板 |
| US8934513B2 (en) | 1994-09-14 | 2015-01-13 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US10784649B2 (en) | 2017-03-23 | 2020-09-22 | Mitsubishi Electric Corporation | Optical semiconductor device |
-
1993
- 1993-01-11 JP JP273893A patent/JP2879875B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8934513B2 (en) | 1994-09-14 | 2015-01-13 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US5949808A (en) * | 1995-07-21 | 1999-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| US6108361A (en) * | 1995-07-21 | 2000-08-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for producing the same |
| WO2002021578A1 (fr) * | 2000-09-08 | 2002-03-14 | Mitsui Chemicals Inc. | Element laser semi-conducteur |
| US6822990B2 (en) | 2000-09-08 | 2004-11-23 | Mitsui Chemicals, Inc. | Semiconductor laser device |
| JP2005234033A (ja) * | 2004-02-17 | 2005-09-02 | Kyocera Corp | 光電気回路基板 |
| US10784649B2 (en) | 2017-03-23 | 2020-09-22 | Mitsubishi Electric Corporation | Optical semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2879875B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124838B2 (ja) | ||
| JPH05243669A (ja) | 半導体レーザ素子 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| JP2002076502A (ja) | 半導体レーザ素子 | |
| KR20020021600A (ko) | 반도체 레이저 소자 및 그 제작 방법 | |
| JP2879875B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US6411637B1 (en) | Semiconductor laser and method of manufacturing the same | |
| JPH1187856A (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
| JP3387976B2 (ja) | 半導体レーザ | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JPH10154843A (ja) | 半導体レーザ素子及びそれを用いた光ディスク装置 | |
| JP3109481B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3648357B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2938198B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2556276B2 (ja) | 半導体レーザ | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| JPH04105381A (ja) | 半導体レーザ装置 | |
| JP3422365B2 (ja) | リッジストライプ型半導体レーザ装置 | |
| JP2000138419A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JPH06112582A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH05291679A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |