JPH0680868B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH0680868B2 JPH0680868B2 JP62322600A JP32260087A JPH0680868B2 JP H0680868 B2 JPH0680868 B2 JP H0680868B2 JP 62322600 A JP62322600 A JP 62322600A JP 32260087 A JP32260087 A JP 32260087A JP H0680868 B2 JPH0680868 B2 JP H0680868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser
- mesa
- substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体レーザ素子に関し、特に極めて低いしき
い値電流を有し、かつ安定な基板横モード発振をする屈
折率導波型半導体レーザの素子構造に関するものであ
る。
い値電流を有し、かつ安定な基板横モード発振をする屈
折率導波型半導体レーザの素子構造に関するものであ
る。
＜従来の技術＞ 従来の半導体レーザの素子構造の中でしきい値電流が最
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にはBH（buried heterostructure）レーザ
（特公昭52−40958号、同52−41107号、同52−48066
号）及びDC−PBH（double channel planar buried hete
rostructure）レーザ（特公昭62−2718号、同62−7719
号）がある。
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にはBH（buried heterostructure）レーザ
（特公昭52−40958号、同52−41107号、同52−48066
号）及びDC−PBH（double channel planar buried hete
rostructure）レーザ（特公昭62−2718号、同62−7719
号）がある。
第４図，第５図にそれぞれBHレーザ、DC−PBHレーザの
断面構造図を示す。これらの埋め込み型レーザはレーザ
発振用活性層に形成される導波路が完全な屈折率導波作
用に基づくレーザ発振動作を示し、しきい値電流が20mA
程度以下の非常に小さな値になるという利点を有する。
断面構造図を示す。これらの埋め込み型レーザはレーザ
発振用活性層に形成される導波路が完全な屈折率導波作
用に基づくレーザ発振動作を示し、しきい値電流が20mA
程度以下の非常に小さな値になるという利点を有する。
しかしながら、活性層41の左右に堆積された低屈折率物
質の埋め込み層42の屈折率及び導波路幅と一致するメサ
幅ｗを適当に選択しなければ高次横モードで発振し易い
という欠点がある。
質の埋め込み層42の屈折率及び導波路幅と一致するメサ
幅ｗを適当に選択しなければ高次横モードで発振し易い
という欠点がある。
即ち、発光スポットが２個以上の複数になった場合、使
用上不適当となる。この高次横モード発振を避けるため
には、メサ幅ｗを１〜２μｍと非常に狭くする必要があ
り、従って比較的小さな光出力でもレーザ端面が破壊し
易くなる。また、狭いメサ幅の形成が困難で、量産性に
も問題がある。
用上不適当となる。この高次横モード発振を避けるため
には、メサ幅ｗを１〜２μｍと非常に狭くする必要があ
り、従って比較的小さな光出力でもレーザ端面が破壊し
易くなる。また、狭いメサ幅の形成が困難で、量産性に
も問題がある。
一方、屈折率導波型半導体レーザの他の構造としてVSIS
（Ｖ−channeled Substrate Inner Stripe）レーザと呼
ばれるものがある。（Appl.Phys.Lett.40.1982.P.372）
この半導体レーザは、第６図に示すようにｐ−GaAs基板
上に１×1018cm-3以上のキャリア濃度を有するｎ−GaAs
電流阻止層51を堆積した後、幅Wcのストライプ状Ｖ字溝
を刻設して基板上から電流阻止層41の除去された電流通
路を開通させた後、ｐ−GaAlAsクラッド層２、GaAlAs活
性層３、ｎ−GaAlAsクラッド層４、ｎ−GaAsキャップ層
５を順次積層してダブルヘテロ接合レーザ動作用結晶構
造を形成したものであり、導波路幅Wcを４〜７μｍと広
くしても、活性層３内で発生したレーザ光のうち、導波
路の外側の光が電流阻止層51と基板１に吸収されるた
め、高次モード利得が制御され、高次横モードが発生し
ないという利点を有している。しかし、しきい値電流が
40〜60mAとなり埋め込み型レーザに比べて高く、非点収
差が10〜20μｍで比較的大きいといった欠点がある。し
きい値電流が高い理由は、電流が電流阻止層51による内
部ストライプ構造によって狭窄されているのに対して、
活性層３内に注入されたキャリアは活性層３の横方向両
側へ拡散するので、レーザ発振に無効なキャリアが発生
するためである。この無効なキャリアは不必要な自然放
出光及び発熱に消費され、レーザ素子の信頼性に悪影響
を与える。またVSISレーザの大きな非点収差は、導波路
両側の光が吸収されるため、その光の波面が中央部に対
して遅れることから起こる。
（Ｖ−channeled Substrate Inner Stripe）レーザと呼
ばれるものがある。（Appl.Phys.Lett.40.1982.P.372）
この半導体レーザは、第６図に示すようにｐ−GaAs基板
上に１×1018cm-3以上のキャリア濃度を有するｎ−GaAs
電流阻止層51を堆積した後、幅Wcのストライプ状Ｖ字溝
を刻設して基板上から電流阻止層41の除去された電流通
路を開通させた後、ｐ−GaAlAsクラッド層２、GaAlAs活
性層３、ｎ−GaAlAsクラッド層４、ｎ−GaAsキャップ層
５を順次積層してダブルヘテロ接合レーザ動作用結晶構
造を形成したものであり、導波路幅Wcを４〜７μｍと広
くしても、活性層３内で発生したレーザ光のうち、導波
路の外側の光が電流阻止層51と基板１に吸収されるた
め、高次モード利得が制御され、高次横モードが発生し
ないという利点を有している。しかし、しきい値電流が
40〜60mAとなり埋め込み型レーザに比べて高く、非点収
差が10〜20μｍで比較的大きいといった欠点がある。し
きい値電流が高い理由は、電流が電流阻止層51による内
部ストライプ構造によって狭窄されているのに対して、
活性層３内に注入されたキャリアは活性層３の横方向両
側へ拡散するので、レーザ発振に無効なキャリアが発生
するためである。この無効なキャリアは不必要な自然放
出光及び発熱に消費され、レーザ素子の信頼性に悪影響
を与える。またVSISレーザの大きな非点収差は、導波路
両側の光が吸収されるため、その光の波面が中央部に対
して遅れることから起こる。
以上述べた従来の埋め込み型レーザ及びVSISレーザの欠
点を改良するために第７図で示すようなVSISレーザのＶ
−チャネル溝の両側に埋込層6,7,8を堆積して埋め込ん
だＢ−VSIS（Buried−VSIS）レーザと呼ばれる半導体レ
ーザが提案されている（J.Appl.Phys.61.1987.P.310
8）。
点を改良するために第７図で示すようなVSISレーザのＶ
−チャネル溝の両側に埋込層6,7,8を堆積して埋め込ん
だＢ−VSIS（Buried−VSIS）レーザと呼ばれる半導体レ
ーザが提案されている（J.Appl.Phys.61.1987.P.310
8）。
この半導体レーザは導波路幅を４〜７μｍと広くしても
安定基本横モード発振するというVSISレーザの特徴を生
かしたままで、活性層内キャリアの横方向拡散を防止す
るので、20mA以下の低しきい値電流を示すという大きな
利点がある。
安定基本横モード発振するというVSISレーザの特徴を生
かしたままで、活性層内キャリアの横方向拡散を防止す
るので、20mA以下の低しきい値電流を示すという大きな
利点がある。
＜発明が解決しようとする問題点＞ しかしながら、第７図で示すようなＢ−VSISレーザでは
レーザ発振動作部となるストライプ状メサ部以外のすべ
ての領域の多層構造2,3,4,5をエッチングにより除去し
ていたが、液相エピタキシャル（LPE）成長法によって
成長が行われる場合、キャップ層５の表面に直径数ミク
ロン以上のピンホールと呼ばれる欠陥が存在する場合が
多い。この欠点の数は１チップの大きさ（通常、300×2
50μｍ）内に数個以上在るといった程度の多さである。
このような表面をエッチングしていくと、ピンホールの
大きさと深さは益々増大し、エッチング面がｎ−GaAs電
流阻止層51に到達したときは、ピンホールの先端はｎ−
GaAs電流阻止層51を貫通しｐ−GaAs基板１に達してしま
う。このような、メサエッチ後の基板上に第７図に示す
ように、埋込層6,7,8を成長させて製作したＢ−VSISレ
ーザはピンホールの存在する部分で電流阻止が不可能と
なり、電流リークを発生する。このようにして、しきい
値電流のウエハー内での分布がばらついたものとなり、
再現性，信頼性及び量産性の点で問題があった。
レーザ発振動作部となるストライプ状メサ部以外のすべ
ての領域の多層構造2,3,4,5をエッチングにより除去し
ていたが、液相エピタキシャル（LPE）成長法によって
成長が行われる場合、キャップ層５の表面に直径数ミク
ロン以上のピンホールと呼ばれる欠陥が存在する場合が
多い。この欠点の数は１チップの大きさ（通常、300×2
50μｍ）内に数個以上在るといった程度の多さである。
このような表面をエッチングしていくと、ピンホールの
大きさと深さは益々増大し、エッチング面がｎ−GaAs電
流阻止層51に到達したときは、ピンホールの先端はｎ−
GaAs電流阻止層51を貫通しｐ−GaAs基板１に達してしま
う。このような、メサエッチ後の基板上に第７図に示す
ように、埋込層6,7,8を成長させて製作したＢ−VSISレ
ーザはピンホールの存在する部分で電流阻止が不可能と
なり、電流リークを発生する。このようにして、しきい
値電流のウエハー内での分布がばらついたものとなり、
再現性，信頼性及び量産性の点で問題があった。
さらに、第７図に示すＢ−VSISレーザはｎ−GaAs行阻止
層51の成長、この上に成長形成されるダブルヘテロ接合
のレーザ動作用結晶層２〜５の成長、埋め込み層6,7,8
の成長と合計３回のエピタキシャル成長を必要とし、工
程数が多くなるという問題があった。また、埋め込み層
７がカバー（キャップ）層５上に成長してメサ部に電流
が流れなくなるという不良が出現するという欠点もあっ
た。
層51の成長、この上に成長形成されるダブルヘテロ接合
のレーザ動作用結晶層２〜５の成長、埋め込み層6,7,8
の成長と合計３回のエピタキシャル成長を必要とし、工
程数が多くなるという問題があった。また、埋め込み層
７がカバー（キャップ）層５上に成長してメサ部に電流
が流れなくなるという不良が出現するという欠点もあっ
た。
＜問題点を解決するための手段＞ 本発明は、第７図に例示されるような従来のＢ−VSISレ
ーザの電流阻止層の成長工程を不要なものとすることに
より、製造工程を簡略化するとともに、上述のピンホー
ルによる歩留り低下の問題を解決した新規なＢ−VSISレ
ーザを提供することを目的とするものである。即ち本発
明は、メサエッチ工程後にキャップ層をエッチングによ
り除去してクラッド層を露出させたウエハー上に埋め込
み成長を行なうことを特徴としている。従って、高抵抗
層,n型層,p型層からなる電流阻止層を充分に厚く成長し
ても、GaAlAsであるメサ表面上には成長が起り難い。し
かしながら、本発明者は液相エピタキシャル成長（LP
E）法においても成長時間を充分に長くすれば、GaAlAs
のメサ表面上にも完全に成長させることができるという
現象を発見した。このようにして、GaAsキャップ層はメ
サ上にも成長し、成長表面は完全に平坦（プレーナ構
造）になる。
ーザの電流阻止層の成長工程を不要なものとすることに
より、製造工程を簡略化するとともに、上述のピンホー
ルによる歩留り低下の問題を解決した新規なＢ−VSISレ
ーザを提供することを目的とするものである。即ち本発
明は、メサエッチ工程後にキャップ層をエッチングによ
り除去してクラッド層を露出させたウエハー上に埋め込
み成長を行なうことを特徴としている。従って、高抵抗
層,n型層,p型層からなる電流阻止層を充分に厚く成長し
ても、GaAlAsであるメサ表面上には成長が起り難い。し
かしながら、本発明者は液相エピタキシャル成長（LP
E）法においても成長時間を充分に長くすれば、GaAlAs
のメサ表面上にも完全に成長させることができるという
現象を発見した。このようにして、GaAsキャップ層はメ
サ上にも成長し、成長表面は完全に平坦（プレーナ構
造）になる。
第１図に、Ga1-xAlxAsメサ表面上への液相エピタキシャ
ル成長の基礎実験の結果を示す。第１図（Ａ）で示すよ
うにGaAs基板１上にGa1-xAlxAs（０ｘ0.8）層11を
約１μｍの厚さにLPE成長させた。次に、基板１に達す
るまでメサエッチすることにより、約10μｍ幅のストラ
イプ状にGa1-xAlxAs層11のメサを形成した。次に、Ga
0.5Al0.5As層12をメサ表面と同じ高さまで成長した後、
引き続きGaAs層13をLPE成長させ、ｔ時間後に成長を停
止させた。成長は780℃で行ない、冷却速度0.5℃／分、
過冷却度４℃とした。Ga1-xAlxAs層11のAl組成比ｘは0.
1,0.2,0.5,0.8の４種類の場合について実験した。GaAs
成長層13の成長領域14の幅ａと成長時間ｔとの関係を測
定した。結果を第１図（Ｂ）に示す。この図でわかるよ
うに、メサ表面上のAl組成比ｘが大きくなる程、GaAsが
メサ表面全域に成長するためには長い時間を要すること
がわかる。しかし、メサ幅が５μｍ程度であれば、メサ
表面のAl組成比ｘが0.5であっても、第１図（Ｂ）のポ
イントＡで示すように20分間以上で、メサ全面に成長が
行なわれ、成長表面は平坦となることがわかった。
ル成長の基礎実験の結果を示す。第１図（Ａ）で示すよ
うにGaAs基板１上にGa1-xAlxAs（０ｘ0.8）層11を
約１μｍの厚さにLPE成長させた。次に、基板１に達す
るまでメサエッチすることにより、約10μｍ幅のストラ
イプ状にGa1-xAlxAs層11のメサを形成した。次に、Ga
0.5Al0.5As層12をメサ表面と同じ高さまで成長した後、
引き続きGaAs層13をLPE成長させ、ｔ時間後に成長を停
止させた。成長は780℃で行ない、冷却速度0.5℃／分、
過冷却度４℃とした。Ga1-xAlxAs層11のAl組成比ｘは0.
1,0.2,0.5,0.8の４種類の場合について実験した。GaAs
成長層13の成長領域14の幅ａと成長時間ｔとの関係を測
定した。結果を第１図（Ｂ）に示す。この図でわかるよ
うに、メサ表面上のAl組成比ｘが大きくなる程、GaAsが
メサ表面全域に成長するためには長い時間を要すること
がわかる。しかし、メサ幅が５μｍ程度であれば、メサ
表面のAl組成比ｘが0.5であっても、第１図（Ｂ）のポ
イントＡで示すように20分間以上で、メサ全面に成長が
行なわれ、成長表面は平坦となることがわかった。
本発明は上述の実験結果を利用した新規な素子構造を確
立したものである。
立したものである。
ピンホール等の欠陥が多数発生したダブルヘテロ接合構
造の成長表面を基板までメサエッチする際、ピンホール
の先端は先に基板に到達し、メサエッチ後の基板表面も
ピンホールの多いものとなる。しかし、これらのピンホ
ールは埋め込み成長時に、高抵抗GaAlAsで埋められてし
まうので電流リークの原因とはならない。従って、しき
い値電流のウェハー内での分布が均一なものとなり再現
性，信頼性が向上する。
造の成長表面を基板までメサエッチする際、ピンホール
の先端は先に基板に到達し、メサエッチ後の基板表面も
ピンホールの多いものとなる。しかし、これらのピンホ
ールは埋め込み成長時に、高抵抗GaAlAsで埋められてし
まうので電流リークの原因とはならない。従って、しき
い値電流のウェハー内での分布が均一なものとなり再現
性，信頼性が向上する。
また、エピタキシャル成長工程が従来の３回から２回へ
減少できるので、量産性，低コスト化に有効である。
減少できるので、量産性，低コスト化に有効である。
＜実施例１＞ 第２図（Ａ）に本発明の一実施例である埋め込み型半導
体レーザの概略図を示す。第２図（Ｂ）〜第２図（Ｄ）
は製造工程の説明に供する断面図である。
体レーザの概略図を示す。第２図（Ｂ）〜第２図（Ｄ）
は製造工程の説明に供する断面図である。
以下、各実施例を説明する前にその特徴について説明す
る。各実施例の従来の埋込型レーザと異なる第１の点は
光導波路が低屈折率物質で取り囲まれたメサ部全体で形
成されるのではなく、メサ部内に含まれる矩形もしくは
Ｖ字型の基板溝により形成されることである。従って、
横モード等の光導波条件は埋込層の屈折率やメサ幅によ
って決定されるのではなく、基板溝の両肩で光で吸収さ
れる量によって決定されることとなる。
る。各実施例の従来の埋込型レーザと異なる第１の点は
光導波路が低屈折率物質で取り囲まれたメサ部全体で形
成されるのではなく、メサ部内に含まれる矩形もしくは
Ｖ字型の基板溝により形成されることである。従って、
横モード等の光導波条件は埋込層の屈折率やメサ幅によ
って決定されるのではなく、基板溝の両肩で光で吸収さ
れる量によって決定されることとなる。
従って、各実施例の半導体レーザはいわゆる埋め込み型
（BH）レーザと称されているものとは導波原理を異にす
る。
（BH）レーザと称されているものとは導波原理を異にす
る。
第２の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をGa1-xAlxAs（0.5ｘ＜１）を利用した高
抵抗層としたことである。このようなAl組成比（ｘ）の
大きいGaAlAsはアンドープ,GeドープまたはSnドープと
しても、不純物のレベルが深くなり、低キャリア濃度と
なる結果、高抵抗になる性質がある。一方、ｘ＜0.5のG
aAlAsをLPE成長により高抵抗化するのは困難である。従
来の埋込型レーザでは、横モード制御の制約があり、ｘ
0.5のようなAl組成比（液晶比）の大きなGaAlAsを埋
込層として用いることはできなかった。
めの埋込層をGa1-xAlxAs（0.5ｘ＜１）を利用した高
抵抗層としたことである。このようなAl組成比（ｘ）の
大きいGaAlAsはアンドープ,GeドープまたはSnドープと
しても、不純物のレベルが深くなり、低キャリア濃度と
なる結果、高抵抗になる性質がある。一方、ｘ＜0.5のG
aAlAsをLPE成長により高抵抗化するのは困難である。従
来の埋込型レーザでは、横モード制御の制約があり、ｘ
0.5のようなAl組成比（液晶比）の大きなGaAlAsを埋
込層として用いることはできなかった。
第３の点はメサ表面をGa1-xAlxAsクラッド層とし、その
メサ表面上に電流阻止層は成長せずGaAsキャップ層のみ
が成長するように成長時間を制御したことである。
メサ表面上に電流阻止層は成長せずGaAsキャップ層のみ
が成長するように成長時間を制御したことである。
第２図（Ｂ）に示すように、ストライプ状のＶ−チャネ
ル溝21を形成したｐ−GaAs基板１上にｐ−Ga0.55Al0.45
Asクラッド層2,p−Ga0.85Al0.15As活性層3,n−Ga0.55Al
0.45Asクラッド層４及びｎ−GaAsカバー層５をLPE成長
し、カバー層５の表面にレジスト（Az−1350）22を塗布
し、ホトリソグラフィ技術により、Ｖ−チャネル溝21直
上に８μｍ幅の帯を形成する。
ル溝21を形成したｐ−GaAs基板１上にｐ−Ga0.55Al0.45
Asクラッド層2,p−Ga0.85Al0.15As活性層3,n−Ga0.55Al
0.45Asクラッド層４及びｎ−GaAsカバー層５をLPE成長
し、カバー層５の表面にレジスト（Az−1350）22を塗布
し、ホトリソグラフィ技術により、Ｖ−チャネル溝21直
上に８μｍ幅の帯を形成する。
次に、第２図（Ｃ）に示すように、エッチング液（H2O:
H2O2：H2SO4＝50:2:1）を用いて、ｐ−GaAs基板１に達
するまでエッチングを行なった。このとき、メサ部23の
高さは約２μm,メサ部23表面の幅は４〜６μｍとなっ
た。尚、Ｖ−チャネル溝21の幅は約４μｍである。次に
第２図（Ｄ）に示すように基板表面を上述のエッチング
液に浸し、カバー層５が除去されｎ−クラッド層４が露
出するまでエッチングを行なった。
H2O2：H2SO4＝50:2:1）を用いて、ｐ−GaAs基板１に達
するまでエッチングを行なった。このとき、メサ部23の
高さは約２μm,メサ部23表面の幅は４〜６μｍとなっ
た。尚、Ｖ−チャネル溝21の幅は約４μｍである。次に
第２図（Ｄ）に示すように基板表面を上述のエッチング
液に浸し、カバー層５が除去されｎ−クラッド層４が露
出するまでエッチングを行なった。
ここで、メサエッチ後カバー層５を除去する理由につい
て説明する。もし、カバー層５なしにクラッド層４上に
直接レジスト22の帯を形成してメサエッチを行なったと
すると、GaAlAsはGaAsよりもエッチング速度が速いの
で、第２図（Ｅ）で示すようなメサ表面の幅が非常に狭
くなってしまい、第２図（Ａ）で示すような半導体レー
ザ素子を実現するには不都合が生じる。これに対してGa
Asカバー層５を表面として、メサエッチを行なえば第２
図（Ｃ）で示すような良好なメサ形状が得られるのであ
る。その後、全面をエッチングしてカバー層５を除去し
てもメサ形状は保存される。
て説明する。もし、カバー層５なしにクラッド層４上に
直接レジスト22の帯を形成してメサエッチを行なったと
すると、GaAlAsはGaAsよりもエッチング速度が速いの
で、第２図（Ｅ）で示すようなメサ表面の幅が非常に狭
くなってしまい、第２図（Ａ）で示すような半導体レー
ザ素子を実現するには不都合が生じる。これに対してGa
Asカバー層５を表面として、メサエッチを行なえば第２
図（Ｃ）で示すような良好なメサ形状が得られるのであ
る。その後、全面をエッチングしてカバー層５を除去し
てもメサ形状は保存される。
次に、埋め込み成長工程によりｐ−GaAs基板１上に、n-
−Ga0.2Al0.8As高抵抗層6,n−Ga0.5Al0.5As層7,p−Ga
0.7Al0.3As層8,n−GaAsキャップ層９をLPE成長させた。
成長温度は780℃とした。第１図（Ｂ）の実験データを
利用して電流阻止層８の成長時間は10分以内として、メ
サ表面であるｎ−Ga0.55Al0.45Asクラッド層４の表面全
域に成長が起こらないようにした。ｎ−GaAsキャップ層
９は成長時間を20分間以上として、メサ表面全体に成長
するようにし成長表面も平坦とした。ｎ−GaAsキャップ
層９上にはAu−Ga−Niから成るｎ側電極10を蒸着し、ｐ
−GaAs基板表面にはAu−Znからなるｐ側電極10′を蒸着
して450℃で合金化した。共振器長が250μｍになるよう
に劈開してレーザ素子を製作した。埋め込み層6,7,8の
各層厚は最も薄い箇所で、それぞれ0.5μm,1μm,0.5μ
ｍであった。このようにして、埋め込み領域ではpn-npn
構造により完全に電流は阻止される。
−Ga0.2Al0.8As高抵抗層6,n−Ga0.5Al0.5As層7,p−Ga
0.7Al0.3As層8,n−GaAsキャップ層９をLPE成長させた。
成長温度は780℃とした。第１図（Ｂ）の実験データを
利用して電流阻止層８の成長時間は10分以内として、メ
サ表面であるｎ−Ga0.55Al0.45Asクラッド層４の表面全
域に成長が起こらないようにした。ｎ−GaAsキャップ層
９は成長時間を20分間以上として、メサ表面全体に成長
するようにし成長表面も平坦とした。ｎ−GaAsキャップ
層９上にはAu−Ga−Niから成るｎ側電極10を蒸着し、ｐ
−GaAs基板表面にはAu−Znからなるｐ側電極10′を蒸着
して450℃で合金化した。共振器長が250μｍになるよう
に劈開してレーザ素子を製作した。埋め込み層6,7,8の
各層厚は最も薄い箇所で、それぞれ0.5μm,1μm,0.5μ
ｍであった。このようにして、埋め込み領域ではpn-npn
構造により完全に電流は阻止される。
本実施例の素子は波長780nmで、しきい値電流25mAでレ
ーザ発振し、カバー層23の表面に多数のピンホールがあ
るウェハーにおいてもその歩留まりは非常に良好なもの
であった。
ーザ発振し、カバー層23の表面に多数のピンホールがあ
るウェハーにおいてもその歩留まりは非常に良好なもの
であった。
＜実施例２＞ 実施例１と異なり、GaAs基板の導電型をｎ型とした。従
って、第２図（Ａ）に於いて、導電型をすべて逆にした
レーザ素子を作製した。この場合、埋め込み領域ではnp
-pnp構造によっては電阻止される。この半導体レーザ素
子も波長780nm,しきい値電流25mAでレーザ発振し、再現
性及び歩留りの点でも良好であった。
って、第２図（Ａ）に於いて、導電型をすべて逆にした
レーザ素子を作製した。この場合、埋め込み領域ではnp
-pnp構造によっては電阻止される。この半導体レーザ素
子も波長780nm,しきい値電流25mAでレーザ発振し、再現
性及び歩留りの点でも良好であった。
＜実施例３＞ 本発明の第３の実施例として、分布帰還型（DFB）レー
ザを製作した。
ザを製作した。
第３図（Ａ）に本実施例のDFBレーザの概略図を示す。
Ｖ−チャネル溝を形成したｐ−GaAs基板１上にｐ−Ga
0.55Al0.45Asクラッド層2,p−Ga0.85Al0.15As活性層3,n
−Ga0.55Al0.45Asキャリア阻止層31及びｎ−Ga0.75Al
0.25As光ガイド層32をLPE成長した。この光ガイド層32
の表面に干渉露光法とケミカルエッチング法により３次
の回折格子（ピッチ3435Å）33をＶ−チャネル溝と直角
方向に印刻した。次に埋め込み成長工程により、n-−Ga
0.2Al0.8As高抵抗層6,n−Ga0.5Al0.5As層7,p−Ga0.7Al
0.3As層8,n−Ga0.55Al0.45Asクラッド層4,及びｎ−GaAs
キャップ層９をLPE成長させた。成長温度は800℃とし
た。第１図（Ｂ）で示される実験データを利用して、埋
め込み層6,7,8は光ガイド層32上に成長しないように、
成長時間を制御した。ｎ−クラッド層４及びｎ−キャッ
プ層９は成長時間を十分長くして光ガイド層32上にも完
全に成長するようにした。このDFBレーザはしきい値電
流40mAでレーザ発振した。第３図（Ｂ）に発振波長の温
度依存性を調べた結果を示す。発振波長が５〜55℃の温
度範囲に亘って、縦モードの跳びのない良好なDFBモー
ド発振が得られた。また、ｎ−GaAs基板を使用し、すべ
ての伝導型を反転させたDFBレーザに於ても、同様の特
性が得られた。
Ｖ−チャネル溝を形成したｐ−GaAs基板１上にｐ−Ga
0.55Al0.45Asクラッド層2,p−Ga0.85Al0.15As活性層3,n
−Ga0.55Al0.45Asキャリア阻止層31及びｎ−Ga0.75Al
0.25As光ガイド層32をLPE成長した。この光ガイド層32
の表面に干渉露光法とケミカルエッチング法により３次
の回折格子（ピッチ3435Å）33をＶ−チャネル溝と直角
方向に印刻した。次に埋め込み成長工程により、n-−Ga
0.2Al0.8As高抵抗層6,n−Ga0.5Al0.5As層7,p−Ga0.7Al
0.3As層8,n−Ga0.55Al0.45Asクラッド層4,及びｎ−GaAs
キャップ層９をLPE成長させた。成長温度は800℃とし
た。第１図（Ｂ）で示される実験データを利用して、埋
め込み層6,7,8は光ガイド層32上に成長しないように、
成長時間を制御した。ｎ−クラッド層４及びｎ−キャッ
プ層９は成長時間を十分長くして光ガイド層32上にも完
全に成長するようにした。このDFBレーザはしきい値電
流40mAでレーザ発振した。第３図（Ｂ）に発振波長の温
度依存性を調べた結果を示す。発振波長が５〜55℃の温
度範囲に亘って、縦モードの跳びのない良好なDFBモー
ド発振が得られた。また、ｎ−GaAs基板を使用し、すべ
ての伝導型を反転させたDFBレーザに於ても、同様の特
性が得られた。
＜発明の効果＞ 以上のように、本発明は以下の効果がある。
（１）メサ表面がGaAlAsクラッド層となっているので、
電流阻止層である埋め込み層が短時間でメサ上に成長し
てしまうことを防止できる。キャップ層は成長時間を十
分長くすることにより、GaAlAs上にも成長させることが
できるので、素子表面は平坦なものとなる。
電流阻止層である埋め込み層が短時間でメサ上に成長し
てしまうことを防止できる。キャップ層は成長時間を十
分長くすることにより、GaAlAs上にも成長させることが
できるので、素子表面は平坦なものとなる。
（２）ダブルヘテロ接合構造の成長表面にピンホール等
の欠陥があっても、しきい値電流を増加させる原因には
ならない。
の欠陥があっても、しきい値電流を増加させる原因には
ならない。
（３）従来のＢ−VSISレーザがエピタキシャル成長工程
を３回必要としていたのに対して、２回に簡略化でき
る。
を３回必要としていたのに対して、２回に簡略化でき
る。
（４）GaAlAs系のDFBレーザも製造可能な構造である。
以上の効果により、実用上非常に有益な半導体レーザ素
子を得ることができる。
子を得ることができる。
第１図（Ａ）及び第１図（Ｂ）は、本発明の基本となる
実験の方法とそのデータを示す図である。第２図（Ａ）
は第１の実施例の半導体レーザの概略図であり第２図
（Ｂ），第２図（Ｃ），第２図（Ｄ）はその工程の説明
に供する構成図である。第２図（Ｅ）は不適当なメサ形
状を示す説明図である。 第３図（Ａ）は本発明をDFBレーザに応用した場合の実
施例の概略図である。第３図（Ｂ）は本実施例のDFBレ
ーザの発振波長の温度依存性を示す特性図である。 第４図は従来のBHレーザの断面図である。第５図は従来
のDC−PBHレーザの断面図である。第６図は従来のVSIS
レーザの断面図である。第７図は従来のＢ−VSISレーザ
の断面図である。 １……GaAs基板、2,4……GaAlAsクラッド層、３……GaA
lAs活性層、５……GaAsカバー層、６……GaAlAs高抵抗
層、7,8……GaAlAs電流阻止層、９……GaAsキャップ
層、10,10′……電極、21……Ｖ−チャネル溝、22……
レジスト、23……メサ部、31……GaAlAsキャリア阻止
層、32……GaAlAs光ガイド層、33……回折格子、41……
活性層、42……埋め込み層、51……ｎ−GaAs電流阻止層
実験の方法とそのデータを示す図である。第２図（Ａ）
は第１の実施例の半導体レーザの概略図であり第２図
（Ｂ），第２図（Ｃ），第２図（Ｄ）はその工程の説明
に供する構成図である。第２図（Ｅ）は不適当なメサ形
状を示す説明図である。 第３図（Ａ）は本発明をDFBレーザに応用した場合の実
施例の概略図である。第３図（Ｂ）は本実施例のDFBレ
ーザの発振波長の温度依存性を示す特性図である。 第４図は従来のBHレーザの断面図である。第５図は従来
のDC−PBHレーザの断面図である。第６図は従来のVSIS
レーザの断面図である。第７図は従来のＢ−VSISレーザ
の断面図である。 １……GaAs基板、2,4……GaAlAsクラッド層、３……GaA
lAs活性層、５……GaAsカバー層、６……GaAlAs高抵抗
層、7,8……GaAlAs電流阻止層、９……GaAsキャップ
層、10,10′……電極、21……Ｖ−チャネル溝、22……
レジスト、23……メサ部、31……GaAlAsキャリア阻止
層、32……GaAlAs光ガイド層、33……回折格子、41……
活性層、42……埋め込み層、51……ｎ−GaAs電流阻止層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 正樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭64−59882（ＪＰ，Ａ)
Claims (3)
- 【請求項１】ストライプ溝を有する基板上に形成された
ダブルヘテロ接合構造体に内設された活性層より発生さ
れる光が、前記ストライプ溝両肩部で前記基板方向へ吸
収されることにより得られる実効屈折率差によって光を
前記ストライプ溝直上付近の前記活性層内へ閉じ込める
光導波路と、該光導波路の左右両側の前記ダブルヘテロ
接合構造体が基板に達する深さに除去されることにより
形成されるメサ部とを有し、 前記メサ部上部がGaAlAsクラッド層からなり、前記メサ
部側面が、前記基板上に直接形成されるAl組成比ｘが0.
5以上の高抵抗Ga1-xAlxAsからなる埋込層により取り囲
まれ、前記埋込層上にGaAlAs電流阻止層が形成されてな
ることを特徴とする半導体レーザ素子。 - 【請求項２】前記高抵抗Ga1-xAlxAs（0.5≦ｘ＜１）がn
-であればpnp、p-であればnpnとなる多層のGa1-xAlxAs
（０≦ｘ＜１）電流阻止層を重畳した特許請求の範囲第
１項記載の半導体レーザ素子。 - 【請求項３】前記メサ部表面を光導波路に直角方向に回
折格子が形成されたGa1-xAlxAs光ガイド層表面とした特
許請求の範囲第１項記載の半導体レーザ素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322600A JPH0680868B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体レーザ素子 |
| EP88311971A EP0321294B1 (en) | 1987-12-18 | 1988-12-16 | A semiconductor laser device |
| DE3854423T DE3854423T2 (de) | 1987-12-18 | 1988-12-16 | Halbleiterlaservorrichtung. |
| US07/286,682 US4977568A (en) | 1987-12-18 | 1988-12-19 | Semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322600A JPH0680868B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162397A JPH01162397A (ja) | 1989-06-26 |
| JPH0680868B2 true JPH0680868B2 (ja) | 1994-10-12 |
Family
ID=18145516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62322600A Expired - Fee Related JPH0680868B2 (ja) | 1987-12-18 | 1987-12-18 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680868B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427185A (ja) * | 1990-05-22 | 1992-01-30 | Victor Co Of Japan Ltd | 屈折率導波型半導体レーザ装置 |
| CN111937260B (zh) * | 2018-04-04 | 2022-06-24 | 三菱电机株式会社 | 半导体激光器及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459882A (en) * | 1987-08-31 | 1989-03-07 | Omron Tateisi Electronics Co | Semiconductor laser |
-
1987
- 1987-12-18 JP JP62322600A patent/JPH0680868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162397A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635268A (en) | Semiconductor laser device having a double heterojunction structure | |
| US4296387A (en) | Semiconductor laser | |
| JP3510305B2 (ja) | 半導体レーザの製造方法，及び半導体レーザ | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| US4841532A (en) | Semiconductor laser | |
| US4868838A (en) | Semiconductor laser device | |
| US4977568A (en) | Semiconductor laser device | |
| US4377865A (en) | Semiconductor laser | |
| JP2001057459A (ja) | 半導体レーザ | |
| US5770471A (en) | Method of making semiconductor laser with aluminum-free etch stopping layer | |
| JPH0680868B2 (ja) | 半導体レーザ素子 | |
| JPH0376288A (ja) | 埋め込み型半導体レーザ | |
| US5490159A (en) | Visible light semiconductor laser | |
| US4392227A (en) | Terraced substrate semiconductor laser | |
| JPH0680869B2 (ja) | 半導体レーザ素子 | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP2000208872A (ja) | 半導体素子及びその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH0513885A (ja) | 可視光半導体レーザの製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH077230A (ja) | 屈折率反導波型半導体レーザ | |
| JP2558767B2 (ja) | 半導体レーザ装置 | |
| JP2908480B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |