JP2558767B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP2558767B2 JP2558767B2 JP62332705A JP33270587A JP2558767B2 JP 2558767 B2 JP2558767 B2 JP 2558767B2 JP 62332705 A JP62332705 A JP 62332705A JP 33270587 A JP33270587 A JP 33270587A JP 2558767 B2 JP2558767 B2 JP 2558767B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser device
- semiconductor laser
- gaas
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は,GaAlAs系の半導体レーザ装置に関し，特に
高出力動作が可能な半導体レーザ装置に関する。
高出力動作が可能な半導体レーザ装置に関する。
（従来の技術） 半導体レーザ装置は光ディスク装置等の光源として幅
広く使用されてきているが，書き込みの可能な追記型デ
ィスクや消去も可能な書替可能型光ディスクの光源とし
て用いるためには20〜40mWという高い光出力が必要とさ
れる。現在，比較的高出力の半導体レーザ装置が実用化
されているが，同一構造の素子で比較した場合，半導体
レーザ装置の信頼性は光出力の４乗に反比例することが
報告されており，高出力化は極めて難しいと考えられ
る。
広く使用されてきているが，書き込みの可能な追記型デ
ィスクや消去も可能な書替可能型光ディスクの光源とし
て用いるためには20〜40mWという高い光出力が必要とさ
れる。現在，比較的高出力の半導体レーザ装置が実用化
されているが，同一構造の素子で比較した場合，半導体
レーザ装置の信頼性は光出力の４乗に反比例することが
報告されており，高出力化は極めて難しいと考えられ
る。
第６図に従来の半導体レーザ装置の一例を示す。この
構造は,VSIS（Ｖ−channeld Substrate Inner Stripe）
レーザと呼ばれるものである。第６図の構造では,p−Ga
As基板11上に電流を遮断するためのｎ−GaAs電流ブロッ
キング層12が堆積された後,GaAs基板11に到達するＶ型
溝１が形成される。その上にｐ−GaAlAsクラッド層13,G
aAsまたはGaAlAs活性層14,n−GaAlAsクラッド層15,およ
びｎ−GaAsコンタクト層16が順次堆積されている。な
お，素子両面には，それぞれ,p側電極21およびｎ側電極
22が形成されている。この場合，レーザ発振のための電
流はｎ−GaAs層12によって閉じ込められ，幅W1のチャネ
ル部のみに流れる。活性層14は平坦に形成されている
が，チャネル両側でのｎ−GaAs層12への光吸収による実
効屈折率が下がるため屈折率分布に基づく光導波路が形
成され，基本横モード発振が安定して得られている。即
ち，この導波路構造は損失導波機構の要素を有してい
る。
構造は,VSIS（Ｖ−channeld Substrate Inner Stripe）
レーザと呼ばれるものである。第６図の構造では,p−Ga
As基板11上に電流を遮断するためのｎ−GaAs電流ブロッ
キング層12が堆積された後,GaAs基板11に到達するＶ型
溝１が形成される。その上にｐ−GaAlAsクラッド層13,G
aAsまたはGaAlAs活性層14,n−GaAlAsクラッド層15,およ
びｎ−GaAsコンタクト層16が順次堆積されている。な
お，素子両面には，それぞれ,p側電極21およびｎ側電極
22が形成されている。この場合，レーザ発振のための電
流はｎ−GaAs層12によって閉じ込められ，幅W1のチャネ
ル部のみに流れる。活性層14は平坦に形成されている
が，チャネル両側でのｎ−GaAs層12への光吸収による実
効屈折率が下がるため屈折率分布に基づく光導波路が形
成され，基本横モード発振が安定して得られている。即
ち，この導波路構造は損失導波機構の要素を有してい
る。
上記VSISレーザは，安定した基本横モード発振が得ら
れ，低光出力レベルでは高い信頼性を有するが，高出力
レベルになると信頼性が大きく低下し，長期使用に耐え
ないという欠点があった。その原因を詳細に調べてみる
と，素子の劣化はＶ溝両肩部の劣化に起因しており,V溝
両肩部のｎ−GaAs層12の光吸収による発熱が大きな原因
となっていることが明らかになった。ｎ−GaAs層内では
少数キャリアの拡散長が短く，光吸収により形成された
キャリアがＶ溝両肩部近傍で直ちに非発光再結合をして
熱を発生するのである。
れ，低光出力レベルでは高い信頼性を有するが，高出力
レベルになると信頼性が大きく低下し，長期使用に耐え
ないという欠点があった。その原因を詳細に調べてみる
と，素子の劣化はＶ溝両肩部の劣化に起因しており,V溝
両肩部のｎ−GaAs層12の光吸収による発熱が大きな原因
となっていることが明らかになった。ｎ−GaAs層内では
少数キャリアの拡散長が短く，光吸収により形成された
キャリアがＶ溝両肩部近傍で直ちに非発光再結合をして
熱を発生するのである。
上記した素子の劣化を防止するには，電流ブロッキン
グ層中の溝の幅すなわち内部ストライプ幅を拡大すれば
よいと考えられる。内部ストライプの幅を拡げれば，チ
ャネル両側における光吸収が減少するので発熱を抑える
ことができる。また，光出射端面における光密度も低下
するので，端面破壊も抑制することができる。
グ層中の溝の幅すなわち内部ストライプ幅を拡大すれば
よいと考えられる。内部ストライプの幅を拡げれば，チ
ャネル両側における光吸収が減少するので発熱を抑える
ことができる。また，光出射端面における光密度も低下
するので，端面破壊も抑制することができる。
しかしながら，内部ストライプ幅が拡がるにつれ，高
出力状態におけるキャリアのホールバーニングが顕著と
なり，横モード発振が不安定となる傾向が見られる。そ
の結果，出射光ビームが光出力により移動する現象を生
じ，光ディスク等へ用いる場合に問題となる。従って，
従来のVSIS構造では，内部ストライプ幅の拡大による改
善は難しい。
出力状態におけるキャリアのホールバーニングが顕著と
なり，横モード発振が不安定となる傾向が見られる。そ
の結果，出射光ビームが光出力により移動する現象を生
じ，光ディスク等へ用いる場合に問題となる。従って，
従来のVSIS構造では，内部ストライプ幅の拡大による改
善は難しい。
他方，チャネル両側における光吸収が存在しない形式
の導波路構造として，実屈折率導波型半導体レーザ装置
が知られている。第７図に，この種の半導体レーザ装置
の一例を示す。ここに示されている構造は,BH（Buried
Heterostructure）構造と称されているものであり，活
性層14の周囲が，活性層14よりもAl混晶比の高いGaAlAs
層13,15,17,18で取り囲まれており，これらのGaAlAs層1
3,15,17,18による光吸収は存在しない。従って，光は，
活性層14と周囲を取り巻く混晶比の高いGaAlAs層13,15,
1718との実屈折率差により閉じ込められている。
の導波路構造として，実屈折率導波型半導体レーザ装置
が知られている。第７図に，この種の半導体レーザ装置
の一例を示す。ここに示されている構造は,BH（Buried
Heterostructure）構造と称されているものであり，活
性層14の周囲が，活性層14よりもAl混晶比の高いGaAlAs
層13,15,17,18で取り囲まれており，これらのGaAlAs層1
3,15,17,18による光吸収は存在しない。従って，光は，
活性層14と周囲を取り巻く混晶比の高いGaAlAs層13,15,
1718との実屈折率差により閉じ込められている。
この構造では，前述した損失導波構造の場合にのよう
にチャネル両側における光吸収による発熱は生じない。
しかしながら，高次モード発振を抑制するには，導波路
の幅W2を２μｍ以内と非常に狭くする必要がある。従っ
て，結果的に端面における光密度が高くなり，端面破壊
を招きやすいため，高出力動作には不適当なものであっ
た。
にチャネル両側における光吸収による発熱は生じない。
しかしながら，高次モード発振を抑制するには，導波路
の幅W2を２μｍ以内と非常に狭くする必要がある。従っ
て，結果的に端面における光密度が高くなり，端面破壊
を招きやすいため，高出力動作には不適当なものであっ
た。
（発明が解決しようとする問題点） 上述したように，屯室導波機構の要素を有する半導体
レーザ装置では，チャネル両側における光吸収により素
子温度が上昇していた。従って，高出力動作をさせた場
合には，この温度上昇により素子が劣化し，高出力状態
における信頼性が低下していた。
レーザ装置では，チャネル両側における光吸収により素
子温度が上昇していた。従って，高出力動作をさせた場
合には，この温度上昇により素子が劣化し，高出力状態
における信頼性が低下していた。
他方，チャネル両側における光吸収による素子温度の
上昇が起こらない実屈折率導波構造の半導体レーザ装置
では，高次モード発振を抑制するために，導波路の幅を
狭くする必要があるため，光密度が高くなる。従って，
やはり高出力動作には不適当なものであった。
上昇が起こらない実屈折率導波構造の半導体レーザ装置
では，高次モード発振を抑制するために，導波路の幅を
狭くする必要があるため，光密度が高くなる。従って，
やはり高出力動作には不適当なものであった。
よって，本発明の目的は，発熱による素子劣化を防止
することができるとともに，高次モード発振も効果的に
抑制することが可能であり，高出力状態でも高い信頼性
を有する構造を備えた半導体レーザ装置を提供すること
である。
することができるとともに，高次モード発振も効果的に
抑制することが可能であり，高出力状態でも高い信頼性
を有する構造を備えた半導体レーザ装置を提供すること
である。
（問題点を解決するための手段） 本発明の半導体レーザ装置は,Ga1-xAlxAs活性層を含
む積層構造を有する半導体レーザ装置であって，該積層
構造が，ストライプ状の開口を有するGa1-yAlyAs層（こ
こで,0≦ｙ≦ｘ）と，該ストライプ状開口内に形成さ
れ，該ストライプ状開口よりも狭い幅を有するストライ
プ状の電流通路と，該電流通路の幅を規定するGa1-zAlz
As層（ここで,z＞ｘ）とを備えており，そのことにより
上記目的が達成される。
む積層構造を有する半導体レーザ装置であって，該積層
構造が，ストライプ状の開口を有するGa1-yAlyAs層（こ
こで,0≦ｙ≦ｘ）と，該ストライプ状開口内に形成さ
れ，該ストライプ状開口よりも狭い幅を有するストライ
プ状の電流通路と，該電流通路の幅を規定するGa1-zAlz
As層（ここで,z＞ｘ）とを備えており，そのことにより
上記目的が達成される。
（作用） 本発明は，損失導波機構の要素を小さくする一方で，
電流通路については発光領域よりも狭い領域に限定する
ことにより，キャリアによるホールバーニングを抑制
し，高次モード発振を抑制するものである。すなわち，
活性層よりもAl混晶比の高いGaAlAs層を配置して発光領
域よりも幅の狭い電流通路を形成し，それによって電流
狭窄層における光吸収を低減するとともに，高次モード
発振を抑制するものである。
電流通路については発光領域よりも狭い領域に限定する
ことにより，キャリアによるホールバーニングを抑制
し，高次モード発振を抑制するものである。すなわち，
活性層よりもAl混晶比の高いGaAlAs層を配置して発光領
域よりも幅の狭い電流通路を形成し，それによって電流
狭窄層における光吸収を低減するとともに，高次モード
発振を抑制するものである。
（実施例） 以下に本発明の実施例について説明する。
第１図は，本発明の一実施例の半導体レーザ装置の断
面図である。この実施例の特徴は，電流狭窄層が，発光
領域規定層としてのGaAs電流ブロッキング層12と,Ga1-x
AlxAs活性層14よりもAl混晶比の高いGa1-zAlzAs層19
（ｚ＞ｘ）とから構成されていることにある。その他の
点については，第６図に示した従来の半導体レーザ装置
と同様であるため，相当の部分につき相当の参照符号を
付することによりその説明を省略する。
面図である。この実施例の特徴は，電流狭窄層が，発光
領域規定層としてのGaAs電流ブロッキング層12と,Ga1-x
AlxAs活性層14よりもAl混晶比の高いGa1-zAlzAs層19
（ｚ＞ｘ）とから構成されていることにある。その他の
点については，第６図に示した従来の半導体レーザ装置
と同様であるため，相当の部分につき相当の参照符号を
付することによりその説明を省略する。
本実施例では,Ga1-zAlzAs層19が,p−GaAs基板11と協
働して図示のようなＶ溝１を構成するように形成されて
おり，このGa1-zAlzAs層19により幅W1の電流通路が規定
されている。また,Ga1-zAlzAs層19は,Ga1-xAlxAs活性層
14よりもAl混晶比が高いため光を吸収せず，従って光は
GaAs電流ブロッキング層12a中に形成されているストラ
イプ状の開口２すなわち第１図の幅W3内に閉じ込められ
る。このように，光の閉じ込められる発光領域の幅W
3と，電流の閉じ込められる電流通路の幅W1とを異なら
せることより，光吸収に基づく温度上昇を防止するとと
もに，ホールバーニングによる高次モード発振を抑制す
ることに特徴を有するものである。
働して図示のようなＶ溝１を構成するように形成されて
おり，このGa1-zAlzAs層19により幅W1の電流通路が規定
されている。また,Ga1-zAlzAs層19は,Ga1-xAlxAs活性層
14よりもAl混晶比が高いため光を吸収せず，従って光は
GaAs電流ブロッキング層12a中に形成されているストラ
イプ状の開口２すなわち第１図の幅W3内に閉じ込められ
る。このように，光の閉じ込められる発光領域の幅W
3と，電流の閉じ込められる電流通路の幅W1とを異なら
せることより，光吸収に基づく温度上昇を防止するとと
もに，ホールバーニングによる高次モード発振を抑制す
ることに特徴を有するものである。
以下，第１図実施例の作成手順を説明することによ
り，この構造の詳細を明らかにする。
り，この構造の詳細を明らかにする。
ｐ−GaAs基板11上に液相エピタキシャル法を用いて,n
−Ga0.58Al0.42As層19を0.7μｍ厚に，アンドープGaAs
エッチバック層20を0.05μｍ厚に成長させる。しかる
後，フォトリソグラフィ技術およびエッチング技術を用
いて，上記した二層を幅W3＝７μｍだけ残して除去す
る。この状態を第２図（Ａ）に示す。
−Ga0.58Al0.42As層19を0.7μｍ厚に，アンドープGaAs
エッチバック層20を0.05μｍ厚に成長させる。しかる
後，フォトリソグラフィ技術およびエッチング技術を用
いて，上記した二層を幅W3＝７μｍだけ残して除去す
る。この状態を第２図（Ａ）に示す。
次に，再び液相エピタキシャル法を用いて,n−GaAs電
流ブロッキング層12を成長させる。この液相エピタキシ
ャル法においては，陥没部を平坦化するように成長が行
われ，またリッジ上では成長が抑制されるので，成長後
には第２図（Ｂ）に示すように表面が平坦となる。
流ブロッキング層12を成長させる。この液相エピタキシ
ャル法においては，陥没部を平坦化するように成長が行
われ，またリッジ上では成長が抑制されるので，成長後
には第２図（Ｂ）に示すように表面が平坦となる。
次に，従来のVSISレーザ装置の場合と同様に，レーザ
ストライプを構成するためのＶ溝１を，幅４μm,深さ１
μｍに形成する。Ｖ溝１は,p−GaAs基板11にするように
形成されており，それによって電流通路が開通されるこ
とになる。この状態を第２図（Ｃ）に示す。
ストライプを構成するためのＶ溝１を，幅４μm,深さ１
μｍに形成する。Ｖ溝１は,p−GaAs基板11にするように
形成されており，それによって電流通路が開通されるこ
とになる。この状態を第２図（Ｃ）に示す。
さらに，通常のVSISレーザ装置における成長方法と同
様に，液相成長法を用いて,p−Ga0.58Al0.42Asクラッド
層13を溝の外側部分で0.15μｍ厚に,Pまたはｎ−Ga0.86
Al0.14As活性層14を0.08μｍ厚に,n−Ga0.58Al0.42Asク
ラッド層15を0.8μｍ厚に,n−GaAsコンタクト層16を1.5
μｍ厚にそれぞれ成長させる。なお，アンドープGaAsエ
ッチバック層20は,p−Ga0.58Al0.42Asクラッド層13を成
長させた際に消失する。
様に，液相成長法を用いて,p−Ga0.58Al0.42Asクラッド
層13を溝の外側部分で0.15μｍ厚に,Pまたはｎ−Ga0.86
Al0.14As活性層14を0.08μｍ厚に,n−Ga0.58Al0.42Asク
ラッド層15を0.8μｍ厚に,n−GaAsコンタクト層16を1.5
μｍ厚にそれぞれ成長させる。なお，アンドープGaAsエ
ッチバック層20は,p−Ga0.58Al0.42Asクラッド層13を成
長させた際に消失する。
前述したように，液相エピタキシャル法においては，
根没部を平坦化するように成長が行われるので,p−Ga
0.58Al0.42Asクラッド層13の成長後には，表面はＶ溝１
の影響を受けずに平坦であり，引き続いて成長されるGa
0.86Al0.14As活性層14も全面に渡り平坦かつ均一に成長
することになる。この結果を第２図（Ｄ）に示す。
根没部を平坦化するように成長が行われるので,p−Ga
0.58Al0.42Asクラッド層13の成長後には，表面はＶ溝１
の影響を受けずに平坦であり，引き続いて成長されるGa
0.86Al0.14As活性層14も全面に渡り平坦かつ均一に成長
することになる。この結果を第２図（Ｄ）に示す。
しかる後，第２図（Ｄ）に示す構造体の両面に,p側の
電極21およびｎ側の電極22を全面電極となるように付与
し，合金化処理を行った後劈開を行ない，レーザ共振器
を得る。
電極21およびｎ側の電極22を全面電極となるように付与
し，合金化処理を行った後劈開を行ない，レーザ共振器
を得る。
第１図の半導体レーザ装置では，上記したように,n型
のGa0.58Al0.42As層19が光を吸収しないため，光はｎ−
GaAs電流ブロッキング層12aのストライプ部２の幅７μ
ｍの比較的広い領域に閉じ込められる。通常のVSISレー
ザ装置の場合，チャネル幅を拡げた場合には，光密度の
高い発光中心部においてキャリアのホールバーニングが
発生し高次モードが誘起される。しかしながら，この実
施例では,n−Ga0.58Al0.42As層19により規定される比較
的狭い電流通路（幅４μｍ）内にキャリアが閉じ込めら
れ，キャリアのホールバーニングが抑制され，高出力状
態においても基本モードを維持することが可能とされて
いる。
のGa0.58Al0.42As層19が光を吸収しないため，光はｎ−
GaAs電流ブロッキング層12aのストライプ部２の幅７μ
ｍの比較的広い領域に閉じ込められる。通常のVSISレー
ザ装置の場合，チャネル幅を拡げた場合には，光密度の
高い発光中心部においてキャリアのホールバーニングが
発生し高次モードが誘起される。しかしながら，この実
施例では,n−Ga0.58Al0.42As層19により規定される比較
的狭い電流通路（幅４μｍ）内にキャリアが閉じ込めら
れ，キャリアのホールバーニングが抑制され，高出力状
態においても基本モードを維持することが可能とされて
いる。
しかも，発光領域は比較的広いため（幅７μｍ）,n−
GaAs電流ブロッキング層12aによる光吸収量は，通常のV
SISレーザ装置に比べて小さく，従って発熱量も低下す
る。よって，発熱に起因する素子の劣化を効果的に抑制
することができる。また，光の拡がりが大きいため，光
プーク強度も小さくなり，端面破壊レベルが向上され
る。
GaAs電流ブロッキング層12aによる光吸収量は，通常のV
SISレーザ装置に比べて小さく，従って発熱量も低下す
る。よって，発熱に起因する素子の劣化を効果的に抑制
することができる。また，光の拡がりが大きいため，光
プーク強度も小さくなり，端面破壊レベルが向上され
る。
本実施例の半導体レーザ装置において，出射側端面に
４％，裏面側纏綿に97％の反射率のコーティングを施し
たところ,100mWの高出力動作においてもほとんど素子の
劣化は生じず，高い信頼性を有することを示した。
４％，裏面側纏綿に97％の反射率のコーティングを施し
たところ,100mWの高出力動作においてもほとんど素子の
劣化は生じず，高い信頼性を有することを示した。
第３図は，本発明の他の実施例の半導体レーザ装置の
断面図である。本実施例では，活性層14よりもAl混晶比
の高いGaAlAs層19が，電流ブロッキング層1aの上面を被
うように延ばされて形成されている。その他の点につい
ては，第１図実施例と略同様である。
断面図である。本実施例では，活性層14よりもAl混晶比
の高いGaAlAs層19が，電流ブロッキング層1aの上面を被
うように延ばされて形成されている。その他の点につい
ては，第１図実施例と略同様である。
第３図実施例の作成手順を第４図に従って説明する。
まず,p−GaAs基板11上に液相エピタキシャル法を用い
て,n−GaAs電流ブロッキング層12aを0.7μｍ厚に成長さ
せる。次に，フォトリソグラフィ技術およびエッチング
技術を用いて光導波路となる部分として，幅W3＝７μｍ
に渡り，上記した成長層を除去してストライプ部２を形
成する。除去した状態を第４図（Ａ）に示す。
まず,p−GaAs基板11上に液相エピタキシャル法を用い
て,n−GaAs電流ブロッキング層12aを0.7μｍ厚に成長さ
せる。次に，フォトリソグラフィ技術およびエッチング
技術を用いて光導波路となる部分として，幅W3＝７μｍ
に渡り，上記した成長層を除去してストライプ部２を形
成する。除去した状態を第４図（Ａ）に示す。
次に，再び液相エピキタシャル法を用いて,n−Ga0.58
Al0.42As層19およびアンドープGaAsエッチバック層20を
成長させる。この場合，第１図実施例の場合と異なり，
陥没部の面積が小さいため,n−Ga0.58Al0.42As層19はｎ
−GaAs電流ブロッキング層12a上にも薄い厚みで成長さ
れる。本実施例の場合,n−Ga0.58Al0.42As層19は,n−Ga
As電流ブロッキング層12a上に0.1μｍ厚で成長し，アン
ドープGaAsエッチバック層20は0.05μｍ厚に成長した。
成長表面は，第４図（Ｂ）に示すように前述の理由によ
り平坦となっている。以下，第１図実施例の場合と同じ
工程を経て半導体レーザ装置が得られる。
Al0.42As層19およびアンドープGaAsエッチバック層20を
成長させる。この場合，第１図実施例の場合と異なり，
陥没部の面積が小さいため,n−Ga0.58Al0.42As層19はｎ
−GaAs電流ブロッキング層12a上にも薄い厚みで成長さ
れる。本実施例の場合,n−Ga0.58Al0.42As層19は,n−Ga
As電流ブロッキング層12a上に0.1μｍ厚で成長し，アン
ドープGaAsエッチバック層20は0.05μｍ厚に成長した。
成長表面は，第４図（Ｂ）に示すように前述の理由によ
り平坦となっている。以下，第１図実施例の場合と同じ
工程を経て半導体レーザ装置が得られる。
本実施例の場合には,n−GaAs電流ブロッキング層12a
上にも光を吸収しないｎ−Ga0.58Al0.42As層19が存在す
るが，この層と，その上に位置するｐ−Ga0.58Al0.42As
クラッド層13との膜厚の合計が0.4μｍ以下であれば，
活性層14の光はｎ−GaAs電流ブロッキング層12aによる
吸収を受けるため，光はやはりW3＝７μｍの発光領域内
に閉じ込められる。
上にも光を吸収しないｎ−Ga0.58Al0.42As層19が存在す
るが，この層と，その上に位置するｐ−Ga0.58Al0.42As
クラッド層13との膜厚の合計が0.4μｍ以下であれば，
活性層14の光はｎ−GaAs電流ブロッキング層12aによる
吸収を受けるため，光はやはりW3＝７μｍの発光領域内
に閉じ込められる。
本実施例においても，出射側端面４％，裏面側端面97
％の反射率のコーティングを施したところ,100mWの高出
力動作をさせても素子の劣化はほとんど生じなかった。
％の反射率のコーティングを施したところ,100mWの高出
力動作をさせても素子の劣化はほとんど生じなかった。
上述してきた実施例では,n−Ga1-zAlzAs層19のAl混晶
比ｚを0.42としたが，これはクラッド層のAlの混晶比と
等しくする必要は必ずしもなく,Ga1-xAlxAs活性層14のA
l混晶比よりも高ければ（ｚ＞ｘ）本発明の効果は得ら
れる。この場合，光は，主としてｎ−Ga1-yAlyAs層12a
による光吸収によって閉じ込められるが,n−Ga1-zAlzAs
層19とｐ−GaAlAs層13との屈折率差によっても導波され
る。
比ｚを0.42としたが，これはクラッド層のAlの混晶比と
等しくする必要は必ずしもなく,Ga1-xAlxAs活性層14のA
l混晶比よりも高ければ（ｚ＞ｘ）本発明の効果は得ら
れる。この場合，光は，主としてｎ−Ga1-yAlyAs層12a
による光吸収によって閉じ込められるが,n−Ga1-zAlzAs
層19とｐ−GaAlAs層13との屈折率差によっても導波され
る。
また，上記実施例では,p−GaAs基板を用いたVSIS型レ
ーザ装置を例にとり説明したが，本発明は,p−GaAs基板
を用いた場合に限定されるものではないさらに，同様の
光導波機構を有する他の構造にも適用し得るものである
ことを指摘しておく。
ーザ装置を例にとり説明したが，本発明は,p−GaAs基板
を用いた場合に限定されるものではないさらに，同様の
光導波機構を有する他の構造にも適用し得るものである
ことを指摘しておく。
また，各層の成長方法についても，液相エピタキシャ
ル法の他，分子線エピタキシャル法あるいは有機金属熱
分解法等，他の方法も適宜用いることができる。
ル法の他，分子線エピタキシャル法あるいは有機金属熱
分解法等，他の方法も適宜用いることができる。
一例として有機金属熱分解法を用いてｎ−GaAs基板上
に構成した実施例を第５図に示す。ここでは,n−GaAs基
板31上に,n−GaAlAsクラッド層32,GaAsまたはGaAlAs活
性層33,p−GaAlAsクラッド層34,n−GaAs電流ブロッキン
グ層35a,n−GaAlAs層36（電流通路を規定する層）,p−
クラッド層37,p−GaAsコンタクト層38が形成されてい
る。なお,39,40は，それぞれ,n側およびｐ側の電極を示
す。
に構成した実施例を第５図に示す。ここでは,n−GaAs基
板31上に,n−GaAlAsクラッド層32,GaAsまたはGaAlAs活
性層33,p−GaAlAsクラッド層34,n−GaAs電流ブロッキン
グ層35a,n−GaAlAs層36（電流通路を規定する層）,p−
クラッド層37,p−GaAsコンタクト層38が形成されてい
る。なお,39,40は，それぞれ,n側およびｐ側の電極を示
す。
第５図実施例は，有機金属熱分解法を用いて構成され
たこと，並びに活性層33を挟んでｎ−GaAs基板31と反対
側に電流通路が構成されていることを除いては，第１図
実施例と略同様である。
たこと，並びに活性層33を挟んでｎ−GaAs基板31と反対
側に電流通路が構成されていることを除いては，第１図
実施例と略同様である。
（発明の効果） 以上のように，本発明によれば，活性層よりもAl混晶
比の高いGaAlAs層で挟まれて発光領域よりも幅の狭い電
流通路が形成されているので，損失導波路の幅を拡げて
光吸収を低減し，それによって発熱による素子の劣化を
効果的に抑制するとともに，電流通路を狭めることによ
りキャリアのホールバーニング，ひいては高次モード発
振を抑制して基本モードを維持することが可能となる。
従って，高出力動作においても高い信頼性を有する，光
ディスク装置やレーザビームプリンタ等の光源として好
適な半導体レーザ装置を実現することが可能となる。
比の高いGaAlAs層で挟まれて発光領域よりも幅の狭い電
流通路が形成されているので，損失導波路の幅を拡げて
光吸収を低減し，それによって発熱による素子の劣化を
効果的に抑制するとともに，電流通路を狭めることによ
りキャリアのホールバーニング，ひいては高次モード発
振を抑制して基本モードを維持することが可能となる。
従って，高出力動作においても高い信頼性を有する，光
ディスク装置やレーザビームプリンタ等の光源として好
適な半導体レーザ装置を実現することが可能となる。
第１図は本発明の一実施例の断面図，第２図（Ａ）〜
（Ｄ）は第１図の実施例の作成手順を示す工程図，第３
図は他の実施例の断面図，第４図（Ａ）〜（Ｄ）は第３
図の実施例の作成手順を示す工程図，第５図はさらに他
の実施例の断面図，第６図および第７図は従来の半導体
レーザ装置の構造をそれぞれ示す斜視図である。 11……ｐ−GaAs基板,12a……ｎ−Ga1-yAlyAs電流ブロッ
キング層,13……ｐ−GaAlAsクラッド層,14……Ga1-xAlx
As活性層,15……ｎ−GaAlAsクラッド層,16……ｎ−GaAs
コンタクト層,19……ｎ−Ga1-zAlzAs層,20……アンドー
プGaAsエッチバック層,21……ｐ側電極,22……ｎ側電
極。
（Ｄ）は第１図の実施例の作成手順を示す工程図，第３
図は他の実施例の断面図，第４図（Ａ）〜（Ｄ）は第３
図の実施例の作成手順を示す工程図，第５図はさらに他
の実施例の断面図，第６図および第７図は従来の半導体
レーザ装置の構造をそれぞれ示す斜視図である。 11……ｐ−GaAs基板,12a……ｎ−Ga1-yAlyAs電流ブロッ
キング層,13……ｐ−GaAlAsクラッド層,14……Ga1-xAlx
As活性層,15……ｎ−GaAlAsクラッド層,16……ｎ−GaAs
コンタクト層,19……ｎ−Ga1-zAlzAs層,20……アンドー
プGaAsエッチバック層,21……ｐ側電極,22……ｎ側電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 泰司 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 山口 雅広 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
Claims (1)
- 【請求項１】Ga1-xAlxAs活性層を含む積層構造を有する
半導体レーザ装置であって，該積層構造が，ストライプ
状の開口を有するGa1-yAlyAs層（ここで,0≦ｙ≦ｘ）
と，該ストライプ状開口内に形成され，該ストライプ状
開口よりも狭い幅を有するストライプ状の電流通路と，
該電流通路の幅を規定するGa1-zAlzAs層（ここで,z＞
ｘ）とを備えている半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332705A JP2558767B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332705A JP2558767B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175283A JPH01175283A (ja) | 1989-07-11 |
| JP2558767B2 true JP2558767B2 (ja) | 1996-11-27 |
Family
ID=18257949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332705A Expired - Fee Related JP2558767B2 (ja) | 1987-12-29 | 1987-12-29 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558767B2 (ja) |
-
1987
- 1987-12-29 JP JP62332705A patent/JP2558767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175283A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5516723A (en) | Semiconductor light-emitting device capable of having good stability in fundamental mode of oscillation, decreasing current leakage, and lowering oscillation threshold limit, and method of making the same | |
| US4635268A (en) | Semiconductor laser device having a double heterojunction structure | |
| US4928285A (en) | Impurity-doped semiconductor laser device for single wavelength oscillation | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| JPH09199803A (ja) | 半導体レーザおよびその製造方法 | |
| US5646953A (en) | Semiconductor laser device | |
| JP3555727B2 (ja) | 半導体レーザ素子 | |
| JPH06302908A (ja) | 半導体レーザ | |
| Botez | Single-mode AlGaAs diode lasers | |
| EP0284684B1 (en) | Inverted channel substrate planar semiconductor laser | |
| JP2558767B2 (ja) | 半導体レーザ装置 | |
| JP3876023B2 (ja) | 半導体レーザ素子 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPH11177176A (ja) | 半導体レーザ | |
| JP3572157B2 (ja) | 半導体レーザ素子 | |
| JPH10209553A (ja) | 半導体レーザ素子 | |
| JP2927661B2 (ja) | スーパールミネッセントダイオード素子およびその製造方法 | |
| JPS622716B2 (ja) | ||
| JPH0695589B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH06196801A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0614575B2 (ja) | 半導体レーザ素子 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JP2763781B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 | |
| JP3038186B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |