JPH01162397A - 半導体レーザ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体レーザ素子に関し、特に極めて低いしき
い値電流を有し、かつ安定な基板横モード発振をする屈
折率導波型半導体レーザＱ素子構造に関するものである
。

〈従来の技術〉 従来の半導体レーザの素子構造の中でしきい値電流が最
も小さいものは、通称埋め込み型レーザと呼ばれるもの
で、具体的にばＢ　Ｈ（ｂｕｒｉｅｄｈｅｔｅｒｏｓｔ
ｒｕｃｔｕｒｅ　）レーザ（特公昭５２−４０９５８号
、同５２−４１１０７号、同５２−４８０６６号）及び
ＤＣ−ＰＢＨ（ｄｏｕｂｌｅｃｈａｎｎｅｌ　　ｐｌａ
ｎａｒ　　ｂｕｒｉｅｄ　　ｈｅｔｅｒｏｓｔｒｕｃｔ
ｕｒｅ　）レーザ（特公昭６２−２７１８号、同６２−
７７１９号）がある。

第４図、第５図にそれぞれＢＨレーザ、ＤＣ−ＰＢＨレ
ーザの断面構造図を示す。これらの埋め込み型レーザは
レーザ発振用活性層に形成される導波路が完全な屈折率
導波作用に基づくレーザ発振動作を示し、しきい値電流
が２０　ｍＡ程度以下の非常に小さな値になるという利
点を有する。

しかしながら、活性層４１の左右に堆積された低屈折率
物質の埋め込み層４２の屈折率及び導波路幅と一致する
メサ幅ｗｋ適当に選択しなければ高次横モードで発振し
易いという欠点がある。

即ち、発光スポットが２個以上の複数になった場合、使
用上不適当となる。この高次横モード発振を避けるため
には、メサ幅Ｗを１〜２μｍと非常に狭くする必要があ
シ、従って比較的小さな光出力でもレーザ端面が破壊し
易くなる。また、狭いメサ幅の形成が困難で、量産性に
も問題がある。

一方、屈折率導波型半導体レーザの他の構造としてＶＳ
　Ｉ　Ｓ　（Ｖ−ｃｈａｎｎｅｌｅｄ　５ｕｂｓｔｒａ
ｔｅＩｎｎｅｒ　５ｔｒｉｐｅ　）レーザと呼ばれるも
のがある。

（Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、　４０　、１９８２
　、　Ｐ　、　８７２）この半導体レーザは、第６図に
示すようにｐ　−ＧａＡｓ基板上に１×１０１８（至）
−３以上のキャリア濃度を有するｎ　−Ｇ　ａ　Ａ　ｓ
電流阻止層５１を堆積した後、幅Ｗｃのストライプ状Ｖ
字溝を刻設して基板上から電流阻止層４１の除去された
電流通路を開通させた後、ｐ−ＧａＡｊＢＡｓクラッド
層２、ＧａＡ、、Ｉ２Ａｓ活性層３、ｎ−ＧａＡノＡｓ
クラッド層４、ｎ−ＧａＡｓキャップ層５を順次積層し
てダブルヘテロ接合レーザ動作用結晶構造を形成したも
のであり、導波路幅Ｗｃを４〜７μｍと広くしても、活
性層３内で発生したレーザ光のうち、導波路の外側の光
が電流阻止層５１と基板１に吸収さη５るため、高次モ
ード利得が制御され、高次横モードが発生しないという
利点を有している。しかし、しへい値電流が４０〜６０
　ｍｋとなり埋め込み型レーザに比べて高く、非点収差
が１０〜２０μｍで比較的大きいといっだ欠点がある。

しきい値電流が高い理由は、電流が電流阻止層５１によ
る内部ストライプ構造によって狭窄されているのに対し
て、活性層３内に注入されたキャリアは活性層８の横方
向両側へ拡散するので、レーザ発振に無効なキャリアが
発生するためである。この無効なキャリアは不必要な自
然放出光及び発熱に消費され、レーザ素子の信頼性に悪
影響を与える。またＶＳＩＳレーザの大きな非点収差は
、導波路両側の光が吸収されるため、その光の波面が中
央部に対して遅れることから起こる。

以上述べた従来の埋め込Ａ型レーザ及びＶＳＩＳレーザ
の欠点を改良するために第７図で示すようなＶＳＩＳレ
ーザのＶ−チャネル溝の両側に埋込層６．７．８を堆積
して埋め込んだＢ−ＶＳ　Ｉ　５（Ｂｕｒｉｅｄ−ＶＳ
ＩＳ　）レーザと呼ばれる半導体レーザが提呆されてい
る（Ｊ　、Ａｐｐｌ、Ｐｈｙｓ、６１゜１９８７、Ｐ、
８１０８）。

この半導体レーザは導波路幅を４〜７μｍと広くしても
安定基本横モード発振するというＶＳＩＳレーザの特徴
を生かしたままで、活性層内キャリアの横方向拡散を防
止するので、２０ｍＡ以下の低しきい値電流を示すとい
う大きな利点がある。

〈発明が解決しようとする問題点〉 しかしながら、第７図で示すようｆｉＢ−ＶＳ　Ｉ　Ｓ
レーザではレーザ発振動作部となるストライプ状メサ部
以外のすべての領域の多層構造２，８，４．５をエツチ
ングにより除去していたが、液相エピタキシャル（ＬＰ
Ｅ）成長法によって成長が行われる場合、キャップ層５
の表面に直径数ミクロン以上のピンホールと呼ばれる欠
陥が存在する場合が多い。この欠陥の数は１チツプの大
きさ（通常、８００Ｘ２５０μｍ）内に数個以上性ると
いった程度の多さである。このような表面をエツチング
していくと、ピンホールの大きさと深さは益々増大し、
エツチング面がｎ−ＧａＡｓ電流阻止層５１に到達した
ときは、ピンホールの先端はｎ−ＧａＡｓ電流阻止層５
１を貫通しｐ−ＧａＡｓ基板１に達してしまう。このよ
うな、メサエツチ後の基板上に第７図に示すように、埋
込層６．７．８を成長させて製作したＢ−ＶＳＩＳレー
ザはピンホールの存在する部分で電流阻止が不可能とな
り、電流リークを発生する。このようにして、しきい値
電流のウェハー内での分布がばらついたものとなり、再
現性、信頼性及び量産性の点て問題があった。

さらに、第７図に示すＢ−ＶＳ　Ｉ　Ｓ　レーｆハｎ−
ＧａＡｓ行　阻止層５１の成長、この上に成長形成され
るダブルヘテロ接合のレーザ動作用結晶層２〜５の成長
、埋め込み層６，７．８の成長と合計３回のエピタキシ
ャル成長を必要とし、工程数が多くなるという問題があ
った。また、埋め込み層７がカバー（キャップ）層５上
に成長してメサ部に電流が流れなくなるという不良が出
現するという欠点もあった。

〈問題点を解決するための手段〉 本発明は、第７図に例示されるような従来のＢ−ＶＳＩ
Ｓレーザの電流阻止層の成長工程を不要なものとするこ
とにより、製造工程を簡略化するとともに、上述のピン
ホールによる歩留シ低下の問題を解決した新規なり−Ｖ
Ｓ　Ｉ　Ｓレーザを提供することを目的とするものであ
る。即ち本発明は、メサエッチ工程後にキャップ層をエ
ツチングにより除去してクラッド層を露出させたウェハ
ー上に埋め込み成長を行なうことを特徴としている。

従って、高抵抗層、ｎ型層、ｐ型層からなる電流阻止層
を充分に厚く成長しても、ＧａＡ１Ａｓであるメサ表面
上には成長が起り難い。しかしながら、本発明者は液相
エピタキシャル成長（ＬＰＥ）法においても成長時間を
充分に長くすれば、ＧａＡＪＡｓのメサ表面上にも完全
に成長させることができるという現象を発見した。この
ようにして、ＧａＡｓキャップ層はメサ上にも成長し、
成長表面は完全に平坦（プレーナ構造）になる。

第１図に、Ｇ　ａ　１−　Ｘ　Ａ　Ｉ　Ｘ　Ａ　５メサ
表面上への液相エピタキシャル成長の基礎実験の結果を
示す。第１図（Ａｌで示すようにＧａ４５基板ｌ上にＧ
　ａ　１−　Ｘ　Ａ）ｘＡ８（ｏ≦Ｘ≦０．８）層１１
を約１ｐｍの厚さにＬＰＥ成長させた。次に、基板１に
達するまでメサエッチすることにより、約１０μｍ幅の
ストライプ状にＧａ１−ｘＡノＸＡＳ層１１のメサを形
成した。次に、Ｇ　ａ　ｏ、ｓ　ＡノＯ，Ｓ　Ａ　ｓ層
１２をメサ表面と同じ高さまで成長した後、引き続きＧ
ａＡｓ層１８’１ｉＬＰＥ成長させ、を時間後に成長を
停止させた。成長は７８０℃で行ない、冷却速度０．５
℃／分、過冷却度４℃とした。Ｇａ１−ＸＡＪＸＡＳ層
１１のＡノ組成比Ｘは０．１　、０．２　、０．５　、
０．８の４種類の場合について実験した。ＧａＡｓ成長
層１３の成長領域１４の幅ａと成長時間ｔとの関係を測
定した。結果を第１図［Ｂ）に示す。この図でわかるよ
うに、メサ表面上のＡノ組成比Ｘが大きくなる程、Ｇａ
Ａｓがメサ表面全域に成長するためには長い時間を要す
ることがわかる。しかし、メサ幅が５μｍ程度であれば
、メサ表面のＡノ組成比Ｘが０．５であっても、第１図
（Ｂｌのポイン）Ａで示すように２０分間以上で、メサ
全面に成長が行なわれ、成長表面は平坦となることがわ
かった。

本発明は上述の実験結果を利用した新規な素子構造を確
立したものである。

ピンホール等の欠陥が多数発生したダブルヘテロ接合構
造の成長表面を基板までメサエッチする際、ピンホール
の先端は先に基板に到達し、メサエッチ後の基板表面も
ピンホールの多いものとなる。しかし、これらのピンホ
ールは埋め込み成長時に、高抵抗ＧａＡｊＡｓで埋めら
れてしまうので電流リークの原因とはならない。従って
、しきい値電流のウェハー内での分布が均一なものとな
シ再現性、信頼性が向上する。

また、エピタキシャル成長工程が従来の８回から２回へ
減少できるので、量産性、低コスト化に有効である。

ぐ実施例１〉 第２囚人）に本発明の一実施例である埋め込み型半導体
レーザの概略図を示す。第２図ＦＢ１〜第２図山は製造
工程の説明に供する断面図である。

」４下、各実施例を説明する前にその特徴について説明
する。各実施例の従来の埋込型レーザと異なる第１の点
は光導波路が低屈折率物質で取り囲まれたメサ部全体で
形成されるのではなく、メサ部内に含まれる矩形もしく
は１字型の基板溝により形成されることである。従って
、横モード等の光導波条件は埋込層の屈折率やメサ幅に
よって決定されるのではなく、基板溝の両肩で光が吸収
される量によって決定されることとなる。

従って、各実施例の半導体レーザはいわゆる埋め込み型
（ＢＨ）レーザと称されているものとは導波原理を異に
する。

第２の点は活性層内キャリアの横方向拡散を阻止するた
めの埋込層をＧ　ａｘ−ＸＡ−’ＸＡＳ　（０，５≦ｘ
＜、１）’ｒ利用した高抵抗層としたことである。

このようなＡ１組成比（Ｘ）の大きいＧａＡｊ！Ａｓは
アンドープ、ＧｅドープまたはＳｎドープとしても、不
純物のレベルが深くなり、低キヤリア濃度となる詰果、
高抵抗になる性質がある。一方、ｘ　＜　０．５のＧａ
Ａｊ＋ＡｓをＬＰＥ成長により高抵抗化するのは困難で
ある。従来の埋込型レーザでは、横モード制御の制約が
あり、Ｘ≧０．５のようなＡ１組成比（液晶比）の大き
なＧａＡｉＡｓｋ埋込層として用いることはできなかっ
た。

第３の点はメサ表面ｋ　Ｇ　ａニーｘＡノＸＡＳクラッ
ド層とし、そのメサ表面上に電流阻止層は成長せずＧａ
Ａｓキャップ層のみが成長するように成長時間を制御し
たことである。

第２図［Ｆ］）に示すように、ストライプ状のＶ−チャ
ネル溝２１を形成したｐ−ＧａＡｓ基板１上にｐＧ　ａ
　ｏ、５ｓ　ＡＵｏ、４ｓ　Ａｓクラッド層２　、ｐＧ
ａｏ、＋＋５Ａ１２ｏ、ｘｓＡｓ活性層８　、　ｎ　Ｇ
ａｏ、ｓｓＡノｏ、ａｓＡｓクラッド層４及びｎ−Ｇａ
Ａｓカバー層５をＩ、ＰＥ成長し、カバー層５の表面に
レジスト（Ａｚ−１８５０）２２を塗布し、ホトリソグ
ラフィ技術により、■−チャネル溝２１直上に８μｍ幅
の帯を形成する。

次に、第２図ＦＣＩに示すように、エツチング液（Ｈ２
Ｏ：Ｈ２Ｏ２：Ｈ２Ｓ０４＝５０　：　２　：　１　）
を用いて、ｐ−ＧａＡｓ基板１に達するまでエツチング
を行なった。このとき、メサ部２８の高さは約２μｍ、
メサ部２８表面の幅は４〜６μｍとなった。尚、■−チ
ャネル溝２１の幅は約４μｍである。次に第２図（Ｄ）
に示すように基板表面を上述のエツチング液に浸し、カ
バー層５が除去されｎ−クラッド層４が露出するまでエ
ツチングを行なった。

ここで、メサエッチ後カバー層５を除去する理由につい
て説明する。もし、カバー層５なしにクラッド層４上に
直接レジスト２２の帯を形成してメサエッチを行なった
とすると、ＧａＡノＡｓはＧａＡｓよりもエツチング速
度が速いので、第２図（Ｅ）で示すようなメサ表面の幅
が非常に狭くなってしまい、第２図ｆＡｌで示すような
半導体レーザ素子を実現するには不都合が生じる。これ
に対してＧａＡＳカバー層５を表面として、メサエッチ
を行なえば第２図［Ｃ］で示すような良好なメサ形状が
得られるのである。その後、全面をエツチングしてカバ
ー層５を除去してもメサ形状は保存される。

次に、埋め込み成長工程によ’）　ｎ−ＧａＯ，２ＡＪ
ｏ、ｇ　Ａｓ高抵抗層６　、　ｎ　−Ｇ　ａＯ，５ＡＵ
　ｏ、ｓ　Ａｓ層？　、　ｐ−Ｇａｏ、７ＡＡＯ，３Ａ
ｓ層８．ｎ−ＧａＡｓキャップ層９をＬＰＥ成長させた
。

成長温度は７８０℃とした。第１図［Ｂ）の実験データ
を利用して電流阻止層８の成長時間は１０分以内として
、メサ表面であるｎ　ｃａＯ，５６Ａｉｏ、４ｓ　Ａｓ
クラッド層４の表面全域に成長が起らないようにした。

ｎ−ＧａＡｓキャップ層９は成長時間を２０分間以上と
して、メサ表面全体に成長するようにし成長表面も平坦
とした。ｒｌ−ＧａＡｓキャップ層９上にばＡｕ−Ｇｅ
−Ｎｉから成るｎ側電極１０を蒸着し、ｐ−ＧａＡｓ基
板表面にはＡｕ−Ｚｎからなるｐ側電極１０′を蒸着し
て４５０℃で合金化した。共振器長が２５０μｍになる
ように襞間してレーザ素子を製作した。埋め込み層６，
７．８の各層厚は最も薄い箇所で、それぞれ０．５μｍ
。

１μｍ、０．５μｍであった。このようにして、埋め込
み領域ではｐｎｎｐ、ｎ構造により完全に電流は阻止さ
れる。

本実施例の素子は波長７８０　ｎｍで、しきい値電流２
５ｍＡでレーザ発振し、カバー層２８の表面に多数のピ
ンホールがあるウェハーにおいてもその歩留まりは非常
に良好なものであった。

〈実施例２〉 実施例１と異なり、ＧａＡｓ基板の導電型をｎ型とした
。従って、第２同人）に於いて、導電型をすべて逆にし
たレーザ素子を製作した。この場合、埋め込み領域では
ｎ　ｐ−ｐ　ｎ　ｐ構造によっては電阻止される。この
半導体レーザ素子も波長７８０ｎｍ　、Ｌきい値電流２
５ｍＡでレーザ発振し、再現性及び歩留りの点でも良好
であった。

〈実施例３〉 本発明の第８の実施例として、分布帰還型（ＤＦＢ）レ
ーザを製作した。

第３図（ＡＪに本実施例のＤＦＢレーザの概略図を示す
。■−チャネル溝を形成したｐ−ＧａＡｓ基板１上にｐ
Ｇ　ａＱ、５５　Ａ−／！Ｏ，ｔ５　Ａｓクラッド層２
゜Ｉ）　Ｇａｏ、ｓｓＡノｏ、＊ｓＡｓ活性層８　、　
ｎ　ＧａＯ，ｓｓ／ｕ？＠、ｉｓ　Ａｓキャリア阻止層
３１及びｎ　Ｇａｏ、ｙ５Ａ７ｉｏ、ｚｓＡｓ光ガイド
層８２’ｅＬＰＥ成長した。この光ガイド層８２０表面
に干渉露光法とケミカルエツチング法により３次の回折
格子（ピッチ８４８５Ａ）８８をＶ−チャネル溝と直角
方向に印刻した。次に埋め込み成長工程により、ｎ″′
−ＧａＯ，２１’Ｊ　ｏ、ｓ　Ａｓ高抵抗層６゜ｎ　−
Ｇ　ａｏ、ｓ　ＡＪ　ｏ、ｓ　Ａｓ層？　、　ｐ−Ｇａ
Ｑ、７ＡＵ０．３ＡＳ層８゜ｎ　Ｇ　ａｏ、５５　ＡＵ
ｏ、ａｓ　Ａｓクラッド層４．及びｎ−ＧａＡｓキャッ
プ層９をＬＰＥ成長させた。成長温度は８００℃とした
。第１図（Ｂｌで示される実験データを利用して、埋め
込み層６．７．８は光ガイド層３２上に成長しないよう
に、成長時間を制御した。

ｎ−クラッド層４及びｎ−キャップ層９は成長時間を十
分長くして光ガイド層８２上にも完全に成長するように
した。このＤＦＢレーザはしきい値電流４０ｍＡでレー
ザ発振した。第８図（Ｂｌに発振波長の温度依存性を調
べた結果を示す。発振波長が５〜５５℃の温度範囲に亘
って、縦モードの跳びのない良好なりＦＢモード発振が
得られた。また、ｎ−ＧａＡｓ基板を使用し、すべての
伝導型を反転させたＤＦＢレーザに於ても、同様の特性
が得られた。

〈発明の効果〉 以上のように、本発明は以下の効果がある。

（１）　　メサ表面がＧａＡｆｆｌＡｓクラッド層とな
っているので、電流阻止層である埋め込み層が短時間で
メサ上に成長してしまうことを防止できる。

キャップ層は成長時間を十分長くすることにより、Ｇａ
Ａ７！Ａｓ上にも成長させることができるので、素子表
面は平坦なものとなる。

（２）　　ダブルヘテロ接合構造の成長表面にピンホー
ル等の欠陥があっても、しきい値電流を増加させる原因
にはならない。

＋３１　　従来のＢ−ＶＳＩＳレーザがエピタキシャル
成長工程を８回必要としていたのに対して、２回に簡略
化できる。

＋４１　　ＧａＡｌＡｓ系のＤＦＢレーザも製造可能な
構造である。

以上の効果により、実用上非常に有益な半導体レーザ素
子を得ることができる。

【図面の簡単な説明】

第１図（ＡＪ及び第１図の）は、本発明の基本となる実
験の方法とそのデータを示す図である。第２図（八は第
１の実施例の半導体レーザの概略図であり第２図の）、
第２図ＩＱ　、第２図＋Ｄ）はその工程の説明に供する
構成図である。第２図（Ｅ）は不適当なメサ形状を示す
説明図である。 第３図人）は本発明’１ＤＦＢレーザに応用した場合の
実施例の概略図である。第８図（８は本実施例のＤＦＢ
レーザの発振波長の温度依袢性を示す特性図である。 第４図は従来のＢＨレーザの断面図である。第５図は従
来のＤＣ−ＰＢＨレーザの断面図である。 第６図は従来のＶＳＩＳレーザの断面図である。 第７図は従来のＢ−ＶＳＩＳレーザの断面図である。 １・・−ＧａＡｓ基板、２．４・・・ＧａＡ１Ａｓクラ
ッド層、３・・・ＧａＡ）Ａｓ活性層、５・・・ＧａＡ
ｓカバー層、６・・・ＧａＡＪ２Ａｓ高抵抗層、７．８
−ＧａＡＪＡｓ電流阻止層、９・・・ＧａＡｓキャップ
層、１０゜１０′・・・電極、２１・・・Ｖ−チャネル
溝、２２１．・レジスト、２８・・・メサ部、８１−・
ＧａＡｊ＋Ａｓキャリア阻止層、３２・・・ＧａＡＡＡ
ｓ光ガイド層、８８・・・回折格子、４１・・・活性層
、４２・・・埋め込み層、５１・・・ｎ−ＧａＡｓ電流
阻止層 代理人　弁理士　杉　山　毅　至（他１名）四蝿年４

Claims (1)

1. 【特許請求の範囲】 １、ストライプ溝を有する基板上に形成されたダブルヘ
   テロ接合構造体に内設された活性層より発生される光が
   、前記ストライプ溝両肩部で前記基板方向へ吸収される
   ことにより得られる実効屈折率差によって光を前記スト
   ライプ溝直上付近の前記活性層内へ閉じ込める光導波路
   と、該光導波路の左右両側の前記ダブルヘテロ接合構造
   体が基板に達する深さに除去されることにより形成され
   るメサ部とを有し、該メサ部側面が、前記活性層内のキ
   ャリアの左右方向拡散を阻止する埋込層により取り囲ま
   れていることを特徴とする半導体レーザ素子。 ２、前記メサ部側面を取り囲む物質として、Ａｌ組成比
   ｘが０．５以上の高抵抗Ｇａ＿１＿−＿ｘＡｌ＿ｘＡ＿
   ｓを用いた許請求の範囲第１項記載の半導体レーザ素子
   。 ３、前記高抵抗Ｇａ＿１＿−＿ｘＡｌ＿ｘＡ＿ｓ（０．
   ５＜ｘ＜１）がｎ＾−であればｐｎｐ、ｐ＾−であれば
   ｎｐｎとなる多層のＧａ＿１＿−＿ｘＡｌ＿ｘＡ＿ｓ（
   ０≦ｘ＜１）を重畳した特許請求の範囲第２項記載の半
   導体レーザ素子。 ４、前記メサ部表面を光導波路に直角方向に回折格子が
   形成されたＧａ＿１＿−＿ｘＡｌ＿ｘＡ＿ｓ光ガイド層
   表面とした特許請求の範囲第１項記載の半導体レーザ素
   子。