KR100310885B1 - 반도체레이저및그제조방법 - Google Patents

반도체레이저및그제조방법 Download PDF

Info

Publication number
KR100310885B1
KR100310885B1 KR1019980043662A KR19980043662A KR100310885B1 KR 100310885 B1 KR100310885 B1 KR 100310885B1 KR 1019980043662 A KR1019980043662 A KR 1019980043662A KR 19980043662 A KR19980043662 A KR 19980043662A KR 100310885 B1 KR100310885 B1 KR 100310885B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
recombination
growth
opening
Prior art date
Application number
KR1019980043662A
Other languages
English (en)
Other versions
KR19990037200A (ko
Inventor
유지 후루시마
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990037200A publication Critical patent/KR19990037200A/ko
Application granted granted Critical
Publication of KR100310885B1 publication Critical patent/KR100310885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2223—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties hetero barrier blocking layers, e.g. P-P or N-N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

활성층을 직접 형성하기 위한 선택성장 마스크의 패턴에 있어서, 활성층의 성장을 위한 개구 스트라이프 이외에 전류 차단층에 삽입되는 재결합층의 성장을 위한 개구 스트라이프가 형성된다. 이 마스크 패턴에 의해 재결합층의 위치와 밴드갭을 제어함으로써, 활성층 근방의 임의의 위치에서, 임의의 밴드갭을 갖는 재결합층이 활성층과 일괄 형성될 수 있다. 따라서, 우수한 고온 고출력 특성을 갖는 반도체 레이저 소자가 우수한 균일성과 재현성으로 제조될 수 있다.

Description

반도체 레이저 및 그 제조방법 {SEMICONDUCTOR LASER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 광통신, 광정보처리, 광디스크 장치 및 광 인터컨넥션 등에 사용되는 반도체 레이저 소자 및 그 제조방법에 관한 것이다.
반도체 레이저는 광통신, 광정보처리, 광디스크 장치 및 광 인터컨넥션 등을 위한 다양한 환경 하에서 대량으로 이용되어 왔다. 이 때문에, 우수한 내환경성, 특히, 우수한 고온 고출력 특성을 갖는 반도체 레이저를 대량, 저가로 생산하는 것이 강하게 요구되고 있다. 이러한 형태의 반도체 레이저를 실현하기 위하여, 활성층 이외의 부분을 통해 흐르는 불필요한 누설전류를 감소시키는 것이 중요하며, 이를 위해 다양한 전류협착구조를 갖는 매립 헤테로구조(buried hetero structure, 이하 BH 로 표기)의 레이저가 연구 개발되고 있다.
도 1 은 우수한 고온 고출력 특성을 갖는 BH 레이저로서 DC-PBH(Double Channel Planar Buried Heterostructure)구조의 레이저를 도시하는 단면도이다. 도 1 에서, 참조기호 1a 는 n-InP 기판, 3 은 활성층, 4 는 재결합층, 5a 는 p-InP 차단층, 5b 는 n-InP 차단층, 6 은 p-InP 매립층, 7a 는 p-InGaAs 컨택트층, 8 은 절연막, 그리고 9 는 전극을 나타낸다. 이 구조는, InP 의 밴드갭보다 좁은 밴드갭을 갖는 재결합층(4)이, InP 의 pnpn 사이리스터(thyristor)구조를 구비하는 전류 차단층(5a 및 5b) 으로 삽입되는 방식으로 형성된다. pnpn 사이리스터의 게이트 전류로서 작용하는 캐리어가 형성되어 발광하고, 이 좁은 밴드갭층 내에서 재결합됨으로써, 사이리스터를 구성하고 있는 npn 또는 pnp 트랜지스터의 전류이득이 저감되어, 사이리스터의 턴온 동작이 억제되어 전류협착 특성이 향상된다. DC-PBH 구조는, n-InP 기판(1a)상에 활성층(3)을 평탄성장시킨후, 에칭에 의해 메사형 스트라이프가 형성되고, 액상성장법(Liquid Phase Epitaxy, LPE)에 의해, 전류 차단층을 포함하는 매립층이 성장되는 방식으로 제조되어 왔지만, 반도체층의 에칭수단을 이용하고, 액상성장법에의해 매립층을 성장시키는 제조방법은, 제어성, 균일성 및 재현성에 있어서 열등한 방법이다.
한편, 제어성, 균일성 및 재현성이 우수한 메탈 오가닉 기상성장법(MetalOrganic Vapor Phase Eptaxy, 이하 MOVPE 로 표기)을 이용하여 각각의 반도체 레이저가 BH 구조를 갖도록 제조되는 방식으로 구성된 반도체 레이저가 활발히 연구, 개발되고 있지만, 이 경우 또한, 좁은 밴드갭을 갖는 재결합층을 pnpn 차단층에 삽입함으로써 고온 고출력 특성을 향상시키는 것이 제안되고 있다. 도 2 는 일본 특개평 6-338654 공보에 기재된 p 형 기판(1b)을 이용한 RIB-PBH(Recombination Layer Inserted Planar Buried Heterostructure) 레이저의 구조를 도시하는 단면도이다. 또한, 일본 특개평 8-236858 공보에는, 밴드갭 조성과 전류 차단층(5a, 5b)에 삽입되는 재결합층(4)의 위치를 최적화 함으로써, 고온 고출력 특성이 향상될 수 있다는 사실이 기재되어 있다.
또한, 도 2 에는, 도 1 에 도시된 것과 동일한 구성요소는 동일한 참조기호와 번호로 나타냄으로써, 상세한 설명의 반복을 피했다. 도 2 를 참조하면, 참조기호 1b 는 p-InP 기판, 7b 는 n-InGaAs 컨텍트층, 11b 는 p-InP 피복층, 16 은 제 1 n-InP 매립층, 그리고 17 은 제 2 n-InP 매립층을 나타낸다.
그러나, 매립층 성장이 상술된 MOVPE 법에 의해 실행되어도, 반도체층의 에칭 제어성, 균일성 및 재현성에 기인하는 소자특성의 분산을 회피할 수 없다는 문제가 있다.
반면에, IEEE, Photonics Technology Letters, March 1997, Vol. 9, No. 3, pp.291 - 293 에 개시된 방법에 따르면, 선택 성장을 이용하여, 활성층을 포함하는 메사형 스트라이프가 직접적으로 형성됨으로써, 반도체층의 에칭을 피할 수 있고, 따라서, 우수한 고온 고출력 특성을 갖는 BH 레이저가 우수한 균일성과 재현성으로제조될 수 있다.
도 3a 및 도 3b 는 상술된 종래 방법을 이용하여 n 형 기판 상에 제조된 DC-PBH 의 단면 구조 및 활성층(3)의 성장을 위한 선택성장 마스크(2)의 패턴을 도시한다. 선택성장 마스크(2)의 폭(Wm)을 약 3 내지 10 ㎛ 로 설정함으로써, 좁은 밴드갭층이 활성층(3)과 마스크 폭(Wm)만큼 떨어진 위치에 삽입되는 방식으로 구성된 구조가 실현된다.
그러나, 종래방법은, 밴드갭과 재결합층(4)의 위치를 독립적으로 제어하여 최적화 하는 것이 불가능하다는 단점이 있다.
또한, 선택 에칭에 있어서의 성장속도와 구조의 마스크 폭 의존성을 이용하여, 스팟 사이즈 변환 도파로가 집적되는 방식으로 구성된 반도체 레이저에 대한 연구가 최근 활발히 진행되고 있다.
도 4a 는 일본 특개평 7-283490 공보에 기재된 스팟 사이즈 변환 도파로 집적 레이저를 도시한다. 그러한 스팟 사이즈 변환 도파로 집적 레이저는, 레이저 영역(13)의 마스크 폭을 수십 ㎛ 로 설정하여, 이 마스크 폭과 스팟 사이즈 변환 도파로 영역(14)의 단부에서의 마스크 폭간의 차가 크게 되도록 함으로써 실현된다. 이로인해, 도 4a 에 도시된 바와 같이, 전류협착 특성의 개선에 유효한 좁은 밴드갭층이 활성층(3)에 인접한 전류 차단층(5a, 5b)내에 존재하지 않는 방식으로 레이저가 구성된다. 결과적으로, 스팟 사이즈 변환 도파로부(14)를 제거한 레이저 소자의 특성을 재결합층(4)이 활성층(3)의 근방에 존재하는 소자와 비교하면, 고온 고출력 특성에 있어서 이 레이저 소자가 열등하다는 것을 알 수 있다.
본 발명의 목적은, 반도체층으로 구성된 활성층이 선택성장에 의해 직접 형성된 반도체 레이저의 제조 및 그 제조방법에 있어서, 활성층 근방 내의 임의의 위치에 임의의 밴드갭을 갖는 재결합층을 활성층과 일괄하여 형성하는 것을 가능하게 하고, 따라서, 우수한 고온 고출력 특성을 갖는 반도체 레이저 소자 및 우수한 균일성, 재현성으로 상기 반도체 레이저 소자를 대량, 저가 제조하는 방법을 제공하는 것이다.
본 발명에 따른 반도체 레이저는, 활성층, 하나 이상의 재결합층을 구비하며, 재결합층은 전류 차단층을 구성하는 재료의 밴드갭 보다 좁은 밴드갭을 갖는 스트라이프의 형태이다. 활성층은 반도체층으로 구성되고 선택성장에 의해 직접적으로 형성되며, 재결합층은 전류차단층내에 선택성장에 의해 활성층과 동시에 형성된다.
재결합층의 스트라이프 폭은 20 ㎛ 이하이다. 또한, 상술된 활성층과 활성층에 제일 가까운 재결합 스트라이프 간의 간격은 1 내지 10 ㎛ 이다.
또한, 본 발명에 따른 반도체 레이저의 제조방법은, 반도체층으로 구성된 활성층을 선택성장에 의해 직접 형성하는 반도체 레이저 제조법이며, 활성층을 성장시키기 위한 개구의 양면에, 활성층을 성장시키기 위한 개구 이외의 적어도 한쌍 이상의 개구를 갖는 선택성장 마스크 패턴을 이용하여 활성층이 선택적으로 성장된다.
또한, 활성층의 성장을 위한 개구 이외의 개구들은 각각 폭 20 ㎛ 이하의 스트라이프 형태이다.
또한, 활성층의 성장을 위한 개구와 활성층의 성장을 위한 개구부에 가장 가까운 활성층 성장용 이외의 개구부 사이의 마스크 폭은 1 내지 10 ㎛ 이다.
활성층을 직접 형성하기 위한 선택성장 마스크 패턴에서, 전류 차단층에 삽입되는 재결합층의 성장을 위한 개구 스트라이프는, 활성층의 성장을 위한 개구 스트라이프 옆에 형성되어, 이 마스크 패턴에 의해 재결합층의 위치와 밴드갭이 제어된다.
본 발명에 따르면, 우수한 제어성, 균일성 및 재현성을 갖는 전선택성장(all-selective growth)형 BH 레이저와 그 제조방법에 있어서, 전류협착 특성의 개선에 효과적인 좁은 밴드갭층의 밴드갭 조성의 위치는 그 최적화를 위해 임의로 제어될 수 있다. 결과적으로, 반도체 레이저의 전류협착 특성은 강화되고 따라서, 우수한 고온 고출력 특성을 갖는 반도체 레이저는 낮은 생산단가로 대량생산될 수 있다.
도 1 은 제 1 종래기술을 도시하는 단면도이다.
도 2 는 제 2 종래기술을 도시하는 단면도이다.
도 3a 는 제 3 종래기술을 도시하는 단면도이다.
도 3b 는 제 3 종래기술을 도시하는 평면 패턴도이다.
도 4a 는 제 4 종래기술을 도시하는 절단 사시도이다.
도 4b 는 제 4 종래기술을 도시하는 평면 패턴도이다.
도 5 는 본 발명의 동작을 설명하는 모식도이다.
도 6 은 본 발명의 제 1 실시예를 도시하는 절단 사시도이다.
도 7a 는 본 발명의 제 1 실시예를 도시하는 평면 패턴도이다.
도 7b 내지 도 7d 는 본 발명의 제 1 실시예의 제조방법을 제조단계 순으로 도시한 단면도들이다.
도 8 은 본 발명의 제 2 실시예를 도시한 절단 사시도이다.
도 9 는 본 발명의 제 2 실시예를 도시한 평면 패턴도이다.
도 10 은 활성층 성장을 위한 개구 스트라이프의 양측에 재결합층의 성장을 위한 2 쌍의 개구 스트라이프가 존재하는 선택성장 마스크 패턴을 도시하는 모식도이다.
* 도면의주요부분에대한부호의설명 *
1a : n-InP 기판 1b : p-InP 기판
2 : 선택성장 마스크 2a : SiO2마스크
3 : 활성층 4 : 재결합층
5 : 전류 차단층 5a : p-InP 차단층
5b : n-InP 차단층 6 : p-InP 매립층
7a : p-InGaAs 컨택트층 7b : n-InGaAs 컨택트층
8 : 절연막 9 : 전극
10 : 전기적 분리홈 13 : 레이저 영역
14 : 스팟 사이즈 변환 도파로 영역 15 : 스팟 사이즈 변환 도파로
본 발명의 바람직한 실시예는 첨부된 도면을 참조하여 구체적으로 설명될 것이다. 도 1 내지 도 4b 에서와 동일한 구성요소는 동일한 참조번호와 기호로서 참조된다.
선택성장의 경우에, 마스크 개구부와 마스크부 사이의 면적비가 클수록 즉, 개구면적이 클수록, 개구부의 단위면적당 공급되는 재료는 감소되며, 따라서, 성장속도는 느려진다. 여기에서, InGaAsP 등의 재료의 경우에는, 공급되는 재료의조성 또한 단파장을 생성하도록 하여, 양자정호층(quantum well layer) 두께의 감소에 기인하는 양자효과의 증가 때문에, 밴드갭 변화가 벌크 활성층의 경우보다 커진다.
도 3b 에 도시된 경우와 같이, 선택성장 마스크 패턴을 이용한 종래의 전선택성장형 DC-PBH 레이저에 있어서, 활성층의 성장을 위한 개구의 폭(Wo)은, 활성층에서의 광의 제한과 횡 모드 안정성 사이의 밸런스의 관점으로부터 통상 약 1 내지 2 ㎛ 의 특정 값으로 설정된다. 여기에서, 재결합층의 밴드갭은 좁은 개구 내에서 성장한 활성층의 밴드갭보다 크지만, Wo 가 일정한 조건하에서, 활성층과 재결합층간의 밴드갭 차이는, 마스크 폭(Wm)에 의존하여 결정되고, Wm 이 클수록 재결합층과 활성층 간의 밴드갭의 차이는 커진다. 그러나, 이 경우에, 활성층과 재결합층간의 거리가 증가하여, 재결합층의 밴드갭과 위치는 서로 독립적으로 설정될 수 없다.
본 발명은, 뒤따를 실시예와 연계하여 후술될 도 5 에 도시된 바와 같이, 활성층 이외에도 선택성장 마스크(2)의 패턴에 개구 스트라이프가 제공되는 것을 특징으로 하지만, 활성층과 재결합층과의 위치관계가 마스크 폭(Wm1)에 의해 결정되는 점에서는 종래기술과 동일하다. 그러나, 재결합층의 밴드갭은 마스크 폭(Wm1, Wm2) 및 마스크 개구폭(Wo1, Wo2)중 어느 파라미터에 대하여도 변화하기 때문에, Wo1 = 일정, 및 Wm1 = 일정 인 경우, 즉, 활성층과 재결합층의 위치가 고정된 조건하에서도, 다른 Wo2 및 Wm2 를 파라미터로 하여 재결합층의 밴드갭을 제어하는 것이 가능하다. 따라서, 재결합층의 위치와 밴드갭을 각각 독립적으로제어하여 최적화 함으로써, 전자나 정공의 누설전류가 최소로 억제되는 전류 차단층 구조를 갖는 반도체 레이저의 제조가 가능해진다.
여기에서, 활성층과 재결합층과의 간격이 너무 넓으면, 좁은 밴드갭층의 삽입에 의한 pnpn 차단층 구조의 턴온 억제효과가 감소되며, 전류협착 특성이 저하되지만, 반대로, 상기 간격이 너무 좁으면, 재결합층의 정공에 대한 포텐셜이 낮기 때문에, 활성층 상의 p 형 피복층으로부터 활성층 옆의 p 형 차단층을 통해 재결합층으로 흐르는 누설전류가 증가한다. 따라서, 활성층과 활성층에서 가장 가까운 재결합층간의 간격은 1 내지 10 ㎛ 가 되는 것이 바람직하다. 또한, 재결합층의 스트라이프 폭(Wo2)은 특별히 한정되는 것은 아니지만, Wo2 가 너무 크면, Wm2 에 의한 재결합층 조성의 제어범위가 적어지기 때문에 스트라이프 폭(Wo2)은 20 ㎛ 이하의 값으로 설정되는 것이 바람직하다.
또한, 본 발명에 따르면, 선택성장을 이용하여 스팟 사이즈 변환 도파로가 집적된 레이저를 제조하는 경우에도, 전류협착 특성의 향상에 효과가 있는 좁은 밴드갭층이 활성층 부근의 전류 차단층에 삽입되는 구조로 레이저를 만드는 것이 가능하며, 이 경우에, 상기의 경우와 같이, 재결합층의 위치와 밴드갭을 각각 독립적으로 제어하는 것이 가능하다.
도 6 은 본 발명의 제 1 실시예에 따른 반도체 레이저의 구조를 도시한다. 도 5 에 도시된 바와 같이, 반도체 기판 (1) 상에 형성된 선택성장 마스크(2)에 있어서, 활성층 성장을 위한 스트라이프 개구와 차단층으로 삽입되는 재결합층의 성장을 위한 스트라이프 개구가 패턴으로 형성됨으로써, 활성층 (3) 과 재결합층 (4)의 일괄성장이 실행된다.
도 6 을 참조하면, 기판(1)의 하부 표면 상에 전극(9)이 형성되고 상부 표면 상에는 활성층(3)과 재결합층(4)이 선택적으로 형성되며, p-InP 차단층(5a) 내에 활성층(3)과 재결합층(4)이 매립된다. 이 p-InP 차단층(5a) 상에 있는 활성층(3)을 제외한 영역에 n-InP 차단층(5b)이 형성된다. 이 n-InP 차단층(5b) 상에 p-InP 매립층(6)이 형성되어 활성층(3)과 접속된다. 또한, p-InP 매립층(6) 상에 컨텍트층(7)이 형성된다. 또한, 활성층(3)과 재결합층(4)을 샌드위치 형태로 그 사이에 끼우는 위치에 한쌍의 전기적 분리홈(10)이 형성되고, 각각의 이러한 절연막들(10)의 일부분에 절연막(8)이 형성된다. 또한 컨텍트층(7)과 절연막(8) 상에 전극(9)이 형성된다.
도 7a 내지 도 7d 는 본 실시예에 따른 반도체 레이저의 제조방법을 설명하며, 그중 도 7b 내지 7d 는 1.3 ㎛ 대의 파브리-패롯 레이저 다이오드 (Fabry-Perot laser diode, FP-LD) 의 제조단계를 도시하는 모식도이다. 도 7a 를 참조하면, 참조기호 2a 는, 선택성장의 실행 전에 n-InP (1a) 기판의 표면상에 CVD 법으로 증착되고 포토리소그라피 기술을 이용하여 패턴된 SiO2마스크를 나타낸다. 마스크 폭(Wm1)은 3.0 ㎛, 마스크 폭(Wm2)은 3.0 ㎛, 개구폭(Wo1)은 1.5 ㎛, 및 개구폭(Wo2)은 5.0 ㎛ 이다.
도 7b 에 도시된 바와 같이, SiO2마스크(2a)가 형성된 기판(n-InP 기판(1a)) 상에, 활성층의 성장을 위한 개구 스트라이프부에 다음과 같은 막두께와조성으로 다음의 층들이 순차적으로 성장된다. 즉, n-InP 피복층(11a)(두께 : 0.2 ㎛, 도핑 밀도 : 1 × 1018cm-3), InGaAsP SCH 와 변형된 MQW 를 갖는 활성층(3)(양자 정호수 : 6, 두께 : 0.2 ㎛, 발광파장 : 1.3 ㎛), 및 p-InP 피복층(11b)(두께 : 0.1 ㎛, 도핑 밀도 : 7 × 1017cm-3)이 순차적으로 성장된다. 여기에서, 활성층 성장을 위한 개구부의 폭 보다 넓은 개구폭을 갖는 재결합층 성장을 위한 개구 스트라이프부에 성장시킨 각각의 InGaAsP 재결합층(4)은, 성장속도의 저하와 구조가 단파장을 방사하도록 되는 결과로서, 1.23 ㎛ 의 발광파장을 갖도록 된다.
다음, 도 7c 에 도시된 바와 같이, 포토리소그라피에 의해 활성층(3)을 포함하는 메사형 광도파로 상에만 SiO2막(12)을 형성하여, p-InP 차단층(5a)(두께 : 0.5 ㎛, 도핑 밀도 : 3 × 1017cm-3)과 n-InP 차단층(5b)(두께 : 0.7 ㎛, 도핑 밀도 : 1 × 1018cm-3)으로 구성된 전류협착구조가 성장된다.
또한, 도 7d 에 도시된 바와 같이, SiO2마스크(12)가 제거된 후, p-InP 매립층(6)과 p-InGaAs 컨텍트층(7a) 이 형성되고 그후, 전극(9)이 형성된다. 마지막으로, 벽개(cleavage)에 의해 공진기의 길이가 300 ㎛ 인 반도체 레이저가 완성된다.
본 실시예에 따른 반도체 레이저의 전류/광 출력특성은 우수한 것으로 판명되었다. 즉, 200 소자의 평균값으로서, 25 ℃ 에서 임계전류는 7.2 mA, 슬로우프 (slope) 효율은 0.32 W/A, 그리고 85 ℃에서 임계전류는 17.8 mA, 슬로우프 효율은 0.25 W/A 였다.
본 발명의 제 1 실시예를 도시하는 도 6 의 경우에, 도시된 구조는, 소자용량의 저감과 벽개후에, 인접소자와의 전기적 분리를 위해, 통상의 에칭 기술을 이용하여 바(레이저 어레이) 형태로 전기적 분리홈이 형성되는 방식으로 형성된 구조이지만, 이러한 전기적 분리홈(10)에 의해 레이저 어레이가 구성된 경우에도 본 발명이 적용가능 하다는 것은 당연하다.
또한, 이 실시형태에서는, 패블리-패롯 캐버티 공진기 형 레이저가 목적 레이저로서 언급되었지만, 택일적으로 DFB 레이저 구조 또는 DBR 레이저 구조로 될 수도 있으며, 또한, 그 레이징 파장(lasing wavelength)도 상기의 실시예의 1.3 ㎛ 범위에 한정되는 것은 아니며, 예를 들어, 1.55 ㎛, 1.65 ㎛, 0.98 ㎛ 또는 0.68 ㎛ 등의 가시파장대를 포함하여 다른 파장대도 사용될 수 있다. 또한 본 실시예에서는, 변형된 양자정호층을 사용한 변형된 MQW 구조가 사용되었지만, 변형되지 않은 MQW 구조 또는 변형 보상형 MQW 구조 또는 벌크 활성층 또한 사용될 수도 있으며, 구성재료로서는, InGaAsP/InP 계, AlGaInAs/InP 계, AlGaAs/GaAs 계 외의 어떠한 반도체 재료계도 사용될 수 있다.
도 8 은 본 발명의 제 2 실시예에 따른 스팟 사이즈 변환 도파로 집적 반도체 레이저의 구조를 도시한다.
본 발명의 다른 실시예와 연계하여, 1.3 ㎛ 범위의 스팟 사이즈 변환 도파로 집적 FP-LD 의 제조를 위한 선택성장 마스크 패턴이 도 9 에 도시되었다. 도 9를 참조하여, 활성층의 성장을 위한 스트라이프 개구폭(Wo1)은 1.3 ㎛, 차단층으로 삽입되는 재결합층의 성장을 위한 스트라이프 개구폭(Wo2)은 4 ㎛ 이고 마스크 폭(Wm1)은 5 ㎛ 로 일정하며, 마스크 폭(Wm2)은, 250 ㎛ 길이의 레이저 영역(13)에서는 50 ㎛ 이지만, 200 ㎛ 길이를 갖는 스팟 사이즈 변환 도파로 영역(14)에서는 테이퍼 형태로 50 ㎛ 부터 0 ㎛ 로 감소한다. 그러한 선택성장 마스크 패턴을 사용함으로써, 넓은 마스크 폭을 필요로 하는 레이저 영역(13)에서도, 도 8 에 도시된 바와 같이, 전류 차단층(5a, 5b)에 작은 밴드갭을 갖는 재결합층(4)이 삽입되는 방식으로 구성된, 우수한 고온 고출력 특성을 갖는 구조를 형성하는 것이 가능하다.
본 실시예에 있어서도, 레이저 영역(13)에서의 활성층 개구 스트라이프부에 있어서, 막두께와 구조를 본 발명의 제 1 실시예의 경우와 동일하도록 디자인함으로써 선택성장이 실행된다. 결과적으로, 출력 단부에서, 1.14 ㎛ 의 발광파장을 갖고 레이저 영역부의 1/3 의 막두께를 갖는 스팟 사이즈 변환 도파로(15), 및 레이저 영역(13)에서 1.21 ㎛ 의 발광파장을 갖는 재결합층(4)을 얻을 수 있었다. 또한 본 발명의 제 1 실시예와 동일한 공정에 의해 BH 성장이 실행되어, 레이저 영역 전체와 스팟 사이즈 변환 도파로 영역의 레이저측 40 ㎛ 의 합계 290 ㎛ 에 전류를 주입하기 위한 전극구조를 제조한다. 450 ㎛ 에 걸친 전체 소자길이에 벽개를 행한후, 후방 단면에 반사율 90 % 인 코팅을 함으로써, 스팟 사이즈 변환 도파로 집적 반도체 레이저가 형성된다. 본 발명에 따른 스팟 사이즈 변환 도파로 집적 반도체 레이저는, 100 개 소자의 평균값으로서, 25 ℃ 에서, 임계전류는8.5 mA, 슬로우프 효율은 0.38 W/A, 그리고 85 ℃ 에서, 임계전류는 26.3 mA, 슬로우프 효율은 0.25 W/A 로 우수한 전류-광출력 특성을 나타냈으며, 원시야상(far-field image)의 반치전폭이 수평방향으로는 12°, 수직방향으로는 13°로 우수한 협방사각 광출력 특성을 나타낸다.
본 실시예에 있어서도, 상기 FP 레이저 구조뿐만 아니라 DFB 레이저 구조 또는 DBR 레이저 구조등의 다른 레이저 구조가 사용될 수도 있으며, 레이징 파장 및 구성재료에 의해 본 발명이 제한되지 않는 것은 제 1 실시예의 경우와 같다. 또한, 본 실시예에 있어서는, 스팟 사이즈 변환 도파로 영역의 선택성장 마스크 폭이 테이퍼 형태로 직선적으로 감소하지만, 본 발명의 제 2 실시예는 테이퍼 형상에 한정되는 것은 아니며, 예를 들어, 점점 완만하게 전방 단면측까지 향하는 곡선적인 테이퍼 형태일 수도 있다. 마스크 폭 등의 값들 또한 본 실시예에 한정되는 것은 아니다.
상술된 바와 같이, 본 발명의 제 1 및 제 2 실시예에 있어서, 재결합층의 성장을 위한 개구 스트라이프 쌍이 활성층의 성장을 위한 개구 스트라이프의 양측에 패턴되는 경우를 예시했지만, 예를 들어, 도 10 에 도시된 바와 같이, 둘 또는 그 이상의 재결합층의 성장을 위한 개구 스트라이프 쌍이 활성층의 성장을 위한 개구 스트라이프의 양측에 존재할 수도 있다.
본 발명에 따르면, 반도체 레이저의 전류협착 특성을 향상시키고, 우수한 고온 고출력 특성을 갖는 반도체 레이저를 저가로 양산할 수 있다.

Claims (7)

  1. 전류 차단층,
    상기 전류 차단층내에 매립되며 반도체층으로 구성되고 선택성장에 의해 직접 형성된 활성층, 및
    선택성장에 의해 상기 활성층과 동시에 상기 전류 차단층 내에서 상기 활성층의 양측에 형성된 재결합층으로서, 스트라이프 형태로 형성되며, 상기 전류 차단층의 구성재료의 밴드갭보다 좁은 밴드갭을 갖는 재결합층을 구비하는 것을 특징으로 하는 반도체 레이저.
  2. 제 1 항에 있어서,
    상기 재결합층의 스트라이프 폭이 20 ㎛ 이하인 것을 특징으로 하는 반도체 레이저.
  3. 제 1 항에 있어서,
    상기 활성층과, 상기 활성층과 가장 가까운 재결합층을 구성하는 상기 스트라이프 사이의 간격이 1 내지 10 ㎛ 인 것을 특징으로 하는 반도체 레이저.
  4. 활성층을 직접 성장시키기 위한 개구부의 양측에, 상기 활성층을 직접 성장시키기 위한 개구부 및 상기 개구부 이외의 한 쌍 이상의 개구부를 갖는 선택성장마스크 패턴을 이용하는 선택성장에 의해 활성층 및 재결합층을 일괄 형성하는 단계,
    전류협착구조가 되도록 마스크를 이용하여 상기 활성층 및 재결합층을 매립하는 차단층을 형성하는 단계,
    상기 마스크를 제거한 후 상기 차단층 상에 상기 활성층과 접속하도록 또다른 매립층을 형성하는 단계,
    상기 매립층상에 컨택트층을 형성하는 단계,
    상기 컨택트층 상에 및 기판 하부에 전극을 형성하는 단계, 및
    상기 활성층 및 재결합층을 사이에 끼우는 한 쌍의 전기적 절연홈을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 레이저의 제조방법.
  5. 제 4 항에 있어서,
    상기 활성층의 성장을 위한 상기 개구부 이외의 개구부들은, 20 ㎛ 이하의 폭을 갖는 각각의 스트라이프 형태인 것을 특징으로 하는 반도체 레이저의 제조방법.
  6. 제 4 항에 있어서,
    상기 활성층의 성장을 위한 개구부와, 상기 활성층의 성장을 위한 상기 개구부 이외의 것으로서 상기 활성층의 성장을 위한 개구부에 가장 가까이 위치한 개구부 사이의 상기 마스크 폭이 1 내지 10 ㎛ 인 것을 특징으로 하는 반도체 레이저의제조방법.
  7. 활성층을 직접 성장시키기 위한 개구부의 양측에, 상기 활성층을 직접 성장시키기 위한 개구부 및 상기 개구부 이외의 한 쌍 이상의 개구부를 갖는 선택성장 마스크 패턴을 이용하는 선택성장에 의해 활성층 및 재결합층을 일괄 형성하는 단계, 전류협착구조가 되도록 마스크를 이용하여 상기 활성층 및 재결합층을 매립하는 차단층을 형성하는 단계, 상기 마스크를 제거한 후 상기 차단층 상에 상기 활성층과 접속하도록 또다른 매립층을 형성하는 단계, 상기 매립층상에 컨택트층을 형성하는 단계, 상기 컨택트층 상에 및 기판 하부에 전극을 형성하는 단계, 및 상기 활성층 및 재결합층을 사이에 끼우는 한 쌍의 전기적 절연홈을 형성하는 단계를 구비하는 반도체 레이저의 제조방법으로서,
    상기 마스크 패턴이, 상기 활성층의 성장을 위한 스트라이프 형태의 개구부 및 전류 차단층으로 삽입되는 재결합층의 성장을 위한 스트라이프 형태의 개구부를 갖는 것을 특징으로 하는 반도체 레이저의 제조방법.
KR1019980043662A 1997-10-20 1998-10-19 반도체레이저및그제조방법 KR100310885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-286430 1997-10-20
JP9286430A JP3024611B2 (ja) 1997-10-20 1997-10-20 半導体レーザおよびその製造方法

Publications (2)

Publication Number Publication Date
KR19990037200A KR19990037200A (ko) 1999-05-25
KR100310885B1 true KR100310885B1 (ko) 2001-11-22

Family

ID=17704292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043662A KR100310885B1 (ko) 1997-10-20 1998-10-19 반도체레이저및그제조방법

Country Status (6)

Country Link
US (2) US6337870B1 (ko)
EP (1) EP0911929A3 (ko)
JP (1) JP3024611B2 (ko)
KR (1) KR100310885B1 (ko)
CN (1) CN1215239A (ko)
TW (1) TW406441B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640646B2 (ja) * 2003-11-28 2011-03-02 日本電気株式会社 半導体レーザとその製造方法
JP2007103581A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 埋込型半導体レーザ
KR100842277B1 (ko) * 2006-12-07 2008-06-30 한국전자통신연구원 반사형 반도체 광증폭기 및 수퍼 루미네센스 다이오드
US7646797B1 (en) 2008-07-23 2010-01-12 The United States Of America As Represented By The Secretary Of The Army Use of current channeling in multiple node laser systems and methods thereof
KR20160107413A (ko) * 2015-03-03 2016-09-19 삼성디스플레이 주식회사 액정 렌즈의 제조 방법
US11362487B2 (en) * 2020-05-27 2022-06-14 Microsoft Technology Licensing, Llc Laser emitter including nanowires
EP4080698B1 (en) * 2021-04-22 2024-03-13 Nokia Solutions and Networks Oy Dual-channel buried waveguide and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52109884A (en) * 1976-03-11 1977-09-14 Nec Corp Stripe type hetero junction semoonductor laser
JPS6442888A (en) 1987-08-10 1989-02-15 Nec Corp Manufacture of semiconductor laser
EP0643461B1 (en) 1990-08-24 1997-10-29 Nec Corporation Method for fabricating an optical semiconductor device
JP2823476B2 (ja) * 1992-05-14 1998-11-11 三菱電機株式会社 半導体レーザおよびその製造方法
JP2718342B2 (ja) 1993-05-28 1998-02-25 日本電気株式会社 半導体レーザ及びその製造方法
JP3548986B2 (ja) 1994-02-15 2004-08-04 富士通株式会社 光半導体装置及びその製造方法
JP2770722B2 (ja) 1993-11-11 1998-07-02 日本電気株式会社 波長可変半導体レーザの製造方法
EP1271625A3 (en) 1994-12-27 2007-05-16 Fujitsu Limited Method of fabrication compound semiconductor device
JPH08213691A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体レーザ
JPH08236858A (ja) 1995-02-24 1996-09-13 Nec Corp ｐ型基板埋め込み型半導体レーザ及びその製造方法
JPH08264454A (ja) 1995-03-27 1996-10-11 Mitsubishi Electric Corp 選択ｍｏｃｖｄ成長法による成膜方法
JP3752705B2 (ja) 1995-07-14 2006-03-08 株式会社日立製作所 半導体レーザ素子の製造方法
JPH0936475A (ja) 1995-07-18 1997-02-07 Oki Electric Ind Co Ltd リッジウェイブガイド半導体レーザの製造方法
JP2982685B2 (ja) * 1996-03-28 1999-11-29 日本電気株式会社 光半導体装置
JP2871635B2 (ja) * 1996-07-24 1999-03-17 日本電気株式会社 半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
JPH11121858A (ja) 1999-04-30
JP3024611B2 (ja) 2000-03-21
US20020075927A1 (en) 2002-06-20
TW406441B (en) 2000-09-21
EP0911929A2 (en) 1999-04-28
CN1215239A (zh) 1999-04-28
US6670203B2 (en) 2003-12-30
EP0911929A3 (en) 2001-03-21
KR19990037200A (ko) 1999-05-25
US6337870B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
US6465269B2 (en) Semiconductor optical device and method of manufacturing the same
JP3225942B2 (ja) 半導体光素子、その製造方法及び半導体光学装置
US6989550B2 (en) Distributed feedback semiconductor laser equipment employing a grating
JP3234086B2 (ja) 光半導体デバイス及びその製造方法
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
JPH07235732A (ja) 半導体レーザ
JP3204485B2 (ja) 光半導体装置及びその作製方法
US5636237A (en) Semiconductor laser device which makes it possible to realize high-speed modulation
JPH07221395A (ja) 多重量子井戸半導体レーザ
US5398255A (en) Semiconductor laser having buried structure on p-InP substrate
KR100310885B1 (ko) 반도체레이저및그제조방법
US20050123018A1 (en) Ridge type distributed feedback semiconductor laser
JP2882335B2 (ja) 光半導体装置およびその製造方法
JP2677232B2 (ja) 長波長半導体レーザおよびその製造方法
JP4599700B2 (ja) 分布帰還型半導体レーザ
JP3658048B2 (ja) 半導体レーザ素子
JP3241002B2 (ja) 半導体レーザの製造方法
US5170404A (en) Semiconductor laser device suitable for optical communications systems drive
US5360763A (en) Method for fabricating an optical semiconductor device
US20050008053A1 (en) Complex coupled single mode laser with dual active region
US20040119080A1 (en) Semiconductor optical device
JP2973215B2 (ja) 半導体レーザ装置
JP2001077466A (ja) 半導体レーザ
JP2940185B2 (ja) 埋め込み型半導体レーザ
JPH10233551A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee