JP3234086B2 - 光半導体デバイス及びその製造方法 - Google Patents

光半導体デバイス及びその製造方法

Info

Publication number
JP3234086B2
JP3234086B2 JP01781494A JP1781494A JP3234086B2 JP 3234086 B2 JP3234086 B2 JP 3234086B2 JP 01781494 A JP01781494 A JP 01781494A JP 1781494 A JP1781494 A JP 1781494A JP 3234086 B2 JP3234086 B2 JP 3234086B2
Authority
JP
Japan
Prior art keywords
layer
ridge
type
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01781494A
Other languages
English (en)
Other versions
JPH07211984A (ja
Inventor
夏彦 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP01781494A priority Critical patent/JP3234086B2/ja
Priority to DE69524794T priority patent/DE69524794T2/de
Priority to EP95100496A priority patent/EP0663710B1/en
Publication of JPH07211984A publication Critical patent/JPH07211984A/ja
Priority to US08/772,061 priority patent/US5728605A/en
Application granted granted Critical
Publication of JP3234086B2 publication Critical patent/JP3234086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
    • H01S5/3081—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping using amphoteric doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光通信、光交換、光記
録、光演算、光計測などに使用される光半導体デバイス
に関し、特に、基板の同じ側にｐ、ｎ両方の電極を設け
たプレーナ構造とその製造方法、及び独立に電流を注入
したり、電界を印加する事ができる構造とその製造方法
に関する。
【０００２】
【従来の技術】従来から、横方向電流注入動作のプレー
ナ型の半導体レーザとして、図１４に示した構造のもの
が知られている。図１４の構造は、半絶縁性のＧａＡｓ
基板１上に、高抵抗ＡｌＧａＡｓ下クラッド層２、Ｇａ
Ａｓ／ＡｌＧａＡｓ多重量子井戸構造活性層３、高抵抗
ＡｌＧａＡｓ上クラッド層４、ＧａＡｓコンタクト層５
を順次積層し、ｐ型不純物拡散領域６とｎ型不純物拡散
領域７を拡散によって形成した後、ｐ型電極８とｎ型電
極９を形成したものである。
【０００３】この素子の動作について説明する。多重量
子井戸活性層３は、ｐ型不純物拡散領域６とｎ型不純物
拡散領域７では無秩序化を受けて、平均的組成のＡｌＧ
ａＡｓ層となっている。ｐ型電極８より注入された正孔
は、ｐ型不純物拡散領域６から、無秩序化されていない
多重量子井戸活性層３に流れ込む。同様にｎ型電極９よ
り注入された電子は、ｎ型不純物拡散領域７から、無秩
序化されていない多重量子井戸活性層３に流れ込む。無
秩序化を受けた多重量子井戸層のＡｌＡｓの平均的組成
は、上下のクラッド層４、２のＡｌＧａＡｓ層のＡｌＡ
ｓの組成よりも小さいので、注入されるキャリアは、効
率的に活性層３に注入される。活性層３では反転分布が
形成されて、レーザ発振がおこる。
【０００４】この様に、半絶縁性の基板１を用いること
で、複数の素子間の駆動電流の干渉のない半導体レーザ
が形成できるので、これは光集積回路に適した構造であ
る。
【０００５】また、光通信、光交換などに使用される波
長可変レーザに関して、特に制御の容易な波長可変特性
を持つレーザとして、活性層と独立に変調層を設けたTu
nable twin-guide (TTG) laserが提案されている(M.C.
Amann, S.Illek, C.Schanen,and W.Thulke, Applied Ph
ysics Letters, vol. 54, pp.2532-2533(1989)参照)。
この素子構造は次の如くである。図１５に示した様に、
ｐ+−ＩｎＰ基板１０１上に、ｐ−ＩｎＰバッファ層１
０２、ｐ−ＩｎＧａＡｓＰ下側クラッド層１０３、ｉ(i
ntrinsic)−ＩｎＧａＡｓＰ活性層１０４、ｎ−ＩｎＰ
分離層１０５、ｉ−ＩｎＧａＡｓＰ変調層１０６、ｐ−
ＩｎＰ上側クラッド層１０７を積層した後に、下側ｐ−
ＩｎＰバッファ層１０２に達するリッジを形成する。こ
れをｎ−ＩｎＰ埋込み層１０８で埋め込み、ＳｉＯ2膜
１０９を成膜して窓開けの後、リッジ上部と基板１０１
裏面に夫々ｐ型電極１１０、１１１を形成し、リッジの
脇にはｎ型電極１１２を形成する。
【０００６】この構造で、活性層１０４に、下側のｐ型
電極１１１からｐ型基板１０１、ｐ型バッファ層１０
２、ｐ型下側クラッド層１０３を介して正孔を注入し、
また上側のｎ型電極１１２からｎ型埋込み層１０８、ｎ
型分離層１０５を介して電子を注入して、活性層１０４
に反転分布を形成しレーザ発振をおこす。
【０００７】一方、これとは独立に、変調層１０６に、
上側ｐ型電極１１０からｐ型上側クラッド層１０７を介
して正孔を、ｎ型電極１１２からｎ型埋込み層１０８、
ｎ型分離層１０５を介して電子を注入する。これによ
り、変調層１０６の屈折率を変調させて導波路の伝搬定
数を変調させることで、レーザ発振波長を変調させる。
この様な波長可変レーザが上記文献に提案されている。
【０００８】
【発明が解決しようとしている課題】しかし、図１４の
様に構成された従来の横方向電流注入型の半導体レーザ
の製造には、拡散処理を含むので、集積化デバイスを作
製する上でのプロセス上の制約となる。特にｎ型不純物
拡散領域を形成する際には８５０°Ｃ程度以上の熱処理
が必要であり、このような構成は、熱に弱いＩｎＰ系に
不向きであるという問題があった。また、拡散によるた
めに急峻なプロファイルは得られず、活性層に電界を印
加するタイプの変調器等には利用できなかった。
【０００９】また、図１５に示したＴＴＧレーザにおい
ては、ｐ型バッファ層１０２とｎ型埋込み層１０８のｐ
ｎ接合やｐ型上側クラッド層１０７とｎ型埋込み層１０
８のｐｎ接合を介しての漏れ電流が存在し、これにより
熱が発生する。こうして、この発熱がキャリアによる上
記屈折率変調を相殺する方向に働くという問題点、及び
しきい値が高くなるという問題点があった。
【００１０】従って、本発明は、上記の様な問題点を解
消するためのものであり、熱処理工程を経ることなく、
基板の同じ側に複数の電極を設けた光半導体デバイス及
びその製法を得ることを目的とする。
【００１１】また、本発明は、上記の様な問題点を解消
するためのものであり、リッジに対する埋込み構造で光
に対する横方向の閉じ込め構造を与えながら、漏れ電流
のパスを狭くした２層光ガイド構造及びその製法を得る
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明による光半導体デ
バイスの製造方法は、第１の導電型の層、ノンドープ或
は第１または第２導電型の活性層、第２の導電型の層を
積層し、少なくとも第２の導電型の層を除去したリッジ
と、第１の導電型層まで達するコンタクト溝を形成し、
特にリッジ側面やコンタクト溝の底面にもとの基板とは
異なる面指数の結晶面を露出し、両性不純物を添加して
再成長をすることでリッジ上面等には第２の導電型の層
を成長し、一方、コンタクト溝部には第１の導電型の層
を成長して、これらを電流注入経路、電界印加の経路と
して用いるものである。
【００１３】また、本発明による光半導体デバイスは、
同一平面内に第１の導電型の部分と第２の導電型の部分
とを有しこれらを第１の導電型の層と第２の導電型の層
とに挟まれた活性層に対する電子と正孔の注入経路とし
て用い、第１の導電型からなる電流注入経路と第２の導
電型からなる電流注入経路との間に設けられた少なくと
も１箇所の横方向のｐｎ逆接合によって電気的分離を行
うことを特徴としたり、同一平面内に第１の導電型の部
分と第２の導電型の部分とを有しこれらを第１の導電型
の層と第２の導電型の層とに挟まれた活性層に対する電
界印加手段として用い、それらの第１の導電型の部分と
第２の導電型の部分との間に設けられた少なくとも１箇
所の横方向のｐｎ逆接合によって所望の電界を活性層に
印加するための電気的分離を行うことを特徴とする。
【００１４】また、本発明による光半導体デバイス及び
その製法は、第１の導電型のクラッド層、ノンドープ或
は第１または第２導電型の活性層、第２の導電型のクラ
ッド層を積層し、少なくとも第２の導電型の層を除去し
たリッジと、第１の導電型層まで達するコンタクト溝を
形成し、特にリッジ側面やコンタクト溝の底面にもとの
基板とは異なる結晶面を露出し、両性不純物を添加して
再成長をすることでリッジ上面等には第２の導電型の層
を成長し、一方、コンタクト溝部には第１の導電型の層
を成長して、これらを電流注入経路、電界印加の経路と
して用いる光半導体デバイスないしその製法において、
第１の導電型（例えば、ｐ型）の層の成長する部分の面
積を広くするために複数のコンタクト溝を用いること
で、素子抵抗を低減したものである。より具体的には、
コンタクト溝を複数設けることで素子抵抗を低減すると
ともに、窓開け工程を容易にしてデバイス作製の工程を
容易にするものである。
【００１５】また、本発明による光半導体デバイス及び
その製法は、第１の導電型のクラッド層、ノンドープ或
は第１または第２導電型の活性層、第２の導電型のクラ
ッド層を積層し、少なくとも第２の導電型の層を除去し
たリッジと、第１の導電型層まで達するコンタクト溝を
形成し、特にリッジ側面やコンタクト溝の底面にもとの
基板とは異なる結晶面を露出し、両性不純物を添加して
再成長をすることでリッジ上面等には第２の導電型の層
を成長し、一方、コンタクト溝部には第１の導電型の層
を成長して、これらを電流注入経路、電界印加の経路と
して用いる光半導体デバイスないしその製法において、
光デバイスの電流注入経路、電界印加の経路として残し
たリッジ部と、活性層よりも下側にある層へのキャリア
注入経路、電界印加の経路としてのコンタクト溝部の間
に、リッジ部からコンタクト溝部へ近づくにしたがって
深さが深くなっていく複数の溝を設けてこの領域を電流
ブロック部としたものである。
【００１６】より具体的には、この溝の深さは、最もリ
ッジに近いところにおいてはノンドープ或は第１または
第２導電型の活性層に届かない深さとし、また最もコン
タクト溝に近いところにおいては活性層を越えて下側の
ドープされた半導体層に届く深さとし、隣合う溝の深さ
の差が活性層の厚さを越えない様に構成してある。この
様に構成すると、複数のエッチング溝のうちには、活性
層には到達しているがその下のドープされた半導体層に
は到達していないものが、溝作製時のエッチングの誤差
によらずに、必ず一つは存在することになる。この溝に
よってｎ型とｐ型のキャリア注入領域の間が完全に分離
するものである。
【００１７】また、本発明による光半導体デバイスは、
第１の導電型の下側クラッド層、ノンドープ或は第１ま
たは第２の導電型である第１の光ガイド層、第２の導電
型の分離層、ノンドープ或は第１または第２の導電型で
ある第２の光ガイド層、第１の導電型の上側クラッド層
までを積層した後に、少なくとも第１の導電型の上側ク
ラッド層を除去したリッジと、第２の導電型の分離層ま
で達するコンタクト溝を形成し、特にリッジ側面やコン
タクト溝の底面にもとの基板とは異なる結晶面を露出
し、両性不純物を添加して再成長をすることでリッジ上
面等には第１の導電型の層を成長し、同時にコンタクト
溝部には第２の導電型の層を成長したものであり、これ
らの層を電流注入経路或は電界印加の経路として用いて
２つの光ガイド層に対する電界印加或は電流注入を独立
に行うものである。この構成により、リッジに対する埋
込み構造で光に対する横方向の閉じ込めとし、また漏れ
電流のパスを狭くできる。
【００１８】より具体的には、両性不純物が下地の基板
の面方位によってｐ型の不純物として取り入れられたり
ｎ型の不純物として取り入れられたりするＭＢＥ法、Ｍ
ＯＭＢＥ法、ＧＳＭＢＥ法、ＣＢＥ法などと呼ばれる気
相の成長法を用いて再成長を行うことで、下地の面方位
に応じてｐ型の層とｎ型の層を同時に成長することが可
能となる。両性不純物としては例えばＳｉを用いる。ま
た、電流注入経路となるｎ型層と正孔の注入経路となる
ｐ型層の間に複数の電流ブロック溝などを設け、ここに
ｎ型層とｐ型層からなる電流ブロック部を設けて、漏れ
電流を抑えたものであり、これもまたデバイス作製の工
程を容易にするものでもある。
【００１９】本発明の半導体レーザなどの光半導体デバ
イスでは、拡散工程を必要としないので、従来の横方向
電流注入或は電圧印加型の半導体レーザなどでの材料の
制約がなくなり、また集積光デバイスを作製する上での
プロセスの自由度を大幅に増大させることができる。
【００２０】
【第１実施例】本実施例は、拡散工程を用いずに半絶縁
性基板上にｐ、ｎ双方の電極を設けた構造の半導体レー
ザに係る。
【００２１】本実施例の構造説明に入る前に、両性不純
物であるＳｉのＧａＡｓまたはＡｌＧａＡｓへのドーピ
ングについて説明する。ＩＶ族元素であるＳｉは、ＩＩ
Ｉ−Ｖ族化合物半導体にとって両性不純物であり、結晶
成長時にＩＩＩ族サイトに入ればｎ型の不純物となり、
Ｖ族サイトにはいればｐ型の不純物となる。すなわち、
結晶成長時の表面がＩＩＩ族安定化面であればＳｉはＶ
族サイトに入ってｐ型不純物となり、Ｖ族安定化面であ
ればＳｉはＩＩＩ族サイトに入ってｎ型不純物となる。
（００１）ＧａＡｓウェハを切り出すときの切断面を、
［１−１０］方向を軸として（００１）面から傾けてい
くと、結晶面として｛ｎ１１｝Ａ面及びさらに高指数の
結晶面が現れてくる。傾き角が約２５度の｛３１１｝Ａ
面から傾き角が約５４度の｛１１１｝Ａ面の間ではＩＩ
Ｉ族安定化面を形成し易く、Ｓｉドープ層をｐ型としや
すい（本出願人の特願平４−３５３５６６号明細書、及
び文献W.I.Wang,E.E.Mendez,T.S.Kuan,and L.Esaki,App
l.Phys,Lett.47,826-828(1985)参照）。同文献には、Ｓ
ｉドープのｐ型層は、特に｛２１１｝Ａ面、｛３１１｝
Ａ面においては活性化率が１／４〜１／５に下がること
も報告されている。
【００２２】また、｛１１１｝Ａ面から［１−１０］方
向を軸として基板面方位を傾けていくことを考える。
｛１１１｝Ａ面は２階対称性がないので［１１０］方向
へ傾けていく場合と、［００１］方向へ傾けていく場合
について分ける必要がある。［１１０］方向へ傾けてい
った場合にはＩＩＩ族安定化面が形成しにくくなり、約
２５度傾いた｛１１０｝面近く或はさらに傾いた面にお
いては、ＳｉはＩＩＩ族サイトに入ってｎ型不純物とな
る。［００１］方向へ傾けていった場合には結晶面とし
て｛ｎ１１｝Ａ面が現れ、やがて｛００１｝面が現れて
くる。傾き角が約２０度の｛３１１｝Ａ面から傾き角が
約５４度の｛００１｝面の間ではＳｉはＩＩＩ族サイト
に入ってｎ型不純物となる。
【００２３】図１は本発明の第１の実施例を説明する図
である。図１（ａ）において、半絶縁性ＧａＡｓ（００
１）基板２０１上に、ノンドープＧａＡｓバッファ層２
０２、ｐ型ＡｌＧａＡｓ下クラッド層２０３、ノンドー
プＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層２０
４、ｎ型ＡｌＧａＡｓ上クラッド層２０５が順次積層さ
れる。 図１（ａ）に示す様に、フォトリソグラフィー
によるパターニングと選択エッチングによって、活性層
２０４までを取り除いて、ｐ型下クラッド層２０３まで
達するリッジ２０６を［１−１０］方向に形成する。こ
のとき、リッジ２０６の側面の形成には、｛１１１｝Ａ
面が露出する様にリアクティブ・イオン・エッチングと
して知られるケミカルなドライエッチング法とアンモニ
ア系のエッチャントによるウェットエッチングを併用す
る。
【００２４】また、フォトリソグラフィーによるパター
ニングとエッチングによって、ｐ型下クラッド層２０３
にいたるコンタクト溝２０７を形成する。この溝２０７
も、｛１１１｝Ａ面が側面に露出する様に、硫酸系のエ
ッチャントによるウェットエッチングによって形成す
る。
【００２５】この上に、図１（ｂ）に示す如く、両性不
純物のＳｉをドーパントとして用いたＣＢＥ（Ｃｈｅｍ
ｉｃａｌ Ｂｅａｍ Ｅｐｉｔａｘｙ）法で、ＡｌＧａ
Ａｓ層２０８、２０９、２２０、２１１、２１２と、Ｇ
ａＡｓコンタクト層２１３、２１４、２１５、２１６、
２１７を再び成長する。ここで、ＡｌＧａＡｓ層２０８
は、上クラッド層２０５のｎ型ＡｌＧａＡｓ（００１）
面上に成長したＳｉドープのＡｌＧａＡｓ層であってｎ
型の導電型を示し（図１中斜線で示す）、一方、ｐ型下
クラッド層２０３から上クラッド層２０５にわたっての
溝２０７の｛１１１｝Ａ面上に成長したＳｉドープのＡ
ｌＧａＡｓ層２０９はｐ型の導電型を示す。また、層２
１１は、リッジ２０６側面の｛１１１｝Ａ面上に成長し
たＳｉドープのＡｌＧａＡｓ層であってｐ型の導電型を
示し、リッジ２０６に対する電流閉じ込めの機能を果た
す。層２１２は、コンタクト溝２０７に隣接した上クラ
ッド層２０５の（００１）面上に成長したＳｉドープの
ＡｌＧａＡｓ層であって、層２０８同様にｎ型の導電型
を示し、ｐ−ＡｌＧａＡｓ層２０９に対する電流閉じ込
めの働きをする。また、層２２０は、リッジ２０６底面
の（００１）面上に成長したＳｉドープのＡｌＧａＡｓ
層であってｎ型の導電型となる。 同様にＧａＡｓ層２
１３、２１４、２１５、２１６、２１７でも同じ導電型
が出現する。即ち、コンタクト溝２０７部のＧａＡｓ層
２１４はｐ型の導電型となり、リッジ２０６上部のＧａ
Ａｓ層２１３はｎ型の導電型となる。また、リッジ２０
６底面のＧａＡｓ層２１５はｎ型、リッジ２０６斜面上
のＧａＡｓ層２１６はｐ型の導電型となり、コンタクト
溝２０７に隣接した（００１）面上のＧａＡｓ層２１７
はｎ型の導電型を示す。
【００２６】次に、図１（ｃ）に示す如く、ＳｉＯ2絶
縁膜２１８を形成し、窓開け後にｐ電極２１９とｎ電極
２２０を蒸着し、これの合金化をおこなってオーミック
接触を形成する。
【００２７】この半導体レーザの動作について説明す
る。ｐ型コンタクト層２１４から注入された正孔は、ｐ
型ＡｌＧａＡｓ層２０９からｐ型ＡｌＧａＡｓ下クラッ
ド層２０３を経て、活性層であるＧａＡｓ／ＡｌＧａＡ
ｓ多重量子井戸構造層２０４のうちリッジ２０６の直下
の部分に注入される。また、リッジ２０６上部のｎ型コ
ンタクト層２１３から注入された電子は、ｎ型ＡｌＧａ
Ａｓ層２０８から活性層であるＧａＡｓ／ＡｌＧａＡｓ
多重量子井戸構造層２０４に注入される。こうして活性
層２０４において電流注入による反転分布が形成され
て、レーザ発振がおこる。
【００２８】以上の説明において、（００１）面上に
［１−１０］方向のリッジ２０６を形成して（００１）
面と（１１１）面及び（−１−１１）面を利用する例を
示したが、｛１１１｝Ａ面が利用できればよいので、基
板２０１面は（１００）面、（０１０）面、（−１０
０）面などの結晶学的に等価な面であってもよい。
【００２９】また、同様の層構成を用いて活性層２０４
のバンドギャップをかえることにより、逆バイアスを印
加することで量子閉じ込めシュタルク効果などを利用し
た変調器として機能するデバイスや、導波路型のＰＩＮ
ディテクタとすることも可能である。
【００３０】
【第２実施例】図２は本発明の第２の実施例を説明する
図である。図２（ａ）において、半絶縁性ＧａＡｓ（１
１１）Ａ基板３０１上に、ノンドープＧａＡｓバッファ
層３０２、ｎ型ＡｌＧａＡｓ下クラッド層３０３、ノン
ドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層
３０４、ｐ型ＡｌＧａＡｓ上クラッド層３０５が順次積
層される。
【００３１】次に、図２（ａ）に示す様に、フォトリソ
グラフィーによるパターニングと選択エッチングによっ
て、活性層３０４の途中までがエッチングされて斜面３
０６と３０７ではさまれたリッジ部と、斜面３０８と３
０９にはさまれｎ型下クラッド層３０３まで到達するコ
ンタクト溝を、それぞれ［１−１０］方向に形成する。
ここで、斜面３０６と３０８は（００１）或はその近傍
の面方位であり、斜面３０７と３０９は（１１０）或は
その近傍の面となる。
【００３２】この上に、図２（ｂ）に示す様に、両性不
純物のＳｉをドーパントとして用いたＣＢＥ法でＡｌＧ
ａＡｓ埋込み層３１０、３１１、３１２、３１３、３１
４、３１５、３１６と、ＧａＡｓコンタクト層３１７、
３１８、３１９、３２０、３２１、３２２、３２３を再
成長する。
【００３３】リッジの上に成長したＳｉドープのＡｌＧ
ａＡｓ層３１０は上クラッド層３０５の｛１１１｝Ａ面
上に成長してｐ型の導電型を示し、コンタクト溝部に成
長したＳｉドープのＡｌＧａＡｓ層３１１と３１２は下
クラッド層３０３や活性層３０４や上クラッド層３０５
の（００１）面上と（１１０）面上に成長して、いずれ
もｎ型の導電型を示す（図２中斜線で示す）。
【００３４】リッジ部の斜面３０６、３０７上に成長し
たＳｉドープのＡｌＧａＡｓ層３１４と３１６は活性層
３０４や上クラッド層３０５の（１１０）面上と（００
１）面上に各々成長して、いずれもｎ型の導電型を示
し、リッジに対する電流閉じ込めの機能を果たす。ま
た、コンタクト溝部の脇の上クラッド層３０５の（１１
１）面上に成長したＳｉドープのＡｌＧａＡｓ層３１３
はｐ型となって、ｎ−ＡｌＧａＡｓ層３１１、３１２に
対する電流閉じ込めの機能を果たす。また、活性層３０
４の（００１）面上に成長したＳｉドープのＡｌＧａＡ
ｓ層３１５もｐ型となる。
【００３５】同様の結晶面上に成長するＧａＡｓ層３１
７、３１８、３１９、３２０、３２１、３２２、３２３
でも同様の導電型が出現する。即ち、ＧａＡｓ層３１
７、３２０、３２２はｐ型の導電型を示し、ＧａＡｓ層
３１８、３１９、３２１、３２３はｎ型の導電型とな
る。
【００３６】続いて、図２（ｃ）に示す様に、ＳｉＯ2
の絶縁膜３２４を成膜した後、ｎ電極３２５とｐ電極３
２６を蒸着し、これの合金化をおこなってオーミック接
触を形成する。
【００３７】本実施例では、正孔が活性層３０４にいた
る経路は、ｐ電極３２６からｐ型ＧａＡｓ層３１７、ｐ
型ＡｌＧａＡｓ層３１０、ｐ型上クラッド層３０５を経
由する。一方、電子はｎ電極３２５からｎ型ＧａＡｓ層
３１８及び３１９、ｎ型ＡｌＧａＡｓ層３１１及び３１
２、ｎ型下クラッド層３０３を経由して多重量子井戸活
性層３０４へ至る経路と、ｎ型ＡｌＧａＡｓ層３１１か
ら、直接、多重量子井戸活性層３０４へ至る経路の二通
りの経路で活性層３０４へ注入される。その他の点は、
第２実施例と第１実施例とは実質的に同じである。
【００３８】
【第３実施例】図３は本発明の第３の実施例を示し、単
一モード半導体レーザと光変調器を集積したデバイスを
示す図である。
【００３９】図３において、多電極でチューナブルなＤ
ＦＢ（分布帰還型）レーザ部４０１の上部クラッド層ま
でを、ＧａＡｓ半絶縁性（００１）基板に第１の実施例
と同様の層構成で成膜した後に、４０２に示す光変調器
部に相当する部分のみをエッチングして除去し、ここに
再び光変調器部４０２の上部クラッド層までを形成する
（前述した様に、活性層などのバンドギャップはＤＦＢ
レーザ部４０１のものとは変える）。ＤＦＢレーザ部４
０１の上部クラッド層上には干渉露光法でグレーティン
グを形成した後、ＤＦＢレーザ部４０１と光変調器部４
０２の両方にわたってリッジ部４０６とコンタクト溝部
４０７を形成する。
【００４０】この上にＳｉを不純物として用いたＣＢＥ
法で再成長し、ｐ型コンタクト層、ｎ型クラッド層、ｎ
型コンタクト層等を形成する。次に、ＳｉＯ2の絶縁膜
形成及び窓開け後、ｎ電極４０８とｐ電極４０９を蒸着
し、これの合金化をおこなってオーミック接触を形成す
る。
【００４１】その後、基板まで達する分離溝４０５を形
成し、集積素子間の電気的に分離する。また、変調器部
４０２とＤＦＢレーザ部４０１の電気的分離も基板まで
達する溝４０３によっておこなう。ＤＦＢレーザ部４０
１は活性層まで達する溝４０４によってｎ電極４０８側
の電気的分離を行ったが、基板側のｐクラッド層は電気
的に接続を保っている。本実施例では、ＤＦＢレーザ部
４０１から出たレーザ光は変調器部４０２に入って、こ
こで変調されて出射されるこの様に、本実施例において
は半絶縁性基板を用いて集積化デバイスを作成している
ために、基板表面側から基板まで達する溝を形成するこ
とで素子間の完全な電気的分離が容易となっている。
【００４２】この様に活性層を含む構造の基板上にリッ
ジと溝を形成した後に、一度の再成長をおこなうことで
光閉じ込め構造と電流閉じ込め構造を形成することがで
き、拡散工程を経ずに基板の片面にｐ、ｎ両電極を持つ
レーザ等の光半導体デバイスを製造することができる。
【００４３】
【第４実施例】図１の様に構成された半導体レーザにお
いては、厳しく言えば、ｐ型の導電型を示すＳｉドープ
層でのＳｉの活性化率が低く、素子抵抗が大きくなるの
で、デバイスの温度が上昇してしまう、発振しきい値が
小さくてできない、という問題点がある。また、リッジ
の形成とエッチング溝の形成を別の工程として行ってい
るので工程が複雑になるという問題点もある。
【００４４】本実施例は、この前者の問題点を解消する
ためのものであり、両性不純物を用いてｎ型とｐ型の電
流注入領域を同時に再成長する製造法による光デバイス
において、素子抵抗を小さくすることを目標とする。
【００４５】図４は本発明の第４の実施例を示す図であ
る。図４（ａ）において、半絶縁性ＧａＡｓ（００１）
基板５０１上に、ノンドープＧａＡｓバッファ層５０
２、ｐ型ＡｌＧａＡｓ下クラッド層５０３、ノンドープ
ＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層５０
４、ｎ型ＡｌＧａＡｓ上クラッド層５０５が順次積層さ
れている。
【００４６】図４（ａ）に示す様に、フォトリソグラフ
ィーによるパターニングと選択エッチングによって、活
性層５０４までを取り除いて、ｐ型下クラッド層５０３
まで達するリッジ５０６を［１−１０］方向に形成す
る。このとき、リッジの側面には、｛１１１｝Ａ面が露
出する様にリアクティブ・イオン・エッチングとして知
られるケミカルなドライエッチング法とアンモニア系の
エッチャントによるウェットエッチングを併用した。選
択エッチングによってＧａＡｓの活性層５０４までが除
去されて、リッジの脇には下クラッド５０３の（００
１）面が露出している。
【００４７】また、引き続いてフォトリソグラフィーに
よるパターニングとエッチングによって、先のリッジよ
りも深くｐ型下クラッド層５０３にいたるコンタクト溝
５０７を［１−１０］方向に複数本並べて形成する。こ
の溝５０７も｛１１１｝Ａ面が側面に露出する様に、硫
酸系のエッチャントによるウェットエッチングによって
形成した。
【００４８】この上に、両性不純物のＳｉをドーパント
として用いたＣＢＥ（Chemical Beam Epitaxy）法でＡ
ｌＧａＡｓ層５０８、５０９、５１０、５１１、５１２
と、ＧａＡｓコンタクト層５１３、５１４、５１５、５
１６、５１７を再び成長する。
【００４９】層５０８は上クラッド５０５のｎ型ＡｌＧ
ａＡｓ（００１）面上に成長したＳｉドープのＡｌＧａ
Ａｓ層であってｎ型の導電型を示し、一方、ｐ型下クラ
ッド５０３から上クラッド５０５にわたっての溝５０７
の｛１１１｝Ａ面上に成長したＳｉドープのＡｌＧａＡ
ｓ層５０９はｐ型の導電型を示す。層５１１はリッジ側
面の｛１１１｝Ａ面上に成長したＳｉドープのＡｌＧａ
Ａｓ層であってｐ型の導電型を示し、リッジに対する電
流閉じ込めの機能を果たす。層５１２はコンタクト溝５
０７に隣接した上クラッド５０５の（００１）面上に成
長したＳｉドープのＡｌＧａＡｓ層であって、層５０８
同様、ｎ型の導電型となり、ｐ−ＡｌＧａＡｓ層５０９
に対する電流閉じ込めの働きをする。また、層５１０は
リッジ底面の（００１）面上に成長したＳｉドープのＡ
ｌＧａＡｓ層であってｎ型の導電型となる。
【００５０】同様にＧａＡｓ層５１３、５１４、５１
５、５１６、５１７でも同じ導電型が出現する。コンタ
クト溝部５０７のＧａＡｓ層５１４はｐ型の導電型とな
り、リッジ上部のＧａＡｓ層５１３はｎ型の導電型とな
る。また、リッジ底面のＧａＡｓ層５１５はｎ型、リッ
ジ斜面上のＧａＡｓ層５１６はｐ型の導電型となり、コ
ンタクト溝５０７に隣接した（００１）面上のＧａＡｓ
層５１７はｎ型の導電型を示す。
【００５１】次に、ＳｉＯ2絶縁膜５１８を形成し、リ
ッジ上部の窓開けとｐ電極部の窓開けを行い、窓開け後
にｐ電極５１９とｎ電極５２０を蒸着し、合金化をおこ
なってオーミック接触を形成する。
【００５２】この半導体レーザの動作について説明す
る。ｐ型コンタクト層５１４から注入された正孔は、ｐ
型ＡｌＧａＡｓ層５０９から下側ｐ型ＡｌＧａＡｓクラ
ッド層５０３を経て、活性層であるＧａＡｓ／ＡｌＧａ
Ａｓ多重量子井戸層５０４のうちリッジ５０６の直下の
部分に注入される。また、リッジ上部のｎ型コンタクト
層５１３から注入された電子は、ｎ型ＡｌＧａＡｓ層５
０８から活性層であるＧａＡｓ／ＡｌＧａＡｓ多重量子
井戸層５０４に注入される。こうして、活性層５０４に
おいて電流注入による反転分布が形成されてレーザ発振
がおこる。
【００５３】本実施例においてはコンタクト溝５０７が
複数あるために、｛１１１｝Ａ面上に成長してｐ型の導
電型を示すＳｉドープのＡｌＧａＡｓ層５０９の活性化
率が低くても、素子抵抗が大きくならない。また、溝が
１本の場合と比べて、ｐ型のコンタクト層５１４が露出
している面積が広くなるので、ＳｉＯ2５１８上の窓開
け工程が容易になる。以上の説明において、（００１）
面上に［１−１０］方向のリッジを形成して（００１）
面と（１１１）面及び（−１−１１）面を利用する例を
示したが、｛１１１｝Ａ面が利用できればよいので、基
板面は（１００）面、（０１０）面、（−１００）面な
どの結晶学的に等価な面であってもよい。
【００５４】また、同様の層構成を用いて活性層のバン
ドギャップをかえることで、逆バイアスを印加して量子
閉じ込めシュタルク効果などを利用した変調器として機
能するデバイスや導波路型のＰＩＮディテクタとするこ
とも可能である。また、本実施例は、第３実施例に適用
することもできる。
【００５５】
【第５実施例】図５は本発明の第５の実施例を示す図で
ある。本実施例は、リッジの形成とエッチング溝の形成
を別の工程として行っているので工程が複雑になるとい
う問題点を解決するものである。図５（ａ）において半
絶縁性ＧａＡｓ（００１）基板６０１上に、ノンドープ
ＧａＡｓバッファ層６０２、ｐ型ＡｌＧａＡｓ下クラッ
ド層６０３、ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量
子井戸構造活性層６０４、ｎ型ＡｌＧａＡｓ上クラッド
層６０５が順次積層されている。
【００５６】図５（ａ）に示す様に、フォトリソグラフ
ィーによるパターニングとエッチングによって、上クラ
ッド層６０５と活性層６０４からｐ型下クラッド層６０
３までを除去して、［１−１０］方向に伸びるリッジ６
０６と同方向に伸びるエッチング溝６０７を複数形成す
る。
【００５７】本実施例では、リッジ６０６の側面には
｛１１２｝Ａ面が露出する様にアンモニア系のエッチャ
ントによるウェットエッチングを利用した。このとき、
エッチング溝部６０７の活性層６０４における開口部の
幅Ｗ2が０．５μｍ以下となる様に、上クラッド層６０
５上のレジスト６２１の開口部の幅Ｗ1を定める。具体
的には、多重量子井戸である活性層６０４の厚さが９０
ｎｍ、上クラッド層６０５の厚さが６００ｎｍの本実施
例においては、（１１２）面と（００１）面のなす角
度、及び（−１−１２）面と（００１）面のなす角度が
約３５°であることから、アンダーカット量も考慮にい
れて、開口部の幅Ｗ1は１．４μｍから１．９μｍの間
とした。
【００５８】また、リッジ６０６の脇のエッチングでｐ
型下クラッド層６０３をエッチングする深さｄrは浅い
ほうが望ましい。本実施例では、活性層６０４での開口
幅０．５μｍのエッチング溝の深さｄcと同じ程度にな
り、深さｄrは２００ｎｍ程度である。
【００５９】この上に、両性不純物のＳｉをドーパント
として用いたＣＢＥ法でＡｌＧａＡｓ層６０８、６０
９、６１０、６１１、６１２と、ＧａＡｓコンタクト層
６１３、６１４、６１５、６１６、６１７を再び成長し
た。
【００６０】層６０８は上クラッド６０５のｎ型ＡｌＧ
ａＡｓ（００１）面上に成長したＳｉドープのＡｌＧａ
Ａｓ層であってｎ型の導電型を示し、一方、ｐ型下クラ
ッド６０３から上クラッド６０５にわたっての溝６０７
の｛１１２｝Ａ面上に成長したＳｉドープのＡｌＧａＡ
ｓ層６０９はｐ型の導電型を示す。層６１１はリッジ側
面の｛１１２｝Ａ面上に成長したＳｉドープのＡｌＧａ
Ａｓ層であってｐ型の導電型を示し、リッジ６０６に対
する電流閉じ込めの機能を果たす。層６１２はコンタク
ト溝６０７に隣接した上クラッド６０５の（００１）面
上に成長したＳｉドープのＡｌＧａＡｓ層であって、層
６０８同様、ｎ型の導電型となり、ｐ−ＡｌＧａＡｓ層
６０９に対する電流閉じ込めの働きをする。また、層６
１０はリッジ底面の（００１）面上に成長したＳｉドー
プのＡｌＧａＡｓ層であって、ｎ型の導電型となる。
【００６１】同様に、ＧａＡｓ層６１３、６１４、６１
５、６１６、６１７でも同じ導電型が発現する。リッジ
上部のＧａＡｓ層６１３はｎ型の導電型となり、コンタ
クト溝部のＧａＡｓ層６１４はｐ型の導電型となった。
また、リッジ底面のＧａＡｓ層６１５はｎ型、リッジ斜
面上のＧａＡｓ層６１６はｐ型の導電型となり、コンタ
クト溝６０７に隣接した（００１）面上のＧａＡｓ層６
１７はｎ型の導電型を示した。
【００６２】次に、ＳｉＯ2絶縁膜６１８を形成し、リ
ッジ上部の窓開けとｐ電極部の窓開けを行い、窓開け後
にｐ電極６１９とｎ電極６２０を蒸着し、合金化をおこ
なってオーミック接触を形成した。
【００６３】この半導体レーザの電流注入の経路は第４
の実施例とほとんど変わらないが、本実施例においては
電流の閉じ込めが完全ではなく、漏れ電流の経路が若干
残っている。図６に示したのが漏れ電流の経路であり、
下クラッド６０３のホールがリッジ斜面上のｐ型ＡｌＧ
ａＡｓ層６１１に流れ込んで、上クラッドｎ型ＡｌＧａ
Ａｓ層６０８とのｐｎ接合部６２２や上クラッドｎ型Ａ
ｌＧａＡｓ層６０５とのｐｎ接合部６２３で再結合する
という経路である。この経路での漏れ電流を減らすため
には、リッジ脇のエッチング深さをできるだけ浅くし
て、下クラッド６０３とｐ型ＡｌＧａＡｓ層６１１の接
する面積を小さくするほうがよい。
【００６４】本実施例は、第４の実施例に比べて、電流
閉じ込めが不完全という点では劣るものの、リッジ６０
６とコンタクト溝６０７を形成する為のエッチング工程
が１度で済む点で製造工程が短くなるのが特徴である。
また、本実施例は、第３実施例に適用することもでき
る。
【００６５】
【第６実施例】図７は本発明の第６の実施例を示す図で
ある。図７（ａ）において、半絶縁性ＧａＡｓ（００
１）基板７０１上に、ノンドープＧａＡｓバッファ層７
０２、ｐ型ＡｌＧａＡｓ下クラッド層７０３、ｐ型Ａｌ
ＧａＡｓ光閉じ込め層７０４、ノンドープＧａＡｓ／Ａ
ｌＧａＡｓ多重量子井戸構造活性層７０５、ｎ型ＡｌＧ
ａＡｓ光閉じ込め層７０６が順次積層されている。この
上にレジスト膜７０７を形成し、フォトリソグラフィー
によるパターニングを行う。
【００６６】ここで、以下の様にリッジ部領域、電流ブ
ロック部領域、コンタクト部領域を作り分ける。リッジ
部領域は幅１μｍのレジスト７０７のストライプを残
す。コンタクト部領域は複数のストライプ状の開口部か
らなり、開口部幅Ｗcは、その後のエッチングによって
形成されるＶ溝が活性層７０５、ｐ型ＡｌＧａＡｓ光閉
じ込め層７０４を越えてｐ型ＡｌＧａＡｓ下クラッド層
７０３にまで到達するような幅となっている。また、リ
ッジ部領域とコンタクト部領域の間には電流ブロック部
が形成されている。電流ブロック部領域も、１つまたは
複数のストライプ状の開口部からなっているが、その後
のエッチングによって形成されるＶ溝が活性層７０５ま
では達するものの、ｐ型ＡｌＧａＡｓ光閉じ込め層７０
４までは到達しないような開口部幅Ｗbとなっている。
【００６７】具体的には、ｐ型ＡｌＧａＡｓ光閉じ込め
層７０４の厚さが５００ｎｍ、ノンドープＧａＡｓ／Ａ
ｌＧａＡｓ多重量子井戸構造活性層７０５の厚さが１０
０ｎｍ、ｎ型ＡｌＧａＡｓ光閉じ込め層７０６の厚さが
５００ｎｍである本実施例においては、（００１）面か
ら約３５°傾いた｛１１２｝面が露出するウェットエッ
チングを用いたので、アンダーカットも考慮に入れて、
電流ブロック部での開口部の幅Ｗbは、０．９μｍから
１．２μｍ、コンタクト部での開口部の幅Ｗcは１．２
μｍから２．６μｍとした。レジストパターンはいずれ
もストライプの長手方向を［１−１０］方向とする。
【００６８】こうして形成したレジストパターンをマス
クとして、リン酸系のウェットエッチングを行い、図７
（ｂ）に示す様にリッジと、電流ブロック部やコンタク
ト部となるＶ溝を形成し、レジスト７０７を除去した。
【００６９】この上に、両性不純物のＳｉをドーパント
として用いたＣＢＥ法で、ＡｌＧａＡｓ層７０８、７０
９、７１０、７１１、７１２とＧａＡｓコンタクト層７
１３、７１４、７１５、７１６、７１７を再び成長す
る。
【００７０】層７０８は光閉じ込め層７０６のｎ型Ａｌ
ＧａＡｓ（００１）面上に成長したＳｉドープのＡｌＧ
ａＡｓ層であってｎ型の導電型を示し、一方、電流ブロ
ック部の｛１１２｝Ａ面上に成長したＳｉドープのＡｌ
ＧａＡｓ層７０９はｐ型の導電型を示す。層７１１はコ
ンタクト溝の｛１１２｝Ａ面上に成長したＳｉドープの
ＡｌＧａＡｓ層であってｐ型の導電型となり、正孔の注
入経路となる。層７１０はリッジ部以外のｎ型ＡｌＧａ
Ａｓ（００１）面の露出している部分に成長したＳｉド
ープのＡｌＧａＡｓ層であってｎ型の導電型を示し、電
流ブロック部のｐ型ＡｌＧａＡｓ層７０９とコンタクト
部のｐ型ＡｌＧａＡｓ層７１１を電気的に分離してい
る。層７１２はリッジ底面の下クラッド７０３の（００
１）面上に成長したＳｉドープのＡｌＧａＡｓ層であっ
てｎ型の導電型となる。
【００７１】同様に、ＧａＡｓ層でも同じ導電型が出現
する。リッジ部のＧａＡｓ層７１３はｎ型の導電型とな
り、電流ブロック部｛１１２｝Ａ面上のＧａＡｓ層７１
４はｐ型の導電型となる。電流ブロック部（００１）面
上のＧａＡｓ層７１５はｎ型の導電型となる。またコン
タクト溝｛１１２｝Ａ面上のＧａＡｓ層７１６はｐ型、
リッジ底面上のＧａＡｓ層７１７はｎ型の導電型とな
る。
【００７２】次に、ＳｉＯ2絶縁膜７１８を全面に形成
し、リッジ上部の窓開けとｐ電極部の窓開けを行い、引
き続いてｐ電極７１９とｎ電極７２０を蒸着し、合金化
をおこなってオーミック接触を形成する。
【００７３】本実施例では、第５の実施例と同様にリッ
ジや溝形成のエッチングが１回で済むとともに、フォト
リソグラフィーによって形成したストライプの幅の違い
によってエッチング後の溝の深さを制御することがで
き、漏れ電流の小さなレーザ構造を容易に作製できる。
また、本実施例は、第３実施例に適用することもでき
る。
【００７４】
【第７実施例】第１実施例の様に構成された半導体レー
ザにおいては、リッジ部とコンタクト溝部を独立にエッ
チングする製造法では工程が複雑になる、選択エッチン
グで活性層までを除去したときのリッジ幅の再現性がよ
くないという問題点があり、第５実施例や第６実施例の
様にリッジ部とコンタクト溝部を同時にエッチングする
製造法ではリッジ脇のエッチング深さの制御に精度が要
求され、なおかつ漏れ電流の経路が残るという問題点が
ある。
【００７５】本実施例は、このような問題点を解消する
ためのものであり、両性不純物を用いてｎ型とｐ型の電
流注入領域を同時に再成長する光デバイスの製造法にお
いて、電流注入領域を分離する電流ブロック領域を容易
に形成することを目標とする。
【００７６】図８は本発明の第７の実施例を示す図であ
る。図８（ａ）において半絶縁性ＧａＡｓ（００１）基
板８０１上に、ノンドープＧａＡｓバッファ層８０２、
ｐ型ＡｌＧａＡｓ下クラッド層８０３、ｐ型ＡｌＧａＡ
ｓ光閉じ込め層８０４、ノンドープＧａＡｓ／ＡｌＧａ
Ａｓ多重量子井戸構造活性層８０５、ｎ型ＡｌＧａＡｓ
光閉じ込め層８０６、ｎ型ＡｌＧａＡｓ上クラッド層８
０７が順次積層されている。この上にフォトレジスト膜
８０８を形成し、フォトリソグラフィーによってパター
ニングする。図８ではレジストの残っている部分の幅を
圧縮して描いている。ここでリッジ部として幅Ｗrのス
トライプを残した。また、コンタクト溝部として幅Ｗc
の開口部を設けた。リッジ部とコンタクト部の間は、電
流ブロック部として幅Ｗ1から幅Ｗ7の７本の開口部を設
けた。これらのストライプ及び開口部はいずれも［１−
１０］方向を長手方向としている。
【００７７】電流ブロック部の開口幅Ｗ1、・・・、Ｗ7
は、 Ｗ1＜Ｗ2＜・・・＜Ｗ7 と単調に増加し、また Ｗn+1−Ｗn＜２（Ｄa−Ｄn）／ｔａｎθ（ｎ＝１、・・・、６）（１） 或はΔＷ＜２Ｄ／ｔａｎθ （Ｗn+1−Ｗn＝ΔＷ、（Ｄ
a−Ｄn）＝Ｄとする）となって、隣り合うエッチング溝
の深さの差がノンドープの活性層８０５の厚さよりも小
さくなるようなマスクパターンを用いた。ここで、図９
（ａ）に示す様にｎ型ＡｌＧａＡｓ光閉じ込め層８０６
とｎ型ＡｌＧａＡｓ上クラッド層８０７を合わせた厚さ
をＤn、これに加えて活性層８０５を合わせた厚さをＤ
a、エッチング溝の斜面と基板のなす角をθとしてい
る。
【００７８】また、エッチング時のアンダーカットによ
る深さ方向のエッチング量をＤucとすると、Ｗ1、Ｗ7に
ついてはそれぞれ、 Ｗ1＜２（Ｄn−Ｄuc）／ｔａｎθ ２（Ｄa−Ｄuc）／ｔａｎθ＜Ｗ7 となるようなマスクパターンを用いた。アンダーカット
量はエッチング条件によって決まり、或るばらつきを持
った量であるが、そのばらつきがあっても、Ｗ1、Ｗ7が
これを満たす様になっている。本実施例においては、エ
ッチング深さのばらつきとして、目標値からノンドープ
の活性層８０５の厚さの２倍程度のずれを許容してい
る。また、アンダーカット量の開口部幅依存性は無視し
た。
【００７９】図９（ｂ）に示す様に、リン酸系のウェッ
トエッチングを行うと｛１１１｝Ａ面にたいするエッチ
ングレートが（００１）面に対するエッチングレートに
比べて遅いので、（００１）面から約５５°傾いた｛１
１１｝Ａ面が露出する。図８（ｂ）に示した様にアンダ
ーカットも生じている。レジスト８０８の開口部幅がＷ
iのときエッチング溝の深さは （Ｗi・ｔａｎθ）／２＋Ｄuc となる。ここで、Ｄucはエッチングレートと時間によっ
て決まる量である。開口幅が（１）式を満たすとき、エ
ッチングレートやエッチング時間に多少のずれがあって
も電流ブロック部の複数の溝のうちには溝の深さがちょ
うどノンドープの活性層８０５に達しているものが必ず
１つは存在する。この溝が実質的な電流ブロック部とし
て機能する。
【００８０】レジスト８０８を除去し、この上に両性不
純物のＳｉをドーパントとして用いたＣＢＥ法でＡｌＧ
ａＡｓ層８０９、８１０、８１１、８１２とＧａＡｓコ
ンタクト層８１３、８１４、８１５、８１６を再び成長
する。
【００８１】層８０９はリッジ部の上クラッド８０７の
ｎ型ＡｌＧａＡｓ（００１）面上に成長したＳｉドープ
のＡｌＧａＡｓ層であってｎ型の導電型を示し、一方、
コンタクト溝部の｛１１１｝Ａ面上に成長したＳｉドー
プのＡｌＧａＡｓ層８１０はｐ型の導電型を示す。層８
１１は電流ブロック部の溝の｛１１１｝Ａ面上に成長し
たＳｉドープのＡｌＧａＡｓ層であってｐ型の導電型を
示す。層８１２はリッジ部以外の場所の上クラッド８０
７の（００１）面上に成長したＳｉドープのＡｌＧａＡ
ｓ層であって、層８０９同様、ｎ型の導電型となる。
【００８２】同様に、ＧａＡｓ層８１３、８１４、８１
５、８１６でも同じ導電型が出現する。リッジ上部のＧ
ａＡｓ層８１３はｎ型の導電型となり、コンタクト溝部
のＧａＡｓ層８１４はｐ型の導電型、電流ブロック溝部
のＧａＡｓ層８１５はｐ型の導電型、上クラッド８０７
の（００１）面上のＧａＡｓ層８１６はｎ型の導電型と
なる。
【００８３】次にＳｉＯ2絶縁膜８１７を形成し、リッ
ジ上部の窓開けとｐ電極部の窓開けを行い、窓開け後に
ｐ電極８１９とｎ電極８２０を蒸着し、合金化をおこな
ってオーミック接触を形成する。
【００８４】この半導体レーザの動作について説明す
る。ｐ電極８１９からｐ型コンタクト層８１４へ注入さ
れた正孔は、ｐ型ＡｌＧａＡｓ層８１０から下側ｐ型Ａ
ｌＧａＡｓクラッド層８０３、ｐ型光閉じ込め層８０４
を経て、活性層であるＧａＡｓ／ＡｌＧａＡｓ多重量子
井戸８０５のうちリッジの直下の部分に注入される。ま
た、リッジ上部のｎ型コンタクト層８１３から注入され
た電子は、ｎ型ＡｌＧａＡｓ層８０９から上側ｎ型Ａｌ
ＧａＡｓクラッド層８０７、ｎ型光閉じ込め層８０６を
経て、活性層であるＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸８０５に注入される。こうして活性層８０５において
電流注入による反転分布が形成され、レーザ発振がおこ
る。
【００８５】図８（ｄ）に示す様に、電流ブロック部で
は、先に述べた溝の深さが丁度ノンドープの活性層８０
５に達している溝の所で、溝の上に成長したｐ型ＡｌＧ
ａＡｓ層８２４が、この溝の左右のｎ型ＡｌＧａＡｓ層
８０６、８０７を電気的に分離している。これよりも深
い溝の所では、電流ブロック部のｐ型層８２３は下側光
閉じ込め層８０４のｐ型層と電気的に接続しているが、
このｐ型層８２３から上側ｎ型クラッド層８０７や上側
光閉じ込め層８０６を経てｎ型電極８２０にいたる漏れ
電流の経路は、ｐ型ＡｌＧａＡｓ層８２４のところのｎ
ｐ接合によって逆バイアスとなるので、漏れ電流は小さ
く抑えられる。
【００８６】本実施例においてはコンタクト溝を１つし
か図示していないが、これは複数あったほうが、｛１１
１｝Ａ面上に成長してｐ型の導電型を示すＳｉドープの
ＡｌＧａＡｓ層８１０の活性化率が低くても、素子抵抗
が大きくならない。また、溝が１本の場合と比べてｐ型
のコンタクト層８１４が露出している面積が広くなるの
で、ＳｉＯ2上の窓開け工程が容易になる。
【００８７】以上の説明において、（００１）面上に
［１−１０］方向のリッジを形成して（００１）面と
（１１１）面及び（−１−１１）面を利用する例を示し
たが、｛１１１｝Ａ面が利用できればよいので、基板面
は（１００）面、（０１０）面、（−１００）面などの
結晶学的に等価な面であってもよい。
【００８８】また、同様の層構成を用いて活性層のバン
ドギャップをかえることで、逆バイアスを印加して量子
閉じ込めシュタルク効果などを利用した変調器として機
能するデバイスや導波路型のＰＩＮディテクタとするこ
とも可能である。また、本実施例は、第３実施例に適用
することもできる。
【００８９】
【第８実施例】図１０は本発明の第８の実施例を示す図
である。図１０において、半絶縁性ＧａＡｓ（１１１）
Ａ基板９０１上に、ノンドープＧａＡｓバッファ層９０
２、ｎ型ＡｌＧａＡｓ下クラッド層９０３、ｎ型ＡｌＧ
ａＡｓ下光閉じ込め層９０４、ノンドープＧａＡｓ／Ａ
ｌＧａＡｓ多重量子井戸構造活性層９０５、ｐ型ＡｌＧ
ａＡｓ上光閉じ込め層９０６、ｐ型ＡｌＧａＡｓ上クラ
ッド層９０７が順次積層されている。
【００９０】この上にフォトレジスト膜９０８を形成
し、フォトリソグラフィーによってパターニングする。
ここでリッジ部として幅Ｗ4rのストライプを残した。ま
た、コンタクト溝部として幅Ｗ4cの開口部を設けた。リ
ッジ部とコンタクト部の間は、電流ブロック部として幅
Ｗ41から幅Ｗ45の５本の開口部を設けた。
【００９１】これらのストライプ及び開口部はいずれも
［１−１０］方向を長手方向としている。また、第７の
実施例と同様に、電流ブロック部の開口部幅はリッジ部
からコンタクト部へ近づくにつれて広くなっている。
【００９２】ここで、硫酸系のウェットエッチングを行
い、結晶面方位によるエッチングレートの差を利用して
図１０（ｂ）に示す様に、（００１）面と（１１０）面
で囲まれた傾きのあるＶ溝を形成した。
【００９３】ここでも、先の実施例と同様、エッチング
レートやエッチング時間に多少のずれがあっても、電流
ブロック部の溝の中には溝の深さが丁度ノンドープの活
性層９０５に達しているものが必ず１つは存在し、この
溝が実質的な電流ブロック部として機能する。
【００９４】この上に、両性不純物のＳｉをドーパント
として用いたＣＢＥ法でＡｌＧａＡｓ層９１０−９１４
と、ＧａＡｓコンタクト層９１５−９１９を再成長す
る。
【００９５】リッジの上に成長したＳｉドープのＡｌＧ
ａＡｓ層９１０は上クラッド９０７の（１１１）面上に
成長してｐ型の導電型を示し、コンタクト溝部に成長し
たＳｉドープのＡｌＧａＡｓ層９１１と９１２は下クラ
ッド９０３や活性層９０５や上クラッド９０７の（００
１）面上と（１１０）面上に成長して、いずれもｎ型の
導電型を示す。電流ブロック部、リッジの脇の溝に成長
したＳｉドープのＡｌＧａＡｓ層９１３はｎ型の導電型
を示し、リッジ部以外に残った（１１１）面上に成長し
たＳｉドープのＡｌＧａＡｓ層９１４はｎ型の導電型と
なる。
【００９６】同様に、ＧａＡｓ層９１５−９１９でも同
じ導電型が出現する。リッジ上部のＧａＡｓ層９１５は
ｐ型の導電型となり、コンタクト溝部のＧａＡｓ層９１
６、９１７はｎ型の導電型、電流ブロック溝部のＧａＡ
ｓ層９１８はｐ型の導電型、上クラッド１０７の（１１
１）面上のＧａＡｓ層９１９はｎ型の導電型となる。
【００９７】次に、ＳｉＯ2絶縁膜９２０を形成し、リ
ッジ上部の窓開けとｎ電極部の窓開けを行い、窓開け後
にｐ電極９２１とｎ電極９２２を蒸着し、合金化をおこ
なってオーミック接触を形成する。
【００９８】この半導体レーザの動作について説明す
る。ｎ電極９２２からｎ型コンタクト層９１６、９１７
へ注入された電子は、ｎ型ＡｌＧａＡｓ層９１１、９１
２から下側クラッド層９０３、ｎ型光閉じ込め層９０４
を経て、活性層であるＧａＡｓ／ＡｌＧａＡｓ多重量子
井戸９０５のうちリッジ直下の部分に注入される。ま
た、リッジ上部のｐ型コンタクト層９１５から注入され
た電子は、ｐ型ＡｌＧａＡｓ層９１０から上側ｎ型Ａｌ
ＧａＡｓクラッド層９０７、ｎ型光閉じ込め層９０６を
経て、活性層であるＧａＡｓ／ＡｌＧａＡｓ多重量子井
戸９０５に注入される。こうして、活性層９０５におい
て電子注入による反転分布が形成されて、レーザ発振が
おこる。
【００９９】また、同様の層構成を用いて活性層９０５
のバンドギャップをかえることで、逆バイアスを印加し
て量子閉じ込めシュタルク効果などを利用した変調器と
して機能するデバイスや導波路のＰＩＮディテクタとす
ることも可能である。
【０１００】本実施例では（１１１）面上に［１−１
０］方向のリッジを形成する例を示したが、（１１１）
面上には結晶学的に［１−１０］方向に等価な方向とし
て［０１−１］、［−１０１］の３つがあり、このうち
どの方向を選んでもよい。その他の点は第７実施例と同
じである。
【０１０１】
【第９実施例】図１１は本発明の第９の実施例を示す図
である。図１１（ａ）において、ｎ+−ＧａＡｓ（００
１）基板１１０１上に、ｎ型ＧａＡｓバッファ層１１０
２、ｎ型ＡｌＧａＡｓ下クラッド層１１０３、ノンドー
プＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造光ガイド層
１１０４、ｐ型ＡｌＧａＡｓ分離層１１０５、ノンドー
プＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層１１
０６、ｎ型ＡｌＧａＡｓ上クラッド層１１０７が順次積
層されている。
【０１０２】図１１（ａ）に示す様に、フォトリソグラ
フィーによるパターニングと選択エッチングによって、
活性層１１０６までを取り除いてｐ型分離層１１０５ま
で達するリッジ１１０８を［１−１０］方向に形成す
る。
【０１０３】このとき、リッジの側面には、｛１１１｝
Ａ面が露出する様にリアクティブ・イオン・エッチング
として知られるケミカルなドライエッチング法とアンモ
ニア系のエッチャントによるウェットエッチングを併用
する。Ａｌ混晶比に対する選択性によって活性層１１０
６までが除去されて、リッジの脇には分離層１１０５の
（００１）面が露出している。
【０１０４】また、図１１（ｂ）に示す様に、引き続い
てフォトリソグラフィーによるパターニングとエッチン
グによって、先のリッジよりも深くｐ型分離層１１０５
にいたるコンタクト溝１１０９を［１−１０］方向に複
数本ならべて形成する。この溝は｛１１２｝Ａ面が側面
に露出する様に硫酸系のエッチャントによるウェットエ
ッチングによって形成する。
【０１０５】この上に、図１１（ｃ）に示す様に、両性
不純物のＳｉをドーパントとして用いたＣＢＥ法でＡｌ
ＧａＡｓ層１１１０、１１１１、１１１２、１１１３、
１１１４と、ＧａＡｓコンタクト層１１１５、１１１
６、１１１７、１１１８、１１１９を再び成長する。
【０１０６】層１１１０は上クラッド１１０７のｎ型Ａ
ｌＧａＡｓ（００１）面上に成長したＳｉドープのＡｌ
ＧａＡｓ層であってｎ型の導電型を示し、一方、ｐ型分
離層１１０５から上クラッド１１０７にわたっての溝１
１０９の｛１１２｝Ａ面上に成長したＳｉドープのＡｌ
ＧａＡｓ層１１１１はｐ型の導電型を示す。層１１１２
はリッジ側面の｛１１１｝Ａ面上に成長したＳｉドープ
のＡｌＧａＡｓ層であってｐ型の導電型を示し、リッジ
に対する電流閉じ込めの機能を果たす。層１１１３はコ
ンタクト溝に隣接した上クラッド１１０７の（００１）
面上に成長したＳｉドープのＡｌＧａＡｓ層であって、
層１１１０同様、ｎ型の導電型となり、ｐ−ＡｌＧａＡ
ｓ層１１１１に対する電流閉じ込めの働きをする。ま
た、層１１１４はリッジ底面の（００１）面上に成長し
たＳｉドープのＡｌＧａＡｓ層であってｎ型の導電型と
なる。
【０１０７】同様に、ＧａＡｓ層１１１５、１１１６、
１１１７、１１１８、１１１９でも同じ導電型が出現す
る。リッジ上部のＧａＡｓ層１１１５はｎ型の導電型と
なり、コンタクト溝部のＧａＡｓ層１１１６はｐ型の導
電型となる。リッジ斜面上のＧａＡｓ層１１１７はｐ型
の導電型となり、コンタクト溝１１０９に隣接した（０
０１）面上のＧａＡｓ層１１１８はｎ型の導電型とな
り、またリッジ底面のＧａＡｓ層１１１９はｎ型であ
る。
【０１０８】次に、図１１（ｄ）に示す様に、ＳｉＯ2
絶縁膜１１２０を形成し、リッジ上部の窓開けとｐ電極
部の窓開けを行い、窓開け後にｐ電極１１２１とｎ電極
１１２２、１１２３を蒸着し、合金化をおこなってオー
ミック接触を形成する。
【０１０９】この半導体レーザの動作について図１１
（ｄ）に従って説明する。ｐ型コンタクト層１１１６か
ら注入された正孔は、ｐ型ＡｌＧａＡｓ層１１１１から
ｐ型ＡｌＧａＡｓ分離層１１０５を経て、活性層である
ＧａＡｓ／ＡｌＧａＡｓ多重量子井戸１１０６のうちリ
ッジ１１０８の直下の部分に注入される。また、リッジ
上部のｎ型コンタクト層１１１５から注入された電子
は、ｎ型ＡｌＧａＡｓ層１１１０から活性層であるＧａ
Ａｓ／ＡｌＧａＡｓ多重量子井戸１１０６に注入され
る。こうして活性層１１０６において電流注入による反
転分布が形成されて、レーザ発振がおこる。
【０１１０】また、基板１１０１側のｎ電極１１２２を
ｐ電極１１２１よりも高い電位にバイアスすることで、
光ガイド層１１０４に電界を印加する事が可能となり、
光ガイド層１１０４からのキャリアの掃き出しや光ガイ
ド層１１０４での量子閉じ込めシュタルク効果（ＱＣＳ
Ｅ）を介してそこの屈折率を変調させる事ができ、ＴＴ
Ｇと同様に変調電流に対して単純な依存性を持つ波長可
変デバイスとなる。
【０１１１】本実施例においてはコンタクト溝１１０９
が複数あるために、｛１１２｝Ａ面上に成長してｐ型の
導電型を示すＳｉドープのＡｌＧａＡｓ層１１１１の活
性化率が低くても、素子抵抗が大きくならない。また、
コンタクト溝部の面指数を基板１１０１に対する傾きの
緩いものとすることで、コンタクト溝部１１０９の幅を
大きくする事ができる。また、溝が１本の場合と比べて
ｐ型のコンタクト層１１１６が露出している面積が広く
なるので、ＳｉＯ2上の窓開け工程が容易になる。
【０１１２】以上の説明において、（００１）面上に
［１−１０］方向のリッジを形成して（００１）面と
（１１１）面及び（−１−１１）面、（１１２）面及び
（−１−１２）面を利用する例を示したが、｛１１１｝
Ａ面や｛１１２｝Ａ面が利用できればよいので、基板面
は（１００）面、（０１０）面、（−１００）面などの
結晶学的に等価な面であってもよい。
【０１１３】また、本実施例は、第３実施例に適用する
こともできる。この場合、グレーティングを形成する必
要はない。
【０１１４】
【第１０実施例】図１２は本発明の第１０の実施例を示
す図である。図１２（ａ）において、ｎ+−ＧａＡｓ
（００１）基板１２０１上に、ｎ型ＧａＡｓバッファ層
１２０２、ｎ型ＡｌＧａＡｓ下クラッド層１２０３、ノ
ンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造光ガ
イド層１２０４、ｐ型ＡｌＧａＡｓ分離層１２０５、ノ
ンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性
層１２０６、ｎ型ＡｌＧａＡｓ上クラッド層１２０７が
順次積層されている。この上にレジスト膜１２０８を形
成し、フォトリソグラフィによるパターニングを行う。
【０１１５】図１２（ｂ）に示す様に、フォトリソグラ
フィーによるパターニングとエッチングによって、上ク
ラッド層１２０７と活性層１２０６を取り除いて［１−
１０］方向に伸びるリッジ１２０９と同方向に伸びるエ
ッチング溝１２１０を複数形成する。 このとき、リッ
ジ１２０９の側面には｛１１１｝Ａ面が露出する様にア
ンモニア系のエッチャントによるウェットエッチングを
用いる。
【０１１６】この上に、図１２（ｃ）に示す様に、両性
不純物のＳｉをドーパントとして用いたＣＢＥ法でＡｌ
ＧａＡｓ層１２１１、１２１２、１２１３、１２１４、
１２１５とＧａＡｓコンタクト層１２１６、１２１７、
１２１８、１２１９、１２２０を再び成長する。
【０１１７】層１２１１は上クラッド１２０７のｎ型Ａ
ｌＧａＡｓ（００１）面上に成長したＳｉドープのＡｌ
ＧａＡｓ層であってｎ型の導電型を示し、一方、ｐ型分
離層１２０５から上クラッド１２０７にわたっての溝１
２１０の｛１１１｝Ａ面上に成長したＳｉドープのＡｌ
ＧａＡｓ層１２１２はｐ型の導電型を示す。層１２１３
はリッジ側面の｛１１１｝Ａ面上に成長したＳｉドープ
のＡｌＧａＡｓ層であってｐ型の導電型を示し、リッジ
に対する電流閉じ込めの機能を果たす。層１２１４はコ
ンタクト溝１２１０に隣接した上クラッド１２０７の
（００１）面上に成長したＳｉドープのＡｌＧａＡｓ層
であって、層１２１１同様、ｎ型の導電型となり、ｐ−
ＡｌＧａＡｓ層１２１２に対する電流閉じ込めの働きを
する。また、層１２１５はリッジ底面の（００１）面上
に成長したＳｉドープのＡｌＧａＡｓ層であって、ｎ型
の導電型となる。
【０１１８】同様に、ＧａＡｓ層１２１６、１２１７、
１２１８、１２１９、１２２０でも同じ導電型が出現す
る。リッジ上部のＧａＡｓ層１２１６はｎ型の導電型と
なり、コンタクト溝部のＧａＡｓ層１２１７はｐ型の導
電型となる。リッジ斜面上のＧａＡｓ層１２１８はｐ型
の導電型となり、コンタクト溝１２１０に隣接した（０
０１）面上のＧａＡｓ層１２１９はｎ型の導電型とな
り、またリッジ底面のＧａＡｓ層１２２０はｎ型であ
る。
【０１１９】次に、図１２（ｄ）に示す様にＳｉＯ2絶
縁膜１２２１を形成し、リッジ上部の窓開けとｐ電極部
の窓開けを行い、窓開け後にｐ電極１２２２とｎ電極１
２２３、１２２４を蒸着し、合金化をおこなってオーミ
ック接触を形成する。
【０１２０】この半導体レーザの電流注入の経路は第９
の実施例とほとんど変わらないが、本実施例において
は、ｐ型分離層１２０５からｐ型閉じ込め層１２１３へ
漏れる電流成分があって、電流の閉じ込めが完全ではな
い。しかし、リッジ１２０９とコンタクト溝１２１０を
形成する為のエッチング工程が１度で済む点で、製造工
程が短くなるのが特徴である。また、基板側のｎ電極１
２２４をｐ電極１２２２よりも高電位にバイアスする事
で、下側の光ガイド層１２０４に電界を印加して、発振
波長をチューニングできる事は第９の実施例と同様であ
る。また、本実施例は、第３実施例に適用することもで
きる。この場合も、グレーティングを形成する必要はな
い。
【０１２１】
【第１１実施例】図１３は本発明の第１１の実施例を示
す図である。図１３（ａ）において、ｎ+ −ＧａＡｓ
（００１）基板１３０１上に、ｎ型ＧａＡｓバッファ層
１３０２、ｎ型ＡｌＧａＡｓ下クラッド層１３０３、ノ
ンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造光ガ
イド層１３０４、ｐ型ＡｌＧａＡｓ分離層１３０５、ノ
ンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性
層１３０６、ｎ型ＡｌＧａＡｓ上クラッド層１３０７が
順次積層されている。この上にレジスト膜１３０８を形
成し、フォトリソグラフィによるパターニングを行う。
【０１２２】図１３（ｂ）に示す様に、フォトリソグラ
フィーによるパターニングとエッチングによって、上ク
ラッド層１３０７と活性層１３０６を取り除いて［１−
１０］方向に伸びるリッジ１３０９と同方向に伸びる深
いエッチング溝１３１０と同方向に伸びる浅いエッチン
グ溝１３１１とを複数形成する。このとき、溝の深さは
フォトリソグラフィーによるパターンの開口部幅によっ
て制御する。リッジ１３０９の側面に｛１１１｝Ａ面が
露出する様にアンモニア系のエッチャントによるウェッ
トエッチングを用いる。
【０１２３】この上に、両性不純物のＳｉをドーパント
として用いたＣＢＥ法でＡｌＧａＡｓ層１３１２、１３
１３、１３１４、１３１５、１３１６とＧａＡｓコンタ
クト層１３１７、１３１８、１３１９、１３２０、１３
２１を再び成長する。
【０１２４】層１３１２は上クラッド１３０７のｎ型Ａ
ｌＧａＡｓ（００１）面上に成長したＳｉドープのＡｌ
ＧａＡｓ層であってｎ型の導電型を示し、一方、ｐ型分
離層１３０５から上クラッド１３０７にわたっての溝１
３１０の｛１１１｝Ａ面上に成長したＳｉドープのＡｌ
ＧａＡｓ層１３１３はｐ型の導電型を示す。層１３１４
は電流ブロック部１３１１の｛１１１｝Ａ面上に成長し
たＳｉドープのＡｌＧａＡｓ層であって、ｐ型の導電型
を示す。層１３１５はリッジ側面の｛１１１｝Ａ面上に
成長したＳｉドープのＡｌＧａＡｓ層であってｐ型の導
電型を示し、リッジ１３０９に対する電流閉じ込めの機
能を果たす。層１３１６は電流ブロック部の上クラッド
１３０７の（００１）面上に成長したＳｉドープのＡｌ
ＧａＡｓ層であって、層１３１２同様、ｎ型の導電型と
なり、ｐ型ＡｌＧａＡｓ層１３１４と交互に並んでｐｎ
ｐｎの電流閉じ込め構造となる。
【０１２５】同様に、ＧａＡｓ層１３１７、１３１８、
１３１９、１３２０、１３２１でも同じ導電型が出現す
る。リッジ上部のＧａＡｓ層１３１７はｎ型の導電型と
なり、コンタクト溝部１３１０のＧａＡｓ層１３１８は
ｐ型の導電型となる。電流ブロック部１３１１のＧａＡ
ｓ層１３１９はｐ型の導電型となり、リッジ斜面上のＧ
ａＡｓ層１３２０はｐ型の導電型となり、電流ブロック
部の（００１）面上のＧａＡｓ層１３２１はｎ型の導電
型となる。
【０１２６】次に、ＳｉＯ2絶縁膜１３２２を形成し、
リッジ上部の窓開けとｐ電極部の窓開けを行い、窓開け
後にｐ電極１３２３とｎ電極１３２４、１３２５を蒸着
し、合金化をおこなってオーミック接触を形成する。
【０１２７】この半導体レーザの電流注入の経路はやは
り第９の実施例とほとんど変わらない。しかし、リッジ
１３０９、コンタクト溝１３１０、電流ブロック部１３
１１を形成する為のエッチング工程が１度で済み、また
エッチング深さを場所によって変えていることが特徴で
ある。更に、下側の導波路（分離層１３０５）に電界を
印加して発振波長をチューニングする事も第９の実施例
と同様である。また、本実施例は、第３実施例に適用す
ることもできる。この場合、グレーティングを形成する
必要はない。
【０１２８】上の実施例では、ＧａＡｓ／ＡｌＧａＡｓ
系の材料で説明したが、ＩｎＧａＡｓＰ／ＩｎＰ系やＧ
ａＩｎＰ／ＡｌＧａＩｎＰ系の半導体レーザにおいても
本発明が適用できることはいうまでもない。また、結晶
軸の方向が基板平面の法線と０から５度程度ずれたオフ
基板を用いた場合にも本発明が適用できることも明らか
である。
【０１２９】
【発明の効果】以上述べた様に、本発明の半導体レーザ
などの光半導体デバイスは、拡散工程を必要としないで
横方向電流注入或は逆バイアス印加型の光半導体デバイ
スを作製する事を可能とする。
【０１３０】また、本発明の半導体レーザなどの光半導
体デバイスは、拡散工程を必要としないで素子抵抗の小
さい横方向電流注入或は逆バイアス印加型の光半導体デ
バイスを容易に作製する事を可能とする。
【０１３１】また、横方向電流注入或は逆バイアス印加
型の半導体レーザなどの光半導体デバイスを作製する際
に、エッチング条件を厳密に規定しなくても容易に電流
ブロック構造を作製することができる。
【０１３２】また、本発明の半導体レーザなどの光半導
体デバイスは、リッジに対する埋込み構造で光に対する
横方向の閉じこめ構造を与えながら、漏れ電流のパスを
狭くした２層光ガイド構造を容易に作製する事を可能と
する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
【図４】本発明の第４の実施例を示す図である。
【図５】本発明の第５の実施例を示す図である。
【図６】本発明の第５の実施例の漏れ電流を説明する図
である。
【図７】本発明の第６の実施例を示す図である。
【図８】本発明の第７の実施例を示す図である。
【図９】本発明の第７の実施例のアンダーカット等を説
明する図である。
【図１０】本発明の第８の実施例を示す図である。
【図１１】本発明の第９の実施例を示す図である。
【図１２】本発明の第１０の実施例を示す図である。
【図１３】本発明の第１１の実施例を示す図である。
【図１４】従来の横方向電流注入型半導体レーザを示す
図である。
【図１５】従来のＴＴＧ半導体レーザを示す図である。
【符号の説明】
２０１，５０１，６０１ ＧａＡｓ（００１）半絶
縁性基板 ２０２，３０２，６０２ ノンドープＧａＡｓバッ
ファ層 ２０３，５０３，６０３ ｐ型ＡｌＧａＡｓ下クラ
ッド層 ２０４，３０４，５０４，６０４，９０５ 多重量
子井戸構造活性層 ２０５，５０５，６０５ ｎ型ＡｌＧａＡｓ上クラ
ッド層 ２０６，５０６，６０６ リッジ部 ２０７，５０７，６０７ コンタクト溝 ２０８，５０８，６０８ Ｓｉドープｎ−ＡｌＧａ
Ａｓ埋込み層 ２０９，５０９，６０９，６１１ Ｓｉドープｐ−
ＡｌＧａＡｓ埋込み層 ２１３，５１３，６１３ Ｓｉドープｎ−ＧａＡｓ
コンタクト層 ２１４，５１４，６１４ Ｓｉドープｐ−ＧａＡｓ
コンタクト層 ２１８，５１８，６１８ ＳｉＯ2絶縁膜 ２１９，３２５，４０９，５１９，６１９ ｐ電極 ２２０，３２６，４０８，５２０，６２０ ｎ電極 ３０１，９０１ ＧａＡｓ（１１１）半絶縁性基板 ３０３，９０３ ｎ型ＡｌＧａＡｓ下クラッド層 ３０５，９０７ ｐ型ＡｌＧａＡｓ上クラッド層 ３０６，３０８ （００１）面 ３０７，３０９ （００１）面 ３１０，９１０ Ｓｉドープｐ−ＡｌＧａＡｓ埋込
み層 ３１１，３１２，９１１，９１２，９１３ Ｓｉド
ープｎ−ＡｌＧａＡｓ埋込み層 ３１７，９１５ Ｓｉドープｐ−ＧａＡｓコンタク
ト層 ３１８，３１９，９１６，９１７ Ｓｉドープｎ−
ＧａＡｓコンタクト層 ３２４，９２０ ＳｉＯ2マスク ４０１ ＤＦＢレーザ部 ４０２ 光変調器部 ４０３，４０４ 電極分離部 ４０５ 素子分離部 ４０６ リッジ部 ４０７ コンタクト溝 ７０１，８０１ ＧａＡｓ（００１）半絶縁性基
板 ７０３，８０３ ｐ型ＡｌＧａＡｓ下クラッド層 ７０４，８０４ ｐ型ＡｌＧａＡｓ下光閉じ込め
層 ７０５，８０５ 多重量子井戸構造活性層 ７０６，８０６ ｎ型ＡｌＧａＡｓ上光閉じ込め
層 ７０７，８０８ フォトレジスト膜 ７０８，８０９ Ｓｉドープｎ−ＡｌＧａＡｓ埋
込み層 ７０９，８１０ Ｓｉドープｐ−ＡｌＧａＡｓ埋
込み層 ７１１，８１１ Ｓｉドープｐ−ＡｌＧａＡｓ埋
込み層 ７１３，８１３ Ｓｉドープｎ−ＧａＡｓコンタ
クト層 ７１４ Ｓｉドープｐ−ＧａＡｓ電流ブロック層 ７１６，８１４ Ｓｉドープｐ−ＧａＡｓコンタ
クト層 ７１８，８１７ ＳｉＯ2絶縁膜 ７１９，８１９ ｐ電極 ７２０，８２０ ｎ電極 ８０７ ｎ型ＡｌＧａＡｓ上クラッド層 ８２４ 電流ブロック部 ９０４ ｎ型ＡｌＧａＡｓ下光閉じ込め層 ９０６ ｐ型ＡｌＧａＡｓ上光閉じ込め層 ９０８ フォトレジスト膜 ９２１ ｐ電極 ９２２ ｎ電極 １１０１，１２０１，１３０１ ｎ型ＧａＡｓ
（００１）基板 １１０３，１２０３，１３０３ ｎ型ＡｌＧａＡ
ｓ下クラッド層 １１０４，１２０４，１３０４ ノンドープＧａ
Ａｓ／ＡｌＧａＡｓ多重量子井戸構造光ガイド層 １１０５，１２０５，１３０５ ｐ型ＡｌＧａＡ
ｓ分離層 １１０６，１２０６，１３０６ ノンドープＧａ
Ａｓ／ＡｌＧａＡｓ多重量子井戸構造活性層 １１０７，１２０７，１３０７ ｎ型ＡｌＧａＡ
ｓ下クラッド層 １１０８，１２０９，１３０８ リッジ部 １１０９，１２１０，１３０９ コンタクト溝 １１１０，１２１１，１３１２ Ｓｉドープｎ−
ＡｌＧａＡｓ埋込み層 １１１１，１２１２，１３１３ Ｓｉドープｐ−
ＡｌＧａＡｓ埋込み層 １１１５，１２１６，１３１７ Ｓｉドープｎ−
ＧａＡｓコンタクト層 １１１６，１２１７，１３１８，１３１９ Ｓｉ
ドープｐ−ＧａＡｓコンタクト層 １１２０，１２２１，１３２２ ＳｉＯ2絶縁膜 １１２１，１２２２，１３２３ ｐ電極 １１２２，１２２４，１３２５ 下側ｎ電極 １１２３，１２２３，１３２４ 上側ｎ電極 １３１０ 電流ブロック部

Claims (34)

    (57)【特許請求の範囲】
  1. 【請求項１】面指数の互いに異なる第１及び第２の領域
    上に両性不純物元素を含み形成された第１の導電型の部
    分と第２の導電型の部分とを有し、これら第１及び第２
    の導電型の部分を第１の導電型の層と第２の導電型の層
    とに挟まれた活性層に対する電子と正孔の注入経路とし
    て夫々用い、第１の導電型からなる該電流注入経路と第
    ２導電型からなる該電流注入経路との間に設けられた少
    なくとも１箇所の横方向のｐｎ逆接合によって電気的分
    離を行うことを特徴とする光半導体デバイス。
  2. 【請求項２】面指数の互いに異なる第１及び第２の領域
    上に両性不純物元素を含み形成された第１の導電型の部
    分と第２の導電型の部分とを有し、これら第１及び第２
    の導電型の部分を第１の導電型の層と第２の導電型の層
    とに挟まれた活性層に対する電界印加手段として夫々用
    い、該第１の導電型の部分と該第２の導電型の部分との
    間に設けられた少なくとも１箇所の横方向のｐｎ逆接合
    によって所望の電界を該活性層に印加するための電気的
    分離を行うことを特徴とする光半導体デバイス。
  3. 【請求項３】前記第１の領域は、基板上の前記第１の導
    電型の層、前記活性層、及び前記第２の導電型の層を含
    み構成される部材に形成された側面で画されるリッジで
    あり、前記第２の領域は、該部材に形成された斜面で画
    されるエッチング溝であることを特徴とする請求項１ま
    たは２記載の光半導体デバイス。
  4. 【請求項４】｛００１｝の面指数を持つ基板を用い、前
    記リッジの側面及びエッチング溝の斜面に露出した面が
    ｛１１１｝Ａ面或は｛１１２｝Ａ面或は｛１１３｝Ａ面
    であることを特徴とする請求項３記載の光半導体デバイ
    ス。
  5. 【請求項５】｛１１１｝の面指数を持つ基板を用い、前
    記リッジの側面及びエッチング溝の斜面に露出した面が
    ｛００１｝面或は｛１１４｝面であることを特徴とする
    請求項第３項の光半導体デバイス。
  6. 【請求項６】前記リッジ、エッチング溝は、エピ膜上に
    開口幅の異なるストライプ状のレジストパターンを設
    け、これをマスクとしてウェットエッチングする方法を
    用いて形成されたものであることを特徴とする請求項３
    記載の光半導体デバイス。
  7. 【請求項７】前記リッジ及びエッチング溝は、これらの
    加工のためのエッチングを同時に行って形成されたもの
    であることを特徴とする請求項３記載の光半導体デバイ
    ス。
  8. 【請求項８】｛００１｝或はその近傍の面指数を持つ基
    板を用い、長手方向を〈１−１０〉方向とするリッジ、
    エッチング溝を、基板から２５度から５４度傾いた面が
    露出する様に加工し、その後に両性不純物をドーパント
    として用いたＭＢＥ法、ＣＢＥ法、ＭＯＭＢＥ法、ＧＳ
    ＭＢＥ法の何れかで前記リッジ、エッチング溝上に再成
    長層を形成し、該再成長層の一部は前記リッジ下の活性
    層への電子の注入経路或は電界印加手段となるｎ型層と
    なり、前記再成長層の別の一部は前記リッジ下の活性層
    への正孔の注入経路或は電界印加手段となるｐ型層とな
    ることを特徴とする請求項３記載の光半導体デバイス。
  9. 【請求項９】｛１１１｝Ａ或はその近傍の面指数を持つ
    基板を用い、長手方向を〈１−１０〉方向とするリッ
    ジ、エッチング溝を、基板から２５度から５４度傾いた
    面が露出する様に加工し、その後に両性不純物をドーパ
    ントとして用いたＭＢＥ法、ＣＢＥ法、ＭＯＭＢＥ法、
    ＧＳＭＢＥ法の何れかで前記リッジ、エッチング溝上に
    再成長層を形成し、該再成長層の一部は前記リッジ下の
    活性層への電子の注入経路或は電界印加手段となるｎ型
    層となり、前記再成長層の別の一部は前記リッジ下の活
    性層への正孔の注入経路或は電界印加手段となるｐ型層
    となることを特徴とする請求項３記載の光半導体デバイ
    ス。
  10. 【請求項１０】電子の注入経路或は電界印加手段と正孔
    の注入経路或は電界印加手段を分離するために、長手方
    向を〈１−１０〉方向とするエッチング溝を、基板から
    ２５度から５４度傾いた面がその斜面に露出する様に形
    成し、ここに再成長して横方向のｐｎｐ接合を形成して
    電流ブロック部としたことを特徴とする請求項３記載の
    光半導体デバイス。
  11. 【請求項１１】電流ブロック部のエッチング溝がノンド
    ープの活性層に到達していることを特徴とする請求項１
    ０記載の光半導体デバイス。
  12. 【請求項１２】電子の注入経路或は電界印加手段となる
    ｎ型層と正孔の注入経路或は電界印加手段となるｐ型層
    の間に複数の電流ブロック溝を設け、ここに再成長して
    ｎ型層とｐ型層からなる電流ブロック部を形成したこと
    を特徴とする請求項１または２記載の光半導体デバイ
    ス。
  13. 【請求項１３】電子または正孔の注入経路或は電界印加
    手段に含まれる第１の導電型層または第２の導電型層を
    成長するためのコンタクト溝を複数本設けたことを特徴
    とする請求項１または２記載の光半導体デバイス。
  14. 【請求項１４】前記ｐｎ逆接合が、活性層から上側の絶
    縁膜にいたる連続な領域を占める第１の導電型の半導体
    と、これを埋め込む第２の導電型の半導体層との接する
    部分に形成されていることを特徴とする請求項１または
    ２記載の光半導体デバイス。
  15. 【請求項１５】電子の注入経路或は電界印加手段となる
    ｎ型層と正孔の注入経路或は電界印加手段となるｐ型層
    の間に複数の開口部を含む電流ブロック部を設け、該電
    流ブロック部に設けた複数の開口部の幅が、電子及び正
    孔の一方の注入経路或は電界印加手段であるリッジから
    電子及び正孔の他方の注入経路或は電界印加手段である
    エッチング溝に近づくにしたがって単調に増加し、かつ
    隣接した開口部幅の差ΔＷがΔＷ＜２Ｄ／ｔａｎθ（た
    だし、ここでＤはノンドープの活性層の厚さであり、θ
    はエッチングで露出するリッジの側面及びエッチング溝
    の斜面と基板のなす角である）であることを特徴とする
    請求項３記載の光半導体デバイス。
  16. 【請求項１６】基板上に形成された、少なくとも第１の
    導電型の下側クラッド層、ノンドープ或は第１または第
    ２の導電型である第１の光ガイド層、第２の導電型の分
    離層、ノンドープ或は第１または第２の導電型である第
    ２の光ガイド層、第１の導電型の上側クラッド層を含ん
    だ構造を有し、上側、下側のクラッド層と分離層のそれ
    ぞれに、独立したコンタクト層と電極を形成し、２つの
    光ガイド層に対する電界印加或は電流注入を独立に行
    い、下側のクラッド層へのコンタクトは基板からとり、
    分離層へのコンタクトは、上側のクラッド層までを積層
    した後にエッチングによって開けた斜面で画されるエッ
    チング溝への埋込み再成長層を介してとり、上側クラッ
    ド層へのコンタクトは、該上側クラッド層のエッチング
    により形成された側面で画されるリッジの上へ再成長し
    た層を介してとることを特徴とする光半導体デバイス。
  17. 【請求項１７】｛００１｝或はその近傍の面指数を持つ
    ｎ型基板を用い、前記上側のクラッド層までを積層した
    後に長手方向を〈１−１０〉方向とするリッジ及びエッ
    チング溝を基板から２５度から５４度傾いた面が露出す
    る様に加工し、その後に両性不純物ををドーパントとし
    て用いたＭＢＥ法、ＣＢＥ法、ＭＯＭＢＥ法、ＧＳＭＢ
    Ｅ法の何れかで再成長層を形成し、該再成長層の一部は
    前記リッジ下の上側クラッド層への電子注入経路或は電
    界印加手段となるｎ型層となり、前記再成長層の別の一
    部は前記リッジ下の分離層への正孔の注入経路或は電界
    印加手段となるｐ型層となることを特徴とする請求項１
    ６記載の光半導体デバイス。
  18. 【請求項１８】電子の注入経路或は電界印加手段となる
    ｎ型層と正孔の注入経路或は電界印加手段となるｐ型層
    の間に複数の電流ブロック溝を設け、ここに再成長して
    ｎ型層とｐ型層からなる横方向の電流ブロック部を形成
    したことを特徴とする請求項１６記載の光半導体デバイ
    ス。
  19. 【請求項１９】リッジ及びエッチング溝は、これらの加
    工のためのエッチングを同時に行って形成されたもので
    あることを特徴とする請求項１７あるいは１８記載の光
    半導体デバイス。
  20. 【請求項２０】リッジ側面に露出した面及びエッチング
    溝の斜面に露出した面が、｛１１１｝Ａ面或は｛１１
    ２｝Ａ面或は｛１１３｝Ａ面であることを特徴とする請
    求項１７あるいは１８記載の光半導体デバイス。
  21. 【請求項２１】第１の導電型の層、ノンドープ或は第１
    または第２導電型の活性層、第２の導電型の層を基板上
    に積層し、少なくとも第２の導電型の層を除去した上面
    と側面で画されるリッジと、第１の導電型の層まで達す
    る斜面で画されるコンタクト溝を形成し、リッジの側面
    及びコンタクト溝の斜面に基板とは異なる面指数の結晶
    面を露出し、この結晶面に両性不純物を添加して再成長
    をすることで、少なくともリッジの上面には第２の導電
    型層を成長し、一方、コンタクト溝の斜面には第１の導
    電型層を成長して、これら第１及び第２の導電型層を電
    流注入経路或は電界印加の経路として用いることを特徴
    とする光半導体デバイスの製造方法。
  22. 【請求項２２】少なくとも第１の導電型の下側クラッド
    層、ノンドープ或は第１または第２の導電型である第１
    の光ガイド層、第２の導電型の分離層、ノンドープ或は
    第１または第２の導電型である第２の光ガイド層、第１
    の導電型の上側クラッド層を基板上に積層し、少なくと
    も第１の導電型の上側クラッド層を除去した上面と側面
    で画されるリッジと、第２の導電型の分離層まで達する
    斜面で画されるコンタクト溝を形成し、リッジの側面及
    びコンタクト溝の斜面に基板とは異なる面指数の結晶面
    を露出し、この結晶面に両性不純物を添加して再成長を
    することで、少なくともリッジの上面には第１の導電型
    層を成長し、一方、コンタクト溝の斜面には第２の導電
    型層を成長して、これら第１及び第２の導電型層を電流
    注入経路或は電界印加の経路として用いて２つの光ガイ
    ド層に対する電界印加或は電流注入を独立に行うことを
    特徴とする光半導体デバイスの製造方法。
  23. 【請求項２３】異なる面指数を持つ面が露出する様に、
    リッジ、コンタクト溝を形成し、その後に両性不純物を
    ドーパントとしてもちいたＭＢＥ法、ＣＢＥ法、ＭＯＭ
    ＢＥ法、ＧＳＭＢＥ法の何れかで再成長をすることを特
    徴とする請求項２１または２２記載の光半導体デバイス
    の製造方法。
  24. 【請求項２４】｛００１｝或はその近傍の面指数を持つ
    基板を用い、リッジの側面に｛１１１｝Ａ面或はその近
    傍の面指数を持つ面が露出する様にリッジやコンタクト
    溝を形成することを特徴とする請求項２１または２２記
    載の光半導体デバイスの製造方法。
  25. 【請求項２５】｛１１１｝Ａ或はその近傍の面指数を持
    つ基板を用い、リッジの側面に｛００１｝面或はその近
    傍の面指数を持つ面が露出する様にリッジやコンタクト
    溝を形成することを特徴とする請求項２１または２２記
    載の光半導体デバイスの製造方法。
  26. 【請求項２６】リッジ、コンタクト溝の形成に、エピ膜
    上に開口幅の異なるストライプ状のレジストパターンを
    設け、これをマスクとしてウェットエッチングする方法
    を用いたことを特徴とする請求項２１または２２記載の
    光半導体デバイスの製造方法。
  27. 【請求項２７】リッジ及びコンタクト溝の加工のための
    エッチングを同時に行うことを特徴とする２１または２
    ２記載の光半導体デバイスの製造方法。
  28. 【請求項２８】電子または正孔の注入経路或は電界印加
    手段に含まれる第１の導電型または第２の導電型層を成
    長するためのコンタクト溝を複数本設けることを特徴と
    する請求項２１または２２記載の光半導体デバイスの製
    造方法。
  29. 【請求項２９】電子の注入経路或は電界印加手段となる
    ｎ型層と正孔の注入経路或は電界印加手段となるｐ型層
    の間に複数の開口部を含む電流ブロック部を設け、該電
    流ブロック部に設けた複数の開口部の幅が、電子及び正
    孔の一方の注入経路或は電界印加手段であるリッジから
    電子及び正孔の他方の注入経路或は電界印加手段である
    コンタクト溝に近づくにしたがって単調に増加し、かつ
    隣接した開口部幅の差ΔＷがΔＷ＜２Ｄ／ｔａｎθ（た
    だし、ここでＤはノンドープの活性層の厚さであり、θ
    はエッチングで露出するリッジの側面及びコンタクト溝
    の斜面と基板のなす角である）であることを特徴とする
    請求項２１または２２記載の光半導体デバイスの製造方
    法。
  30. 【請求項３０】以下の工程を有することを特徴とする光
    半導体デバイスの製造方法： 第１型の導電層、活性層及び第２型の導電層を基板側か
    らこの順に有する部材を用意する工程； 少なくとも該第２の導電層を一部除去し、上面と斜面を
    有するリッジを形成する工程； 該第１の導電層の深さに達するまで該活性層を除去しコ
    ンタクト溝を形成する工程、該リッジの斜面及び該コン
    タクト溝表面は、該基板とは結晶面の面指数が異なる； 該基板上に両性不純物をドーパントとして結晶成長を行
    い、該コンタクト溝上には該第１型の導電層と同じ種類
    の導電型を有する第１の部分、該リッジ上面には該第２
    型の導電層と同じ種類の導電型を有する第２の部分、及
    び該リッジの斜面上には該第２型の導電層とは異なる導
    電型を有する第３の部分を形成する工程。
  31. 【請求項３１】前記第１の部分、第２の部分及び第３の
    部分が互いに同時に形成されることを特徴とする請求項
    ３０に記載の光半導体デバイスの製造方法。
  32. 【請求項３２】前記活性層へ電流注入のための複数の電
    極を前記基板の同一面側に形成することを特徴とする請
    求項３０に記載の光半導体デバイスの製造方法。
  33. 【請求項３３】前記リッジの斜面及び前記コンタクト溝
    は、面指数｛１１１｝Ａを有し、前記リッジの上面は、
    面指数｛００１｝Ａを有することを特徴とする請求項３
    ０に記載の光半導体デバイスの製造方法。
  34. 【請求項３４】前記結晶成長させる層は、ＡｌＧａＡｓ
    層であり、前記両性不純物はＳｉであることを特徴とす
    る請求項３０に記載の光半導体デバイスの製造方法。
JP01781494A 1994-01-18 1994-01-18 光半導体デバイス及びその製造方法 Expired - Fee Related JP3234086B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01781494A JP3234086B2 (ja) 1994-01-18 1994-01-18 光半導体デバイス及びその製造方法
DE69524794T DE69524794T2 (de) 1994-01-18 1995-01-16 Optische Halbleitervorrichtung und Herstellungsverfahren
EP95100496A EP0663710B1 (en) 1994-01-18 1995-01-16 Optical semiconductor device and method for producing the same
US08/772,061 US5728605A (en) 1994-01-18 1996-12-19 Method for producing an optical semiconductor device having a carrier injection path or an electric-field applying path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01781494A JP3234086B2 (ja) 1994-01-18 1994-01-18 光半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07211984A JPH07211984A (ja) 1995-08-11
JP3234086B2 true JP3234086B2 (ja) 2001-12-04

Family

ID=11954211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01781494A Expired - Fee Related JP3234086B2 (ja) 1994-01-18 1994-01-18 光半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US5728605A (ja)
EP (1) EP0663710B1 (ja)
JP (1) JP3234086B2 (ja)
DE (1) DE69524794T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686744A (en) * 1996-06-17 1997-11-11 Northern Telecom Limited Complementary modulation-doped field-effect transistors
JP3662402B2 (ja) * 1997-11-07 2005-06-22 三菱電機株式会社 光半導体モジュール
EP1051783B1 (de) * 1998-01-30 2002-01-09 Osram Opto Semiconductors GmbH & Co. OHG Halbleiterlaser-chip
JP3384447B2 (ja) * 1999-07-12 2003-03-10 Ｎｅｃ化合物デバイス株式会社 吸収型光変調器およびその製造方法
US7160746B2 (en) * 2001-07-27 2007-01-09 Lightwave Microsystems Corporation GeBPSG top clad for a planar lightwave circuit
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7072534B2 (en) * 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
KR20060026027A (ko) * 2003-05-29 2006-03-22 어플라이드 머티어리얼스, 인코포레이티드 광신호의 연속 라우팅
WO2005004295A2 (en) 2003-06-27 2005-01-13 Applied Materials, Inc. Pulsed quantum dot laser system with low jitter
US20050016446A1 (en) 2003-07-23 2005-01-27 Abbott John S. CaF2 lenses with reduced birefringence
JP2005039300A (ja) * 2004-11-05 2005-02-10 Mitsubishi Electric Corp 光半導体モジュール
US20060222024A1 (en) * 2005-03-15 2006-10-05 Gray Allen L Mode-locked semiconductor lasers with quantum-confined active region
US20060227825A1 (en) * 2005-04-07 2006-10-12 Nl-Nanosemiconductor Gmbh Mode-locked quantum dot laser with controllable gain properties by multiple stacking
WO2007027615A1 (en) * 2005-09-01 2007-03-08 Applied Materials, Inc. Ridge technique for fabricating an optical detector and an optical waveguide
GB2432456A (en) * 2005-11-21 2007-05-23 Bookham Technology Plc High power semiconductor laser diode
US7835408B2 (en) * 2005-12-07 2010-11-16 Innolume Gmbh Optical transmission system
US8411711B2 (en) * 2005-12-07 2013-04-02 Innolume Gmbh Semiconductor laser with low relative intensity noise of individual longitudinal modes and optical transmission system incorporating the laser
US7561607B2 (en) * 2005-12-07 2009-07-14 Innolume Gmbh Laser source with broadband spectrum emission
JP2009518833A (ja) * 2005-12-07 2009-05-07 インノルメ ゲゼルシャフト ミット ベシュレンクテル ハフツング 広帯域スペクトル発光を有するレーザ光源
CN102638003A (zh) * 2012-05-02 2012-08-15 浙江大学 分布反馈激光器阵列
KR102060383B1 (ko) * 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032033A (en) * 1976-03-18 1977-06-28 Western Electric Company, Inc. Methods and apparatus for heating articles
JPS61270886A (ja) * 1985-05-25 1986-12-01 Mitsubishi Electric Corp 半導体レ−ザ装置
US4839307A (en) * 1986-05-14 1989-06-13 Omron Tateisi Electronics Co. Method of manufacturing a stripe-shaped heterojunction laser with unique current confinement
DE3685755T2 (de) * 1986-09-23 1993-02-04 Ibm Streifenlaser mit transversalem uebergang.
US4932033A (en) * 1986-09-26 1990-06-05 Canon Kabushiki Kaisha Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
US4785457A (en) * 1987-05-11 1988-11-15 Rockwell International Corporation Heterostructure semiconductor laser
JP2630035B2 (ja) * 1990-07-27 1997-07-16 日本電気株式会社 波長可変半導体レーザ
JPH0529713A (ja) * 1991-07-22 1993-02-05 Sharp Corp 半導体レーザ素子
US5155560A (en) * 1991-07-22 1992-10-13 Eastman Kodak Company Semiconductor index guided laser diode having both contacts on same surface
US5222087A (en) * 1991-07-26 1993-06-22 Siemens Aktiengesellschaft Ttg-dfb laser diode
JP2943510B2 (ja) * 1991-08-09 1999-08-30 日本電気株式会社 可変波長半導体レーザ装置
DE59300103D1 (de) * 1992-07-08 1995-04-13 Siemens Ag Modulierbare Laserdiode für hohe Frequenzen.
JPH06181362A (ja) * 1992-12-14 1994-06-28 Canon Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP0663710A2 (en) 1995-07-19
JPH07211984A (ja) 1995-08-11
DE69524794T2 (de) 2002-08-08
US5728605A (en) 1998-03-17
EP0663710A3 (en) 1996-01-10
EP0663710B1 (en) 2002-01-02
DE69524794D1 (de) 2002-02-07

Similar Documents

Publication Publication Date Title
JP3234086B2 (ja) 光半導体デバイス及びその製造方法
EP0472221B1 (en) Method for fabricating an optical semiconductor device
JP2823476B2 (ja) 半導体レーザおよびその製造方法
JP3540042B2 (ja) 半導体デバイスの作製方法
US5208821A (en) Buried heterostructure lasers using MOCVD growth over patterned substrates
US5822349A (en) Semiconductor device and method of manufacturing the same
EP0177221B1 (en) Semiconductor laser
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
US6287884B1 (en) Buried hetero-structure InP-based opto-electronic device with native oxidized current blocking layer
JP4690515B2 (ja) 光変調器、半導体光素子、及びそれらの作製方法
US5917847A (en) Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures
JP2005064080A (ja) 半導体素子及びその製造方法
KR100310885B1 (ko) 반도체레이저및그제조방법
US20230021415A1 (en) Manufacturing Method for Semiconductor Device
JPH05299764A (ja) 半導体レーザの製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP4927769B2 (ja) 半導体レーザの作製方法及び半導体レーザ
JP2003060284A (ja) 光集積デバイスの作製方法
JP2500615B2 (ja) 埋め込み構造半導体光デバイスの製造方法
JP2000244067A (ja) 半導体レーザ素子およびその製造方法
CN117581433A (zh) 半导体光元件
JPS641072B2 (ja)
JP3522151B2 (ja) 化合物半導体レーザの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees