JPH06181362A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】ほぼ［１−１０］方向に溝を切り、斜面にｐ型
を形成しやすい（ｎｌｌ）Ａ面等がきたとしても、この
面上に積んだ半導体層がｐ型を示さない層構成を有する
半導体装置及びその製造方法である。 【構成】半導体装置において、回折格子４９などのｐ型
を形成しやすい面上にｎ型層５０を積むときに、ドーパ
ントとしてＳｉと同じＩＶ族化合物のＳｎを使用する。
また、熱処理工程を含む化合物半導体装置の製造方法に
おいて、最上層として露出する層を、蒸発しやすい元素
が過剰に取り込まれる条件で成膜する。これにより、蒸
発しやすい元素が島状に集合した部分を、最上層として
露出する層に形成し、これを熱処理時の余剰蒸気圧源と
して利用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光通信等に利用される
発振波長が安定な半導体レーザなどの半導体装置、及び
ＩＩＩ−Ｖ族化合物半導体装置などの半導体装置の製造
方法、より詳しくは熱処理工程において半導体装置の劣
化を防ぐ為の層構成を含むＩＩＩ−Ｖ族化合物半導体装
置の製造方法に関する。

【０００２】

【従来の技術及びその課題】回折格子を有した半導体レ
ーザは、光通信システム等で使われる波長安定化光源と
して、重点的に研究、開発されている。

【０００３】回折格子を有した半導体レーザの一般的な
作製法を説明する。図７は回折格子を形成する前の半導
体レーザの構成を示す。成長法としてはＭＢＥ法（分子
線エピタキシー法）を用いている。図７において、１は
基板であるところのｎ型ＧａＡｓであり、２はＳｉをド
ープしたＧａＡｓ層で基板１と同様ｎ型であり、３はク
ラッド層であるｎ−Ａｌ_0.4Ｇａ_0.6Ａｓであり、更に、
４は光閉じ込め層となるＧＲＩＮ−ＳＣＨ（ｇｒａｄｅ
ｄ ｉｎｄｅｘ ｓｅｐａｒａｔｅ ｃｏｎｆｉｎｅｍ
ｅｎｔ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）ｎ−Ａｌ_x
Ｇａ_1-xＡｓ層（厚さ２０００Å積層する）である。更
に、この上に活性層となるアンドープＧａＡｓ層５を８
０Å成長し、上部ＧＲＩＮ−ＳＣＨ層であるｐ−Ａｌ_x
Ｇａ_1-xＡｓ層６をｎ−Ａｌ_xＧａ_1-xＡｓ層４と同様に
やはり２０００Å積層し、層６のｐ型材料としてはＢｅ
を添加している。この上にキャリアブロック層としてｐ
−Ａｌ_0.4Ｇａ_0.6Ａｓ７を５００Åを積層して、最後に
最上層としてｐ−Ａｌ_0.2Ｇａ_0.8Ａｓ層８を２０００Å
成長し、成長を一旦中断する。回折格子はｐ−Ａｌ_0.2
Ｇａ_0.8Ａｓ層８に形成する。尚、図７において、２０
は基板１の裏面に形成された電極である。

【０００４】図８を用いて回折格子の形成法を示す。図
８は回折格子作製のための基本的光学系を示している。
図８において、１１はＭＢＥ法により積層された半導体
膜を示し、１２は半導体膜１１上に塗布された感光材の
上に干渉縞を作製するために使用するレーザ光源であ
る。レーザ光源１２の波長は３２５ｎｍで、出力は１５
ｍＷである。レーザ１２を出た光は、ビームスプリッタ
ー１３で２つの光１６に分けられる。そして、これらの
光１６は反射ミラー１４により基板１１上に当てられ干
渉縞を作製する。

【０００５】次式（１）は、真空中の波長λ_GaAs＝０．
８３ｎｍがＧａＡｓ中で選択されるために必要な回折格
子ピッチである。 Λ＝ｎλ_GaAs／２ｎ_effGaAs ───（１） ここで、ｎ_effGaAsはＧａＡｓデバイス中の等価屈折
率、ｎは回折光の次数である。例えば、ＧａＡｓを活性
層とする０．８３μｍのレーザにおいて２次回折格子を
作製する場合には、ＧａＡｓの等価屈折率が３．５程度
であることから回折格子のピッチは２４００Åとなる。

【０００６】波長が３２５ｎｍのＨｅ−Ｃｄレーザ１２
を用いてこのピッチを実現するためには、図８中の１７
に示す角度をθ＝４３．０６°とする必要がある。関係
式を（２）に示す。 Λ＝λ／２ｓｉｎθ ───（２） ここで、Λは回折格子ピッチ、λはＨｅ−Ｃｄレーザ１
２の発振波長、θは図８に示した角度１７である。この
様な条件にて露光することにより回折格子を形成する。
レジストはＭｉｃｒｏｐｏｓｉｔ １４００（Ｓｈｉｐ
ｌｅｙ社）のものを使用し、レジスト厚みを８００Åと
して使用した。

【０００７】この様に作成されたＧａＡｓ回折格子上
に、一般的にはＬＰＥ（ｌｉｑｕｉｄｐｈａｓｅ ｅｐ
ｉｔａｘｙ）法を用いて再成長を施す。工程を図９をも
って説明する。図９にて、層８に上記に説明した方法で
回折格子２１を形成する。この図９中に示した回折格子
２１のピッチは２３８０Åで形成された。この上に図９
（ｂ）に示す様に上部クラッド層Ａｌ_0.4Ｇａ_0.6Ａｓ２
２を１．４μｍ形成し、さらにキャップ層のｐ−ＧａＡ
ｓ２３を０．５μｍの厚みで形成する。この様な手順で
波長安定化レーザ、一般的にＤＦＢ（分布帰還型）−Ｌ
Ｄ、ＤＢＲ（分布反射型）−ＬＤが作成され、光通信の
重要部品となっている。

【０００８】しかしながら、再成長を行なっているＬＰ
Ｅ法は再成長面積が少なく、約２ｃｍ角が限界となって
いる。このため再成長面積を広げるためにＭＢＥ法等が
検討されている。ＭＢＥ法（分子線エピタキシー法）
は、ＧａやＡｓ等の構成分子を加熱し蒸気として供給す
る方法であり、３インチΦ以上の大面積再成長が可能と
なった。しかし、このＭＢＥ法による再成長にも、１つ
問題点がある。（１１１）Ａ面（ＧａなどのＩＩＩ族の
元素が現われた面）が形成された面上にＳｉドープのＧ
ａＡｓを成長するとｐ型となることである。これは、ｎ
型中に回折格子を作成する際に問題となってくる。

【０００９】図１０は、（００１）面ＧａＡｓ３３上に
［１−１０］軸方向に沿って溝を切ったものを示す。図
１０において、３３は基板であるところの（００１）面
をもったＧａＡｓであり、３１は（００１）面である。
そして、３２は斜面に形成された（ｎ１１）Ａ面（例え
ば、（１１１）Ａ面）である。この（ｎ１１）Ａ面３２
上にＳｉドープＧａＡｓ又はＡｌＧａＡｓを成長する
と、（１１１）Ａ面３２上に対応した膜はｐ型になる。
このため斜面上では電流がブロックされる現象が生ず
る。なお、（００１）面３１上に対応したところはｎ型
となる。即ち、ＧａＡｓの様なＩＩＩ−Ｖ族半導体にと
ってはＩＶ族化合物であるＳｉは両性不純物となる。こ
のため、ＩＩＩ、Ｖ族の結合力の違いにより、ＳｉがＩ
ＩＩ族サイトに入ればｎ型に、Ｖ族サイトに入ればｐ型
となる。（ｎ１１）Ａ面はＩＩＩ族が安定で、ＳｉはＶ
族サイトに取り込まれることとなっている。Ｓｉドープ
層がｐ型になりやすい面としては、図１０中３４に示し
た角度が２０°以上の面の場合である。

【００１０】例えば、［１−１０］丁度に溝を切った場
合には、斜面に形成される２０°面としては（４１１）
Ａ、（３１１）Ａ、（２１１）Ａ、（１１１）Ａ面等が
ある。この様な斜面に形成されるｐ型領域は電流の流れ
の妨げになるだけでなく、所望の電流を得るための印加
電圧が上昇するため、活性層付近の発熱量が上昇し、熱
による発振波長のズレを助長する。

【００１１】また、従来、互いに異なる揮発性を持つ複
数の元素からなる化合物半導体に熱処理工程を施した場
合に、特に揮発性の高い方の元素が脱離してしまうこと
が知られている。これを防ぐ為に、例えば、化合物半導
体であるＧａＡｓを熱処理する際には、金属Ａｓと共に
封入した容器中でＧａＡｓの熱処理を行ったり、或はＡ
ｓの脱離を防ぐためにＳｉＯ₂、Ｓｉ₃Ｎ₄などの保護層
を化合物半導体上に成膜する方法が知られている。

【００１２】しかしながら、この従来例においては、工
程が増える、また保護層を成膜した場合には保護層と半
導体層の熱膨張係数の違いから応力を生じ欠陥を生成し
てしまうことがあるから熱処理条件の自由度が小さいと
いう問題点があった。また、この従来例では再成長時の
熱処理工程に対する保護はできなかった。

【００１３】従って、本発明の目的は、ほぼ［１−１
０］方向に溝を切り、斜面にｐ型を形成しやすい（ｎｌ
ｌ）Ａ面等がきたとしても、該面上に積んだ半導体層が
ｐ型を示さない層構成を有する半導体装置及びその製造
方法を提供するものである。

【００１４】また、本発明の目的は、上記課題を解決し
た熱処理工程を含む化合物半導体装置の製造方法を提供
するものである。

【００１５】

【課題を解決するための手段】本発明の半導体装置及び
その製法によれば、ｐ型を形成しやすい面上にｎ型層を
積むときにドーパントとしてＳｉと同じＩＶ族化合物の
Ｓｎを使用することを特徴とする。

【００１６】また、本発明の熱処理工程を含む化合物半
導体装置の製造方法によれば、最上層として露出する層
を、蒸発しやすい元素が過剰に取り込まれる条件で成膜
することで、蒸発しやすい元素が島状に集合した部分を
最上層として露出する層に形成し、これを熱処理時の余
剰蒸気圧源として利用するものである。

【００１７】こうして形成される余剰蒸気圧源の有無に
よる、熱処理時のＡｓ脱離の差について、深い準位の過
渡容量応答法（ＤＬＴＳ）法で評価した結果を用いて説
明する。試料として、ｎ−ＧａＡｓ基板上にＭＢＥ法で
ＳｉドープのＧａＡｓを１．０μｍ成膜した。このと
き、Ｖ族とＩＩＩ族の飛来分子数比を１．４に保ったま
ま基板温度を４００°Ｃ、５５０°Ｃ、６７０°Ｃと変
えたものを作成した。これらの一部は、１気圧の水素フ
ロー中で、７００°Ｃ、０．５時間の熱処理を施した。
残りの一部は熱処理を行わず比較用に用いた。これらの
試料の裏面には、ＡｕＧｅを２０００ÅとＡｕを５００
０Å蒸着した後、１気圧のアルゴンフロー中で４２０°
Ｃ、１０分間の合金化を施しオーミックコンタクトを形
成した。一方、表面にはＴｉを１０００ÅとＡｕを１０
００Å蒸着しショットキーバリアを形成した。

【００１８】熱処理前後のＤＬＴＳシグナルを図６に示
す。５５０°Ｃ、６７０°Ｃで成長した場合、Ａｓ過剰
の成長条件ではないので、Ａｓ離脱が顕著でありこれに
伴って深い準位が多数形成されていることがわかる（図
６（ｂ）、（ｃ））。一方、４００°Ｃで成長した場合
（図６（ａ））には、上記７００°Ｃの熱処理において
余剰のＡｓが結晶からのＡｓ離脱を抑制しているので、
Ａｓ離脱にともなう深い準位の形成はみられない。

【００１９】熱処理工程に関して、イオン注入、物理的
エッチング、化学的エッチングによって生じたダメージ
を回復するために行う熱処理の場合、温度は７００°Ｃ
から９００°Ｃ、時間はランプアニールの場合は数秒か
ら数分、電気炉アニールの場合は１０分から１時間程度
である。雰囲気は、Ａｒ、Ｎ₂、Ｎ₂＋Ｈ₂（数％）のい
わゆるフォーミングガス等、不活性なガスを用いて大気
圧あるいは減圧下のフロー中、または還元性の雰囲気で
あるＨ₂ガスの大気圧あるいは減圧下のフロー中とする
ことで、表面での不要な化学反応を抑える。この場合
は、新たな欠陥の生成を確実に避けられる点がメリット
である。ただし、この種の熱処理の場合、Ｓｉ₃Ｎ₄、Ｓ
ｉＯ₂等の保護膜を使用し、これを引き続いての工程の
マスクとして使えるように工程を設計することが多い。

【００２０】上記した様に、再成長の下地になる層は、
それ以前のプロセスにおいて酸化されたり、例えばレジ
スト残渣等の炭素を含む汚染を受けているので、この汚
染された表面を加熱して汚染物質を離脱させ、清浄な結
晶面を出さなければならない。真空中で加熱した基板に
分子線を照射して結晶成長をするＭＢＥ法、ＭＯ−ＭＢ
Ｅ法等の場合、ＧａＡｓに対する酸化膜の除去温度は５
８０°Ｃである。また、ＧａＡｓそのものが蒸発してし
まう６５０°Ｃから７５０°Ｃあるいはそれ以上の温度
を用いて表面の清浄化を行うことも考えられる。この時
の熱処理は、１０^-8Ｔｏｒｒ以下の高真空を達成可能な
装置内で、０．５×１０^-5Ｔｏｒｒから２×１０^-5Ｔｏ
ｒｒ程度の圧力に相当するＡｓを照射した状態で行われ
るが、Ａｓの脱離を完全に抑えることは出来ない。

【００２１】

【実施例１】図２は、（１１１）Ａ、（２１１）Ａ、
（３１１）Ａ、（４１１）Ａ、（５１１）Ａ、（００
１）、（１１１）Ｂ（ＡｓなどのＶ族の元素が現われた
面）、（２１１）Ｂ面上にＳｉドープＧａＡｓとＳｎド
ープＧａＡｓを積層した時の導電型を示したものであ
る。Ｓｉは（１１１）Ａ、（２１１）Ａ、（３１１）Ａ
でｐ型を示し、それ以外はｎ型となった。そして、（５
１１）Ａ面では幾分高抵抗を示した。Ｓｎはここに示し
た全面上でｎ型となった。この現象を利用すれば、［１
−１０］方向に作成した回折格子の斜面上でもｐ型領域
を作らずにすむ。

【００２２】図１はその実施例である。図１において、
４１は基板であるところのｐ−ＧａＡｓである。この上
に、４２のＢｅドープＧａＡｓ層を０．５μｍ成長し、
さらに４３のＢｅドープＡｌ_0.5Ｇａ_0.5Ａｓ層を１．５
μｍ積層している。４４はＧＲＩＮ−ＳＣＨ領域である
ｐ−Ａｌ_xＧａ_1-xＡｓ層（厚さ２０００Å）で、ｘの組
成を０．５から０．２に低下させている。４５は活性層
となるアンドープＧａＡｓ層（厚さ６０Å）であり、４
６は上部ＧＲＩＮ−ＳＣＨ層で下部層４４と同様のＡｌ
_xＧａ_1-xＡｓ（厚さ２０００Å）から形成されている。
但し、上部ＧＲＩＮ−ＳＣＨ層４６のドーパントはＳｉ
で伝導型はｎ型であり、ｘの組成は０．２から０．５に
上昇させている。４７はキャリアブロック層でＳｉドー
プのｎ−Ａｌ_0.5Ｇａ_0.5Ａｓより形成されており、厚み
は５００Åである。

【００２３】さらにその上に、回折格子を作成する層で
ある光ガイド層４８としてのＳｉドープのｎ−Ａｌ_0.2
Ｇａ_0.8Ａｓ層を設けている。この後、図８の従来例に
も示した通りのプロセスを経てピッチ２４００Åの回折
格子４９を作成する。この上に再成長膜を形成するので
あるが、本方法ではＳｎをドーパントとして使用した。
この結果、５０で示すｎ−Ａｌ_0.5Ｇａ_0.5Ａｓは回折格
子４９の斜面上に形成された部分もｎ型となった。

【００２４】５１は上部クラッド層の続きで、Ｓｉドー
プＡｌ_0.5Ｇａ_0.5Ａｓを成長した。層５１にＳｉのドー
パントを利用するかどうかの判断は、成長する面の凹凸
がおさまり図１０中で３４に示した凹凸により形成され
る角度が２０°以下になった時が望ましい。層５０、５
１、５２のドーパントとして全てＳｎを利用して成長し
てもさしつかえない。本実施例では層５０の成長中に凹
凸が改善され、Ｓｉによりｐ型となる領域がなくなった
ため層５１はドーパントとしてＳｉを利用した。キャッ
プ層５２はＳｉドープＧａＡｓ層である。この層５２の
厚みは０．５μｍとした。

【００２５】５３はｎ型の電極ＡｕＧｅ／Ａｕである。
５４はｐ型の電極Ｃｒ／Ａｕである。電極蒸着後、３７
０°でアロイングした。１００μｍの電極ストライプを
形成し、しきい電流密度を測定した結果、しきい電流密
度は６００Ａ／ｃｍ²を得、直列抵抗も２オーム程度
と、再成長膜のドーパントとしてＳｉを使用した場合に
比較し４０％程の改善が見られた。

【００２６】

【実施例２】図３は本発明の半導体装置の第２の実施例
であり、ｎ型基板を用いた時の実施例である。図３にお
いて、６１は基板であるところのｎ−ＧａＡｓである。
６２はバッファ層であるＳｉドープＧａＡｓ層であり、
０．５μｍ積層している。６３はクラッド層であるＳｉ
ドープＡｌ_0.3Ｇａ_0.7Ａｓであり、１．３μｍ積層して
いる。６４は光ガイド層であるＳｉドープＡｌ_0.2Ｇａ
_0.8Ａｓ層であり、２０００Å積層している。ここま
で、第１回目の成長で形成し、グレーティング６５を形
成する。

【００２７】この後、６６のキャリアブロック層の役目
も果たすＳｎ−Ａｌ_0.3Ｇａ_0.7Ａｓを２０００Å積層し
た。ここが本実施例の重要なところである。６７は活性
層であるアンドープＡｌ_0.1Ｇａ_0.9Ａｓ層（厚さ８００
Å）である。６８は上部クラッド層であるＢｅドープＡ
ｌ_0.3Ｇａ_0.7Ａｓ層であり、１．５μｍ積層している。
６９はキャップ層であるＢｅドープＧａＡｓ層であり、
０．５μｍ積層したものとなっている。７０はｐ側電極
Ｃｒ／Ａｕ、７１はｎ側電極Ｃｒ／Ａｕである。このよ
うに作成した半導体レーザも、しきい電流密度は１ｋＡ
／ｃｍ²となり、安定して動作することが確認された。

【００２８】上記実施例では、成長法としてＭＢＥ法を
中心に説明してきたが、必ずしもＭＢＥ法にこだわるも
のではなく、ガス化合物を用いた成長法、例えばＣＢＥ
法も使用できる。さらに、材料もＧａＡｓ／ＡｌＧａＡ
ｓに限定するものではない。両性不純物を含む系、特に
ＩＩＩ−Ｖ族であればよく、ＩｎＧａＡｓＰ、ＩｎＡｌ
Ｐ系等でもよい。

【００２９】なお、本発明の考え方が適用できる場面と
しては、［１−１０］軸を中心に（００１）面となす角
が２０°以上と考えているが、斜面がｐ型となる可能性
のある範囲は、［１−１０］を中心に±１５°以内の軸
上を中心に（００１）面となす角が１０°以上の面が、
全てその範囲に入ると考えられる。

【００３０】

【実施例３】図４は、本発明の第３の実施例として、回
折格子を有するＧａＡｓ−ＡｌＧａＡｓ系半導体レーザ
を作製する工程を示したものである。図４（ａ）におい
て、ｎ−ＧａＡｓ基板１１１上にＳｉドープＧａＡｓの
バッファ層１１２が０．５μｍ形成され、その上にＳｉ
ドープＡ１_0.5Ｇａ_0.5Ａｓクラッド層１１３が１．５μ
ｍ形成されている。

【００３１】次に、１１４は５００Å厚の光閉じ込め領
域であるＳｉドープＡｌ_yＧａ_1-yＡｓであり、このＡｌ
の含有率ｙは、図４（ａ）の右側のグラフで示す様に、
０．５からなだらかに変化し、活性層１１５近くでは
０．２に低下する。活性層である単一量子井戸１１５
は、アンドープＡｌ_0.2Ｇａ_0.8Ａｓ（厚さ１０ｎｍ）の
バリア層とアンドープＧａＡｓ（厚さ６ｎｍ）の井戸層
とアンドープＡｌ_0.2Ｇａ_0.8Ａｓ（厚さ１０ｎｍ）のバ
リア層とからなる。この上に上部の光閉じ込め領域であ
るＢｅドープＡｌ_zＧａ_1-zＡｓ１１６が５００Å形成さ
れる。このときのＡｌの含有率ｚはなだらかに変化し、
０．２から０．４へと上昇する。さらにこの上にＡｌ
_0.4Ｇａ_0.6Ａｓ（厚さ０．０５Å）のキャリアブロック
層１１７を形成し、この上にはＡｌ_0.15Ｇａ_0.85Ａｓ光
ガイド層１１８が形成されている。

【００３２】ここで光ガイド層１１８を成膜する際に
は、基板温度を４００°Ｃとし、Ｖ／ＩＩＩ比（Ｖ族元
素とＩＩＩ族元素のフラックス比即ち飛来分子数比）を
１．７５とした。ここが本実施例の重要な工程である。
この光ガイド層１１８上に公知のフォトリソグラフィー
手段及びエッチング手段を用いて回折格子１１８ａを形
成した後（図４（ｂ））、再成長を行う。すなわち図４
（ｃ）に示すように、基板を再び加熱し、８００°Ｃ、
Ａｓ照射下で表面の酸化物層を除去する熱処理工程を経
た後に、厚さ１．５μｍのＢｅドープＡｌ_0.5Ｇａ_0.5Ａ
ｓクラッド層１１９と厚さ０．５μｍのＢｅドープＧａ
Ａｓキャップ層１２０を形成する。

【００３３】このように作成した半導体レーザは、性能
もよく比較的簡単な工程で作成できる。

【００３４】

【実施例４】次に、イオン注入によって埋込み型のレー
ザ構造を作成する例について述べる。

【００３５】図５（ａ）に示すように、無添加半絶縁性
ＧａＡｓ結晶基板１２２上に、高抵抗ＡｌＧａＡｓクラ
ッド層１２３と多重量子井戸（ＭＱＷ）活性層１２４と
高抵抗ＡｌＧａＡｓクラッド層１２５とＧａＡｓキャッ
プ層１２６を形成している。上側のＧａＡｓキャップ層
１２６は、基板温度４００°Ｃ、Ｖ／ＩＩＩ比１．１で
成膜されている。ここが本実施例の重要な工程である。

【００３６】イオン打ち込み時のマスク１２７として
は、メタルストライプまたはＳｉＯ₂膜を用い、通常の
フォトリソグラフィー工程によって２μｍ程度を残して
ストライプ加工する。ここに、ｐ−タイプはＺｎまたは
Ｍｇを、ｎ−タイプはＳｉをそれぞれ１×１０¹⁸〜１×
１０¹⁹ｃｍ^-3イオン注入する。イオン注入マスク１２７
を剥離した後、しかるべき前処理を行い、再成長を行
う。すなわち、基板を再び加熱し、８００ °ＣＡｓ照
射下で表面の酸化物層とＧａＡｓキャップ層１２６を除
去する熱処理工程を経た後に、０．５μｍの高抵抗Ａｌ
_0.5Ｇａ_0.5Ａｓクラッド層１２８とｎ−ＧａＡｓキャッ
プ層１２９を形成する。この熱処理工程によって、注入
されたイオンは活性化され、ＭＱＷ活性層１２４のイオ
ン注入された部分（図４（ｂ）、（ｃ）中の黒くなった
部分）では無秩序化が起こって、横方向のダブルヘテロ
構造と屈折率導波構造が形成される。

【００３７】続いて拡散マスクを形成し、拡散工程によ
って、図４（ｄ）に示す様にｐ−タイプのコンタクト１
３０と、ｎ−タイプのコンタクト１３１を形成する。

【００３８】ところで、第３及び第４の実施例において
もＡｌＧａＡｓ系材料を中心に述べたが、他の材料、例
えばＧａＰ、ＡｌＧａＰ、ＩｎＳｂ、ＧａＩｎＡｓの組
み合わせからなる化合物半導体に対しても本発明の熱処
理工程を含む化合物半導体装置の製法の考え方は有効で
ある。すなわち、最上層として露出する層を蒸発しやす
い元素過剰の条件で成膜することで、蒸発しやすい元素
の島状に集合した部分を形成し、これを熱処理時の余剰
蒸気圧源として利用することが可能である。

【００３９】蒸発しやすい元素の島状に集合した部分
（例えば、Ａｓの島）と書いたが、例えば、格子間のＡ
ｓとしてほぼ均一に分散していることがあってもよい。
Ａｓ過剰の程度は、０．２％以下（すなわちＡｓの原子
％は５０．００〜５０．０２）と考えられる。これは格
子定数において０．０８％以下の格子の歪（５０．０２
のとき）として現れると考えられる。ただしこれらの値
は、文献（半導体研究第２３巻、化合物半導体の結晶成
長と完全性、西澤潤一編、工業調査会、１９８５，Ｐ３
５およびＺ．Ｌｉｌｉｅｎｔａｌ−Ｗｅｂｅｒ，ｅｔ
ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅ
ｒ，Ｖｏｌｕｍｅ ５８，２１５３（１９９１）から推
測した値である。

【００４０】

【発明の効果】以上説明したように、本発明による半導
体装置及びその製法は、集積化等に特に必要とされる技
術である。集積度が上がるに従い、グレーティングを作
成する方向は面方位に関係なくまちまちになってくる。
このとき、上記に示したドーピングによる弊害が生じる
ならばデバイス作成に支障をきたす。本発明の方法は、
レーザのグレーティング構造に関わらず、ＳｉがＶ族サ
イトに入りやすい状態の時、Ｓｎにより電気的改善をは
かることを提案したものである。

【００４１】また、本発明の熱処理工程を含む化合物半
導体装置の製造方法によれば、余分の保護層を形成する
こと無く、成膜した構造自体が熱処理時の余剰蒸気圧源
として機能するので、再成長工程を含む構造の成膜時に
おいてデバイス特性の劣化を防ぐことができる。また、
熱処理工程を含むデバイスの作成時には工程数を減らす
ことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を説明する図である。

【図２】各面上にＳｉドープＧａＡｓとＳｎドープＧａ
Ａｓを積層した時の導電型を示した表である。

【図３】本発明の第２実施例を説明する図である。

【図４】本発明の第３の実施例として、回折格子を有す
るＧａＡｓ−ＡｌＧａＡｓ系半導体レーザを作製する工
程を示した図である。

【図５】本発明の第４実施例を説明する図である。

【図６】Ａｓ過剰層によってＡｓの脱離が抑えられてい
ることを示すグラフ図である。

【図７】半導体装置の従来例を説明する図である。

【図８】回折格子の形成法を示す図である。

【図９】回折格子上の再成長工程を説明する図である。

【図１０】（００１）面ＧａＡｓ上に［１−１０］軸方
向に沿って溝を切った構成を示す図である。

【符号の説明】

４１ ｐ−ＧａＡｓ基板 ４２ ＢｅドープＧａＡｓ層 ４３ ＢｅドープＡｌＧａＡｓ層 ４４ ＧＲＩＮ−ＳＣＨ領域であるｐ−ＡｌＧａＡｓ層 ４５ アンドープＧａＡｓ活性層 ４６ ＧＲＩＮ−ＳＣＨ領域であるｎ−ＡｌＧａＡｓ層 ４７ ｎ−ＡｌＧａＡｓキャリアブロック層 ４８ ｎ−ＡｌＧａＡｓ光ガイド層 ４８、６５ 回折格子 ５０ Ｓｎドープｎ−ＡｌＧａＡｓ層 ５１ Ｓｉドープｎ−ＡｌＧａＡｓ層 ５２ ＳｉドープＧａＡｓキャップ層 ５３，７１ ｎ型電極 ５４，７０ ｐ型電極 ６１ ｎ−ＧａＡｓ基板 ６２ ＳｉドープＧａＡｓバッファ層 ６３ ＳｉドープＡｌＧａＡｓクラッド層 ６４ ＳｉドープＡｌＧａＡｓ光ガイド層 ６６ ＳｎドープＡｌＧａＡｓキャリアブロック層 ６７ アンドープＡｌＧａＡｓ活性層 ６８ ＢｅドープＡｌＧａＡｓクラッド層 ６９ ＢｅドープＧａＡｓキャップ層 １１１ ｎ⁺−ＧａＡｓ基板 １１２ ｎ−ＧａＡｓバッファ層 １１３ ｎ−ＡｌＧａＡｓクラッド層 １１４、１１６ 光閉じ込め層 １１５ 量子井戸活性層 １１７ キャリアブロック層 １１８ 光ガイド層 １１８ａ 回折格子 １１９ ｐ−ＡｌＧａＡｓクラッド層 １２０ ｐ−ＧａＡｓキャップ層 １２２ 無添加半絶縁性ＧａＡｓ結晶基板 １２３ 高抵抗ＡｌＧａＡｓクラッド層 １２４ ＭＱＷ活性層 １２５ 高抵抗ＡｌＧａＡｓクラッド層 １２６ ＧａＡｓキャップ層 １２７ イオン打ち込み時のマスク １２８ 高抵抗Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層 １２９ ｎ−ＧａＡｓキャップ層 １３０ ｐ−コンタクト １３１ ｎ−コンタクト

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ほぼ［１−１０］を中心に±１５°以内
   の軸上を中心に（００１）面となす角が１０°以上の面
   を含む結晶基板表面上に、Ｓｎをドーパントとして構成
   された層を含むことを特徴とする半導体装置
2. 【請求項２】 ほぼ［１−１０］軸を中心に（００１）
   面となす角が２０°以上の面を含む結晶基板表面上に、
   Ｓｎをドーパントとして構成された層を含むことを特徴
   とする請求項１記載の半導体装置。
3. 【請求項３】 該Ｓｎをドーパントとして構成された半
   導体膜の主要構成元素がＩＩＩ−Ｖ 族化合物半導体で
   あることを特徴とする請求項１または２記載のの半導体
   装置。
4. 【請求項４】 該Ｓｎをドーパントとして構成された半
   導体膜の主要構成元素がＧａＡｓである請求項１または
   ２記載の半導体装置。
5. 【請求項５】 該Ｓｎをドーパントとして構成された層
   が波長選択を目的としたグレーティング上に形成されて
   いることを特徴とする請求項１または２記載の半導体装
   置。
6. 【請求項６】 ほぼ［１−１０］を中心に±１５°以内
   の軸上を中心に（００１）面となす角が１０°以上の面
   を含む結晶基板表面上に、Ｓｎをドーパントとして層を
   構成することを特徴とする半導体装置の製造方法。
7. 【請求項７】 熱処理工程において基板の最上層として
   露出する層を、蒸気圧の高い元素過剰の条件で成膜した
   ことを特徴とする半導体装置の製造方法。
8. 【請求項８】 熱処理工程時の前記露出層をＡｌ_xＧａ
   _1-xＡｓあるいはＧａＡｓ層とし、この層は、基板温度
   を５００°Ｃ以下にして真空蒸着して成長した層であ
   り、Ｖ族とＩＩＩ族の飛来分子数比を１以上２以下に保
   って成長したことを特徴とする請求項７記載の半導体装
   置の製造方法。
9. 【請求項９】 前記熱処理工程が、その上に新たなＩＩ
   Ｉ−Ｖ族化合物半導体層を成膜する再成長工程であるこ
   とを特徴とする請求項７記載の半導体装置の製造方法。