KR100187778B1 - 매몰 헤테로 구조 레이저 및 그 제조 방법 - Google Patents

매몰 헤테로 구조 레이저 및 그 제조 방법 Download PDF

Info

Publication number
KR100187778B1
KR100187778B1 KR1019930000401A KR930000401A KR100187778B1 KR 100187778 B1 KR100187778 B1 KR 100187778B1 KR 1019930000401 A KR1019930000401 A KR 1019930000401A KR 930000401 A KR930000401 A KR 930000401A KR 100187778 B1 KR100187778 B1 KR 100187778B1
Authority
KR
South Korea
Prior art keywords
layer
mesa
electrode
buried heterostructure
laser
Prior art date
Application number
KR1019930000401A
Other languages
English (en)
Other versions
KR930017220A (ko
Inventor
레이몬 드버거 폴
쿠마 두타 닐로이
스코트 홉슨 윌리암
로파타 죤
Original Assignee
오레그 이. 앨버
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 앨버, 에이티 앤드 티 코포레이션 filed Critical 오레그 이. 앨버
Publication of KR930017220A publication Critical patent/KR930017220A/ko
Application granted granted Critical
Publication of KR100187778B1 publication Critical patent/KR100187778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/2207—GaAsP based

Abstract

본 발명은 패턴 에칭된 GaAs 기판 위에 MQW 레이저 구조의 단일 단계 MOCVD 성장법을 사용하여 제조되는 매몰 헤테로 구조 레이저에 관한 것이다. GaAs 기판에 있어서 열장-장부촉 모양의 단면을 가지며 [011] 방향에 평행한 홈의 습식 화학 에칭은 요각 메사를 만들어서 AlGaAs 클래드 층(cladding layer)에 의해 매몰된 절연 레이저 활성 영역을 만든다. 250㎛길이의 비 코팅 레이저는 약 1㎛로 방사한다. 코팅된 면을 갖는 레이저는 20㎃의 문턱 전류를 가지며 실내 온도에서 동작하면 면마다 100mW 이상을 방출한다. 30㎃에서 약 50㎃까지의 전류에 대한 외부 차분 양자 효율이 낮은 온도 의존 누설 전류를 나타내는 10℃ 내지 90℃의 범위에서는 거의 온도에 무관하다고 알려져 있다.

Description

매몰 헤테로 구조 레이저 및 그 제조 방법
제1도는 매몰 헤테로 구조 InGaAs/GaAs MQW 레이저의 개략적인 도시도.
제2도는 제1도의 레이저의 제조에 사용되는 두 개의 열장-장부촉 모양의 홈에 접하는 요각 메사를 갖는 화합물 반도체 기판의 개략 도시도.
제3도는 실내 온도에서 제1도의 레이저의 연속파 동작 및 약 0.98㎛의 파장에 대해서 전류(mA) 대 전력(mW)의 플롯.
제4도는 10℃에서 90℃범위의 온도에서 동작시킨 매몰 헤테로 구조 레이저에 대한 전류 대 빛의 곡선의 플롯.
제5도는 매몰 헤테로 구조 레이저에 대한 온도 대 문턱 전류의 플롯.
* 도면의 주요부분에 대한 부호의 설명
10 : 레이저 11 : 하부 전극
12 : 패턴화된 기판 14 : 요각 메사
15 : 버퍼층 16 : 하부 제한층
17 : 활성층 18 : 상부 제한층
19 : 접촉층 20 : 유전층
21 : 윈도우 22 : 상부 전극
23 : 오버레이 전극
[발명의 분야]
본 발명은 패턴화된 기판 위에 MOCVD 성장을 갖는 매몰 헤테로 구조 레이저(buried heterostructure lasers)에 관한 것이다.
[발명의 배경]
인장층 양자 웰 물질(strained layer qurantum well material)로 제조된 반도체 레이저는 에르븀으로 도핑된 유리 섬유 증폭기(erbium doped glass fiber amplifier)를 위한 펌프 레이저(pump laser)로서 상당한 관심을 끌어왔다. 그러나 분자 빔 에피택시법(molecular beam epitaxy)(MBE) 및 금속 유기 화학 증기증착법(metal organic chemical vapor deposition)(MOCVD) 성장 기술에 의해 성장된 평면 다중 양자 웰(planar multi-quantum well)(MQW) Ino.₂Ca０.８As/GaAs 헤테로 구조를 갖는 릿지 도파관(ridge waveguide) 레이저는 약한 인덱스 가이드형(weakly index-guided)이며, 그것의 모드 안정성은 강한 인덱스 가이드 형(strongly index-guided) 매몰 헤테로 구조 레이저의 안정성만큼 우수할 것으로는 기대되지 않는다. 예를 들면 1991년 3월 18일 응용 물리 논문(App1. phys. Lett.) 58(11) 1125-1127 페이지에 실린. 엔 케이. 두타(N. K. Dutta)등의 인장 양자 웰 레이저의 문턱 값의 온도 의존성(Temperature Dependence of Threshold of Strained Quasntum well Lasers)을 참조하라. 후자로는 다단계 성장(multistep growth)을 이용하여 제조된 여러 형태의 InGaAs/GaAs 매몰 헤테로 구조 레이저가 있다. 양자 웰 스트라이프(quantum well stripe)에서 측면 광학 제한(lateral optical confinement)을 향상시킨 결과 비 평면(nonplanar) GaAs 기판 위에 단일 성장 단계를 이용하여 제조된 GaAs/AlGaAs 헤테로 구조를 갖는 레이저가 만들어졌다. 그러한 단일 성장 구조의 한 예로는 디. 이. 액클레이씨 및 지. 홈씨(D. E. Ackley and G. Hom)의 논문 유기 금속 증기 에피택시법에 의해 제조된 트윈 채널 기판-메사 가이드 주입 레이저(Twin-Channel Substrate-Mesa Guide Injection Lasers Fabricated by Organometallic Vapor Phase Epitaxy)가 있으며, 1983년 4월, 응용 물리 논문 42권 8호 653-655 페이지에서 공표 되어 있다. 액클레이씨와 홈씨는 포토리소그래픽 적으로 패턴화 되고 에칭된 기판 위에 단일 단계 유기 금속 증기 에피택시법에 의해 제조된 고전력 인덱스 가이드형 레이저에 대해 기재하였다. 트윈 채널 V-홈 구조(twin channel V-groove structure)에 의해 메사가 좁게 한정된다. 트윈 채널 구조에서는 단일 홈 구성에 비해서 측면 도파관 폭의 제어를 개선할 수 있어서, 제로차 모드 동작(zero order mode operation)을 양호하게 제어할 수 있다. 그러나 트윈 채널 한정 메사 구조(twin channel defined channel structure)에서는 V-홈의 측변(side walls)에 활성층(active layer)이 연속적으로 성장한다. 이로 인해 캐리어들이 단지 메사 위의 부분만이 아닌 활성층의 폭 전체에 걸쳐 퍼져 있게 된다. 반도체 구조의 성장 후에 이온 주입을 실시하여 래터럴 전기적 제한을 실현한다. 이온 주입에서는 디바이스에 연속적으로 열을 가해야 하므로 프로세스가 더 복잡하게 되어 단일 단계 성장 프로세스의 이점이 무색하게 한다. 그러므로 보다 간단한 방식으로 매몰 헤테로 구조 레이저를 만드는 것이 바람직하다.
[발명의 요약]
본 발명은 매몰 헤테로 구조 레이저를 만드는 간단한 프로세스와, 그 방법으로 만들어진 레이저에 관한 것이다. 이 프로세스에서는 단일 스텝 금속 유기 화학 증기 증착(MOCVD) 성장법을 이용하여 패턴화된 GaAs 기판 위에 매몰 헤테로 구조 InGaAs/GaAs 다중 양자 웰 레이저를 제조하고 있다. 패턴은 [011] 방향을 따르는 방향으로 습식 화학 에칭법(wet chemical etching)으로 형성된 두 개의 열장-장부촉 모양의 홈(dovetailed grooves)에 의해 한정되는 요각 메사(reentrant mesa)이다. 메사 위에서의 성장으로 인해 격리된 매몰 헤테로 구조가 된다. 250㎛ 레이저는 약 1㎛를 방출한다. 30㎃부터 약 50㎃까지의 전류 범위에서 외부 차분 양자 효율(external differential quantum efficiency)은 최소 온도 의존 누설 전류를 나타내는 10℃ 내지 90℃의 온도 범위의 온도에서는 거의 독립적이다. 코팅된 면을 갖는 레이저는 실내 온도에서 20㎃의 문턱 전류를 가지며 면(facet)당 100㎽ 이상을 방출한다.
[상세한 설명]
본 발명은 요각 메사로 패턴화된 반도체 기판 위에 MOCVD에 의한 단일 스텝 성장을 이용하여 매몰 헤테로 구조 레이저를 제조하는 것이다. 요각 메사 위의 성장은 하부 제한층(bottom confinement layer) 및 활성층의 성장 시 불연속을 발생시키며 동시에 상부 제한층(top confinement layer) 의 과도 성장(overgrowth)으로 매몰 헤테로 구조 레이저 구조가 생긴다. 레이저는 GaAs, AlAs, AlFaAs, InP, GaInP, AlInP, GaInAs, GaInPAs, AlGaInAs등의 Ⅲ-Ⅴ 또는 Ⅱ-Ⅵ 족 화합물 반도체 및, Ⅲ-Ⅴ 또는 Ⅱ-Ⅵ 족 반도체에 근거한 다른 격자 양립 화합물 반도체(lattice compatible compound semiconductor)로 구성되는 구조이다.
제1도는 본 발명에 따른 레이저(10)의 개략 단면도를 나타낸다. 레이저(10)는 아래부터 하부 전극(11), 요각 메사(14)를 형성하며 열장-장부촉 모양의 홈(13)을 구비하는(제2도 참조)한 전도성 형태의 패턴화된 기판(12), 상기 한 전도성 형태의 섹션 15-1, 15-2 및 15-3을 갖는 불연속 버퍼층(15), 상기 한 전도성 형태의 섹션 16-1, 16-2 및 16-3을 갖는 불연속 하부 제한 층(16), 섹션 17-1, 17-2 및 17-3을 갖는 불연속 활성층(17), 상기 한 전도성 형태와 반대의 다른 전도성 형태의 상부 제한층(18), 상기 다른 전도성 형태의 접촉층(19), 윈도우(21)를 갖는 유전층(20), 윈도우 내에 있는 상부 스트립 전극(top strip electrode)(22) 및 오버레이 전극(23)을 포함하고 있다.
레이저(10)의 구성을 이하에 설명한다. 설명을 명확하게 하기 위해 레이저의 여러 구성 요소를 축척으로 도시하지 않는다. 본 발명은 AlXGa1-XAs/GaAs/InyGa1-yAs 시스템을 참조해서 설명되며, 상기 x는 0에서 0.4, y는 0에서 0.25까지이다.
기판(12)은 요각 메사(14)를 형성하는 두 개의 열장-장부촉 모양의 홈(13)을 갖는 진하게 도핑된 n＋형 GaAs이다(제2도). 일반적으로 기판의 두께는 100에서 500㎛범위이고 기판의 도핑 농도는 1×1017에서 1×1019㎝-3범위이다. 어떤 응용에서는 기판이 실리콘 마스터 기판 위에 가장 먼저 성장 될 수 있으며, 이것은 마스터 기판 위의 여러 소자에 있어서 공통이다. 버퍼층(15)은 또한 0.1㎛ 내지 5㎛ 범위의 두께로 증착되고 1×1017내지 1×1019㎝-3범위의 도핑 농도를 갖는 n형 GaAs이다. 버퍼층은 가능한 기판에 흠결(defects)이 파급되는 것을 막는 역할을 한다. 버퍼층은 독립적인 섹션 15-1, 15-2 및 15-3의 형태로 되어있다. 섹션 15-1은 각 열장-장부촉 모양의 홈(13)의 하부 위에 겹쳐 있으며 섹션 15-2는 메사(14)의 상부 표면 위에 겹쳐 있으며 섹션 15-3은 기판의 상부 표면 나머지 부분 각각 위에 겹쳐있다.
하부 제한층 및 상부 제한층(16 및 18)은 캐리어를 제한함으로써 활성층(17)의 방사를 활성층의 좁은 두께 내에 제한하기 위해 제공된다. 제한층들은 일반적으로 3㎛두께로 증착되고 1×1017내지 1×1019㎝-3의 농도를 갖는다. 본 실시예에서는 제한층들은 AlxGa1-x(x는 0.1 내지 0.4 범위)로 되어 있다. 하부 제한층은 n형 AlxGa1-xAs이고 버퍼층은 섹션 15-1, 15-2 및 15-3 위에 각각 겹치는 독립적인 섹션 16-1, 16-2 및 16-3의 형태로 되어 있다.
활성층(17)은 하부 제한층의 섹션 16-1, 16-2 및 16-3위에 각각 겹치는 독립적인 섹션 17-1, 17-2 및 17-3의 형태로 되어 있다. 활성층은 InyGax-yAs 및 GaAs(y는 0.05 내지 0.25) 장벽으로 구성되는 적어도 하나의 양자 웰(QW)을 포함한다.
상부 제한층(18)은 p형 AlxGa1-xAs로 되어 있으며 상기 x는 0.1 내지 0.4 의 범위이다. 층(18)은 활성층의 섹션 17-1, 17-2 및 17-3과, 측면으로 노출되어 있는 섹션 15-2, 15-3 및 16-2, 16-3으로 이루어진 부분 위에 겹쳐지게 되어, 메사 위의 활성층의 섹션 17-2이 매몰되어 상부 제한층에 의해 섹션 17-1 및 17-3 로부터 분리된다.
진하게 도핑된 p＋형 GaAs의 얇은 접촉층(19)은 화합물 반도체 구조를 완성한다. 전형적으로, 접촉층의 도핑 농도는 1×1019내지 1×1020㎝-3이다. 접촉층(19)은 0.01 내지 0.1㎛의 두께로 제공되어 상부 제한층(18)과 상부 전극(22)사이의 오옴 접촉(ohmic contact)이 이루어지도록 촉진한다.
메사(14) 위의 중심에 설치한 윈도우(21)를 갖는 유전체 절연층(dielectric insulating layer)(20)은, 윈도우에 노출되어 있는 접촉층(19)의 표면 부분, 즉 메사(14) 영역 바로 위에 겹쳐 있는 불연속 활성층(17)의 섹션 17-2의 영역을 제외한 접촉층(19)의 상부 표면 위에 겹쳐 있다. 유전층은 접촉층(19)의 상부 표면을 절연시켜서 접촉층의 표면을 환경의 영향으로부터 보호한다. 절연층은 SiO1, SiNx및 붕규산 유리(borosilicate)(VycorＲ)등의 절연 물질들로부터 선택된 물질로 이루어질 수도 있다. 처음 두 물질은 플라즈마 CVD로 증착되고 나중 물질은 e-비임 증착(e-beam deposition)으로 증착된다. 상부 전극(22)은 윈도우(21)에 노출된 접촉층(19)의 표면 부분 위에 겹친다. 윈도우(21)는 메사와 거의 동일한 길이 및 폭을 가지므로, 상부 전극(22)도 또한 메사 위 및 메사 위에 있는 활성층의 섹션 17-2 위의 중앙에 위치한다. 상부 전극(22)은 상부 제한 층 및 접촉층의 전도성 형태에 대해 화학 작용을 일으키기 않거나 보완 작용을 하는(inert to or complement) 금속 또는 합금으로부터 선택된 금속 또는 금속 합금으로 되어 있다.
오버레이 전극(23)은 절연층(19) 위에 증착되어 상부 전극(22)과 전기적 접촉을 이룬다. 오버레이 전극(23)은 유전층(18) 및 상부 전극(22)의 상부 표면 전체를 덮는다. 0.05 내지 0.1㎛의 두께로 증착된 오버레이 전극(23)은 보호덮개로서, 상부 전극(21)에 전기적 접촉을 이루게 하는 표면으로서, 또한 넓은 전기적 접속 영역으로서의 기능을 한다.
하부 전극(11)은 기판의 전도성 형태와 일치하는 적절한 금속 또는 합금을 기판에 전극을 합금하여 기판(12)에 하부 표면 위에 형성된다. 선택적으로 금(gold)으로 된 층을 오버레이 전극(23) 및 하부 전극(11) 중 하나 또는 둘 모두의 상부에 증착할 수도 있다. 마지막으로 레이저의 하부측을 히트 싱크(heat sink)로써 역할을 하는 동 스랩(copper slab) 위에 증착할 수 있다.
소자의 제조는 제2도에 도시된 패턴을 기판에 형성하는 것으로부터 시작된다. 웨이퍼 기판은 에칭되어 요각 메사의 어느 한 측면 상에 열장-장부촉모양(dovetail) 홈을 형성한다. 그런 다음 금속 유기 증기 에피택시법(MOVPE), 금속 유기 화학 증기 증착법(MOCVD)과 같은 공지된 방법들을 사용하여 패턴화된 기판 위에 레이저 구조를 형성하는 층(15-19)을 연속적으로 성장시킨다. 이들 층은 또한 분자선 에피택시법(MBE) 또는 수소화물 증기 에피택시법(VPE)등의 다른 공지된 방법에 의해서도 증착될 수 있다. 메사 위의 섹션 17-2가 다른 섹션, 예를들면 층(17)의 17-1 및 17-3으로부터 떨어져 성장되도록 층(15-17)을 증착하는 것이 중요한 요구 사항이다. 홈들이 열장-장부촉 모양의 형태이고 메사가 요각 형태이기 때문에, 메사 위의 층(15, 16 및 17)의 MOCVD 성장은 홈 및 필드에서의 성장과 연속하지 않다. 이 때문에 메사 위에 MQW 활성 층(17-2)을 포함하는 고립층 구조(isolated layed structure)가 된다. 상부 제한층(18)은 측면을 따라서 또한 메사 위에서 홈들 내에 있는 영역들을 채운다. 기판이 이와같이 방향 지워지고 에칭이 이와 같이 수행되어 버퍼층, 하부 제한층 및 활성층이 증착될 때 이것들이 불연속층을 이루도록 하며 특히 메사 위의 활성층(17)의 적어도 섹션(17-2)은 홈내의 섹션(17-1)과 연속하지 않도록 하는 것이 중요하다. 그러므로 이 성장 프로세스에 따라 상부 밴드 갭(higher band gap) 및 하부 인덱스 층(lower index layer)(18)에 매몰되어 있는 메사의 상부에 MQW 활성 영역(17-2)이 생기게 된다. 이것은 상부 전극(22)과 하부 전극(11)사이에 인가된 전류는 활성층 섹션(17-2)을 통과하지만 캐리어는 섹션(17-1)을 포함하여 활성층의 전체를 따라 퍼지지 않게 된다.
양호한 실시예에서, 레이저는 AlxGa1-xAs/GaAs/InyGa1-yAs 구조로 되어 있으며, 상기 구조는 아래로부터 0.1 내지 0.5㎛ 두께의 AuGe 전극(11), 두께가 약 100㎛이고 (100) 방향을 가지며(oriented) 진하게 도핑된(2×1018㎝-3) n＋-GaAs 기판(12), 섹션 15-1, 15-2 및 15-3을 가지며 0.2 내지 0.3㎛ 두께의 n형 GaAs 버퍼층(15)(3×1018㎝-3), 섹션16-1, 16-2 및 16-3을 가지며 1.5㎛ 두께의 n-Al０.４Ga０.６As 하부 제한층(16)(2×1018㎝-3), 두께가 각각 80Å인 세 개의 In０.２Ga０.８As 웰로 구성되는 섹션 17-1, 17-2 및 17-3 및 두께가 각각 200Å인 네 개의 GaAs 장벽층(barrier layer)으로 구성되는 MQW 활성층(17), 1.5㎛ 두께의 p-Al０.４Ga０.６As 상부 제한층(18)(2×1018㎝-3), 및 두께가 200Å이고 진하게 도핑된(1×1019㎝-3)p＋-GaAs 접촉층(19)을 포함한다. 대안적으로, 각각의 제한층들은 1.5㎛ 두께의 Al０.４Ga０.６As 층 및 400Å 두께의 Al０.１５Ga０.８５As층의 합성물로써 증착될 수 있으며 후자의 경우는 활성층과 접촉하게 된다. 소자의 먼 필드(far field)를 좁게 하기 위해 Al０.１５Ga０.８５As층들이 선택적으로 증착된다. 그 구조는 2 내지 4㎛폭의 윈도우(21)를 갖는 약 3000Å두께의 SiO₂층(20), 윈도우(21)와 동일한 길이로 연장하며 두께가 0.08㎛인 AuBe 상부 전극(22) 및 0.1㎛두께의 TiAu 오버레이 전극(23)을 더 포함하고 있다.
제1도에 도시한 레이저 반도체 구조는 메사가 [011] 방향으로 평행하게 되도록 홈과 함께 패턴화된 n＋GaAs(100) 기판 웨이퍼의 한 측면 표면 위에 성장되어 있음을 도시하고 있다. 표준 포토리소그래프 기술 및 습식 화학 기술을 사용하여 ~4㎛폭의 메사를 얻는다. 1 : 1 : 1비율의 H2So2: H2O2: H2O의 혼합물로 n＋GaAs 웨이퍼를 습식 화학적으로 에칭하여 기판 웨이퍼에 소자마다 두 개의 열장-장부촉 모양의 홈(13) 및 요각 메사(14)를 만든다. 상기 에칭은 5 내지 15초, 양호하게는 10초 동안 실내 온도에서 실시된다. 열장-장부촉 모양의 홈은 폭이 5 내지 3, 양호하게는 4㎛이고, 길이는 3 내지 1, 양호하게는 2㎛길이이며, 서로 4.5 내지 3.5㎛의 거리를 두고 떨어져 있어 요각 메사를 한정한다. 다음의 층들은 MOCVD 성장 기술을 사용하여 에칭된 웨이퍼 위에 성장된다 : 0.5㎛두께의 n＋-GaAs 버퍼층, 그 다음에 1.5㎛두께의 n-Al０.４Ga０.６As 제한층, 80Å 두께의 In０.２Ga０.８As의 세 개의 웰 및 4개의 200Å 두께의 GaAs 장벽층으로 구성된 MQW 활성 영역 및, 1.5㎛두께의 p-Al０.４Ga０.６As 제한층 및 200Å 두께의 p＋-GaAs 접촉층이 성장된다. 도판트(dopant)로는 p 형층 및 n 형층에 대하여 각각 Zn 및 Si를 사용한다.
반도체층(15-19)이 패턴화된 기판 웨이퍼 위에 증착된 후에, 레이저(제1도)의 제조 프로세스는 계속되어, SiO₂층 및 AuBe(p-접촉) 상부 전극이 형성되고, 웨이퍼를 박막화하고(wafer thinning), AuGe(n-접촉) 하부 전극을 형성하고 SiO₂층 및 AuBe 층의 상부에 TiAu 금속 오버층(metal overlayer)이 형성된다. SiO₂층을 패턴화 하기 위해 포토리소그래프 및 완층 산화물 부식제(buffered oxide etchant)를 사용하여, 3000Å 두께의 SiO₂층을 증착하고 2.5-4.5㎛ 폭의 윈도우를 메사 위에 생성하며 또한 활성 영역들을 상기 메사 위에 생성함으로써 웨이퍼의 p측(접촉층(19)의 표면)이 처리된다. AuBe 합금(p- 접촉 금속)은 표준 포토리소그래프법 및 리프트-오프(lift-off) 방법을 사용하여 0.08㎛의 두께로 증착되어 결과적으로 SiO₂층내의 윈도우(21)에 노출된 접촉층(19)과 AuBe 층이 접촉하게 된다. 그런 다음 AuBe p접촉은 420℃에서 30초 동안 가스를 형성하는 환경(forming gas environment)에서 합금된다. 이렇게 한 후, 웨이퍼의 하부 측면에서는 3퍼센트 브롬- 메탄올 용액을 사용하여 화학-기계적 연마법(chemo-mechanically polishing)에 의해 기판 측면이 100㎛로 얇아진다. 하부 전극(11)(n-접촉)은 기판의 하부 표면 위에 AuGe 합금을 증착시키고 350℃에서 30 초 동안 가스를 형성하는(forming gas) 환경에서 빠르게 열적으로 합금시켜서 제조된다. SiO₂층의 상부 및 상부 전극(22)의 상부에 e-비임 증발 프로세스(e-beam evaporation process)를 이용해서 전체 두께가 0.05 내지 1.0㎛인 Ti 및 Au의 얇은 층을 증착하면 p측 처리는 완료된다. 그런 다음 웨이퍼를 쪼개서 캐버티 길이(cavity length)가 250㎛인 칩을 생성한다.
250㎛길이의 레이저는 약 1㎛를 방출한다. 코팅된 면(coated facets)을 갖는 레이저는 ∼20㎃의 문턱 전류를 가지는 것으로 알려져 있으며 실내 온도에서 연속적인 파(continuous wave)(CW)동작으로 면(facet)마다 100㎽ 이상을 방출할 수 있다. 제3도를 참조하라. 레이저 디바이스 상의 미러 면(mirror facet)을 코팅하는 일례에 대해서 1988년 6월 7일 공포된 어트팔 케이. 카크라바르티(Utpal K. chakrabarti)씨등의 미국 특허 제4,749,225호를 참조하기 바란다. 상이한 온도에서 ㎃의 레이저 전류 특성 대 비코팅면을 갖는 mW의 레이저 광 세기(light intensity)가 제4도에 도시되어 있다. 외부 차분 양자 효율(external difference quantum efficiency)은 낮은 온도 의존 누설 전류(low temperature dependent leakage current)를 나타내는 10℃ 내지 90℃의 범위의 온도에서는 무관함이 밝혀졌다. 레이저 문턱(lasing threshold)은 실내 온도에서는 30㎃에서 동작하지만 90℃에서는 ∼50㎃로 증가해서 동작하는 것으로 밝혀졌다. L-I곡선의 거의 평행한 기울기는 외부 양자 효율이 낮은 온도 의존 누설 전류를 나타내는 온도에 따라 작게 변한다는 것을 도시한다. 온도의 함수로서 구성된 문턱 전류는 제5도에 도시되어 있다. 온도에 대한 문턱 절류의 의존성은
Ith= Io exp(T/To) (1)
의 식으로 표현되며, 여기서 Ith는 문턱 전류이고, T는 온도이며, Io및 To는 상수이다. 10℃ 내지 90℃의 온도 범위에서, 특성 온도, To의 값은 120k로 결정된다.
당 분야의 기술자는 부가적인 이점 및 변형을 용이하게 실시할 수 있다. 그러므로 보다 넓은 의미에서 본 발명은 특정 내용, 대표적 소자 및 도시되고 설명된 예에만 한정되지 않는다. 따라서 여러 가지 변경이 첨부된 청구항 및 그 등가물에 의해 규정된 일반적인 발명 개념의 사상 및 범위를 벗어나지 않고 행해질 수 있다.

Claims (33)

  1. 화합물 반도체 구조와 상기 구조에 대한 상부 전극 및 하부 전극을 포함하는 매몰 헤테로 구조 레이저에 있어서, 상기 구조는 아래로부터, 한 전도성 형태의 기판, 상기 한 전도성 형태의 버퍼층, 상기 한 전도성 형태의 하부 제한층, 활성층, 다른 전도성 형태의 상부 제한층, 및 상기 다른 전도성 형태의 접촉층을 구비하며, 상기 기판은 요각 메사 및 숄더 섹션(shoulder section)을 형성하는 두 개의 평행한 홈을 가지며, 상기 홈 각각은 열장-장부촉 모양의 단면부(dovetailed cross-section)를 가지며, 상기 버퍼층, 상기 하부 제한층 및 상기 활성층은 각각 메사 위에, 홈 내에, 및 숄더 위에 칼럼으로 배열된 섹션들을 가지며, 하나의 칼럼에 있는 각각의 섹션은 인접 칼럼에 있는 관련 섹션에 대해서 측면으로(laterally) 불연속이며, 상기 상부 제한층은 각 칼럼의 상부에 있는 활성층의 섹션들과, 버퍼층, 하부 제한층, 및 활성층의 섹션을 매몰시키고 이 섹션을 다른 칼럼들로부터 분리시키며, 접촉층 위에 있으며 메사와 동일한 공간에 걸쳐 윈도우를 갖는 유전층과, 메사와 같은 공간에 걸쳐 있으며 상기 윈도우 내의 노출된 접촉층과 접촉하고 있는 상부 전극, 및 상기 상부 전극의 상부 표면 및 상기 유전층의 상부 표면 전체 위에 있으며 상부 전극과의 접촉을 형성하는 오버레이 전극을 포함하는 매몰 헤테로 구조 레이저.
  2. 제1항에 있어서, 홈에 있는 층들 중 임의의 층의 각각의 섹션들은 인접 칼럼에 있는 동일한 층의 섹션들과 구조적으로 완전히 분리되어 있는 매몰 헤테로 구조 레이저.
  3. 제1항에 있어서, 반도체 구조의 상기 층 각각은 MOCVD에 의해 증착되는 매몰 헤테로 구조 레이저.
  4. 제1항에 있어서, 상기 구조는 AlGaAs/GaAs/InGaAs 체계인 매몰 헤테로 구조 레이저.
  5. 제4항에 있어서, 상기 하부 제한층 및 상부 제한층 각각은 AlxGa1-xAs1로 이루어지고, 상기 x는 0.1 내지 0.4 이며, 상기 활성층은 GaAs로 이루어지는 매몰 헤테로 구조 레이저.
  6. 제1항에 있어서, 메사 위의 활성층의 섹션이 상부 제한층에 의해 매몰되는 매몰 헤테로 구조 레이저.
  7. 제1항에 있어서, 상기 활성층은 적어도 하나의 InyGa1-yAs 웰 및 GaAs장벽들을 포함하는 다층 양자층(multilayer quantum layer)이며 상기 y의 범위는 0.05 내지 0.25사이인 매몰 헤테로 구조 레이저.
  8. 제7항에 있어서, 활성층은 세 개의 In０.２Ga０.８As 웰과 네 개의 GaAs 장벽을 구비하는 매몰 헤테로 구조 레이저.
  9. 제1항에 있어서, 상부 전극은 접촉층의 상부에 좁은 금속 스트립 형태로 있으며, 상기 상부 전극은 메사 및 메사 위의 활성층의 섹션과 동일한 공간에 걸쳐 있고 중첩 관계에 있는 매몰 헤테로 구조 레이저.
  10. 제9항에 있어서, 상기 상부 전극은 AuBe로 구성되는 매몰 헤테로 구조 레이저.
  11. 제1항에 있어서, 상기 오버레이 전극은 TiAu로 구성되는 매몰 헤테로 구조 레이저.
  12. 제1항에 있어서, 상기 기판은 (100) 방향을 가지며, 상기 홈들은 [011] 방향으로 에칭되는 매몰 헤테로 구조 레이저.
  13. 제12항에 있어서, 상기 홈들은 1 : 1: 1비율의 H2SO₄: H2O₂: H2O의 혼합물로 에칭되어 있는 매몰 헤테로 구조 레이저.
  14. 제1항에 있어서, 상기 제한층 각각은 Al０.４Ga０.６As로 구성되는 매몰 헤테로 구조 레이저.
  15. 제1항에 있어서, 상기 제한층 각각은 활성층과 Al０.４Ga０.６As 층 사이에 위치한 얇은 Al０.１５Ga０.８5층을 더 구비하는 메몰 헤몰 헤테로 구조 레이저.
  16. 제1항에 있어서, 상기 유전층이 SiO₂구성되는 매몰 헤테로 구조 레이저.
  17. 기판으로부터 버퍼층, 하부 제한층, 활성층, 상부 제한층 및 접촉층을 연속적으로 포함하는 화합물 반도체 구조를 형성하는 단계와, 상기 구조에 상부 전극 및 하부 전극을 제공하는 단계를 포함하는 매몰 헤테로 구조 레이저의 제조 방법에 있어서, 상기 반도체 구조는 화합물 반도체 기판의 표면에 요각 메사 및 숄더 부분을 한정하는 두 개의 평행한 열장-장부촉 모양의 홈(dovetailed-shaped grooves)을 형성하는 단계와; 메사의 표면, 숄더의 표면, 및 홈 내에 버퍼 물질, 하부 제한 물질, 및 활성 물질을 연속적으로 증착하는 단계로서, 상기 연속하는 물질의 층 부분의 칼럼을 형성하며, 상기 각 칼럼은 버퍼 물질 층 섹션, 제한 물질 층 섹션, 및 활성물질 층 섹션을 구비하며, 각 칼럼의 상기 물질 층 섹션들은 인접 칼럼의 동일한 물질 층 섹션들로부터 분리되는, 상기 증착 단계, 및 메사 위에 활성 물질을 매몰시키기 위해 메사 칼럼, 숄더 칼럼 및 홈 칼럼에 있는 활성 물질 위와, 메사 칼럼 및 숄더 칼럼의 측벽 위에 상부 제한 물질을 연속 층으로서 증착하는 단계를 포함하는 단계들에 의해 형성되는 매몰 헤테로 구조 레이저의 제조 방법.
  18. 제17항에 있어서, 상기 상부 제한층의 상부에 높게 도핑된 접촉층이 증착되는 매몰 헤테로 구조 레이저의 제조 방법.
  19. 제18항에 있어서, 상기 접촉층 위에 절연층이 증착되고, 상기 절연층에 메사와 동일한 공간에 걸쳐 윈도우가 형성되는 매몰 헤체로 구조 레이저의 제조 방법.
  20. 제19항에 있어서, 상기 윈도우에 노출된 접촉층 영역 위에 접촉 전극이 증착되는 매몰 헤테로 구조 레이저의 제조 방법.
  21. 제20항에 있어서, 상부 및 절연층 위에 오버레이 전극이 증가되는 매몰 헤테로구조 레이저의 제조 방법.
  22. 제17항에 있어서, 반도체 구조의 상기 층 각각은 MOCVD에 의해 증착되는 매몰 헤테로 구조 레이저의 제조 방법.
  23. 제17항에 있어서, 상기 레이저 반도체 구조는 AlGaAs/GaAs/InGaAs 체계인 매몰 헤테로 구조 레이저의 제조 방법.
  24. 제23항에 있어서, 상기 하부 제한층 및 상부 제한층 각각은 AlxGa1-xAs1로 되어 있으며, 상기 x는 0.1에서 0.4이며, 상기 활성층은 GaAs로 되어 있는 매몰 헤테로 구조 레이저의 제조 방법.
  25. 제23항에 있어서, 상기 활성층은 적어도 하나의 InyGa1-yAs 및 GaAs 장벽들을 구비하는 다층 양자층이며, 상기 y의 범위는 0.05 내지 0.25인 매몰 헤테로 구조 레이저의 제조 방법.
  26. 제23항에 있어서, 활성층은 세 개의 In０.２Ga０.８As 웰 및 GaAs 장벽들을 구비하는 매몰 헤테로 구조 레이저의 제조 방법.
  27. 제23항에 있어서, 상부 전극은 접촉층의 상부 위에 좁은 금속 스트립의 형태로 있으며, 상기 상부 전극은 메사 및 메사 위 활성층 섹션과 동일한 공간에 걸쳐 중첩 관계에 있는 매몰 헤테로 구조 레이저의 제조 방법.
  28. 제27항에 있어서, 상기 상부 전극은 AuBe로 구성되는 매몰 헤테로 구조 레이저의 제조 방법.
  29. 제23항에 있어서, 상기 오버레이 전극은 TiAu로 구성되는 매몰 헤테로 구조 레이저의 제조 방법.
  30. 제23항에 있어서, 상기 시판은 (100) 방향을 갖는 GaAs로 되어 있으며 상기 홈들은 [011] 방향으로 에칭되는 매몰 헤테로 구조 레이저의 제조 방법.
  31. 제30항에 있어서, 상기 홈들은 1 : 1 : 1 비율의 H2SO₄: H2O₂: H2O의 혼합물로 에칭되어 있는 매몰 헤테로 구조 레이저.
  32. 제23항에 있어서, 상기 제한층의 각각은 Al０.４Ga０.６As로 구성되어 있는 매몰 헤테러 구조 레이저의 제조 방법.
  33. 제23항에 있어서, 상기 제한층 각각은 활성층 Al０.４Ga０.６As층 사이에 위치한 얇은 Al０.１５Ga０.８5층을 더 포함하는 메몰 헤테로 구조 레이저의 제조 방법.
KR1019930000401A 1992-01-24 1993-01-14 매몰 헤테로 구조 레이저 및 그 제조 방법 KR100187778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/825,208 US5208821A (en) 1992-01-24 1992-01-24 Buried heterostructure lasers using MOCVD growth over patterned substrates
US825,208 1992-01-24

Publications (2)

Publication Number Publication Date
KR930017220A KR930017220A (ko) 1993-08-30
KR100187778B1 true KR100187778B1 (ko) 1999-06-01

Family

ID=25243382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000401A KR100187778B1 (ko) 1992-01-24 1993-01-14 매몰 헤테로 구조 레이저 및 그 제조 방법

Country Status (7)

Country Link
US (1) US5208821A (ko)
EP (1) EP0552888B1 (ko)
JP (1) JP2545188B2 (ko)
KR (1) KR100187778B1 (ko)
CA (1) CA2084820C (ko)
DE (1) DE69300772T2 (ko)
HK (1) HK124396A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024354B2 (ja) * 1992-01-27 2000-03-21 日本電気株式会社 半導体レーザ
JP2798545B2 (ja) * 1992-03-03 1998-09-17 シャープ株式会社 半導体発光素子及びその製造方法
US5559053A (en) * 1994-04-14 1996-09-24 Lucent Technologies Inc. Vertical cavity semiconductor laser
US5674779A (en) * 1995-08-16 1997-10-07 Philips Electronics North America Corporation Method for fabricating a ridge-shaped laser in a channel
US5742631A (en) * 1996-07-26 1998-04-21 Xerox Corporation Independently-addressable monolithic laser arrays
US5880482A (en) * 1997-01-29 1999-03-09 The Board Of Trustees Of The University Of Illinios Low dark current photodetector
US6445723B1 (en) 1998-05-18 2002-09-03 Jds Uniphase Corporation Laser source with submicron aperture
JPH11354886A (ja) * 1998-06-10 1999-12-24 Nec Corp 半導体レーザおよびその製造方法
US7342950B1 (en) * 1999-09-03 2008-03-11 The Regents Of The University Of California Tunable laser source with integrated optical modulator
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법
KR100427581B1 (ko) * 2002-02-21 2004-04-28 한국전자통신연구원 반도체 광소자의 제조방법
JP2006278661A (ja) * 2005-03-29 2006-10-12 Opnext Japan Inc 光半導体素子及びその製造方法並びに光半導体装置
US8034648B1 (en) * 2006-05-15 2011-10-11 Finisar Corporation Epitaxial regrowth in a distributed feedback laser
US7573925B1 (en) 2006-05-15 2009-08-11 Finisar Corporation Semiconductor laser having a doped active layer
US7567601B1 (en) 2006-05-15 2009-07-28 Finisar Corporation Semiconductor laser having low stress passivation layer
US7606279B1 (en) 2006-05-15 2009-10-20 Finisar Corporation Thin INP spacer layer in a high speed laser for reduced lateral current spreading
US8277877B1 (en) 2006-05-15 2012-10-02 Finisar Corporation Method for applying protective laser facet coatings
US7763485B1 (en) 2006-05-15 2010-07-27 Finisar Corporation Laser facet pre-coating etch for controlling leakage current
JP5378651B2 (ja) * 2007-01-31 2013-12-25 日本オクラロ株式会社 半導体レーザ素子及びその製造方法
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP5772005B2 (ja) 2011-01-21 2015-09-02 東洋紡株式会社 エアバッグ用基布

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426701A (en) * 1981-12-23 1984-01-17 Rca Corporation Constricted double heterostructure semiconductor laser
US4839900A (en) * 1985-08-21 1989-06-13 Sharp Kabushiki Kaisha Buried type semiconductor laser device
US4749255A (en) * 1985-12-09 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Coating for optical devices
US4902644A (en) * 1986-03-28 1990-02-20 American Telephone And Telegraph Company At&T Bell Laboratories Preservation of surface features on semiconductor surfaces
JPH0646669B2 (ja) * 1987-07-28 1994-06-15 日本電気株式会社 半導体レ−ザ及びその製造方法
JPH01114092A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 埋込み型半導体レーザ
JPH01293687A (ja) * 1988-05-23 1989-11-27 Fuji Electric Co Ltd 半導体レーザ装置の製造方法
JPH0312981A (ja) * 1989-06-12 1991-01-21 Matsushita Electric Ind Co Ltd 半導体レーザ装置の製造方法

Also Published As

Publication number Publication date
DE69300772T2 (de) 1996-06-05
CA2084820C (en) 1997-12-09
DE69300772D1 (de) 1995-12-21
HK124396A (en) 1996-07-19
KR930017220A (ko) 1993-08-30
JP2545188B2 (ja) 1996-10-16
EP0552888A1 (en) 1993-07-28
CA2084820A1 (en) 1993-07-25
EP0552888B1 (en) 1995-11-15
JPH0685405A (ja) 1994-03-25
US5208821A (en) 1993-05-04

Similar Documents

Publication Publication Date Title
KR100187778B1 (ko) 매몰 헤테로 구조 레이저 및 그 제조 방법
JP3540042B2 (ja) 半導体デバイスの作製方法
EP0526128B1 (en) A method for producing a distributed feedback semiconductor laser device
EP0177221B1 (en) Semiconductor laser
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
EP0503211B1 (en) Semiconductor device comprising a layered structure grown on a structured substrate
US5336635A (en) Manufacturing method of semiconductor laser of patterned-substrate type
JPH07211984A (ja) 光半導体デバイス及びその製造方法
US8802468B2 (en) Semiconductor light emitting device and fabrication method for semiconductor light emitting device
JPH0864906A (ja) 半導体装置の製法
EP0209387B1 (en) Semiconductor laser device
EP0602579A1 (en) Semiconductor laser and method of making the semiconductor laser
US5914496A (en) Radiation emitting semiconductor diode of buried hetero type having confinement region of limited Al content between active layer and at least one inp cladding layer, and method of manufacturing same
US5149670A (en) Method for producing semiconductor light emitting device
JPH0677587A (ja) 半導体レーザ
US20050186798A1 (en) Process for manufacturing semiconductor devices and related semiconductor device
US5307361A (en) Ridge waveguide laser diode with a depressed-index cladding layer
US4783425A (en) Fabrication process of semiconductor lasers
EP0708997B1 (en) Electrical barrier structure for semiconductor device
EP0275209A2 (en) A semi conductor laser device
JP3205589B2 (ja) 半導体薄膜の成長方法
JPH11284276A (ja) 半導体レーザ装置及びその製造方法
JPH0766992B2 (ja) ＡｌＧａＩｎＰ系半導体レーザとその製造方法
Iwai et al. 1.3 µm Laser Array on p-type Substrate Using Selective Oxidation of AlInAs
JPH04130692A (ja) 半導体レーザ装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee