JP3540042B2 - 半導体デバイスの作製方法 - Google Patents

半導体デバイスの作製方法 Download PDF

Info

Publication number
JP3540042B2
JP3540042B2 JP1447795A JP1447795A JP3540042B2 JP 3540042 B2 JP3540042 B2 JP 3540042B2 JP 1447795 A JP1447795 A JP 1447795A JP 1447795 A JP1447795 A JP 1447795A JP 3540042 B2 JP3540042 B2 JP 3540042B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
cladding
cladding layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1447795A
Other languages
English (en)
Other versions
JPH07263747A (ja
Inventor
マイケル・ルードワイズ
ニック・ホロニャック・ジュニア
ステファン・ヨゼフ・カラッチ
マイケル・レーガン・クラムス
フレッド・エイ・キッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JPH07263747A publication Critical patent/JPH07263747A/ja
Application granted granted Critical
Publication of JP3540042B2 publication Critical patent/JP3540042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/746—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts for AIII-BV integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Description

【０００１】
【産業上の利用分野】
本発明は、半導体ダイオードやレーザ・ダイオード等の半導体デバイスの製作方法に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
半導体レーザ・ダイオードは、光波通信のような多種多様な分野において重要な役割を果たす。半導体レーザは、光波機器、すなわち、光ファイバ通信システムをテストして特性を明らかにすると共に、光ファイバ・システムの信号発生機器としても利用することが可能である。発光ダイオードも、利用される分野が拡大されている。
【０００３】
さまざまな発光ダイオード及びレーザ構造が存在する。共通した目的の１つは、質の高い光導波管をもたらすほぼ平面のデバイスを提供することである。もう１つの目的は、デバイスの導波管を形成する領域内にかなりの程度の電流閉込めを可能にすることである。さらに、特定の波長の発光を行えることが、多くの用途において重要となる。
【０００４】
発光半導体デバイスの既知の設計の１つは、Ｖ溝クレセント・レーザと呼ばれる。この構造の適正な製作は、液相エピタキシー（ＬＰＥ）に固有の特徴によって決まる。Ｖ溝クレセント・レーザは成功を納めたが、気相成長技法による製作には適合しない。
【０００５】
もう１つのタイプの半導体発光デバイスは、Ｖ溝クレセント・レーザよりも製作の融通性に富んだリッジ導波管レーザである。平面エピタキシャル層は、ＬＰＥ、気相エピタキシー（ＶＰＥ）、または、金属有機物化学蒸着（ＭＯＣＶＤ）によって良好に成長させることが可能である。次に、これらの層にエッチングを施してリッジを形成し、その後標準的な誘電被着、フォトリソグラフィ、及びメタライゼーション技法を用いてデバイスの残りが形成される。リッジ導波管レーザの臨界範囲は、リッジの幅並びに活性領域と活性領域の上方の酸化物層との離間距離である。デバイス製作技法はあまり変更せずに、活性領域はバルク型または量子ウェル型とすることが可能である。しかし、該構造は本質的に非平面であり、従って、難しい処理問題を生じることになる。
【０００６】
第３の既知構造は、埋め込みヘテロ構造（ＢＨ）レーザと呼ばれる。このレーザは、従来の成長処理を利用してプレーナ式に下部クラッディング層、活性層及び上部クラッディング層を順次成長させることによって形成される。次に、マスキング及びエッチング技法を利用してメサ・ストライプが形成される。次に、エピタキシャル再成長によって、ＩｎＰ：ＦｅまたはＩｎＰ ｐ−ｎ−ｐ電流ブロック層が形成される。再成長が済むと、接点金属が付加される。この構造は、実験室環境ではうまく製作されたが、市販はされていない。とりわけ、該構造に量子ウェルが含まれている場合、第２の（過成長）結晶成長段階における活性領域の質の維持が問題となる。該構造の主たる利点は、半絶縁ＩｎＰ：Ｆｅ層によって、高周波用途に有利な低キャパシタンス接点の形成が可能になる。さらに、ＢＨレーザによって、リッジ導波管レーザよりも屈折率に左右されやすい構造が得られる。高周波操作が特定の用途にとって臨界的なものであれば、追加プロセスのコスト、複雑さ及び歩留まりの損失は許容可能である。
【０００７】
もう１つの半導体発光構造については、１９９１年９月３０日発行の、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ第５９巻１７５５〜１７５７ページにおける、Ｋｉｓｈ等による「Ｐｌａｎａｒ Ｎａｔｉｖｅ−Ｏｘｉｄｅ Ｉｎｄｅｘ−Ｇｕｉｄｅｄ Ａｌx Ｇａ1-x Ａｓ−ＧａＡｓ Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｌａｓｅｒｓ」に記載がある。領域の中央に非ドープ量子ウェルを成長させてなる非ドープＡｌＧａＡｓの導波管領域が、逆のドーピングを施されたＡｌＧａＡｓのクラッディング層の間に挟みこまれている。次に、多量にドープしたキャップ層を成長させる。キャップ層に窒化珪素を被着させ、パターン形成を施すことによって、キャップ層に対する化学エッチングのためのマスクの働きをするストライプが形成される。エッチングによって、上部閉込め層が部分的に露出する。露出部分は湿式酸化工程にさらされ、上部閉込め層の厚さのほぼ全体にわたって自然酸化物に変化する。従って、上部クラッディング層は、導波管領域との界面、並びにＧａＡｓキャップ層の下が酸化されない状態を保つことになる。ＧａＡｓの下でアンダーカットが生じるが、酸化を防止するためのマスクとして窒化珪素及びキャップ層を利用することにより、非酸化リッジが形成される。次いで、窒化珪素が除去される。
【０００８】
Ｋｉｓｈ等の論文に記載の構造によれば、自然酸化物と上部クラッディング層との間における屈折率段差がリッジ導波管レーザと同様に機能するので、必要な導波管が得られることになる。臨界的な範囲は、リッジの幅（即ち、自然酸化物に埋め込まれた活性ストライプの幅）及び上方クラッディング層のうち、上部クラッディング層と導波管領域との界面全体に沿って酸化されずに残存した部分の厚さである。このため、上部クラッディング層の成長の厚さを選択する融通性が制限される。さらに、該構造は、潜在的に生産環境において製造の歩留まりが低くなりやすい。湿式酸化は、必要とされる酸化によるアンダーカット及び酸化の浸透を可能ならしめるのに十分な時間にわたって実施しなければならないが、酸化が上部クラッディング層と活性領域の界面に対して有害となるほど接近しないうちに終了させなければならない。
【０００９】
現在のＩｎＰベースのクラッディング層を備えたＩｎＧａＡｓレーザ構造は、１．３〜１．５５μｍの長波長範囲で動作するようになっている。ＩｎＰ上部クラッディング層は、酸化がアルミニウムの含有量が十分に多いクラッディング層の存在によって左右されるので、Ｋｉｓｈ等による解説のように酸化させることはできない。
【００１０】
本発明の目的は、複雑な再成長または精密な処理を伴わずに、所望の屈折率段差が得られ、平面構造をなす半導体発光デバイスを製造するための広く適用し得る方法を提供することにある。本発明のより一般的な目的は、酸化パラメータに再現性のある半導体デバイスの製作方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記本発明の目的は、基板を設ける工程と、周期表においてインジウム及びリンを含む族から選択される元素を含む酸化防止III −Ｖ族半導体材料からなる第１の層を形成する工程と、前記第１の層の上にアルミニウムを含有するIII −Ｖ族半導体材料からなる第２の層を形成して前記第１と第２の層の界面を形成する工程と、接触層から前記第１の層への電気的接続を形成する工程とから構成されるとともに、これらの工程に、酸化条件下にある前記第２の層の少なくとも１つの選択領域を酸化し、かつそれによる酸化物が前記第１と第２の層の前記界面まで延びるように形成する副工程と、更に、前記第２の層の非酸化領域を残し、かつ前記接触層からの電気的接続を前記非酸化領域を介して行う副工程とを含むことを特徴とする半導体デバイスの製作方法により達成される。
【００１２】
本発明によれば、第１の半導体層が第１の層の酸化を防止するために選択された元素を含むように形成され、第２の酸化可能な半導体層が前記第１の層の上に形成され、その後、前記第２の層の選択領域がこれら２つの層の界面まで酸化を受ける。そして、第２の層の非酸化領域を利用することによって、上部接触層から第１の層への電気経路が形成される。トップ・ダウン式酸化手法の代替案として、酸化防止のために選択された元素を有する半導体層の間に酸化可能な層を挟み、その後で酸化可能な層を側方酸化させる手法も可能である。いずれの手法を利用するにせよ、トランジスタ、発光ダイオード及びレーザといった半導体デバイスが形成される。
【００１３】
第１の実施例の場合、本発明によれば、半導体発光ダイオードまたはレーザの活性領域の上に積層クラッディング構造を形成することによって、所望の光学特性を備えた半導体発光デバイスが得られる。積層の下部薄膜は、光学的経路及び電流経路の形成に関して、また酸化の防止に関して、所望の特性を備える半導体材料から選択される。この下部薄膜は、インジウム及びリンの少なくとも一方の元素を有することが望ましい。これらの元素は、それぞれ酸化を防止し、ＩｎＰクラッディング層として組み合わせられると、１．３〜１．５５μｍの長波長範囲の発光動作に役立つ。積層の上部薄膜は、非酸化状態において、導電性並びに酸化容易性に関して、所望の特性を備えた半導体材料から選択される。アルミニウムを含有するIII −Ｖ族半導体材料が望ましい。上部半導体薄膜の選択領域が、上部薄膜の全膜厚にわたって酸化される。下部半導体薄膜は、酸化が上方薄膜の全膜厚以上に浸透するのを防ぐ働きをする。次に、上方薄膜の非酸化領域を利用することによって、活性領域と上部薄膜の上部表面の接点との間に電流経路を形成し、同時に、導波を誘発するのに必要な屈折率段差を得ることが可能になる
。
【００１４】
一般に、半導体発光デバイスは、半導体基板上に形成される。従来の技法を用いて、半導体基板上に下部クラッディング層、並びに電流に応答して光波エネルギーを発生する活性領域を含む層が形成される。活性領域には、量子ウェルが含まれることが望ましいが、特に制約されない。活性領域における積層クラッディング構造の下部薄膜は、実質的にアルミニウムを含まないIII −Ｖ族半導体層が望ましい。前述のように、ＩｎＰは下部薄膜に適した材料である。ＡｌＩｎＡｓのようなアルミニウム含有III −Ｖ族半導体層は、積層の上部薄膜を形成するのに望ましい材料である。
【００１５】
望ましい実施例の場合、デバイスには、酸化を受けない状態で残存する上部薄膜の所望の領域を覆うマスクとは別個に、あるいはこれと組み合わせられて機能する接触層が含まれる。接触層には、多少のアンダーカットが生じるが、マスキング技法によって、上部薄膜における接触層で覆われた選択領域の導電率が維持される。
【００１６】
本発明の利点は、自然酸化物と活性領域の間の非酸化材料の厚さが、積層の下部薄膜のエピタキシャル成長によってのみ決まるということである。従って、非酸化材料の所望の厚さが、酸化工程の所要時間またはエッチング時間によって左右されずに得られる。該構造は、工程に対する依存度が低いので、半導体デバイス・アレイのウェーハ処理の均一性が向上する。一般に、上部薄膜の酸化には湿式酸化技法が用いられるが、所望の深さを超える酸化は酸化を抑制する下部薄膜によって防止される。
【００１７】
発光デバイスの形成に関して、本発明のもう１つの利点は、上部薄膜の非酸化領域から自然酸化物までの屈折率段差が、埋め込みヘテロ構造の場合よりはるかに大きいということである。従って、水平方向におけるモード閉込めは、少なくとも、ＢＨレーザと同程度である。先行技術による構造の側壁の界面の質は、さまざまであり（メサ形成時に、該構造を空気及び化学薬品にさらされるため）、従って、先行技術によるデバイスは大漏洩電流を発生しやすいため、電流閉込めも、少なくとも、ＢＨレーザ及びリッジ導波管レーザと同程度である。自然酸化物構造は、大漏洩電流を発生させる可能性が低い。
【００１８】
本発明のもう１つの利点は、複雑な再成長処理を伴うことなく、完全に平面のデバイスを製作可能ということである。これによって、処理が大幅に単純化されるので、市販の代替物と同程度、あるいは、それ以上の性能を示すより安価なデバイスが得られることになる。該構造は、Ｓｉ酸化技法と処理が似ているので、高レベルの集積化にも適応しやすい。
【００１９】
積層の上部薄膜の非酸化領域の幅は、酸化工程時に用いられるマスキング材料の酸化時間及び幅によってのみ設定される。マスキング材料がデバイスの接触層である場合、本発明では、接触層を非酸化領域の幅の数倍の距離まで延ばすことができるので、より低い接触抵抗が得られる。
【００２０】
【実施例】
以下、本発明に関して図面を参照して説明する。
図１に示されるように、下部クラッディング層１２及び活性層１４を備えた半導体基板１０が示されている。活性層の下方の構造は、本発明にとって重要ではない。下部クラッディング層及び基板の代わりに、他の任意の既知構造を用いることも可能である。従って、層１２及び１４を形成し、基板１０を設けるための技法は、当該技術において既知の任意の構成とすることが可能である。
【００２１】
許容可能な半導体基板１０は、硫黄をドープしたＩｎＰ基板である。例えば、ドーパント濃度は、５×１０18ｃｍ-3とすることが可能である。ｎタイプの下部クラッディング層１２は、従来のエピタキシャル技法を利用して成長させることが可能である。セレンによって、７×１０17ｃｍ-3の濃度レベルが可能になる。エピタキシャル・クラッディング層にとって許容可能な厚さは、１．５μｍである。
【００２２】
活性層１４には、分離閉込めヘテロ構造（ＳＣＨ）及び複数の量子ウェルが含まれる。例えば、Ｌz＝９０Å及びＬb ＝１００ÅのＩｎ0.53Ｇａ0.47Ａｓから構成される４つの量子ウェルを備えた、Ｉｎ0.81Ｇａ0.19Ａｓ0.43Ｐ0.57ＳＣＨ層を形成することが可能である。しかし、材料も、寸法も、本発明にとって重要ではない。
【００２３】
ここで図２を参照すると、積層上部クラッディング構造１６が示されている。該積層構造には、耐酸化性になるように選択された材料で作られた第１の層１８が含まれている。より厚い第２の層２０は、酸化を受けやすい材料によって形成される。望ましい実施例の場合、第１の層１８にはアルミニウムを実質的に含まないが、第２の層２０は高濃度でアルミニウムを含んでいる。
【００２４】
第１の層１８は、１０００Åの厚さが可能である。非ドープＩｎＰ層を形成することもできるし、あるいはＩｎＰ層に対して１×１０17ｃｍ-3のレベルの濃度でＺｎのドーピングを施すことも可能である。下部クラッディング層１２及び活性層１４は、金属有機化学蒸着（ＭＯＣＶＤ）によって形成されているが、第１及び第２の層１８及び２０は、分子ビーム・エピタキシー（ＭＢＥ）によって形成されている。しかし、これらの別個の技法を用いることによって、後続レベルの界面において欠陥の生じる確率が高くなるので、望ましい方法は当該技術において周知の考慮事項に基づいて選択された製作構造内において各層を形成することである。ＭＯＣＶＤを用いるのが望ましいが、本発明の実現は、半導体層を堆積させ得るいかなる特定の方法にも左右されるものではない。
【００２５】
クラッディング積層１６のより厚い第２の層２０は、厚さが１．５μｍで、ベリリウムの濃度レベルが約８×１０17ｃｍ-3のＡｌ0.48Ｉｎ0.52Ａｓ層とすることが可能である。
【００２６】
図３において、積層クラッディング構造１６の第２の層２０の上に、接触層２２が形成されている。一般に、接触層は、従来のエピタキシャル成長技法を利用して形成される。次に、接触層２２の上にマスキング層２４が形成される。フォトリソグラフィ技法を利用して接触層及びマスキング層にパターン形成を行うことにより、図３に示す積層構造が得られる。このパターン形成によって、第２の層２０の上部表面の一部２６及び２８が露出する。
【００２７】
接触層２２は厚さが約０．７５μｍで、Ｂｅの濃度レベルが２×１０19ｃｍ-3のＩｎ0.53Ｇａ0.47Ａｓ層とすることが可能である。マスキング層２４は、窒化珪素とすることが可能である。ただし、この材料、濃度レベル及び厚さは、当該技術において既知のパラメータによって変動する可能性がある。
【００２８】
湿式酸化プロセスを利用して、パターン形成された接触層２２及びマスキング層２４によって露出した、第２の層２０の領域に酸化が施される。酸化は、表面部分２６及び２８から開始され、引き続き、積層クラッディング構造１６の第２の層全体に及ぶ。酸化プロセスは、５２５℃の温度で１時間にわたり、水蒸気及びＮ2キャリヤ・ガスから成る雰囲気中において実施される。これらのパラメータは、第２の層２０の厚さ及び当該技術の熟練者には明かな他の考慮事項によって変化する。
【００２９】
露出表面部分２６及び２８の下方に位置する第２の層の領域は、ＡｌＩｎＡｓ材料の自然酸化物に変わる。しかし、窒化珪素層２４及び接触層２２によって、下方に位置する領域３０の完全な酸化が阻止される。接触層２２に多少のアンダーカットが生じる。アンダーカットの程度は、湿式プロセスの所要時間によって決まる。従って、非酸化領域３０の幅は、主として酸化時間と接触層２２の幅によって決まる。アンダーカットは制御可能であり、これを利用すれば接触層２２の幅が非酸化領域３０の幅の数倍に当たる構造を形成することが可能になり、従って、非酸化領域３０と接触領域２２との界面における接触抵抗が小さくなる。
【００３０】
図４に示すように、窒化珪素マスキング層２４が除去され、従来の技法を用いてブランケット金属層３２の被着が行われる。下部金属層３４が、当該技術における標準通り半導体基板１０の下側に形成される。金属層３２及び３４における電圧レベルによって、活性層１４を流れる電流が決まる。上述の望ましい実施例によれば、１．３μｍ〜１．５５μｍの波長範囲で動作する。一方、他の実施例も意図される。発光レーザではなく、前記工程を利用して発光ダイオードを製作することも可能である。さらに、本発明の方法を用いて発光能力を備えた半導体デバイス・アレイを形成することが可能である。
【００３１】
前述のように、活性層１４と第２の層２０の酸化領域の間における非酸化領域の厚さは、積層クラッディング構造１６における第１の層１８のエピタキシャル成長によって決まる。既述のＫｉｓｈ等の構造に比較して、改良されたプロセスの均一性は、積層クラッディング構造１６が第２の層２０の形成によって生じる厚さの不均一性を補償することにより得られる。アルミニウムを含まない第１の層２８は、第２の層２０の膜厚以上にわたる酸化を阻止する。
【００３２】
非酸化領域３０から第２の層２０の自然酸化物までの屈折率段差は、埋め込みヘテロ構造の屈折率段差よりはるかに大きい。従って、側方におけるモード閉込めは、ＢＨレーザの場合と少なくとも同程度である。さらに、側壁の界面は大漏洩電流を発生しにくいので、電流閉込めが改良される。
【００３３】
図５は、発光半導体デバイス３６の第２の実施例を示す。該デバイスには、ｎ型ＩｎＰ基板３８及びｎ型ＩｎＰ下部クラッディング層４０が含まれている。下部クラッディング層の上には、量子ウェルを有する分離閉込めヘテロ構造（ＱＷ−ＳＣＨ）を有するＩｎＧａＡｓ活性領域４２が配置される。
【００３４】
発光デバイス３６は、それぞれ、第１、第２及び第３の層４６、４８及び５０から成る積層クラッディング構造４４を備えている。第１の層は、約５００Åの厚さを有するＩｎＰの非ドープ薄膜である。第２の層は、厚さが約５００Åで、Ｚｎドーパントの濃度レベルが約１×１０17ｃｍ-3のＩｎＰ薄膜である。第３の層５０は、ＢｅをドープしたＡｌ0.48Ｉｎ0.52Ａｓの層である。第３の層の濃度レベルは、０．５μｍの下部領域の場合には１×１０17ｃｍ-3であり、１μｍの上部領域の場合には８×１０17ｃｍ-3である。第３の層の非酸化領域５２は、自然酸化領域の間に位置している。非酸化領域５２は、２〜４μｍの幅を有していることが望ましい。側方酸化物成長によって接触領域５４の下方にアンダーカットが形成されるため、第３の層の酸化を防止するマスキングは、約６μｍが望ましい。従来の金属層５６は、発光デバイス３６に形成される。
【００３５】
本発明に係る半導体デバイスの作製方法を、下記の半導体デバイスに適用した場合を例示してより明確にする。
〔例１：発光デバイス〕
ＩｎＧａＡｓＰ量子ウェル・ヘテロ構造（ＱＷＨ）結晶１４は、金属有機化学蒸着（ＭＯＣＶＤ）によって成長させることができる。ＡｌＩｎＡｓ層３０及びＧａＩｎＡｓ接触キャップ２２は、分子ビーム・エピタキシー（ＭＢＥ）によって成長する。該構造は、ＭＯＣＶＤで成長した１．５μｍ、７×１０17ｃｍ-3のＩｎＰ：Ｓ層１０；１０００Åで、λg ＝１．２μｍのＩｎＧａＡｓＰからなる非ドープ分離閉込めヘテロ構造（ＳＣＨ）；全て非ドープのλg ＝１．５８μｍで、Ｌz＝１３０ÅのＩｎＧａＡｓからなる５つの量子ウェル、並びにλg ＝１．２μｍで、Ｌb ＝８０ÅのＩｎＧａＡｓＰからなる４つのバリヤ；１０００Åで、λg ＝１．２μｍのＩｎＧａＡｓＰからなる非ドープＳＣＨ；及び、１．２μｍで、８×１０18ｃｍ-3のＩｎＰ：Ｚｎ層１８から構成される。そして、ＭＢＥで成長した、厚さ０．２μｍで、７×１０17ｃｍ-3のＡｌＩｎＡｓ：Ｂｅ層３０、並びに２×１０19ｃｍ-3のＧａＩｎＡｓ：Ｂｅ接触キャップ層２２を追加することによって該構造が完成する。この構造のＭＯＣＶＤ部分は、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）、Ｈ2 中の１０％ＡｓＨ3 及び１００％ＰＨ3 を使用した水平ＲＦ加熱低圧（７６Ｔｏｒｒ）系において、６４０℃で成長する。水素及びジエチル亜鉛中に５０ｐｐｍのＨ2 Ｓｅを混合したものが、ドーパント前駆物質として利用される。反応管は、幅５．７ｃｍで基板上方に２ｃｍ離間した矩形断面を備えている。全水素流量は、８．７ｓｌｐｍになる。典型的なＰＨ3 流量は、ＩｎＰ成長時において、１８０ｓｃｃｍ、ＩｎＧａＡｓＰ層について１５０ｓｃｃｍである。ＴＭＩｎの流量は、３３０ｓｃｃｍで一定に保たれる。昇華器は約１７℃の温度に保たれるので、ＴＭＩｎの気体濃度はＥｐｉｓｏｎ気体濃度計での測定値で０．０９０％である。ＡｓＨ3 及びＴＥＧａの流量は、所望の禁止帯の幅において△ａ／ａ0 ≦２×１０-4の格子整合が得られるように調整される（一般に、それぞれ８〜５００ｓｃｃｍ及び２５〜９０ｓｃｃｍ）。ＭＯＣＶＤ部分の成長が済むと、ＭＯＣＶＤ装置からウェーハが取り出され、即座にＭＢＥ室に移送される。
【００３６】
該構造のＭＢＥ部分は、固体源を利用し、Ｖａｒｉａｎ Ｇｅｎ II型反応器内において４８０℃で成長する。基板は、８×１０18ｃｍ-3にＳがドープされ、（１００）配向を施された（意図的な配向ミスのない）ＩｎＰである。エピタキシャル層に意図的に歪みを成長させることはなく、４元系組成の元素のそれぞれについて、個々に、△ａ／ａ0 ≦２×１０-4内での格子整合が施される。
【００３７】
デバイスの製作は、標準的なフォトリソグラフィにより、ＩｎＧａＡｓ−ＡｌＩｎＡｓ−ＩｎＰ−ＩｎＧａＡｓＰ ＱＷＨ結晶上に堆積した厚さ１０００ÅのＳｉ3 Ｎ4 に幅４０μｍのストライプをパターン形成することから開始される。Ｓｉ3 Ｎ4 は、結晶エッチング及び酸化のためのマスクとして役立つ。ストライプを形成するＳｉ3 Ｎ4 以外の酸化物に変化させるべき領域では、湿式選択的化学エッチング（クエン酸：Ｈ2 Ｏ：Ｈ2 Ｏ2 、９ｇ：９ｍｌ：３ｍｌ）で１０００ÅのＩｎＧａＡｓキャップ層が除去され、その下方に位置するＡｌＩｎＡｓ層が露出する。酸化プロセス（５２５℃、１ｈ）は、８３℃に保たれた水を介して泡立つＮ2 の供給を受ける開放形管状炉内で行われ、その結果、光沢があり、均一で、明青色の酸化物が得られる。窒化物のマスキング・ストライプがＣＦ4 プラズマ中においてサンプルから除去され、次で基板の側部から厚さ約１５０μｍにわたりラッピング及びポリッシングが施される。次に、Ｔｉ／Ａｕ（ｐ側）及びＧｅ／Ａｕ（ｎ側）によって、サンプルにメタライゼーションが施され、合金が作られる。最後に、個々のレーザが劈開され、のこ引きされ、連続波（ｃｗ）動作に備えてＩｎコーティングを施した銅のヒート・シンク（ｐ側下方）に搭載される。レーザは、ファセット（コーティングされていない劈開ファセット）当たり０〜１４０ｍＷのパワー・レベル、並びに２０〜７０℃の温度範囲において約１．５μｍの波長で連続動作する。
【００３８】
〔例２：非発光デバイス〕
実験から明らかなように、下部層の酸化を抑制するのは下部層中におけるインジウム及びリンの両方または一方の存在である。従って、酸化防止下部層１０にはインジウム及びリンの両方または一方の含有量が十分に多ければ、酸化容易材料であるアルミニウムを含むことも可能である。リンを含まない層におけるインジウムの含有量は、５０体積％の最低値が望ましい。Ｉｎx （Ａｌy Ｇａ1-y ）1-x ＰzＡｓ1-zからなる「酸化防止層」（ここで、ｙは０を超え、１未満）が可能である。結晶成長の性質といった、実際上の制限によって、おそらく、Ｉｎ0.5 （Ａｌy Ｇａ1-y ）0.5 Ｐには多少のＡｓが存在することになる。酸化防止層は薄くなる場合があり、従って、本質的に下方に位置する半導体層と格子整合しない疑似連続層構造を適用することになる可能性がある。
【００３９】
発光デバイス以外に、本手法を用いて他の電子デバイスを形成することも可能である。例えば、層の界面の特性がデバイスの働きを支配する電界効果トランジスタ（ＦＥＴ）を形成することが可能である。図６を参照すると、ＦＥＴ５８は、図示のように、Ｉｎx （Ａｌy Ｇａ1-y ）1-x ＰzＡｓ1-zからなる酸化防止層６０を含んでいる。酸化防止層は、酸化層６２の下方に位置する層であり、アルミニウム含有III −Ｖ族半導体材料である。層６２の酸化部分は、ソース領域６４及びドレイン領域６６を包囲する自然酸化物からなる。
【００４０】
Ｉｎx （Ａｌy Ｇａ1-y ）1-x ＰzＡｓ1-z層６０は、層６０及び６２の界面における酸化を防止する働きだけでなく、チャネル層６８に関連したチャネル領域の働きも可能である。チャネル層は、薄いＩｎx Ｇａ1-x Ａｓ酸化防止層６０を備えたＧａＡｓ基板７０上のＧａＡｓ材料とすることが可能である。集積化のため、例えば、基板におけるＧａＡｓ接触層７２、並びにチャネル層６８と基板７０との間にＡｌzＧａ1-zＡｓ層といった他のエピタキシャル層を追加することも可能である。このような層によって、ＦＥＴとレーザの両方を同じウェーハ上に製作することが可能になり、結果としてより精巧な光電子回路が得られる。さらに、酸化防止層がチャネル層に取って代わり、チャネル（活性）層と酸化を抑制する層の両方の働きをすることも可能である。
【００４１】
もう１つの特定の例では、Ｉｎx Ｇａ1-x Ａｓ酸化防止層６０の代わりに、Ｉｎx'Ｇａ1-x'Ｐ層またはＩｎx'（Ａｌy'Ｇａ1-y'）1-x'Ｐ層を用いる。この場合、この層は格子整合するか（ｘ’≒０．５）、あるいは疑似連続層（ｘ’≠０．５）となるように選択することが可能である。さらに、チャネル層の代わりに、他の任意の適合するIII −Ｖ族半導体材料を用いることも可能である。この手法を用いて、例えば、コンデンサ及び導波管のように急峻な界面が所望される他の電子デバイスを製作することも可能である。
【００４２】
酸化防止層のもう１つの用途は、選択的酸化のための構造を形成することである。従って、側方酸化によって、質の高い埋め込み自然酸化物構造を実現することが可能である。例えば、図７には、酸化可能なアルミニウムを含有するIII −Ｖ族半導体材料及び酸化防止III −Ｖ族半導体材料からなる層を交互にエピタキシャル成長させることによって、超格子７２が形成された実施例が示されている。アルミニウム含有層７４はギャップ幅の大きいＡｌx Ｇａ1-x Ａｓ材料とし、一方酸化防止層７６はＩｎx （Ａｌy Ｇａ1-y ）1-x ＰzＡｓ1-zとすることが可能である。超格子７２にマスク７８を被覆してエッチングを施すことによって、酸化を受けるべきエッジを露出させることが可能になる。超格子を適正な環境にさらすことによって、側方酸化が生じる。側方酸化手法については、１９９０年１２月２４日発行の、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５７（２６） ２８４４〜２８４６ページにおける「Ｈｙｄｒｏｌｙｚａｔｉｏｎ Ｏｘｃｉｄａｔｉｏｎｏｆ Ａｌx Ｇａ1-x Ａｓ−ＡｌＡｓ−ＧａＡｓ Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｓｕｐｅｒｌａｔｔｉｃｅｓ」にＤａｌｌｅｓａｓｓｅ等による解説がある。
【００４３】
Ｉｎ及びＰの両方または一方を含むことにより、Ａｌ含有層７４だけが酸化されることになる。従って、自然酸化物を分離する高屈折率（ｎ≒３）及び低屈折率（ｎ≒１．６０）の層が形成されることになる。層７４と層７６の界面は、急峻である。層の厚さが適正に設計されていれば、最小の周期をもって反射率の極めて高い、並びに反射率の極めて低いブラッグ・リフレクタを実現することができる。該構造は、垂直キャビティ表面発光層のような各種デバイスにおいて重要な意味を有している。このような構造の形成は、Ｉｎx （Ａｌy Ｇａ1-y ）1-x ＰzＡｓ1-z層７６に依存するため、他の層ではこのような構造を実現するのに十分な感度と、十分に質の高い界面の両方または一方を得ることができないという点に留意されたい。
【００４４】
酸化工程は方向に対して異方性速度依存性を有しており、ギャップ幅の大きいＡｌx Ｇａ1-x Ａｓの酸化において｛１１０｝方向に沿ってかなり速く進行することになる。従って、妥当な処理時間で、数百、もしかすれば、数千μｍに及ぶ埋め込み自然酸化層の形成が可能になるはずである。さらに、該工程は選択的であり、エッジの露出した領域だけを酸化させるので、全ウェーハ表面にわたって埋め込み酸化物のパターン形成が可能になる。酸化工程の選択性によって、構造的、化学的に急峻な界面を備える、質の高い酸化物が半導体層の下方と半導体層の間の両方または一方に形成された埋め込み自然酸化構造の類族が得られる。従って、自然酸化物の絶縁特性を利用して、ウェーハのいくつかの領域を局所的に分離することが可能であり、その結果層を局所的に分離することが可能な、新規形態によるIII −Ｖ族半導体・オン・絶縁体技術が得られることになる。
【００４５】
本発明に係る好ましい実施態様を以下に列挙する。
（１） 前記第１の層、第２の層及び接触層を形成し、前記第２の層を酸化させる工程が、発光デバイスを形成するように実施されることを特徴とする請求項１に記載の半導体デバイスの製作方法。
【００４６】
（２） 前記第１の層、第２の層及び接触層を形成し、前記第２の層を酸化させる工程が、トランジスタを形成するように実施されることを特徴とする項目（１）に記載の半導体デバイスの製作方法。
【００４７】
（３） 前記第１の層が、少なくとも５０体積％のインジウムを含むように形成されることを特徴とする項目（１）に記載の半導体デバイスの製作方法。
【００４８】
（４） 周期表においてインジウム及びリンを含む族から選択された元素を含む酸化防止III −Ｖ族半導体材料からなる第１の層を形成する工程と、前記第１の層の上にアルミニウムを含有するIII −Ｖ族半導体材料からなる第２の層を形成する工程と、前記第２の層の上に周期表においてインジウム及びリンを含む族から選択された元素を含む酸化防止III −Ｖ族半導体材料からなる第３の層を形成する工程と、前記第１の層と第２の層との間において、側方酸化により第２の層を選択的に酸化させる工程とから構成されることを特徴とする半導体デバイスに埋め込み自然酸化物を形成する方法。
【００４９】
（５） 基板を設ける工程と、光波を発生するための活性領域の形成を含み、前記基板上に複数の層を形成する工程と、酸化を防止するために選択された第１の半導体クラッディング層の形成、並びに前記第１の半導体クラッディング層上に第２の半導体クラッディング層の形成を含んでなる前記複数の層の上に積層クラッディング構造を形成する工程と、酸化条件下において前記第２の半導体クラッディング層の選択された第１の領域を酸化させて、酸化物が前記第１半導体クラッディング層と第２の半導体クラッディング層との界面にまで延びるようにし、かつ前記第２の半導体クラッディング層の第２の領域は酸化されない状態に残存させる工程とから構成されることを特徴とする半導体発光デバイスを製作するための方法。
【００５０】
（６） 前記第１の半導体クラッディング層及び前記第２の半導体クラッディング層の前記第２の領域を介して前記活性領域と電気的接続を行うために、前記第２の領域に接点を形成する工程を含むことを特徴とする項目（５）に記載の製作方法。
【００５１】
（７） 前記第２の半導体クラッディング層を形成する工程が、前記第１の半導体クラッディング層上にアルミニウム含有半導体層を成長させる工程であることを特徴とする項目（５）に記載の製作方法。
【００５２】
（８） 前記第１の半導体クラッディング層を形成する工程が、ＩｎＰ層を成長させる工程であることを特徴とする項目（５）に記載の製作方法。
【００５３】
（９） 前記基板上に前記複数の層を形成する工程に、前記積層クラッディング構造とは逆の、前記活性領域の側にＩｎＰ下方クラッディング層を形成する工程が含まれることを特徴とする項目（８）に記載の製作方法。
【００５４】
（10） 前記第２の半導体クラッディング層の選択された第１の領域を酸化させる工程に、前記第２の領域にマスキングを施す工程と、湿式酸化技法を利用する工程とが含まれることを特徴とする項目（５）に記載の製作方法。
【００５５】
（11） 前記活性領域を形成する工程に、量子ウェルを形成する工程が含まれることを特徴とする項目（５）に記載の製作方法。
【００５６】
（12） 電流の導通に応答して光を発生する半導体活性層と、半導体基板とは逆の前記活性層の側に位置する耐酸化性の第１の半導体クラッディング層と、前記活性層とは逆の、前記第１のクラッディング層の側に位置し、平面をなし、酸化領域及び非酸化領域を備え、かつ前記酸化領域が第２のクラッディング層を貫いて前記第１の層まで延びる第２のクラッディング層と、前記酸化領域と電気的に接触して前記活性領域と前記第１のクラッディング層とを電気的に接続するための接点から構成され、半導体基板上に形成される発光デバイス。
【００５７】
（13） 前記第１のクラッディング層が実質的にアルミニウムを含まず、かつ前記第２のクラッディング層がアルミニウムを含有する半導体材料から形成されることを特徴とする項目（12）に記載の発光デバイス。
【００５８】
（14） 前記第１のクラッディング層がＩｎＰであることを特徴とする項目（12）に記載の発光デバイス。
【００５９】
（15） 前記活性層と前記半導体基板との間にＩｎＰ下部クラッディング層が設けられていることを特徴とする項目（14）に記載の発光デバイス。
【００６０】
（16） 前記第２のクラッディング層がエピタキシャル層であり、かつ前記酸化領域が前記エピタキシャル層の自然酸化物であることを特徴とする項目（12）に記載の発光デバイス。
【００６１】
（17） 前記酸化領域が前記接点をアンダーカットすることを特徴とする項目（12）に記載の発光デバイス。
【００６２】
（18） 半導体基板と、前記基板に配置されて電流を閉込める下部半導体層と、前記下部クラッディング層に配置されて光を発生する略平坦な表面を備える活性領域と、前記活性領域の前記略平坦な表面に配置されて前記下部半導体層との間で前記活性領域内の電流を閉込める実質的にアルミニウムを含まないＩｎＰ層と、前記ＩｎＰ層に配置されて自然酸化領域及び非酸化領域を備え、かつ前記自然酸化領域が前記ＩｎＰ層まで延びている上部アルミニウム含有半導体層と、前記非酸化領域にあって前記非酸化領域と前記ＩｎＰ層とを介して前記活性領域への電流のチャネリングを行う接点手段とから構成されることを特徴とする半導体レーザ。
【００６３】
（19） 前記半導体基板及び前記下部半導体層が、それぞれＩｎＰであることを特徴とする項目（18）に記載の半導体レーザ。
【００６４】
（20） 前記活性領域に量子ウェルが含まれることを特徴とする項目（18）に記載の半導体レーザ。
【００６５】
（21） 前記上部アルミニウム含有半導体層が、ＡｌＩｎＡｓであることを特徴とする項目（18）に記載の半導体レーザ。
【００６６】
（22） 前記上部アルミニウム含有半導体層が、略平面であることを特徴とする項目（18）に記載の半導体レーザ。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、複雑な再成長または精密な処理を伴わずに、所望の屈折率段差が得られ、平面構造をなす半導体発光デバイスを製造することができる。また、本発明によれば、酸化パラメータに再現性のある半導体デバイスが得られる。
【図面の簡単な説明】
【図１】本発明により得られる下部クラッディング層及び活性層を備えた半導体基板の側断面図である。
【図２】積層上部クラッディング構造が形成された、図１のデバイスの側断面図である。
【図３】図２の積層上部クラッディング構造の第２の層を選択的に酸化するための処理工程を説明するための側断面図である。
【図４】図１〜３に例示の工程に基づいて形成される半導体デバイスの例を示す側断面図である。
【図５】本発明に基づいて形成される半導体デバイスの他の例を示す側断面図である。
【図６】本発明に基づいて形成されるトランジスタの側断面図である。
【図７】本発明に基づいて形成される超格子構造の側断面図である。
【符号の説明】
１０ 半導体基板
１２ 下部クラッディング層
１４ 活性層
１６ 積層上部クラッディング構造
１８ 第１の層
２０ 第２の層
２２ 接触層
２４ マスキング層
２６ 露出表面部分
２８ 露出表面部分
３２ ブランケット金属層
３６ 半導体デバイス
３８ ＩｎＰ基板
４０ ＩｎＰ下部クラッディング層
４２ ＩｎＧａＡｓ領域
４４ 積層クラッディング構造
５４ 接触領域
５６ 金属層

Claims (11)

  1. 半導体基板上に形成された発光デバイスにして、半導体材料からなり、電流の導通によって発光する活性層と、少なくとも前記半導体基板に対向して前記活性層の一側に位置する第１のクラッディング層とを有し、該クラッディング層の一部に酸化領域が形成される発光デバイスにおいて、
    前記クラッディング層は、前記活性層に近接して位置する比較的薄厚の第１のクラッディング層と、前記活性層に対向して前記第１のクラッディング層の一側に位置する第２のクラッディング層とを備え、
    前記第１のクラッディング層は、アルミニウムを含まない半導体材料から成り、耐酸化性を有して前記酸化領域を含まず、前記第２のクラッディング層は、アルミニウムを含む半導体材料から成り、前記第２のクラッディング層の前記第１のクラッディング層に対向する側に位置する接触層に対応して電気的な導通のために設けられる非酸化領域及びその外側方位置で前記第１のクラッディング層まで延びる前記酸化領域を備えることを特徴とする発光デバイス。
  2. 前記第１のクラッディング層は、エピタキシャル層とされることを特徴とする、請求項１の発光デバイス。
  3. 前記第１のクラッディング層は、ＩｎＰであることを特徴とする、請求項１の発光デバイス。
  4. 前記活性層と前記半導体基板との間にＩｎＰによる下側クラッディング層を有することを特徴とする、請求項３の発光デバイス。
  5. 前記第２のクラッディング層は、エピタキシャル層であって、前記酸化された領域は前記エピタキシャル層の自然酸化物であることを特徴とする、請求項１の発光デバイス。
  6. 前記酸化された領域は前記接触層をアンダーカットすることを特徴とする、請求項１の発光デバイス。
  7. 基板を設ける工程と、
    インジウム及びリンを含む族から選択される元素を含みアルミニウムを含まない酸化防止III −Ｖ族半導体材料からなる第１の層を比較的薄厚にして形成する工程と、
    前記第１の層の上にアルミニウムを含有するIII −Ｖ族半導体材料からなる第２の層を形成して前記第１と第２の層の界面を形成する工程と、
    接触層から前記第１の層への電気的接続を画定する工程とを有し、該工程では、酸化条件下にある前記第２の層の少なくとも１つの選択領域を酸化し、それによる酸化物は前記第１と第２の層の前記界面まで延び該界面で酸化が制止されるようにし、更に前記第２の層の非酸化領域を残して前記接触層からの電気的接続を前記非酸化領域を介して行えるようにすることを特徴とする半導体デバイスの製作方法。
  8. 前記第１の層、第２の層及び接触層を形成し、前記第２の層を酸化させる工程が、発光デバイスを形成するように実施されることを特徴とする請求項７の半導体デバイスの製作方法。
  9. 前記第１の層、第２の層及び接触層を形成し、前記第２の層を酸化させる工程が、トランジスタを形成するように実施されることを特徴とする請求項７の半導体デバイスの製作方法。
  10. インジウム及びリンを含む族から選択された元素を含む酸化防止III −Ｖ族半導体材料からなる第１の層を形成する工程と、
    前記第１の層の上にアルミニウムを含有するIII −Ｖ族半導体材料からなる第２の層を形成する工程と、
    前記第２の層の上に周期表においてインジウム及びリンを含む族から選択された元素を含む酸化防止III −Ｖ族半導体材料からなる第３の層を形成する工程と、
    前記第１の層と第２の層との間において、側方酸化により第２の層を選択的に酸化させて埋め込み自然酸化物を形成する工程とを含むことを特徴とする半導体デバイスの製作方法。
  11. 基板を設ける工程と、
    光波を発生するための活性領域の形成を含み、前記基板上に複数の層を形成する工程と、
    酸化を防止するために選択されたアルミニウムを含まない第１の半導体クラッディング層を比較的薄厚に形成する工程、及び前記第１の半導体クラッディング層上にアルミニウムを含む第２の半導体クラッディング層を形成する工程を含む、前記複数の層の上に積層クラッディング構造を形成する工程と、
    酸化条件下において前記第２の半導体クラッディング層の選択された第１の領域を酸化させて、酸化物が前記第１半導体クラッディング層と第２の半導体クラッディング層との界面にまで延び該界面で制止されるようにし、且つ前記第２の半導体クラッディング層の第２の領域は酸化されない状態に残存させる工程とを含むことを特徴とする半導体デバイスの製作方法。
JP1447795A 1994-02-08 1995-01-31 半導体デバイスの作製方法 Expired - Fee Related JP3540042B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/193,681 US5400354A (en) 1994-02-08 1994-02-08 Laminated upper cladding structure for a light-emitting device
US193-681 1994-02-08

Publications (2)

Publication Number Publication Date
JPH07263747A JPH07263747A (ja) 1995-10-13
JP3540042B2 true JP3540042B2 (ja) 2004-07-07

Family

ID=22714583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1447795A Expired - Fee Related JP3540042B2 (ja) 1994-02-08 1995-01-31 半導体デバイスの作製方法

Country Status (3)

Country Link
US (1) US5400354A (ja)
EP (1) EP0666603A3 (ja)
JP (1) JP3540042B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262360A (en) * 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US5416790A (en) * 1992-11-06 1995-05-16 Sanyo Electric Co., Ltd. Semiconductor laser with a self-sustained pulsation
US5550081A (en) * 1994-04-08 1996-08-27 Board Of Trustees Of The University Of Illinois Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment
US5517039A (en) * 1994-11-14 1996-05-14 Hewlett-Packard Company Semiconductor devices fabricated with passivated high aluminum-content III-V material
JP2783210B2 (ja) 1995-09-04 1998-08-06 日本電気株式会社 面発光型ダイオード
WO1997018581A1 (en) * 1995-11-13 1997-05-22 Board Of Regents, The University Of Texas System Low threshold microcavity light emitter
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
FR2743196B1 (fr) * 1995-12-27 1998-02-06 Alsthom Cge Alcatel Procede de fabrication d'un laser semi-conducteur a emission par la surface
JP3429407B2 (ja) * 1996-01-19 2003-07-22 シャープ株式会社 半導体レーザ装置およびその製造方法
US6072818A (en) * 1996-03-28 2000-06-06 Fuji Photo Film Co., Ltd. Semiconductor light emission device
US5724374A (en) * 1996-08-19 1998-03-03 Picolight Incorporated Aperture comprising an oxidized region and a semiconductor material
US6370179B1 (en) 1996-11-12 2002-04-09 Board Of Regents, The University Of Texas System Low threshold microcavity light emitter
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US5917847A (en) * 1997-09-26 1999-06-29 Xerox Corporation Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures
JPH11121860A (ja) * 1997-10-20 1999-04-30 Oki Electric Ind Co Ltd 化合物半導体発光素子およびその形成方法
US6255710B1 (en) 1998-05-04 2001-07-03 Motorola, Inc. 3-D smart power IC
JP2000133877A (ja) * 1998-10-27 2000-05-12 Furukawa Electric Co Ltd:The 半導体レーザ素子
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
KR100317988B1 (ko) * 1999-12-20 2001-12-24 오길록 다채널 어레이 광소자의 제조방법
US6556605B1 (en) 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
EP1130724A1 (fr) * 2000-03-03 2001-09-05 Alpes Lasers Laser à cascade quantique et procédé pour la fabrication d'un tel laser
JP2002124739A (ja) * 2000-10-18 2002-04-26 Fuji Photo Film Co Ltd 半導体レーザ素子
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
US7257141B2 (en) * 2003-07-23 2007-08-14 Palo Alto Research Center Incorporated Phase array oxide-confined VCSELs
JP3868407B2 (ja) * 2003-07-25 2007-01-17 ローム株式会社 化合物半導体層の形成方法
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
DE102010046793A1 (de) 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Kantenemittierende Halbleiterlaserdiode und Verfahren zu dessen Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216036A (en) * 1978-08-28 1980-08-05 Bell Telephone Laboratories, Incorporated Self-terminating thermal oxidation of Al-containing group III-V compound layers
US4611328A (en) * 1984-12-19 1986-09-09 Gte Laboratories Incorporated Polarization stabilized InGaAsP/InP lasers
US4731789A (en) * 1985-05-13 1988-03-15 Xerox Corporation Clad superlattice semiconductor laser
JPS62193192A (ja) * 1986-02-19 1987-08-25 Sharp Corp 半導体レ−ザ素子
IE912194A1 (en) * 1990-12-31 1992-07-01 Res Corp Technologies Inc AlGaAs Native Oxide
JP3726240B2 (ja) * 1992-03-30 2005-12-14 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ 半導体光導波路

Also Published As

Publication number Publication date
US5400354A (en) 1995-03-21
EP0666603A3 (en) 1996-08-28
JPH07263747A (ja) 1995-10-13
EP0666603A2 (en) 1995-08-09

Similar Documents

Publication Publication Date Title
JP3540042B2 (ja) 半導体デバイスの作製方法
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
EP0896406B1 (en) Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
KR100187778B1 (ko) 매몰 헤테로 구조 레이저 및 그 제조 방법
JP3234086B2 (ja) 光半導体デバイス及びその製造方法
JPH07235732A (ja) 半導体レーザ
US5065200A (en) Geometry dependent doping and electronic devices produced thereby
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
US6821798B2 (en) Semiconductor optical device and method for fabricating same
JPH05251817A (ja) 可変波長半導体レーザ装置
US5149670A (en) Method for producing semiconductor light emitting device
CN112042069A (zh) 光学半导体元件及其制造方法以及光学集成半导体元件及其制造方法
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
US20230021415A1 (en) Manufacturing Method for Semiconductor Device
JP3317271B2 (ja) 半導体光素子およびその製造方法
GB2333895A (en) Vertical cavity surface emitting semiconductor lasers
KR20000053604A (ko) 반도체광학장치 제조방법
JPH09181398A (ja) 半導体発光素子
KR100459888B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2008053697A (ja) 半導体光集積素子を作製する方法
KR100397597B1 (ko) 반도체레이저다이오드및그제조방법
Nakamura et al. Wide-wavelength control by selective MOVPE and its applications to DFB-LD array for CWDM

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees