KR20000053604A - 반도체광학장치 제조방법 - Google Patents

반도체광학장치 제조방법 Download PDF

Info

Publication number
KR20000053604A
KR20000053604A KR1020000003412A KR20000003412A KR20000053604A KR 20000053604 A KR20000053604 A KR 20000053604A KR 1020000003412 A KR1020000003412 A KR 1020000003412A KR 20000003412 A KR20000003412 A KR 20000003412A KR 20000053604 A KR20000053604 A KR 20000053604A
Authority
KR
South Korea
Prior art keywords
layer
mesa structure
optical device
mesa
grown
Prior art date
Application number
KR1020000003412A
Other languages
English (en)
Inventor
스즈키나오후미
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000053604A publication Critical patent/KR20000053604A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth

Abstract

반도체기판상에 선택성장에 의해 활성층을 포함하는 메사구조가 형성되고, 이 메사구조의 최상부상에 알루미늄을 포함하는 층이 성장된다. 다음에, 이 알루미늄포함층은 산화되어 전류차단층형성용 마스크로 사용된다.

Description

반도체광학장치 제조방법{Method for fabricating a semiconductor optical device}
본 발명은 반도체광학장치 제조방법에 관한 것으로서, 보다 상세하게는, 광통신시스템의 주요구성소자로 사용되는, 반도체레이저, 반도체광증폭기, 반도체변조기, 또는 이 장치들의 조합체등의 광학장치에의 적용에 적합한 반도체광학장치 제조방법에 관한 것이다.
유기금속기상에피택셜(metal organic vapor phase epitaxial ; MOVPE)성장등의 기상에피택셜성장은, 막두께의 제어가 우수하고, 두께의 균일성과 재현성이 높으며, 성장막의 전기적 및 광학특성이 우수하다. 따라서, 특히, 반도체전자장치와 광학장치의 조합체 제조에 사용된다. MOVPE를 사용한 결정성장에 있어서, 결정성장을 억제하기 위하여 기판의 일부분상에 유전막을 사용하여 마스크를 형성하는 경우, 개구영역상에 선택적으로 성장된 합금반도체(alloy semiconductor)의 합성 및 성장속도는 마스크폭에 따라 변화한다. 특히, MQW구조의 경우에는, 각 층의 합성뿐 아니라 웰층두께도 밴드갭에 영향을 주어, 밴드갭이 마스크폭에 크게 의존한다. 이 효과를 이용하여, 광전파방향의 마스크폭을 변화시킴으로써, 예컨대 레이저와 광변조기가 동시에 성장되는 집적광학장치를 제조하는 것이 가능하다.
반도체광학장치구조에 있어서, 일반적으로 매립구조가 사용된다. 이 구조는, 레이저광을 발생, 증폭 또는 변조하는 메사스트라이프활성영역과 그의 양측면상의 매립전류차단층으로 구성된다. 싱글모드레이저광출력을 이루기 위해서, 활성층의 폭은 대략 2㎛보다 좁아야 한다. 따라서, 매립구조를 갖는 광학장치를 제조하기 위해서는, 2㎛이하의 폭을 갖는 메사스트라이프를 형성하는 단계와, 그의 양측면상에 전류정지층을 형성하는 단계를 가져야 한다.
일반적으로, 상술한 선택성장을 사용한 전류차단층을 갖는 매립구조를 구비한 광학장치는 하기의 두가지 방법을 사용하여 제조된다. 하나의 방법은 다음과 같다. 활성층은, 10㎛이상의 비교적 넓은 개구폭을 갖는 마스크로의 선택성장에 의해 성장된다. 다음에, 성장영역상에 포토리소그래피를 사용하여 1∼2㎛의 폭을 갖는 유전스트라이프가 형성된다. 이 스트라이프를 마스크로 사용하여, 에칭에 의해 메사스트라이프가 형성되고, 다음에 전류차단층이 성장된다. 또 다른 방법은 다음과 같다. 활성층은, 1∼2㎛의 개구폭을 갖는 마스크로의 선택성장에 의해 성장된다. 이 경우에, 성장동안 (111)B면 파세트(facets)를 갖는 메사스트라이프가 형성된다. 후자의 방법에서, 이 성장에 의해 1∼2㎛의 폭을 갖는 활성메사스트라이프구조가 형성되기 때문에, 포토리소그래피 및 에칭등의 다른 공정을 사용하는 전류차단층성장전에 활성스트라이프폭을 조정할 필요가 없다. 따라서, 활성메사구조의 높은 균일성 및 재현성이 이루어질 수 있다. 또한, 이 방법은 반도체에칭에 의한 결정결함이 발생되지 않는 장점이 있다. 상술한 특성에 기인하여, 이 방법을 사용하면, 균일성, 신뢰성 그리고 재현성이 우수한 광학장치를 제조하는 것이 가능하다. 그러나, 이 방법을 사용하는 경우에, 전류차단층을 성장시키기 위해서, 메사구조의 상부상에만 유전막을 형성하는 공정단계가 필요하다. 이 공정은, 메사구조의 상부의 폭이 단지 대략 1㎛이기 때문에 정상적인 포토리소그래피공정에 의한 위치결정을 하는 것이 대단히 곤란하다. 이러한 이유로, "Sakata et al., Photo Tech. Lett., Vol.8 No.2, 1996"에 셀프얼라인공정이 제안되었다. 이 공정에서는, 메사구조의 상부와 측면사이에 열CVD로 형성된 SiO2막의 두께차이가 이용된다. 이 공정을 사용하여, 1㎛이하의 폭을 갖는 메사구조의 상부만에 유전층을 형성하는 것이 가능해진다. 이 방법은, 도 4에 도시된 바와 같이, 하기의 단계들이 요구된다.
(a)열CVD로 SiO2(403)형성.
(b)에칭으로 메사의 양측면상의 SiO2제거.
(c)포토리소그래피를 사용하여, 메사(402)를 덮도록 레지스트스트라이프(404)를 형성.
(d)사이드에칭을 사용하여, 메사의 양측면으로부터 SiO2제거
(e)레지스트(404)제거.
상기 단계들에 있어서, (b)단계에서, 에칭속도 및 시간을 정밀하게 제어할 필요가 있고, (c)단계에서, 위치결정을 정밀하게 제어하여 메사스트라이프가 레지스트스트라이프(404)의 거의 중심에 위치하도록 할 필요가 있다.
따라서, 대략 1㎛의 폭을 갖는 메사구조의 상부상에만 유전층을 형성하기 위해서는, 고정밀을 요구하는 단계들을 포함하는 많은 공정단계가 필요하게 되어, 생산성을 향상시키는 것이 곤란하다.
본 발명의 목적은 최대로 단순화된 공정단계들을 갖는 것을 특징으로 하는 신규한 반도체광학장치 제조방법을 제공하는 것이다. 이는, 에칭없이 도파로(waveguide)로서 선택성장에 의해 형성된 활성층을 포함하는 메사구조의 사용을 가능하게 하고, 포토리소그래피시 에칭속도와 위치결정의 정밀한 제어없이도 전류차단층을 갖는 매립구조를 형성하는 것이 가능하다. 이는, 광학장치제조에 있어서 우수한 균일성, 재현성 및 고생산성을 갖게한다.
도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 반도체레이저 제조방법을 설명하는 공정도이다.
도 2a 내지 도 2e는 본 발명의 제 2 실시예에 따른 반도체레이저 제조방법을 설명하는 공정도이다.
도 3a 내지 도 3e는 본 발명의 제 3 실시예에 따른 반도체레이저 제조방법을 설명하는 공정도이다.
도 4a 내지 도 4e는, 종래기술에 따른, 선택성장에 의해 형성된 활성층을 포함하는 메사구조의 상면상에만 유전층을 형성하는 공정단계를 설명하는 공정도이다.
※도면의 주요부분에 대한 부호의 설명
101,301 : n형 InP기판 102,202,302 : SiO2막
103,303 : n형 InP클래드층 104,204,304 : 활성층
105,305 : p형 InP클래드층 106 : InAlAs층
107 : 산화InAlAs층 108,308 : p형 InP전류차단층
109,309 : n형 InP전류차단층 110,310 : p형 InP매립층
111,311 : p형 InGaAs콘택층 201 : n형 GaAs기판
203 : n형 InGaP클래드층 205 : p형 InGaP클래드층
206,306 : AlAs층 207,307 : 산화AlAs층
208 : p형 InGaP전류차단층 209 : n형 InGaP전류차단층
210 : p형 InGaP매립층 211 : p형 GaAs콘택층
상술한 목적을 달성하기 위해서, 본 발명은 하래의 기본적인 기술적구성을 갖는다.
본 발명의 제 1 면은, 반도체기판상에 선택성장으로 활성층을 포함하는 메사구조와, 상기 메사구조의 최상부에 알루미늄을 포함하는 층을 형성하는 단계와, 상기 알루미늄을 포함하는 층을 산화시켜 산화층을 형성하는 단계와, 그리고 상기 산화층을 마스크로 사용하여 전류차단층을 형성하는 단계를 구비하는 반도체광학장치 제조방법이다.
본 발명의 제 2 면에 따르면, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층의 격자상수는 상기 반도체기판의 격자상수와 정합한다.
본 발명의 제 3 면에 따르면, 상기 반도체기판은 InP로 이루어지고, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 InAlAs 또는 InAlGaAs로 이루어진다.
본 발명의 제 4 면에 따르면, 상기 반도체기판은 GaAs로 이루어지고, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 AlAs 또는 AlGaAs로 이루어진다.
본 발명의 제 5 면에 따르면, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 AlAs로 이루어진다.
본 발명의 제 6 면에 따르면, 상기 활성층은 알루미늄을 포함한다.
본 발명에 따른 반도체광학장치 제조방법에 있어서, InAlAs등으로 이루어진 알루미늄을 포함하는 층은 활성메사구조의 최상부상에 형성된다. 다음에, 이 층은 산화되어, 종래기술에서는 유전막이 사용된 대신에, 전류차단층성장용 마스크로 사용된다. 이 경우에, 알루미늄을 포함하는 층이 메사구조의 상면상에만 성장되기 때문에, 메사의 상부상에만 유전막을 형성하는 종래에 사용되는 복잡한 공정단계가 불필요해진다. 이는 전류차단막성장용 마스크를 형성하는 공정을 훨씬 단순하게 한다. 전류차단막성장 후에, 선택에칭에 의해 알루미늄을 포함하는 층을 제거하고, 매립층과 콘택층을 성장시켜, 레이저구조의 제조를 완료한다.
이하, 관련된 첨부도면을 참조하여, 본 발명에 따른 반도체광학장치 제조방법의 실시예들을 상세하게 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 제조공정단계를 나타낸다. 이 방법은, 반도체기판(101)상에의 선택성장에 의해 활성층을 포함하는 메사구조(M)와 메사구조(M)의 최상부상에 알루미늄을 포함하는 층(106)을 형성하는 단계와, 알루미늄을 포함하는 층(106)을 산화시켜 산화막(107)을 형성하는 단계와, 그리고 상기 산화막(107)을 마스크로 사용하여 전류차단층(108,109)을 성장시키는 단계를 포함한다.
이하, 도 1a 내지 도 1e를 참조하여 본 발명의 제 1 실시예를 설명한다. 이 경우에서 제조되는 광학장치는 반도체레이저이다.
먼저, 열CVD에 의해 n형 InP기판(101)상에 100㎚의 두께를 갖는 SiO2막이 형성된다.(도 1a 참조) 다음에, 기판(101)의 ＜011＞방향으로 포토리소그래피 및 버퍼HF(BHF)에 의해, 폭 5㎛ 그리고 간격 1.5㎛로 300㎛의 피치를 갖는 한 쌍의 SiO2스트라이프가 형성된다. 다음에, 유기금속기상에피택셜(MOVPE)성장을 사용하여 상기 패터닝된 n형 InP기판(101)상에 n형 InP클래드층(103)(0.15㎛의 두께와 1×1018㎝-3의 캐리어농도를 갖는다)이 성장된다. 다음에, 밴드갭파장 1.1㎛의 InGaAsP로 이루어지는 SCH(separate confinement hetero-structure)층(후술하는 MQW층의 양측상에 60㎚)과, 밴드갭파장 1.4㎛, 두께 5㎚를 가지는 1.0％의 압축왜곡7층 InGaAsP웰층 및 밴드갭파장 1.1㎛, 두께 10㎚의 InGaAsP배리어층으로 이루어지는 MQW(multi-quantum well)층(발광파장 1.3㎛)으로 구성되는 활성층(104)과, p형 InP클래드층(105)(두께 0.1㎛, 캐리어농도 7×1017㎝-3)을 순차적으로 성장시키고, 그 위에, 최상층으로서 InP에 격자정합하는 InAlAs층(106)을 0.1㎛의 두께로 성장시킨다. 이 성장후에, 활성층메사선택성장에서 사용된 SiO2마스크를 BHF를 사용하여 제거한다.
다음에, 수증기를 포함하는 N2분위기로 670℃에서 20분간 산화공정을 수행한다. InAlAs층은 그의 표면에 Al을 포함하고 있기 때문에 용이하게 산화되나,(도 1c 참조) 다른 층은 Al을 포함하고 있지 않기 때문에, 산화되지 않는다. 다음에, 상기 공정단계에서 형성된 산화InAlAs층(107)을 마스크로 사용하여 p형 InP전류차단층(108)(두께 0.75㎛, 캐리어농도 6×1017㎝-3)을 성장시키고, 이어서, n형 InP전류차단층(109)(두께 0.6㎛, 캐리어농도 3×1018㎝-3)을 성장시킨다.(도 1d 참조). 이 성장후에, 상기 산화층을 선택에칭으로 제거하고, 마지막으로 p형 InP매립층(110)(두께 2㎛, 캐리어농도 1×1018㎝-3) 및 p형 InGaAs콘택층(111)(두께 0.3㎛, 캐리어농도 5×1018㎝-3)을 성장시켜,(도 1e 참조) 레이저구조를 완성한다.
이 방법에 있어서, 정밀한 에칭레이트의 제어 또는 포토리소그래피시의 위치결정이 없이도, 대단히 용이하게 메사스트라이프의 상부만에 전류차단층용 마스크를 형성하는 것이 가능해진다. 또한, 종래방법과는 달리, 본 실시예에 따른 방법에 있어서는, 웨이퍼내의 유전막두께의 차이에 영향을 받지않고 마스크를 형성할 수 있기 때문에, 균일성, 재현성이 우수하다. 메사구조의 상부상에 유전막의 증착에 있어서는, 메사높이에 따라서 막의 형상이 작게 변화한다. 따라서, 하나의 웨이퍼내에 메사구조의 높이가 다양한 경우에는 유전마스크를 형성하는 것이 곤한하였다. 그러나, 본 실시예에서는, 메사높이에 관계없게 마스크를 형성할 수 있다. 따라서, 예컨대, 스폿사이즈변환레이저다이오드(SSC-LD)등과 같이 메사높이가 다른 부분을 가지는 디바이스의 경우에 있어서도, 종래보다 우수한 균일성, 재현성을 얻는 것이 가능하다. SSC-LD나 광집적회로등의 디바이스제조에 있어서는, 마스크폭의 변화에 따른 조성 및 성장속도의 변화를 이용하고 있다. 따라서, 활성층메사의 최상층에 형성된 알루미늄을 포함하는 층의 조성 및 두께도 디바이스의 상이한 부분에서 다르다. 그러나, 이러한 경우에도, 본 실시예에서 행하여 진 바와 같이, InP기판에 격자정합된 층을 사용하는 것에 의해, 다소의 조성 및 두께변화가 있더라도, 양질의 결정성을 가지는 알루미늄을 포함하는 층을 형성하는 것이 가능하다.
이하, 도 2a 내지 도 2e를 참조하여, 본 발명에 따른 레이저다이오드 제조방법의 제 2 실시예를 설명한다.
먼저, 제 1 실시예에서 사용된 방법과 동일한 방법을 사용하여, 표면이 (100)결정파세트인 n형 GaAs기판(201)의 ＜011＞방향으로, 폭 5㎛ 그리고 간격 1.5㎛로 300㎛의 피치를 갖는 한 쌍의 SiO2스트라이프가 형성된다. 다음에, 유기금속기상에피택셜(MOVPE)성장을 사용하여 상기 패터닝된 n형 GaAs기판(201)상에 n형 InGaP클래드층(203)(0.15㎛의 두께와 1×1018㎝-3의 캐리어농도를 갖는다)이 성장된다. 다음에, 밴드갭파장 0.78㎛의 InGaAsP로 이루어지는 SCH층(후술하는 MQW층의 양측상에 100㎚)과, 밴드갭파장 0.78㎛, 두께 7㎚의 5층 In0.2Ga0.8AsP웰층 및 밴드갭파장 0.78㎛, 두께 10㎚의 InGaAsP배리어층으로 이루어지는 MQW층(발광파장 0.98㎛)으로 구성되는 활성층(204)과, p형 InGaP클래드층(205)(두께 0.1㎛, 캐리어농도 7×1017㎝-3)을 순차적으로 성장시키고, 그 위에, 최상층으로서 AlAs층(206)을 0.1㎛의 두께로 성장시킨다.(도 2b 참조) 이 성장후에, 제 1 실시예에서 사용된 방법과 동일한 방법으로, 활성층메사선택성장에 사용된 SiO2마스크를 제거하고, 최상 AlAs층을 산화시킨다.(도 2c 참조) 이 경우에, 제 1 실시예와 유사하게, 상기 최상층 이외의 부분은 산화되지 않는다. 다음에, 상기 공정단계에서 형성된 산화AlAs층(207)을 마스크로 사용하여 p형 InGaP전류차단층(208)(두께 0.75㎛, 캐리어농도 6×1017㎝-3)을 성장시키고, 이어서, n형 InGaP전류차단층(209)(두께 0.6㎛, 캐리어농도 3×1018㎝-3)을 성장시킨다.(도 2d 참조). 이 성장후에, 상기 산화층을 선택에칭으로 제거하고, 마지막으로 p형 InGaP매립층(210)(두께 2㎛, 캐리어농도 1×1018㎝-3) 및 p형 GaAs콘택층(211)(두께 0.3㎛, 캐리어농도 5×1018㎝-3)을 성장시켜, 레이저구조를 완성한다.
이 실시예에서, InGaP층의 조성은 그 층의 격자상수가 GaAs의 격사상수와 정합하도록 제어된다. 최상층상에 사용된 AlAs의 격자상수는 GaAs의 격자상수와 거의 정합하여, 마스크폭의 변화에 따른 AlAs층의 조성변화는 없다. 따라서, 제 1 실시예에서 관해서 언급된 SSC-LD 또는 광학집적회로등과 같이, 웨이퍼상에서 마스크폭이 변화하는 경우에 있어서도, 양호한 결정구조를 갖는 막을 형성할 수 있다. 또한, AlGaAs가 거의 GaAs와 격자정합하기 때문에, 상기의 AlAs대신 AlGaAs를 사용하는 경우에도 문제가 발생하지 않는다.
이하, 도 3a 내지 도 3e를 참조하여, 본 발명에 따른 레이저다이오드 제조방법의 제 3 실시예를 설명한다.
먼저, 제 2 실시예에서 사용된 방법과 동일한 방법을 사용하여, 표면이 (100)결정파세트인 n형 InP기판(301)의 ＜011＞방향으로, 폭 5㎛ 그리고 간격 1.5㎛로 300㎛의 피치를 갖는 한 쌍의 SiO2스트라이프가 형성된다. 다음에, 유기금속기상에피택셜(MOVPE)성장을 사용하여 상기 패터닝된 n형 InP기판(301)상에 n형 InP클래드층(303)(0.15㎛의 두께와 1×1018㎝-3의 캐리어농도를 갖는다)이 성장된다. 다음에, 밴드갭파장 1.0㎛의 InAlGaAs로 이루어지는 SCH층(후술하는 MQW층의 양측상에 60㎚)과, 밴드갭파장 1.4㎛, 두께 5㎚의 1.0％의 압축왜곡7층 InAlGaAs웰층 및 밴드갭파장 1.0㎛, 두께 10㎚의 InAlGaAs배리어층으로 이루어지는 MQW층(발광파장 1.3㎛)으로 구성되는 활성층(304)과, p형 InP클래드층(305)(두께 0.1㎛, 캐리어농도 7×1017㎝-3)을 순차적으로 성장시키고, 그 위에, 최상층으로서 AlAs층(306)을 10㎚의 두께로 성장시킨다. 이 성장 후에, 활성층메사선택성장에 사용된 SiO2마스크를 BHF를 사용하여 제거한다.(도 3b 참조) 다음에, 수증기를 포함하는 N2분위기로 670℃에서 1분간 산화공정을 수행한다. 다음에, 상기 공정단계에서 형성된 산화AlAs층(307)을 마스크로 사용하여 p형 InP전류차단층(308)(두께 0.75㎛, 캐리어농도 6×1017㎝-3)을 성장시키고, 이어서, n형 InP전류차단층(309)(두께 0.6㎛, 캐리어농도 3×1018㎝-3)을 성장시킨다.(도 3d 참조). 이 성장후에, 상기 산화층(307)을 선택에칭으로 제거하고, 마지막으로, p형 InP매립층(310)(두께 2㎛, 캐리어농도 1×1018㎝-3) 및 p형 InGaAs콘택층(311)(두께 0.3㎛, 캐리어농도 5×1018㎝-3)을 성장시켜, 레이저구조를 완성한다.(도 3e 참조)
최상층 AlAs층은 Ⅲ족원소로서 Al만을 포함하고 있기 때문에, 단시간내에 극히 용이하게 산화가능하다. 특히, 얇은 AlAs층을 형성함으로써, 시간이 더욱 단축될 수 있다. 이와 같은 방식으로 산화시간을 단축하는 것에 의해, 본 실시예의 활성층 또는 SCH층등의 알루미늄을 포함하는 층이 사용되는 경우에도, 최상부만을 산화시키는 것이 가능해진다. 또한, 본 실시예의 최상부에서의 AlAs층의 격자상수는 InP기판의 격자상수화 정합하지 않지만, 그 막이 충분히 얇게 형성되면, 격자완화(lattice mismatch distortion)없이 AlAs층을 성장시키는 것이 가능하다. GaAs기판상에 성장되는 AlGaAs, AlInGaAs, AlGaInP레이저의 경우에는, AlAs가 GaAs와 거의 완전하게 격자정합하기 때문에, 거의 문제가 발생하지 않는다.
또한, 본 발명은 상술한 실시예들에 한정되지 않고, 본 발명의 사상내에서 여러가지 다양한 형태의 변형이 가능하다. 예를들면, 상술한 실시예들에서 활성메사의 최상층으로서 알루미늄을 포함하는 벌크층이 사용되고 있지만, 이는 벌크층에 한정되지 않고, AlAs 또는 AlInAs로 이루어지는 초격자도 적용될 수 있다. 또한, 실시예들에서 n형 기판이 사용되고 있지만, 본 발명은 p형 기판상에 레이저를 제작하는 것도 가능하다는 것은 분명하다. 물론, 이 경우에는, 기판도전형의 이 변화를 수용하도록 반전된 전류블럭층의 도전형을 가질 필요가 있다. 또한, 상술한 실시예들에서는 InP기판상에 InGaAsP 또는 InAlGaAs레이저가 형성되거나, GaAs기판상에 InGaAsP레이저가 형성되지만, 활성층으로서 InGaAlP 또는 InGaNAs등의 재료를 사용하는 것도 가능하다. 또한, 기판도 InP, GaAs에 한정되지 않고, GaN기판상의 AlInGaN레이저에도 본 발명을 적용하는 것이 가능하다. 또한, 본 발명은 반도체레이저에의 적용에만 한정되지 않고, 반도체광증폭기, 변조기 및 이들 디바이스가 조합된 광집적회로등의 여러가지 광집적회로의 제조에 적용될 수 있다.
상술한 본 발명에 따르면, 메사구조의 상부상에 유전막을 형성할 필요가 없기 때문에, 엄밀한 에칭레이트의 제어 및 포토리소그래피공정의 위치결정없이도, 전류차단구조를 갖는 매립구조를 형성하는 것이 용이하다. 이러한 이유로, 고균일성 및 재현성, 그리고 고생산성을 갖는 반도체광학장치제조가 가능하다. 또한, 스폿사이즈변환레이저다이오드등에서 볼 수 있는 바와 같은, 다양한 메사높이를 가지는 디바이스의 제작에 있어서도, 종래방법보다 우수한 균일성 및 재현성을 실현할 수 있다.

Claims (6)

  1. 반도체광학장치 제조방법에 있어서:
    반도체기판상에 선택성장으로 활성층을 포함하는 메사구조와, 상기 메사구조의 최상부에 알루미늄을 포함하는 층을 형성하는 단계와;
    상기 알루미늄을 포함하는 층을 산화시켜 산화층을 형성하는 단계와; 그리고
    상기 산화층을 마스크로 사용하여 전류차단층을 형성하는 단계를 구비하는 반도체광학장치 제조방법.
  2. 제 1 항에 있어서, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층의 격자상수는 상기 반도체기판의 격자상수와 정합하는 것을 특징으로 하는 반도체광학장치 제조방법.
  3. 제 2 항에 있어서, 상기 반도체기판은 InP로 이루어지고, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 InAlAs 또는 InAlGaAs로 이루어지는 것을 특징으로 하는 반도체광학장치 제조방법.
  4. 제 2 항에 있어서, 상기 반도체기판은 GaAs로 이루어지고, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 AlAs 또는 AlGaAs로 이루어지는 것을 특징으로 하는 반도체광학장치 제조방법.
  5. 제 1 항에 있어서, 상기 메사구조의 최상부에 형성된 상기 알루미늄을 포함하는 층은 AlAs로 이루어지는 것을 특징으로 하는 반도체광학장치 제조방법.
  6. 제 1 항에 있어서, 상기 활성층은 알루미늄을 포함하는 것을 특징으로 하는 반도체광학장치 제조방법.
KR1020000003412A 1999-01-26 2000-01-25 반도체광학장치 제조방법 KR20000053604A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11016924A JP2000216495A (ja) 1999-01-26 1999-01-26 半導体光素子の製造方法
JP11-016924 1999-01-26

Publications (1)

Publication Number Publication Date
KR20000053604A true KR20000053604A (ko) 2000-08-25

Family

ID=11929686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003412A KR20000053604A (ko) 1999-01-26 2000-01-25 반도체광학장치 제조방법

Country Status (4)

Country Link
US (1) US6261855B1 (ko)
EP (1) EP1024565A3 (ko)
JP (1) JP2000216495A (ko)
KR (1) KR20000053604A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531414B1 (en) * 1999-05-05 2003-03-11 The United States Of America As Represented By The National Security Agency Method of oxidizing strain-compensated superlattice of group III-V semiconductor
US6664605B1 (en) * 2000-03-31 2003-12-16 Triquint Technology Holding Co. Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs
JP2002228994A (ja) * 2001-01-30 2002-08-14 Furukawa Electric Co Ltd:The 半導体光素子及びその作製方法
FR2820891B1 (fr) * 2001-02-13 2004-08-27 Cit Alcatel Laser semi conducteur a ruban enterre et procede de fabrication
CN109192806A (zh) * 2018-08-30 2019-01-11 武汉电信器件有限公司 一种光电探测器及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230997A (en) * 1979-01-29 1980-10-28 Bell Telephone Laboratories, Incorporated Buried double heterostructure laser device
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
JPH01313985A (ja) 1988-06-14 1989-12-19 Fujitsu Ltd 半導体発光装置の製造方法
JP2963916B2 (ja) 1988-12-28 1999-10-18 新技術事業団 面発光型半導体レーザ装置の製造方法
JPH04243216A (ja) * 1991-01-17 1992-08-31 Nec Corp 光導波路の製造方法ならびに光集積素子及びその製造方法
JPH0513876A (ja) 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体レーザの製造方法
JP2998629B2 (ja) 1995-03-31 2000-01-11 日本電気株式会社 光半導体装置とその製造方法
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure
US5568499A (en) * 1995-04-07 1996-10-22 Sandia Corporation Optical device with low electrical and thermal resistance bragg reflectors
US5869849A (en) * 1995-10-05 1999-02-09 Industry Technology Research Institute Light-emitting diodes with high illumination
JPH1075009A (ja) 1996-08-30 1998-03-17 Nec Corp 光半導体装置とその製造方法
JPH10215023A (ja) 1996-11-29 1998-08-11 Victor Co Of Japan Ltd 内部電流狭窄型半導体レ−ザ素子の製造方法
JP3104789B2 (ja) 1997-05-02 2000-10-30 日本電気株式会社 半導体光素子およびその製造方法

Also Published As

Publication number Publication date
EP1024565A2 (en) 2000-08-02
JP2000216495A (ja) 2000-08-04
EP1024565A3 (en) 2000-11-22
US6261855B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
JP3540042B2 (ja) 半導体デバイスの作製方法
EP0702435A1 (en) Method for making a reflective digitally tunable laser
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
JPH0653619A (ja) 化合物半導体装置及びその製造方法
CN113708214B (zh) 一种基于选区外延技术的双波长vcsel结构及其制备方法
US6430203B1 (en) Semiconductor laser device with non-oxidized facet regions
US5918109A (en) Method for making optical semiconductor element
KR20000053604A (ko) 반도체광학장치 제조방법
JP2950028B2 (ja) 光半導体素子の製造方法
JP3317271B2 (ja) 半導体光素子およびその製造方法
JP2002057409A (ja) 半導体レーザ及びその製造方法
JP2002111125A (ja) 分布帰還型半導体レーザ
JPH077232A (ja) 光半導体装置
JP7248152B2 (ja) 半導体装置および半導体装置の製造方法
JP2000208872A (ja) 半導体素子及びその製造方法
JP2005268573A (ja) 自己形成型量子ドットを用いた半導体発光素子
KR100459888B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2973215B2 (ja) 半導体レーザ装置
JPH1140897A (ja) 半導体レーザ素子及びその製造方法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
KR100237858B1 (ko) 역메사 리지 웨이브가이드 구조의 분포귀환형 레이저 다이오드
JPH1022572A (ja) 光ガイド層に回折格子が形成されている半導体装置
KR100390441B1 (ko) 수직 활성층을 가지는 청색 반도체 레이저 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application