JPS60117631A - 化合物半導体のドライエッチング方法 - Google Patents
化合物半導体のドライエッチング方法Info
- Publication number
- JPS60117631A JPS60117631A JP58224077A JP22407783A JPS60117631A JP S60117631 A JPS60117631 A JP S60117631A JP 58224077 A JP58224077 A JP 58224077A JP 22407783 A JP22407783 A JP 22407783A JP S60117631 A JPS60117631 A JP S60117631A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- compound semiconductor
- mask
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、化合物半導体装置の製造技術に係わり、特に
Ａ、色を構成元素として含む化合物半導体結晶をプラズ
マエツチング装置によりエツチングする化合物半導体の
ドライエツチング方法に関する。
Ａ、色を構成元素として含む化合物半導体結晶をプラズ
マエツチング装置によりエツチングする化合物半導体の
ドライエツチング方法に関する。
［発明の技術的背景とその問題点］
ＧａＡｓ、ＩｎＰ等を主体としたｍ−ｖｉ化合物半導体
は、半導体レーザーや発光ダイオード等の材料として、
またｓｉを基板としたものよりも高性能をもつ種々構造
の電界効果トランジスタ、或いはそれらの集積化したデ
バイスのｔＪ ｉ！、４として広く用いられている。さ
らには、化合物半導体材料を用い、電気的な集積回路と
発光受光素子とを集積化した光電気集積回路と称される
新しい概念のデバイスが開発されるに至っている。
は、半導体レーザーや発光ダイオード等の材料として、
またｓｉを基板としたものよりも高性能をもつ種々構造
の電界効果トランジスタ、或いはそれらの集積化したデ
バイスのｔＪ ｉ！、４として広く用いられている。さ
らには、化合物半導体材料を用い、電気的な集積回路と
発光受光素子とを集積化した光電気集積回路と称される
新しい概念のデバイスが開発されるに至っている。
一方、ＬＳＩ等の半導体デバイスの製造工程においては
、生産性、再現性の向上を目的に各プロセスのドライ化
が進められているが、その中でエツチングプロセスのド
ライ化として反応性イオンエツチングと称されるドライ
エツチング方法がある。この方法では、通常平行平板電
極型の装置が用いられ、高周波電力（１３，５６ＭＨｚ
が良く使用される）が印加される電極（陰極）とこれに
対向する接地電極（陽極）とを有する真空容器に例えば
１０″２〜１０−” ［Ｔｏｒｒ ］程度にＣＪ１２や
ＣＣＪ１４等のハロゲン系ガスを導入し、平行平板電極
に高周波電力を印加する。これにより、グロー放電が生
じ電子とイオンの移動度の差により陰極が負に自己バイ
アスされ、陰極上に暗部を生じると共に自己バイアスに
より、陰極降下電圧ＶｄＣが生じ、このＶｄｃによって
プラズマ内の反応性イオンが加速されて陰極上の試料に
衝突する。同時に、被エツチング原子が反応性イオンと
反応して揮発性の高い分子を構成し、ガスとなり除去さ
れることによってエツチングが行なわれる。
、生産性、再現性の向上を目的に各プロセスのドライ化
が進められているが、その中でエツチングプロセスのド
ライ化として反応性イオンエツチングと称されるドライ
エツチング方法がある。この方法では、通常平行平板電
極型の装置が用いられ、高周波電力（１３，５６ＭＨｚ
が良く使用される）が印加される電極（陰極）とこれに
対向する接地電極（陽極）とを有する真空容器に例えば
１０″２〜１０−” ［Ｔｏｒｒ ］程度にＣＪ１２や
ＣＣＪ１４等のハロゲン系ガスを導入し、平行平板電極
に高周波電力を印加する。これにより、グロー放電が生
じ電子とイオンの移動度の差により陰極が負に自己バイ
アスされ、陰極上に暗部を生じると共に自己バイアスに
より、陰極降下電圧ＶｄＣが生じ、このＶｄｃによって
プラズマ内の反応性イオンが加速されて陰極上の試料に
衝突する。同時に、被エツチング原子が反応性イオンと
反応して揮発性の高い分子を構成し、ガスとなり除去さ
れることによってエツチングが行なわれる。
この方法は、現在適当な条件の選択によって０．５〜１
［μｍ］程度のマスクパターン幅を異方性エツチングす
ることが可能であるため、アンダーカットを一般的な傾
向とする湿式エツチングに比べて高密度・高性能の集積
回路の製造上不可欠な技術となっている。
［μｍ］程度のマスクパターン幅を異方性エツチングす
ることが可能であるため、アンダーカットを一般的な傾
向とする湿式エツチングに比べて高密度・高性能の集積
回路の製造上不可欠な技術となっている。
Ｇａ Ａｓを基板としてＡ−ｅの混晶比の異なるＧａ
ＡＪｌＡＳを複数積層し、半導体レーザー、元売ダイオ
ード、フォｌ−ダイオ−１−及びこれらの集積化素子が
つくられるが、これらのデバイスの製造に上記の反応性
イオンエツチングを使用することは極めて有効である。
ＡＪｌＡＳを複数積層し、半導体レーザー、元売ダイオ
ード、フォｌ−ダイオ−１−及びこれらの集積化素子が
つくられるが、これらのデバイスの製造に上記の反応性
イオンエツチングを使用することは極めて有効である。
例えば半導体レーザの場合、従来共振器端面は人手によ
るへき開作業により作られ極めて生産性の低いプロセス
であったが、反応性イオンエツチングを用いればモノリ
シックに端面を形成でき生産性も高く、その工業的１ｌ
ｌＩｉ値は高い。さらに、半導体レーザを含む集積化素
子においては、端面形成にへき開を使用できないために
実現が困難であった素子も、反応性イオンエツチングを
用いることにより容易に実現することができる。また、
埋め込み型レーザのメサ形成や内部ストライブ型レーザ
の電流阻止層中に作られる内部ストライプ濡の形成等は
、レーザを基本横モードで発振させ、かつ真円度の高い
ビームを得るため高い精度を必要とするプロセスである
。現在、このプロセスは湿式エツチングによって行なわ
れているが、湿式エツチングによる１〜２［μｌＩｌ］
領域の制御は極めて厳しく再現性の乏しいプロセスであ
る。これに対して、反応性イオンエツチングを用いてメ
サや溝の形成を行なうことができれば、１〜２［μｍ］
領域のｉ！Ｉ ｉｌｌは容易であり、異方性エツチング
であるためデバイスの設計等に関しても極めて有利であ
る。その他にも、基板の加工やバラス形発光ダイオード
の穴あけ加工等にも反応性イオンエツチングは有力な手
段である。
るへき開作業により作られ極めて生産性の低いプロセス
であったが、反応性イオンエツチングを用いればモノリ
シックに端面を形成でき生産性も高く、その工業的１ｌ
ｌＩｉ値は高い。さらに、半導体レーザを含む集積化素
子においては、端面形成にへき開を使用できないために
実現が困難であった素子も、反応性イオンエツチングを
用いることにより容易に実現することができる。また、
埋め込み型レーザのメサ形成や内部ストライブ型レーザ
の電流阻止層中に作られる内部ストライプ濡の形成等は
、レーザを基本横モードで発振させ、かつ真円度の高い
ビームを得るため高い精度を必要とするプロセスである
。現在、このプロセスは湿式エツチングによって行なわ
れているが、湿式エツチングによる１〜２［μｌＩｌ］
領域の制御は極めて厳しく再現性の乏しいプロセスであ
る。これに対して、反応性イオンエツチングを用いてメ
サや溝の形成を行なうことができれば、１〜２［μｍ］
領域のｉ！Ｉ ｉｌｌは容易であり、異方性エツチング
であるためデバイスの設計等に関しても極めて有利であ
る。その他にも、基板の加工やバラス形発光ダイオード
の穴あけ加工等にも反応性イオンエツチングは有力な手
段である。
以上のような有効性があるにも拘わらず、化合物半導体
デバイスの製造工程に反応性イオンエツチングを使用す
ることは、Ｓｌや金属等の加工の場合に比べて次の■〜
■に示すような問題点が生じるため未だ実用の域に達し
ていない。
デバイスの製造工程に反応性イオンエツチングを使用す
ることは、Ｓｌや金属等の加工の場合に比べて次の■〜
■に示すような問題点が生じるため未だ実用の域に達し
ていない。
■化合物半導体の場合、被エツチング物質が数種の原子
で構成されているため複数の原子を同時にエツチングす
る条件を選択する必要があり、非常に複雑で未だ多くの
ことは知られていない。
で構成されているため複数の原子を同時にエツチングす
る条件を選択する必要があり、非常に複雑で未だ多くの
ことは知られていない。
■半導体レーザプロセス等の場合、共振器端面やメサ等
の形成のために５［μＩｌｌ］程度のエツチング深さが
必要であり、１［μｍ］以下の深さを通常とする従来の
技術と比較してエツチングレートやマスクとの選択比を
数倍大きく確保しなければならす、従来の技術や条件を
そのまま適用することができない。
の形成のために５［μＩｌｌ］程度のエツチング深さが
必要であり、１［μｍ］以下の深さを通常とする従来の
技術と比較してエツチングレートやマスクとの選択比を
数倍大きく確保しなければならす、従来の技術や条件を
そのまま適用することができない。
■Ｇａ Ａｓに対する反応性イオンエツヂング用ガスと
してはＣＣＪ１２Ｆ２やＣＬ２ガス等が知られているが
、本発明者等の実験によれば上記ガスではＧａＡｆＡｓ
はエツチングされないことが確認された。一方、ＧａＡ
ｆＡｓ結晶表面にＡＪｌを含まない保Ｎ層を連続的に形
成したのちには、ＣＪ１２ガスによって上記保！！Ｊｉ
！及びＡｆＧａ Ａｓ層をエツチングできることが確認
された。しかし、このような保護層はデバイスの設計上
不適当であるだけでなく、異方性エツチング条件下では
エツチングレートが極めて小さくデバイスプロセスとし
て使用することはできない。
してはＣＣＪ１２Ｆ２やＣＬ２ガス等が知られているが
、本発明者等の実験によれば上記ガスではＧａＡｆＡｓ
はエツチングされないことが確認された。一方、ＧａＡ
ｆＡｓ結晶表面にＡＪｌを含まない保Ｎ層を連続的に形
成したのちには、ＣＪ１２ガスによって上記保！！Ｊｉ
！及びＡｆＧａ Ａｓ層をエツチングできることが確認
された。しかし、このような保護層はデバイスの設計上
不適当であるだけでなく、異方性エツチング条件下では
エツチングレートが極めて小さくデバイスプロセスとし
て使用することはできない。
■本発明者等の実験によれば、ＣＣＪｌ＊ガスを用いて
ＱａＡｉＡｓのエツチングを行った場合、エラチングレ
ー１〜が極めて小さく、また、再現性に非常に乏しいこ
とが確認された。 ゛■本発明者等の実験によればＣＪ
１２とＣＣ，ｉ、ｑとの混合ガスを用いてＧａＡＪｌＡ
ｓのエツチング−をおこなったところ、デバイスプロセ
スに有効なエツチングレートでＧａ ＡＪｌＡｓがエツ
チングされることが確認された。それにも拘らず上記の
混合ガスでは以下にあげる理由でデバイスプＤ ｔスに
は不適当であることがわかった。すなわち、ａ）適切な
エツチングレートをもたらす条件の限定範囲が非常に狭
く、装置の違いや環境の違いによっては実現不可能にな
る場合がある。
ＱａＡｉＡｓのエツチングを行った場合、エラチングレ
ー１〜が極めて小さく、また、再現性に非常に乏しいこ
とが確認された。 ゛■本発明者等の実験によればＣＪ
１２とＣＣ，ｉ、ｑとの混合ガスを用いてＧａＡＪｌＡ
ｓのエツチング−をおこなったところ、デバイスプロセ
スに有効なエツチングレートでＧａ ＡＪｌＡｓがエツ
チングされることが確認された。それにも拘らず上記の
混合ガスでは以下にあげる理由でデバイスプＤ ｔスに
は不適当であることがわかった。すなわち、ａ）適切な
エツチングレートをもたらす条件の限定範囲が非常に狭
く、装置の違いや環境の違いによっては実現不可能にな
る場合がある。
ｂ）再現性に乏しい。ＣＣｆ４．０１１２両ガスとも、
Ｈ２Ｏや０２等を有効に排気する能力をもたないため、
０２とＡＪｌとが反応したり、反応生成物であるＡｆＣ
Ｊ１３にＨ２Ｏが吸着し排気されにくくなると考えられ
る。従って、チャンバ内のＨ２Ｏや０２等の排気状態２
反応生成物、残留物の排気能力及び電極面上の温度等に
よりエラチングレー］−や特性が容易に変化する。
Ｈ２Ｏや０２等を有効に排気する能力をもたないため、
０２とＡＪｌとが反応したり、反応生成物であるＡｆＣ
Ｊ１３にＨ２Ｏが吸着し排気されにくくなると考えられ
る。従って、チャンバ内のＨ２Ｏや０２等の排気状態２
反応生成物、残留物の排気能力及び電極面上の温度等に
よりエラチングレー］−や特性が容易に変化する。
Ｃ）マスクとの選択比をあまり大きくとることができな
い。これは、ガスの性質上、イオン衝撃効果が大きいた
めマスクのスパッタが多くおこるためと考えられる。
い。これは、ガスの性質上、イオン衝撃効果が大きいた
めマスクのスパッタが多くおこるためと考えられる。
ｄ）エツチング表面にはポリマーが５舟に形成される。
このポリマーは、表面に対して部分的にマスクとして働
き、エツチングを阻止する。また、エツチング後の処理
が複雑になる。
き、エツチングを阻止する。また、エツチング後の処理
が複雑になる。
［発明の目的］
本発明は、前記の問題点を考慮してなされたもので、そ
の目的とするところは、プラズマエツブーング装置を用
いてＡＪｌを構成元素に含む化合物半導体を再現性よく
異方性エツチングすることができ、かつ十分なエツチン
グレートを得ることのできる化合物半導体のドライエツ
チング方法を提供することにある。
の目的とするところは、プラズマエツブーング装置を用
いてＡＪｌを構成元素に含む化合物半導体を再現性よく
異方性エツチングすることができ、かつ十分なエツチン
グレートを得ることのできる化合物半導体のドライエツ
チング方法を提供することにある。
［発明の概要〕
Ｇａ ＡｆＡＳ等ＡＪｌを構成元素として含む化合物半
導体をエツチングするための重要なポイン１〜は、表面
に形成されている自然酸化膜をエツチングする能力と、
エツチング雰囲気中の８２０や０２といった残留物を効
果的に除去すると云う点にあると考えられる。
導体をエツチングするための重要なポイン１〜は、表面
に形成されている自然酸化膜をエツチングする能力と、
エツチング雰囲気中の８２０や０２といった残留物を効
果的に除去すると云う点にあると考えられる。
そして、上記のポインｊ・を満足する適当なガスとして
本発明者等はＢＣｆｇを考えた。ＢＣｌ２をエツチング
ガスとして用いれば、Ｈ２０ヤｏ２と８が反応してＢ２
０３ 、Ｂ （ＯＨ）ａ等が形成されこれらが有効に排
気されると考えられる。実際に、１［％］程度の０２な
ら放電開始直後に略未検出の状態まで排気されることが
判っている。
本発明者等はＢＣｆｇを考えた。ＢＣｌ２をエツチング
ガスとして用いれば、Ｈ２０ヤｏ２と８が反応してＢ２
０３ 、Ｂ （ＯＨ）ａ等が形成されこれらが有効に排
気されると考えられる。実際に、１［％］程度の０２な
ら放電開始直後に略未検出の状態まで排気されることが
判っている。
従って、エツチング中のＡＪｌと０２との反応やＡＪＬ
Ｃｆ３へのＨ２Ｏの吸着が減少し、再現性の著しい向上
が期待される。さらに、ＢＣＬ３の場合はＣＣｆ＋の場
合と異なリポリマーの形成が起こらないため、形状の再
現性向上やエツチング後の処理の簡素化等が期待できる
。また、Ｂ Ｃ−ｉ ３はＣＧ −（！、 ４よりもイ
オン衝撃効果が小さいため、マスクとの選択比の増加が
期待できる。
Ｃｆ３へのＨ２Ｏの吸着が減少し、再現性の著しい向上
が期待される。さらに、ＢＣＬ３の場合はＣＣｆ＋の場
合と異なリポリマーの形成が起こらないため、形状の再
現性向上やエツチング後の処理の簡素化等が期待できる
。また、Ｂ Ｃ−ｉ ３はＣＧ −（！、 ４よりもイ
オン衝撃効果が小さいため、マスクとの選択比の増加が
期待できる。
一方、Ｇａ ＡｆＡｓのエッチ１７ントであるＣ−Ｃラ
ジカルやＣ１イオンの生成効率は、ＣＣ−（１４に比べ
てＢＣｌ２の方が低いが、Ｂ Ｃ−（１：ｌにＣ，−ｅ
、２を混合することによってそれらの生成効率を増加さ
せ、デバイスプロセス上必要な値までエツチングレート
を高めることが考えられる。
ジカルやＣ１イオンの生成効率は、ＣＣ−（１４に比べ
てＢＣｌ２の方が低いが、Ｂ Ｃ−（１：ｌにＣ，−ｅ
、２を混合することによってそれらの生成効率を増加さ
せ、デバイスプロセス上必要な値までエツチングレート
を高めることが考えられる。
本発明者等の実験では、Ｂ（、ＪＬｓガス単独によるＧ
ａ ＡＪｌＡｓのエツチングレートは０．０１［１１ｍ
／ｍｉｎ ］以下であり一方ＣＪ１２とＢ Ｃ−（１
３を混合したガスを用いると異方性エツチング条（ｉに
おいて０．３［μｍ ／ｍｉｎ ］以上と実用的なエツ
チングレートにまで上昇した。さらに、上記混合ガス中
におけるＣＪ１２の割合が１５〜５０［ｖＯ！％］でエ
ツチングレートがピークを持つことが判明した。また、
この時のＧａ ＡＪＩＡｓとしシスト、５ｉＱ２との選
択比は、８以上であり、特にＳ’ｔＯ２の場合は、２０
以上に上昇した。また、この条件では表面にポリマーや
その他の堆積物は見られれなかった。
ａ ＡＪｌＡｓのエツチングレートは０．０１［１１ｍ
／ｍｉｎ ］以下であり一方ＣＪ１２とＢ Ｃ−（１
３を混合したガスを用いると異方性エツチング条（ｉに
おいて０．３［μｍ ／ｍｉｎ ］以上と実用的なエツ
チングレートにまで上昇した。さらに、上記混合ガス中
におけるＣＪ１２の割合が１５〜５０［ｖＯ！％］でエ
ツチングレートがピークを持つことが判明した。また、
この時のＧａ ＡＪＩＡｓとしシスト、５ｉＱ２との選
択比は、８以上であり、特にＳ’ｔＯ２の場合は、２０
以上に上昇した。また、この条件では表面にポリマーや
その他の堆積物は見られれなかった。
さらに、ＡＪｌの混晶比の異なる複数のＧａＡｆｆｉＡ
Ｓを連続的に成長形成した積習構造の場合も、上記の混
合ガスによって大きいエツチングレートで異方性エツチ
ングが達成された。
Ｓを連続的に成長形成した積習構造の場合も、上記の混
合ガスによって大きいエツチングレートで異方性エツチ
ングが達成された。
上記に示した値やエツチング形状の再現性はＣＣＪ１４
の場合に比較して著しく向上したことが確認され、実用
上きわめて好ましい特性であることが判った。
の場合に比較して著しく向上したことが確認され、実用
上きわめて好ましい特性であることが判った。
本発明はこのような点に看目し、真空容嘉内に対向配置
された一対の電極、これらの電極間に高周波電力を印加
する手段及び上記容器内に反応性ガスを導入する手段を
備えたプラズマエツチング装置を用い、／ｌを構成元素
として含む化合物半導体をエツチングするに際し、上記
反応性カスとしてＢＣＪ１３とＣ１２との混合ガスを用
いるようにした方法である。
された一対の電極、これらの電極間に高周波電力を印加
する手段及び上記容器内に反応性ガスを導入する手段を
備えたプラズマエツチング装置を用い、／ｌを構成元素
として含む化合物半導体をエツチングするに際し、上記
反応性カスとしてＢＣＪ１３とＣ１２との混合ガスを用
いるようにした方法である。
「発明の効果コ
本発明によれば、Ａ ＝ｆａを構成元素として含む化合
物半導体を、反応性イオンエツチング法により実用的な
エラチングレー１〜をもって５［μｍ］程度の深さまで
異方性エツチングすることができる。
物半導体を、反応性イオンエツチング法により実用的な
エラチングレー１〜をもって５［μｍ］程度の深さまで
異方性エツチングすることができる。
しかも、この時のエラチングレー１〜やエツチングの形
状の再現性等が極めてＪ：＜、エツチング表面ｌ＼のポ
リマーの形成等は生じない。さらに、マスクとの選択比
も従来に比較して大幅に上昇した。
状の再現性等が極めてＪ：＜、エツチング表面ｌ＼のポ
リマーの形成等は生じない。さらに、マスクとの選択比
も従来に比較して大幅に上昇した。
従って、化合物半導体装置の製造工程にこのエツチング
プロセスを導入した場合、生産性、再現性及び素子の設
計上の容易度は従来の湿式エツチングやドライエツチン
グに比べて大幅に改善され、その工業的価値は極めて高
い。
プロセスを導入した場合、生産性、再現性及び素子の設
計上の容易度は従来の湿式エツチングやドライエツチン
グに比べて大幅に改善され、その工業的価値は極めて高
い。
［発明の実施例］
本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例方法に使用した平行平板電極
型ドライエツチング装置を示す概略構成図である。図中
１は例えばステンレス製の真空容器であり、この容器に
はエツチング用ガス導入口２゜３が設けられ、それぞれ
からＢＣＪ１３ガスとＣＪ！、２ガスとが導入される。
型ドライエツチング装置を示す概略構成図である。図中
１は例えばステンレス製の真空容器であり、この容器に
はエツチング用ガス導入口２゜３が設けられ、それぞれ
からＢＣＪ１３ガスとＣＪ！、２ガスとが導入される。
真空容器１内には２枚の平板状電極４，５が対向配置さ
れ、これら電極４，５は弗素樹脂等の絶縁物６によって
真空容器１から絶縁されている。高周波電力は、高周波
電源（周波数１３．５６ＭＨｚ ）７から整合酸８を経
て、／ｌを構成元素として含む化合物半導体結晶が成長
形成されているウェハー（試料）９が置かれた一方の電
極４に印加され、他方の電極５は接地の状態になってい
る。ここで、両電極４゜５は水冷パイプ１０により冷却
されており、これと陰極電極４への高周波印加端子は真
空容器１の外部へ真空シール１１を通して引き出されて
いる。
れ、これら電極４，５は弗素樹脂等の絶縁物６によって
真空容器１から絶縁されている。高周波電力は、高周波
電源（周波数１３．５６ＭＨｚ ）７から整合酸８を経
て、／ｌを構成元素として含む化合物半導体結晶が成長
形成されているウェハー（試料）９が置かれた一方の電
極４に印加され、他方の電極５は接地の状態になってい
る。ここで、両電極４゜５は水冷パイプ１０により冷却
されており、これと陰極電極４への高周波印加端子は真
空容器１の外部へ真空シール１１を通して引き出されて
いる。
ＢＣＪ１３ガスとＣＪ１２ガスとは、拡散ポンプ、ルー
ツポンプ或いはロータリーポンプ等の排気手段で残留ガ
スを充分排気した後に真空容器１内に導入され、コンダ
クタンスバルブ１２によってエツチング圧力が調整され
るようになっている。そして、電極４に高周波電力が印
加されると、グロー放電が生じガスプラズマが発生して
エツチングが開始されるものとなっている。なお、図中
１３【よのぞき窓を示している。
ツポンプ或いはロータリーポンプ等の排気手段で残留ガ
スを充分排気した後に真空容器１内に導入され、コンダ
クタンスバルブ１２によってエツチング圧力が調整され
るようになっている。そして、電極４に高周波電力が印
加されると、グロー放電が生じガスプラズマが発生して
エツチングが開始されるものとなっている。なお、図中
１３【よのぞき窓を示している。
次に、上記ドライエツチング装置を埋め込み型半導体レ
ーザの製造工程に適用した例について、第２図＜ａ ＞
〜（ｄ ）及び第３図を参照して説明する。まず、第２
図（ａ）に示すごとく、Ｎ−ＧａＡｓＷ板２１上上２１
上 Ｇ Ｃ！、、、６５ Ａ ｌ１０．３．Ａ ｓ層（
クラッド層） ２２ 、 Ｎ−Ｇａ（、、，３ＡＪ１０
．２Ａｓ ｍ（光ガイド層〉２３．Ｇａｏ、、５ＡＪ１
０．。５Ａｓ層（活性層） ２４ 、 Ｐ −Ｇａ０９
ａＡ Ｊｌｏ、２Ａ ３層く光ガイド１ｍ） ２５．
Ｐ−Ｇａ、ｌ６５ Ａ４ｏ、６５Ａｓ Ｉ！ ＜、クラ
ッド層）２６．Ｐ−Ｇａ Ａｓｓ層７及びＰ−Ｇ ａｏ
、＋ Ａ ｆｏ、６Ａ ｓ ＦＪ ２８を連続的に成長
形成しｌコ。
ーザの製造工程に適用した例について、第２図＜ａ ＞
〜（ｄ ）及び第３図を参照して説明する。まず、第２
図（ａ）に示すごとく、Ｎ−ＧａＡｓＷ板２１上上２１
上 Ｇ Ｃ！、、、６５ Ａ ｌ１０．３．Ａ ｓ層（
クラッド層） ２２ 、 Ｎ−Ｇａ（、、，３ＡＪ１０
．２Ａｓ ｍ（光ガイド層〉２３．Ｇａｏ、、５ＡＪ１
０．。５Ａｓ層（活性層） ２４ 、 Ｐ −Ｇａ０９
ａＡ Ｊｌｏ、２Ａ ３層く光ガイド１ｍ） ２５．
Ｐ−Ｇａ、ｌ６５ Ａ４ｏ、６５Ａｓ Ｉ！ ＜、クラ
ッド層）２６．Ｐ−Ｇａ Ａｓｓ層７及びＰ−Ｇ ａｏ
、＋ Ａ ｆｏ、６Ａ ｓ ＦＪ ２８を連続的に成長
形成しｌコ。
基板上の積層体の膜厚は約５［μｍ］程度である。
次いで、第２図（ｂ）に示す如く成長形成した上記Ａｆ
Ｇ、Ｉ Ａｓ積層体表面にリンストを塗布し、このレジ
ストをパターンニングしてストライプ状のレジストパタ
ーン２９を形成した。次いで、前記第１図に示した平行
平板型ドライエツチング装置を用い上記レジストパター
ン２９をマスクとしてＧａＡＪｌＡｓ積層体を選択エツ
チングした。ずなわち、ＢＣｆａＣｆ上Ｃ１２ガスとを
組成比Ｃ−（１２／ＢＣＪ１３＝２０ （％）に混合し
たガスを用い、エツチング圧力を０．０４ ［Ｔｏｒｒ
］ 、高高周波力を３００［Ｗｌに調節してエツチン
グを行ない第２図（０）に示す如く上記ＧａＡＪｌＡＳ
積層体をＧａ Ａｓ基板２１に到るまで選択エツチング
した。ここで、上記混合ガス中のＣＪｌ、２の割合が１
５〜５Ｑ［ｖｏ１％］で特に良好なエツチング特性が得
られた。次いで第２図（ｄ〉に示す如くレジストパター
ン２つを除去し、Ｇ ”０．４ Ａ 、１．０．６Ａｓ
層２８を選択結晶成長マスクとしてＱａ Ａｓ基板２１
上に埋め込み層３０を選択的に形成する。
Ｇ、Ｉ Ａｓ積層体表面にリンストを塗布し、このレジ
ストをパターンニングしてストライプ状のレジストパタ
ーン２９を形成した。次いで、前記第１図に示した平行
平板型ドライエツチング装置を用い上記レジストパター
ン２９をマスクとしてＧａＡＪｌＡｓ積層体を選択エツ
チングした。ずなわち、ＢＣｆａＣｆ上Ｃ１２ガスとを
組成比Ｃ−（１２／ＢＣＪ１３＝２０ （％）に混合し
たガスを用い、エツチング圧力を０．０４ ［Ｔｏｒｒ
］ 、高高周波力を３００［Ｗｌに調節してエツチン
グを行ない第２図（０）に示す如く上記ＧａＡＪｌＡＳ
積層体をＧａ Ａｓ基板２１に到るまで選択エツチング
した。ここで、上記混合ガス中のＣＪｌ、２の割合が１
５〜５Ｑ［ｖｏ１％］で特に良好なエツチング特性が得
られた。次いで第２図（ｄ〉に示す如くレジストパター
ン２つを除去し、Ｇ ”０．４ Ａ 、１．０．６Ａｓ
層２８を選択結晶成長マスクとしてＱａ Ａｓ基板２１
上に埋め込み層３０を選択的に形成する。
その後、Ｇ ａｏ、４Ａ ｆｏ、６Ａ ３層２８を除去
し埋め込み層３０の上に絶縁層３１を形成しＧａＡＳ層
２７上２７上３２を、またＧａ Ａｓ基板２１の反対側
にもう１つの電極３３をそれぞれ真空蒸着により形成す
る。
し埋め込み層３０の上に絶縁層３１を形成しＧａＡＳ層
２７上２７上３２を、またＧａ Ａｓ基板２１の反対側
にもう１つの電極３３をそれぞれ真空蒸着により形成す
る。
次に、第３図に示す如く電極３２上にメサ領域及び埋め
込み１１３０の一部領域を覆い、かつ、ぞの端がメサス
トライプと垂直になるように）第１〜レジストマスク３
４を形成する。その後、Ｃ１２を主体とする反応性ガス
による反応性イオンエツチングによって、フオトレジス
ト３４をマスクとして電極３２をエツチングし、続いて
ＢＣＪ１３カスとＣＪ１２ガスとの混合ガスを用い、前
記と同（Ｙの条件でＧａＡ、、！、ＡＳ積層体及び埋め
込み層３０をＧａ Ａｓ基板２１に到るまでエツチング
する。
込み１１３０の一部領域を覆い、かつ、ぞの端がメサス
トライプと垂直になるように）第１〜レジストマスク３
４を形成する。その後、Ｃ１２を主体とする反応性ガス
による反応性イオンエツチングによって、フオトレジス
ト３４をマスクとして電極３２をエツチングし、続いて
ＢＣＪ１３カスとＣＪ１２ガスとの混合ガスを用い、前
記と同（Ｙの条件でＧａＡ、、！、ＡＳ積層体及び埋め
込み層３０をＧａ Ａｓ基板２１に到るまでエツチング
する。
このとき上記の条件では、異方性エツチングが行われる
ために、共振器端面が形成され、これにより複数個の埋
め込み型半導体レーザを一基板上にモノリシックに形成
することが可能となる。
ために、共振器端面が形成され、これにより複数個の埋
め込み型半導体レーザを一基板上にモノリシックに形成
することが可能となる。
本実施例によれば、Ａ℃の混晶比の違いににるエツチン
グ形状の相違はなく、メサ側面及び共振器端面は平坦で
サイドエツチングは生じていない。
グ形状の相違はなく、メサ側面及び共振器端面は平坦で
サイドエツチングは生じていない。
また、上記条件におけるレジストとＧａ Ａｓ 。
ＡｆＧａＡｓとのエツチング選択比は８〜１０てあり、
５［μｍ］程度の深いエツチングに十分適用できること
が明らかになった。
５［μｍ］程度の深いエツチングに十分適用できること
が明らかになった。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、Ａ１を（Ｍ成元素として含む化合物の半導
体装置であれば半導体レーリ“に限らず、発光ダイオー
ドのような他の発光素子や電界効果トランジスタ、或い
はそれらの集積回路等にも適用できる。また、実施例で
は、被エツチングエツチング物質としてＱａ ＡｆＡＳ
を含む結晶を用いたが、これ以外にΔ−Ｃを構成元素ど
して含む化合物半導体、例えば（Ａ、、１．Ｇａ ｌ
ｎ ） ｐ。
い。例えば、Ａ１を（Ｍ成元素として含む化合物の半導
体装置であれば半導体レーリ“に限らず、発光ダイオー
ドのような他の発光素子や電界効果トランジスタ、或い
はそれらの集積回路等にも適用できる。また、実施例で
は、被エツチングエツチング物質としてＱａ ＡｆＡＳ
を含む結晶を用いたが、これ以外にΔ−Ｃを構成元素ど
して含む化合物半導体、例えば（Ａ、、１．Ｇａ ｌ
ｎ ） ｐ。
（Ｇａ ＡＪｌ）Ｓｂ 、Ｃｕ （Ｇａ Ａｆ）Ｓｂ等
であってＢＣ，、Ｉ１３ガスとＣｊ１２ガスとの混合に
よりエツチングされるものであればよい。また、実施例
で使用したエツチング条件に限らず、被エツチングエツ
チング物質である化合物半導体結晶の最適条件に応じて
エツチング条件を適管変史ずればよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形し“Ｃ実施するこ
とができる。
であってＢＣ，、Ｉ１３ガスとＣｊ１２ガスとの混合に
よりエツチングされるものであればよい。また、実施例
で使用したエツチング条件に限らず、被エツチングエツ
チング物質である化合物半導体結晶の最適条件に応じて
エツチング条件を適管変史ずればよい。その他、本発明
の要旨を逸脱しない範囲で、種々変形し“Ｃ実施するこ
とができる。
第１図は本発明の一実施例方法に使用したドラ左
イエッチング装置Ｖ示す概略構成図、第２図（ａ ）〜
（ｄ）及び第３図は上記装置を用いた埋め込み型半導体
レーザの製造工程を示すもので第２図（ａ ）〜（ｄ
）は断面図、第３図は斜視図である。 １・・・真空容器、２．３・・・エツチングガス導入口
、４．５・・・電極、６・・・絶縁物、７・・・高周波
電源、８・・・整合器、９・・・ウェハー〈言夫料）、
１０・・・冷ｕＩ用パイプ、１１・・・真空シール、１
２・・・バルブ、１３・・・のぞき窓、２１・・・Ｑａ
Ａｓ基板、２２・・・Ｇ ”０．６５ Ａ −”０．
３５ Ａ ８層、２３・・・Ｇａｏ、８Ａｔｏ、２Ａｓ
層、２４−Ｇ ａＯ，９５Ａ Ｌ（＋、ｑ５ Ａ ８層
、２５ ・・・Ｇ”ｏ、ｓ Ａ Ｊｌｏ、２Ａ ｓ層、
２（３・・・ＧａＯ，６５”’０．３５Ａｓ層、２７−
ＧａＡｓ層、２８−Ｇ ａ ｏ、４Ａ ｆｏ、６Ａ ８
層、２９・・・レジストパターン、３０・・・埋め込み
層、３１・・・絶縁層、３２．３３・・・電極、３４・
・・レジストマスク。 出願人代理人 弁理士 鈴江武彦 ｆｓ２図 （ａ ） （ｂ） （Ｃ） （ｄ） 第３図
（ｄ）及び第３図は上記装置を用いた埋め込み型半導体
レーザの製造工程を示すもので第２図（ａ ）〜（ｄ
）は断面図、第３図は斜視図である。 １・・・真空容器、２．３・・・エツチングガス導入口
、４．５・・・電極、６・・・絶縁物、７・・・高周波
電源、８・・・整合器、９・・・ウェハー〈言夫料）、
１０・・・冷ｕＩ用パイプ、１１・・・真空シール、１
２・・・バルブ、１３・・・のぞき窓、２１・・・Ｑａ
Ａｓ基板、２２・・・Ｇ ”０．６５ Ａ −”０．
３５ Ａ ８層、２３・・・Ｇａｏ、８Ａｔｏ、２Ａｓ
層、２４−Ｇ ａＯ，９５Ａ Ｌ（＋、ｑ５ Ａ ８層
、２５ ・・・Ｇ”ｏ、ｓ Ａ Ｊｌｏ、２Ａ ｓ層、
２（３・・・ＧａＯ，６５”’０．３５Ａｓ層、２７−
ＧａＡｓ層、２８−Ｇ ａ ｏ、４Ａ ｆｏ、６Ａ ８
層、２９・・・レジストパターン、３０・・・埋め込み
層、３１・・・絶縁層、３２．３３・・・電極、３４・
・・レジストマスク。 出願人代理人 弁理士 鈴江武彦 ｆｓ２図 （ａ ） （ｂ） （Ｃ） （ｄ） 第３図
Claims (4)
- （１）真空容器内に対向配置された一対の７［ＩＩｉ、
これらの電極間に高周波電力を印加する手段及び上記真
空容器内に反応性ガスを導入する手段を高えたプラズマ
エツチング装置、を用い、前記反応性ガスとして三塩化
ホウ素ガスと塩素ガスとの混合ガスを導入し、前記高周
波電力印加によって発生したプラズマによりＡ 、、ｔ
＠構成元素として含む化合物半導体結晶をエツチング
づ−ることを特徴とする化合物半導体のドライエツチン
グ方法。 - （２） 前記化合物半導体結晶は、Ｑａ ＡｆＡｓであ
ることを特徴とする特許請求の範囲第１項記載の化合物
半導体のドライエツチング方法。 - （３） 前記化合物半導体結晶は、Ｇａ Ａｓ基板上に
形成された混晶比の異なるＧＯＡＪｌＡｓの積層体であ
ることを特徴とする特許請求の範囲第１項記載の化合物
半導体のドライエツチング方法。 - （４） 前記混合ガス中にお【プる塩素ガスの割合が、
１５〜５０［Ｖ’ｏ１％コであることを特徴とする特許
請求の範囲第１項記載の化合物半導体のドライエツチン
グ方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224077A JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
| EP19840307339 EP0144142B1 (en) | 1983-11-30 | 1984-10-25 | Method of fabrication a semiconductor laser |
| DE8484307339T DE3485368D1 (de) | 1983-11-30 | 1984-10-25 | Verfahren zur herstellung eines halbleiterlasers. |
| US06/664,965 US4640737A (en) | 1983-11-30 | 1984-10-26 | Dry etching method of compound semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224077A JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117631A true JPS60117631A (ja) | 1985-06-25 |
| JPH0224016B2 JPH0224016B2 (ja) | 1990-05-28 |
Family
ID=16808192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224077A Granted JPS60117631A (ja) | 1983-11-30 | 1983-11-30 | 化合物半導体のドライエッチング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4640737A (ja) |
| JP (1) | JPS60117631A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105778A (ja) * | 1984-06-05 | 1986-05-23 | メモレツクス・コ−ポレ−シヨン | 磁気記憶装置システムの検査方法 |
| JPH01278026A (ja) * | 1988-04-29 | 1989-11-08 | Toyoda Gosei Co Ltd | 半導体のドライエッチング方法 |
| JP2003309105A (ja) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500771A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| US5643473A (en) * | 1987-07-31 | 1997-07-01 | Hitachi, Ltd. | Dry etching method |
| US5147500A (en) * | 1987-07-31 | 1992-09-15 | Hitachi, Ltd. | Dry etching method |
| US4851368A (en) * | 1987-12-04 | 1989-07-25 | Cornell Research Foundation, Inc. | Method of making travelling wave semi-conductor laser |
| US4946548A (en) * | 1988-04-29 | 1990-08-07 | Toyoda Gosei Co., Ltd. | Dry etching method for semiconductor |
| US5145554A (en) * | 1989-02-23 | 1992-09-08 | Seiko Epson Corporation | Method of anisotropic dry etching of thin film semiconductors |
| US5236537A (en) * | 1989-04-07 | 1993-08-17 | Seiko Epson Corporation | Plasma etching apparatus |
| US5133830A (en) * | 1989-04-07 | 1992-07-28 | Seiko Epson Corporation | Method of pretreatment and anisotropic dry etching of thin film semiconductors |
| US5194119A (en) * | 1989-05-15 | 1993-03-16 | Seiko Epson Corporation | Method of anisotropic dry etching of thin film semiconductors |
| JP3078821B2 (ja) * | 1990-05-30 | 2000-08-21 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
| JPH05508266A (ja) * | 1991-04-03 | 1993-11-18 | イーストマン・コダック・カンパニー | ＧａＡｓをドライエッチングするための高耐久性マスク |
| EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device having a multi-layer interconnection structure. |
| JPH06314668A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| US6199874B1 (en) * | 1993-05-26 | 2001-03-13 | Cornell Research Foundation Inc. | Microelectromechanical accelerometer for automotive applications |
| US6149190A (en) * | 1993-05-26 | 2000-11-21 | Kionix, Inc. | Micromechanical accelerometer for automotive applications |
| DE19632626A1 (de) * | 1996-08-13 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge |
| JP2000216495A (ja) * | 1999-01-26 | 2000-08-04 | Nec Corp | 半導体光素子の製造方法 |
| US7135411B2 (en) * | 2004-08-12 | 2006-11-14 | Northrop Grumman Corporation | Method for etching mesa isolation in antimony-based compound semiconductor structures |
| CN103854992A (zh) * | 2012-11-30 | 2014-06-11 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| WO2023081540A1 (en) * | 2021-11-07 | 2023-05-11 | Jorgenson Robbie J | Reactive gas modulation for group iii/iv compound deposition systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771185A (en) * | 1980-08-22 | 1982-05-01 | Western Electric Co | Iii-v group semiconductor device and method of fabricating same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143530A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 化合物半導体装置の製造方法 |
| US4426246A (en) * | 1982-07-26 | 1984-01-17 | Bell Telephone Laboratories, Incorporated | Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch |
-
1983
- 1983-11-30 JP JP58224077A patent/JPS60117631A/ja active Granted
-
1984
- 1984-10-26 US US06/664,965 patent/US4640737A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771185A (en) * | 1980-08-22 | 1982-05-01 | Western Electric Co | Iii-v group semiconductor device and method of fabricating same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61105778A (ja) * | 1984-06-05 | 1986-05-23 | メモレツクス・コ−ポレ−シヨン | 磁気記憶装置システムの検査方法 |
| JPH01278026A (ja) * | 1988-04-29 | 1989-11-08 | Toyoda Gosei Co Ltd | 半導体のドライエッチング方法 |
| JP2003309105A (ja) * | 2002-04-15 | 2003-10-31 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0224016B2 (ja) | 1990-05-28 |
| US4640737A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60117631A (ja) | 化合物半導体のドライエッチング方法 | |
| US10186428B2 (en) | Removal methods for high aspect ratio structures | |
| KR970000417B1 (ko) | 드라이 에칭방법 및 드라이 에칭장치 | |
| US5286344A (en) | Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| JP3393637B2 (ja) | 半導体エッチング方法および半導体レーザ装置 | |
| JPH11186229A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US6653237B2 (en) | High resist-selectivity etch for silicon trench etch applications | |
| JPH0214773B2 (ja) | ||
| KR100373460B1 (ko) | 고효율 ＳｉＣ 소자제작을 위한 건식식각 공정 | |
| JPH10150044A (ja) | ドライエッチング方法及びガス処理装置 | |
| EP0144142B1 (en) | Method of fabrication a semiconductor laser | |
| JPS59124135A (ja) | 反応性イオンエツチング方法 | |
| JPS60246636A (ja) | 半導体装置の製造方法 | |
| JPH04298035A (ja) | プラズマエッチング方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JPH0121230B2 (ja) | ||
| KR100304369B1 (ko) | 화합물 반도체의 활성이온식각법 | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| JPH03196623A (ja) | ドライエッチング方法 | |
| JPH06181190A (ja) | 半導体装置の製造方法 | |
| JP3654438B2 (ja) | ドライエッチング方法 | |
| JPH0290521A (ja) | 半導体装置の製造方法 | |
| JPS6056231B2 (ja) | プラズマエッチング方法 | |
| JPS5846637A (ja) | 反応性イオンエツチング方法 |