JPH0485928A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0485928A
JPH0485928A JP20194290A JP20194290A JPH0485928A JP H0485928 A JPH0485928 A JP H0485928A JP 20194290 A JP20194290 A JP 20194290A JP 20194290 A JP20194290 A JP 20194290A JP H0485928 A JPH0485928 A JP H0485928A
Authority
JP
Japan
Prior art keywords
etching
pressure condition
reactive ion
damage
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20194290A
Other languages
English (en)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20194290A priority Critical patent/JPH0485928A/ja
Publication of JPH0485928A publication Critical patent/JPH0485928A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シリコン系化合物からなる被エツチング膜の
ドライエツチング方法に関する。
[発明の概要] 本発明は、基板上に形成されたシリコン系化合物からな
る被エツチング膜を異方性エツチングするドライエツチ
ング方法において、 高圧条件の反応性イオンエツチングで第1のエツチング
を行なった後、低圧条件の反応性イオンエツチングで第
2のエツチングを行なうことにより、 高アスペクト比パターンのドライエツチングにおけるマ
イクロローディング効果を抑えて良好なエツチング形状
を得ると共に、下地基板の損傷を低減するようにしたも
のである。
[従来の技術及び発明が解決しようとする課I!1]近
年、デバイスの高集積化に伴ない、ドライエツチングに
おいては、さらに高アスペクト比パターンの微細加工が
要求されている。従来の反応性イオンエツチング(tE
)で使われている圧力領域(≧50mTorr)で、こ
のような高アスペクト比パターンのエツチングをシリコ
ン系化合物膜に行なった場合、微細なパターン程、広い
パターンに比べてエツチングレートが低下するという問
題が生じる(マイクロローディング効果)。
第5図は5iOz膜l上にレノストパターン2を形成し
て従来のRIE(50≧mTorr)を行った初期の状
態を示しているが、イオンの散乱が少なからずあるため
、パターンの中央部と端部に到達するイオンの絶対量に
差が生じ、開口部3の底部のエツチング形状は丸みをお
びている。
なお、この状態は、エツチング初期のアスペクト比の小
さい段階であるため、マイクロローディング効果が生じ
るまでには至らない。
しかし、この条件でエツチングを続けると、アスペクト
比が大きくなるに従って、第6図に示すように、パター
ン粗密部の間で底部まで到達するイオン量に差が生じる
ようになり、マイクロローディング効果が生じる。なお
、同図中、3Aは間口径の小さいコンタクトホールであ
り、3Bは開口径の大きいコンタクトホールを示してい
る。
このようなマイクロローディング効果の抑制手段として
、例えばマイクロ波プラズマエツチングマグ不トロンR
IEなどの低圧プロセスでエツチングを行なう技術が種
々開発されている。
しかしながら、マグネトロンRIEを用いてSiO,膜
のエツチングを行なった場合、マイクロローディング効
果は抑止できるものの、エツチング形状は第7図に示す
ように、コンタクトホール3の底部端縁にサブトレンチ
3aが入り易いという問題があった。
これは、通常のSユftのエツチングが下地シリコン基
板との選択性をもたせるために、エツチングと堆積の競
合反応を利用していることに因る。
即ち、エッチャントであるC F 、”イオンは、基板
上に生ずるセルフバイアス(Vdc)によって、低圧で
あると散乱もなく、パターン全域に垂直に入射するため
、エツチングレートはパターンの粗密に拘らず、一定に
維持される。一方、堆積に寄与するC F 、”やC″
といった中性活性種は、イオンのように方向性をもたな
い。従って見込み角の違いによって、パターンの中央部
と端部とで堆積量に差が生じ、これがエツチング形状に
反映するのもと考えられる。こうしたサブトレンチは、
下地へのエツチングダメージを増大することが懸念され
ており、改善が望まれている。
ところで、ウェハの大口径化とデバイスパターンの微細
化の進展に伴ない、ドライエツチング装置は従来のバッ
チ式から枚葉式に変わりつつある。
その際には、これまでの通り生産性を維持するためにエ
ッチレートの大幅な向上か要求される。
方、デバイス側からは、堆積膜の薄膜化や拡散層の接合
深さをより浅く形成することが必要となることから、こ
れまで以上に下地材との高選択比を得、なおかつ基板損
傷を抑えたエツチングプロセスが要求される。
これら高速エッチレート、高選択比、低ダメージといっ
た特性は各々トレード・オフの関係になり、両立させる
ことは難しい。
この点を解決するための一手段として、低圧マグネトロ
ンRIEを用いた、Si化合物の2段階のエツチング方
法が知られている(特11m平1−75828号)。
しかしながら、この従来技術は下地が露出する前に高速
エツチング条件から高選択比・低ダメージエツチング条
件に切り換える方法であるため、同一の膜をエツチング
中に条件を切り換えなければならず、適当なモニター手
段がないことが実用化をすすめる上での問題となってい
た。そのため、ともすると第8図のように、下地のシリ
コン基板3にエツチングがおよび、下地に損傷を与える
問題が危惧されている。
本発明は、このような従来の問題点に着目して創案され
たものであって、マイクロローディング効果を抑えて良
好なエツチング形状を得ると共に、下地基板の損傷を大
幅に低減するドライエツチング方法を提供するものであ
る。
[課題を解決するための手段] そこで、本発明は、基板上に形成されたシリコン系化合
物からなる被エツチング膜を異方性エツチングするドラ
イエツチング方法において、高圧条件の反応性イオンエ
ツチングで第1のエツチングを行なった後、低圧条件の
反応性イオンエツチングで第2のエツチングを行なうこ
とを、その解決方法としている。
1作用; 第1のエツチングを行なうと高圧条件のRIEであるた
め、イオンの散乱によりエツチング開口底部は丸みをお
びる。次に、低圧条件の第2のエツチングに切り換える
ことにより、マイクロローディング効果が回避されると
共に、第1のエツチングで丸みをおびたエツチング開口
底部は徐々に平坦に是正される。イオンなどのエッチャ
ントは、基板に生ずるセルフバイアス(Vdc)によっ
て、低圧であると散乱もなく、パターン全域に垂直に入
射するため、エツチングレートはパターンの粗密に拘ら
ず一定に維持される。また、堆積に寄与するラジカルな
どの中性活性種は、イオンのように方向性をもたず、見
込み角の違いによって、パターンの中央部と端部とで堆
積量に差が生じ、これか、上記第1のエツチングで丸み
をおびたエツチング形状を改善する。
1実施伊り 以下、本発明に係るドライエツチング方法の詳細を図面
に示す実施例に基づいて詳細に説明する。
(第1実施例) 第1図A及び第1図Bは、本発明の第1実施例の各工程
を示す断面図である。
先ず、本実施例においては、シリコン基板10上に形成
された5iOt膜11の上にリソグラフィー法を用いて
レジストパターンI2を形成し、レジストパターンI2
をマスクとして用い、第1のエツチングとしての反応性
イオンエツチングを施す。
この反応性イオンは、例えば第2図に示すようなエツチ
ング装置を用いて行なうことができる。
このエツチング装置は、平行平板反応性イオンエツチン
グ装置の陽極13側にマグネット14を配設し、ウェハ
15を載置する陰極16との間に強磁性体でなる磁気シ
ールド板17を横方向に移動可能に設けたものであって
、上記第1のエツチングに際しては磁気を遮蔽し得る位
置(陽極13に対向する位置)に配置させることにより
、磁力Oガウスに設定し得るようになっている。
なお、この第1のエツチングの条件は、以下の通りであ
る。
圧力 −50m To r r RFパワー密度 −2、8W / c m ’反応ガス
 −CI(P 3(s OSCCM)次に、斯る第1の
エツチングによって、第1図Aに示すように、5iOz
膜11に開設した例えばコンタクトホールとなる開口1
1aのアスペクト比が小さい段階で第2のエツチングに
切り換える。
この第2のエツチングは、第2図に示したエツチング装
置の磁気シールド板17を同図中破線で示す位置に移動
させて、磁界をかけたマグネトロンRIEを行なう。
この第2のエツチングの条件は、以下の通りである。
磁力 ・・・ 〜100ガウス 圧力 −10mTorr RPパワー密度 −0,9W/cm’ 反応ガス −=  CHF3(50secM)このよう
に、第2のエツチングにアスペクト比が小さい状態で切
り換えることによりマイクロローディング効果を抑止す
ることが出来る。
また、第1図Bに示すように、下地であるンリコン基板
10に開口11aが到達する時点での最終的なエツチン
グ形状は、高圧プロセスの形状(第5図参照)と低圧プ
ロセスの形状(第6図参照)とを足し合せた良好な形状
(底部が平坦)が得られ、オーバーエッチ時の下地への
ダメージは低減される。さらに、本実施例は、第2のエ
ツチングにおいて、マグネトロンRIEを用いているた
め、陰極降下電圧(Vdc)を抑えたエツチングが可能
であり、下地に対するエツチングダメージの低減効果は
より一層大きなものとなる。
本実施例においては、初期のエツチングでは通常のRI
Eにより比較的高圧プロセス(≧50mTorr)で行
ない、最小寸法パターンのアスペクト比が1程度になっ
た段階でマグネトロンRIEによる低圧プロセス(≦2
0mTorr)に切り換えてエツチングを行なうもので
あり、高アスペクト比パターンのドライエツチングにお
いて、マイクロローディング効果を抑え、なおかつ良好
なエツチング形状か得られる。これにより、下地基板の
エツチングダメージか大幅に低減する。
(第2実施例) 第3図A及び第3図Bは本発明の第2実施例を示してい
る。
本実施例においては、シリコン基板10の上にモニター
層18を介してSin、膜11を形成しておくものであ
り、上記モニター層18による発光強度の変化を検出し
てエツチング条件の切り換えを行なうものである。
このモニター層18は、絶縁材料で成り、例えば、S 
iN、PSG、BPSG、BSG、As5G等を適用す
ることができる。また、モニター層の厚さは、全絶縁膜
の1割以下が適当である。
本実施例においては、先ず、第3菌に示すように、Si
n、膜ll上にレジストパターン12を形成した後、第
1のエツチングを行なう。このエツチング条件は、圧力
を2Pa、RFパワー密度を2.7W/cm’、反応ガ
スをC3F gでその流量を465ecsに設定した。
このような第1のエツチングを行ないながら、発光強度
の変化をモニターする。第4図はエツチングが進行する
に従ってモニター層18が露出しく第3図B)、SiO
,に含まれない元素、例えばSiNをモニター層18に
適用すれば、N、(発光強度:337.1,357.7
,380.5,648.8,654.5,872.2)
、NH(発光強度:336.0)の発光が検出されて発
光強度が変化することを示すグラフであり、同グラフ中
破線で示す範囲の時期に、次の第2のエツチングに切り
換える。
第2のエツチングは、高選択比及び低ダメージなエツチ
ング条件となるように、圧力を2Pa。
RFパワー密度を0 、9 W / c m″1反応ガ
スを03p’ 、 (46sccM)とCtH4(78
CCII)に設定した。
かかるエツチングを行なった最終的なエツチング形状は
、底部ダメージのない良好な形状となった。
以上、第1及び第2実施例について説明したが、本発明
は、これらに限られるものではなく、第1及び第2のエ
ツチング条件は各種変更し得ることは言うまでもない。
・・・レジストパターン、18・・・モニター膜。
[発明の効果] 以上の説明から明らかなように、本発明によれば、高ア
スペクト比パターンのドライエツチングにおいて、マイ
クロローディング効果を抑え、なおかつ良好なエツチン
グ形状を得る効果がある。
また、選択性が高く、基板へのダメージの少ないエツチ
ングを可能にする効果がある。
【図面の簡単な説明】
第1図A及び第1図Bは本発明の第1実施例の断面図、
第2図は第1実施例に用いたエツチング装置の概略図、
第3図A及び第3図Bは第2実施例の断面図、第4図は
発光強度とエツチング時間との関係を示すグラフ、第5
図〜第8図は従来例の断面図である。 10・・ソリコン基板、11・・・5iC1y膜、12
Z l’t Jt(Jll 17)Iff IID図(
第1支方f!、1列) 第1図B 第2災方乞1列の前面 (第2 災 方乞う夕11) 第3図B ニー/+ンク装h1の乃U号図 第2図 発大l阻度とエンナンク゛蒔r5との関1米とホ1り°
つフ第4図 A、芝−来1りll1171 前面EろA足来1月01
1市図 第6図 第7図 第8図

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に形成されたシリコン系化合物からなる被
    エッチング膜を異方性エッチングするドライエッチング
    方法において、 高圧条件の反応性イオンエッチングで第1のエッチング
    を行なった後、低圧条件の反応性イオンエッチングで第
    2のエッチングを行なうことを特徴とするドライエッチ
    ング方法。
JP20194290A 1990-07-30 1990-07-30 ドライエッチング方法 Pending JPH0485928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20194290A JPH0485928A (ja) 1990-07-30 1990-07-30 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20194290A JPH0485928A (ja) 1990-07-30 1990-07-30 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0485928A true JPH0485928A (ja) 1992-03-18

Family

ID=16449335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20194290A Pending JPH0485928A (ja) 1990-07-30 1990-07-30 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0485928A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022627A (ko) * 2002-09-09 2004-03-16 아남반도체 주식회사 반도체 소자의 콘택홀 형성 방법
JP2004512668A (ja) * 2000-03-10 2004-04-22 アプライド マテリアルズ インコーポレイテッド フルオロカーボンのエッチングガスを用いた磁気的に増強されたプラズマエッチング方法
DE19654560B4 (de) * 1995-12-29 2005-11-10 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Bildung eines Kontaktloches bei einem Halbleiterbauelement
KR100593769B1 (ko) * 1998-04-23 2006-06-28 소니 가부시끼 가이샤 에칭 방법
JP2008270457A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子及びその製造方法
WO2017018256A1 (ja) * 2015-07-29 2017-02-02 東京エレクトロン株式会社 多層膜をエッチングする方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654560B4 (de) * 1995-12-29 2005-11-10 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Bildung eines Kontaktloches bei einem Halbleiterbauelement
KR100593769B1 (ko) * 1998-04-23 2006-06-28 소니 가부시끼 가이샤 에칭 방법
JP2004512668A (ja) * 2000-03-10 2004-04-22 アプライド マテリアルズ インコーポレイテッド フルオロカーボンのエッチングガスを用いた磁気的に増強されたプラズマエッチング方法
KR20040022627A (ko) * 2002-09-09 2004-03-16 아남반도체 주식회사 반도체 소자의 콘택홀 형성 방법
JP2008270457A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子及びその製造方法
WO2017018256A1 (ja) * 2015-07-29 2017-02-02 東京エレクトロン株式会社 多層膜をエッチングする方法

Similar Documents

Publication Publication Date Title
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US6004884A (en) Methods and apparatus for etching semiconductor wafers
CN1524287B (zh) 用于蚀刻有机低k材料的特殊化学工艺
US5605601A (en) Method of manufacturing semiconductor device
US5883007A (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US5772906A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
US6008139A (en) Method of etching polycide structures
US20050103748A1 (en) Plasma processing method
WO1999033097A1 (en) Improved techniques for etching an oxide layer
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
US6121154A (en) Techniques for etching with a photoresist mask
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JPH06151385A (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
KR20020060957A (ko) 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법
US5767017A (en) Selective removal of vertical portions of a film
US5968278A (en) High aspect ratio contact
JPH0485928A (ja) ドライエッチング方法
KR20050035674A (ko) 실리콘 이방성 식각 방법
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP3172340B2 (ja) プラズマ処理装置
US6139647A (en) Selective removal of vertical portions of a film
US11658040B2 (en) Plasma processing method
JPH0982688A (ja) ドライエッチング方法
KR100283409B1 (ko) 반도체소자의식각방법