JPS59124135A - 反応性イオンエツチング方法 - Google Patents

反応性イオンエツチング方法

Info

Publication number
JPS59124135A
JPS59124135A JP23351182A JP23351182A JPS59124135A JP S59124135 A JPS59124135 A JP S59124135A JP 23351182 A JP23351182 A JP 23351182A JP 23351182 A JP23351182 A JP 23351182A JP S59124135 A JPS59124135 A JP S59124135A
Authority
JP
Japan
Prior art keywords
etching
gas
temperature
etched
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23351182A
Other languages
English (en)
Inventor
Toru Watanabe
徹 渡辺
Masahiro Shibagaki
柴垣 正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23351182A priority Critical patent/JPS59124135A/ja
Publication of JPS59124135A publication Critical patent/JPS59124135A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は反応性ガスプラズマ中において被エツチング材
をエツチングする反応性イオンエツチング方法に関する
ものであり、特に半導体回路の配線材等として使用され
るモリブデンおよびそのシリコン化合物の異方性エツチ
ング法の改良に関するものである。
〔発明の技術的背景〕
モリブデンおよびそのシリコン化合物のモリブデンシリ
サイドは特に半導体回路の配線材料としてその低抵抗性
が注目されているものであるが、高密度集積回路に使用
するに際しては、微細・9ターン形成の可能な加工精度
の高いエツチング方法が必要とされる。このモリブデン
およびモリブデンシリサイドは耐某品性が大きく、薬品
による湿式エツチングには不向きであシ、ドライエツチ
ングによりエツチングされる。
モリブデンおよびそのシリコン化合物のドライエツチン
グ方法としては、いわゆるバレル型のエツチング装置に
CF4+0゜ガスを導入してそのプラズマ中でエツチン
グする方法が提案されている。との方法はプラズマ中に
発生した中性活性なF原子とMo (モリブデンシリサ
イドの場合にはMoとSt )とを反応させ、揮発性の
MoF t。
(モリブデンシリサイドの場合にはMoF 6とS t
 F a )と成しエツチングする方法である。
しかし、とのエツチング方法は等方向反応であるため、
第1図の断面図に示すようにエツチングのマスク(7オ
トレジスト)13下を横方向に、モリブデン(以下Mo
と記す)或いはモリブデンシリサイド(以下Mo S 
i 2と記す)からガる導体層12がエツチングされ、
いわゆるアンダーカット14が生じる。尚、図の10は
半導体基体であ)、11はその酸化膜である。そして、
この導体層12の加工形状は、マスク13よりも幅が狭
くなり、設計する際にはアンダーカット14のマージン
を取る必要があるため、上記の等方エツチングは、微細
な・9ターンの形成には不向きである。
このだめ、ウェハに対し、垂直方向のエツチング速度が
速く横方向のエツチング速度が極めて遅い微細パターン
のエツチングが可能な異方性エツチングを達成する方法
として、イオンの運動量の方向性を利用した反応−性イ
オンエツチング(RIE )がある。MoおよびMo5
t、の異方性エツチングとしてはCCt4+02ガスを
用いたものが提案されている。乙の反応エツチングでは
電極に印加する高周波電力やガスの圧力等のパラメータ
によりエツチング性を変化させうる。
すなわち、一般にガス圧力を低圧力にするほど壕だ、電
極に印加する電力を大電力にするほどイオンの加速エネ
ルギーが犬きくなシ、エツチング過程においていわゆる
力学的反応が支配的となるため、被エツチング材のエツ
チング断面を略垂直となるような加工形状の優れたもの
にできる。しかし、ウェハ表面の各種材料量のエツチン
グの選択性は低下する。
逆に、反応ガスの圧力が高い場合、化学的反応が支配的
なエツチングとなジ、ウェハ表面における被エツチング
材料と被エツチング部(例えば第1図ではレジスト13
および酸化膜11)との選択性は大きくなるが、加工形
状等は等方エツチングに近くなる。
〔背景技術の問題点〕
上記のようなcct、 + o、−xスを導入ガスとし
てモリブデンおよびモリブデンシリサイドの異方性エツ
チングを実現するためにはガス圧を比較的低圧力で行な
う必要があり、特にマスク材としてのレジストとの選択
性が不充分である。
また、四塩化炭素CCt4は蒸気圧が低く、常温、常圧
で液体であるため、反応系に導入する際に、導入路内で
液化し目詰まシを起こしやすく扱いにくい。
また、四塩化炭素CCt4は炭素Cを含むために、プラ
ズマ中で分解された際に余分な炭素化合物が成牛され、
チャンバー内に堆積し、ゴミ発生の原因となる。
〔発明の目的〕
本発明は上記の問題点を解消すべく鋭意研究された結果
得られたものであシ、その目的とするところは、扱いに
くい四塩化炭素を用いず、余分な炭素化合物の堆積を防
止でき、モリブデンおよびそのシリコン化合物へガス圧
が高圧力でエツチングの選択性の高い領域においても加
工形状の優れた異方性エツチングを行える反応性イオン
エツチング方法を提供するととにある。
〔発明の概要〕
すなわちこの発明に係る反応性イオンエツチング方法で
は、被エツチング材料の毛すブデンおよびそのシリコン
化合物と非エツチング材料の特にレジストおよび酸化シ
リコンS iO2とのエツチングの選択性を向上させる
ために1反応ガスを高圧力に設定し、材料選択性の良好
な化掌反応領域でエツチングを進行させると共に、前記
アンダーカットを防止しエツチングの高い異方性を実現
するために、反応生成物がエツチング面に付着してエツ
チングの保騒膜とガる現象を利用するもので、エツチン
グを塩素ct2fス中で行い、反応生成物として低蒸気
圧のMoCtX(x=1〜5)を成牛させ、このMoC
Zxをエツチング中のモリブデン或いはモリブデンシリ
サイドのエツチング壁面に付着させて横方向へのエツチ
ングを防止し、イオンの衝撃エネルギーによl) Mo
CtXが飛ばされるエツチング面のみエツチングが進行
するようにしたものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき説明する
第2図は、本発明で用いられる装置の一例の概要を示す
図である。
まず、基板クリコン上に熱酸化膜を形成し、その上に例
えばスパッタリング法によジモリブデンMoまたはモリ
ブデンシリサイドMo S i 2の配線層を堆積し、
さらにその上にマスク制として7オトレジストをパター
ニングしたウェハを試料2ノとして高周波(以下RFと
記す)電力の印加される下部電極22上に載置し、上部
電極23を接地する。
反応性の塩素ガスCt2は流量調節器24を介してエツ
チングチャンバー20に導入される。
29は排気孔である。試料の載置される下部電極22内
には、温度調節器25によシ温度制御される媒質(本実
施例では水)が・ぐイゾ26を介して循環しておシ、下
部電極22は電極温度をO℃〜90℃の間の任意の値に
設定できるようになっている。
また、RF電源27で発生させた13.56MHzのR
F電力は、マツチングボックス28を介して下部電極2
2に供給される。エツチング中の導入ガス流量、ガス圧
力、RF電力は各々独立に制御することが可能である。
尚、本実施例では第2図装置を、試料載置電極にRF電
力を供給し、対向′電極を接地したいわゆるカソードカ
ッグル形式を採っているが、逆に試料載置電極を接地し
、上部対向電極にRF電力を供給したアノードカップル
形式で使用することも可能である。
次に、第2図装置をカソードカップル形式で使用し、シ
リコン基板上に酸化膜を介しMo或いはMoSi2から
成る導電体層を形成した試料を、レジストをマスクとし
て選択エツチングした結果を示す。
第3図はガス圧力0.15 Torr 、ガス流量30
cc/min 、 RF電力300Wの条件下における
MoおよびMoSi2のエツチング速度と基板温度(第
2図の下部電極温度)との関係を示す。図において曲線
AがMoのエツチング速度を示すものであシ、曲線Bが
MoSi2のエツチング速度を示す。
このグラフで明らかなように、基板温度が低い場合には
、MoおよびMo S i 2の場合も殆んどエツチン
グされず、試料表面は茶色く変色する。
これはMoと反応ガスCtとの反応生成物であるMoC
A3の蒸気圧が低((MoCAsは常温、常圧では固体
)、反応酸生物が試料表面に堆積する結果である。
また、温度上昇に伴ってエツチング速度が増加してゆく
がこれはMoとCtとの反応生成物の蒸発が促進される
ためである。また、MOよシもMo S i 2のエツ
チング速度の方が速いが、これは被エツチング部が同一
の厚みだけエツチングされる時に発生するMo S i
 2のMoとCtとの反応生成物量が、Moの場合に比
べ少ないためである。
ここで、はぼ基板温度が80℃程度までは、試料のエツ
チング断面は、第4図(&)に示すようにレジスト13
下にアンダーカットの生じていない異方性のエツチング
断面を呈している。しかし、基板温度を約90℃にまで
上げると第4図(b)に示すように被エツチング部にア
ンダーカット14が見られるようになシ、温度上昇に伴
いこのアンダーカットが顕著となる。
次に上記のように一塩素ガス中でのエツチングが基板温
度に依存しつつ進行してゆく過程について第5図を用い
て詳述する。
エツチングチャンバー内には反応性ガスが導入され、試
料の周囲には、イオン化されたイオン原子と励起状態の
活性化された中性原子(活性中性質)とが含まれている
。このうち、イオンは電場による加速を受は試料表面に
衝突するが、活性中性種は電場によシ加速を受けず拡散
によシ等方的に拡がり、試料の表面、f11面を区別な
く侵してゆく等方向エツチング作用を有しティる。チャ
ンバー内において、この中性種は常にイオンよシ多く、
中性活性種の作用を何らかの形で抑制しない限シ、エツ
チングは等方的となυアンダーカットが形成される。従
来は添加ガス等によυこの中性種を減少させる等の工夫
がなされていたが本発明では、MOと反応させるガスと
してCt2ガスを選定し、とのCtとM。
との不揮発生反応生成物MoCtx(x = 1〜5)
をエツチング側面に付着させる。
まず、基板温度が10℃以下の場合には、第5図(、)
に示すように上記反応生成物(付着物)30が被エツチ
ング部の表面および側面に付着する。この付着物30は
上記したように蒸気圧が低いため、蒸発しに<<、MO
或いはMo5tの゛ 導体層12表面に反応ガスが触れ
ることを防げ、エツチングの進行を阻害する。
次に、基板温度を10℃〜80℃程度に上げると、第5
図(b)に示すように付着物30が蒸発し易くなり、被
エツチング部上面に付着した付着物30が基板に垂直方
向の方向性を有したイオン衝撃によシはねとばされ、導
体M12の上面は常に反応ガスにさらされる。一方導体
層12のエツチング部側面12trはイオン衝撃を受け
ず、付着物30が付着した′=!まとなる。従って、導
体層12は垂直方向にエツチングされ横方向のエツチン
グが阻止されて、図のような異方性エツチングが進行す
る。
また、基板温度を80℃以上にすると、エツチング面の
側面128に旧著した付着物も蒸発してしまい、中性種
によるエツチングが支配的となって前に第4図(b)に
示したような等方エツチングのエツチング断面となる。
以上のように、Ct2ガスを用いて基板温度を10℃〜
80℃の範囲内で行い、エツチング部上面に付着する付
着物の量と側面に付着する付着物の量とをうまくバラン
スさせることによシMo或いはMo S i 2を異方
性エツチングすることができる。
第6図は、電極温度35℃、I(F電力500w 、 
ct2ガス流量30 cc/minの条件における各種
材料のエツチング速度とガス圧力との関係を示す。図に
おいてそれぞれ曲線AはMo 、 BはMoSi2 p
 CはSiO2(酸化シリコン)、Dはフォトレジスの
場合を示している。一般にガス圧力が低圧になるとイオ
ン衝撃のエネルギーが大きくなる。5io2やフォトレ
ジストは主としてイオンの衝撃エネルギーによりエツチ
ングされるので、ガス圧力を高くすれば、エツチング速
度を小さくするととができる。− 一方、Mo g MoSi2では、イオンの衝撃エネル
ギーと、化学反応との両者の作用によってエツチングが
進行し、図に示すようなエツチング速度とガス圧力との
関係が得られる。この場合、通常のRIEの場合よりも
かガ)高圧である例えば0.2 Torr近傍でも、M
o 、 MoSi2はかなシ高いエツチング速度を有し
ておシ、そのエツチング性も十分異方性を持ったもので
ある。これは、前述のように、反応生成分がエツチング
部の側壁に付着し、マスク下を横方向に進行するエツチ
ングを阻止するためである。
圧の高い領域において、充分異方性エツチングが可能で
あるため、上記のように、マスク材の7オトレジストや
導体層下の下地5io2 (酸化膜)のエツチング速度
を充分小さくすることができ、その結果材料選択性の高
い異方性エツチングを実現できる。
〔発明の効果〕
以上のようにこの発明によれは余分な炭素化合物の堆積
を防止でき、ガス圧が高圧力でエツチング選択性の高い
領域においても加工形状の優れた異方性エツチングを、
モリブデンおよびそのシリコン化合物に対して行うこと
のできる反応性イオンエツチング方法を提供することが
できる。
尚、今後の高密度集積回路ではよシ一層下地5102が
薄層化された膜構造としなければならないが、このよう
な薄い膜構造の装置へのエツチング方法として、本発明
による反応性エツチング方法は大変有利なものである。
【図面の簡単な説明】
第1図は従来の等方エツチングによυエッチングによシ
エッチングされた半導体装置を示す図、第2図はこの発
明の一実施例で用いられるエツチング装置の概要を示す
図、第3図は電極温度とエツチング速度の関係を示す図
、第4図は異なる電極温度におけるモリブデンおよびモ
リブデンシリサイドのエツチング状態を示す図、第5図
は本発明による反応性イオンエツチングのエツチング作
用を説明する図、第6図は一定条件下における各種材料
のエツチング速度とガス圧との関係を示す図である。 11・・・酸化膜、12・・・導体層、13・・・レジ
スト、20・・・エツチングチャンバー、2ノ・・・試
料、3θ・・・付着物。 出願人代理人  弁理士 鈴 江 武 産業1@1 第2図 第3WA \ 侃て 電極温度 (a) 第 (a) 4 図 (b) 5 図 (b)

Claims (2)

    【特許請求の範囲】
  1. (1)高周波電力の供給された相対向する電極の一方の
    電極上に載置された被エツチング材料を反応性ガスプラ
    ズマ中でエツチングする反応性イオンエツチングにおい
    て、被エツチング拐料としてモリブデンまたはそのシリ
    コン化合物を使用し、反応性ガスとして塩素を使用する
    ことを特徴とする反応性イオンエツチング方法。
  2. (2)  上記被エツチング材が載置される上記電極の
    温度を10℃以上80℃以下に保持することを特徴とす
    る反応性イオンエツチング方法。
JP23351182A 1982-12-28 1982-12-28 反応性イオンエツチング方法 Pending JPS59124135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23351182A JPS59124135A (ja) 1982-12-28 1982-12-28 反応性イオンエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23351182A JPS59124135A (ja) 1982-12-28 1982-12-28 反応性イオンエツチング方法

Publications (1)

Publication Number Publication Date
JPS59124135A true JPS59124135A (ja) 1984-07-18

Family

ID=16956167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23351182A Pending JPS59124135A (ja) 1982-12-28 1982-12-28 反応性イオンエツチング方法

Country Status (1)

Country Link
JP (1) JPS59124135A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127268A2 (en) * 1983-03-07 1984-12-05 Kabushiki Kaisha Toshiba Method of reactive ion etching molybdenum and molybdenum silicide
EP0258698A2 (en) * 1986-09-05 1988-03-09 Hitachi, Ltd. Dry etching method
EP0297898A2 (en) * 1987-07-02 1989-01-04 Kabushiki Kaisha Toshiba Method of dry etching
US5354416A (en) * 1986-09-05 1994-10-11 Sadayuki Okudaira Dry etching method
CN105470193A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 金属钼材料的刻蚀方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127268A2 (en) * 1983-03-07 1984-12-05 Kabushiki Kaisha Toshiba Method of reactive ion etching molybdenum and molybdenum silicide
EP0258698A2 (en) * 1986-09-05 1988-03-09 Hitachi, Ltd. Dry etching method
US5354416A (en) * 1986-09-05 1994-10-11 Sadayuki Okudaira Dry etching method
EP0297898A2 (en) * 1987-07-02 1989-01-04 Kabushiki Kaisha Toshiba Method of dry etching
CN105470193A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 金属钼材料的刻蚀方法

Similar Documents

Publication Publication Date Title
KR830000595B1 (ko) 반도체 장치의 제조법
EP0123813A2 (en) Dry etching method for organic material layers
US4786361A (en) Dry etching process
JPH0224016B2 (ja)
JPS59162276A (ja) 反応性イオンエツチング方法
US20190019685A1 (en) Etching method
KR100592841B1 (ko) 고유전율 막의 정확한 패터닝
JP3006048B2 (ja) ドライエッチング方法
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
US4406733A (en) Dry etching method
JPS59124135A (ja) 反応性イオンエツチング方法
JP3908898B2 (ja) 炭素系材料のエッチング方法
JP2949731B2 (ja) 半導体装置の製造方法
JPH11111695A (ja) 白金薄膜パターンの形成方法及び半導体装置の製造方法
US5194119A (en) Method of anisotropic dry etching of thin film semiconductors
JPH0458176B2 (ja)
JPH0214773B2 (ja)
JP3002033B2 (ja) ドライエッチング方法
KR20010075177A (ko) 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법
JPH0760815B2 (ja) ドライエッチング方法
JP3220528B2 (ja) 真空処理装置
JP3038984B2 (ja) ドライエッチング方法
KR102660694B1 (ko) 플라스마 처리 방법
JP2656468B2 (ja) ドライエッチング方法
JP3155085B2 (ja) シリコン基板の溝形成方法