JP3006048B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3006048B2
JP3006048B2 JP2198045A JP19804590A JP3006048B2 JP 3006048 B2 JP3006048 B2 JP 3006048B2 JP 2198045 A JP2198045 A JP 2198045A JP 19804590 A JP19804590 A JP 19804590A JP 3006048 B2 JP3006048 B2 JP 3006048B2
Authority
JP
Japan
Prior art keywords
etching
sulfur
etched
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2198045A
Other languages
English (en)
Other versions
JPH0484427A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2198045A priority Critical patent/JP3006048B2/ja
Priority to KR1019910012953A priority patent/KR100193874B1/ko
Publication of JPH0484427A publication Critical patent/JPH0484427A/ja
Priority to US07/998,769 priority patent/US5401359A/en
Application granted granted Critical
Publication of JP3006048B2 publication Critical patent/JP3006048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はドライエッチング方法に関し、特にフルオロ
カーボン系ガスを使用せずに酸化シリコン系材料層の低
温異方性エッチングを高精度に行う方法に関する。
〔従来の技術〕
シリコン系材料層に対して高い選択比を保ちながら酸
化シリコン系材料層をドライエッチングする技術は、64
KDRAM等のLSIの生産に広く用いられている。この場合、
CHF3ガス、CF4/H2混合ガス、C2F6/CHF3混合ガス等が、
エッチングガスとして用いられている。これらガスは、
いずれもF/C比(分子内のフッ素原子数と炭素原子数の
比)の比較的小さいフルオロカーボン系ガスが主体とさ
れている。これらガスが用いられるのは、(a)これら
のガス系が効果的に酸化シリコンのエッチング種である
CFX +を生成することができ、(b)プラズマ中相対的炭
素に富む状態が作り出されるので、酸化シリコン中の酸
素がCO又はCO2の形で除去される一方、シリコン上では
炭素系のポリマーが堆積してエッチング速度が低下し、
シリコンに対する高選択比が得られるからである。
このようなエッチング反応系においては、炭素の供給
を増大させることによりシリコン系材料層に対する選択
比を向上させようとするものが提案されている。例え
ば、本発明者は、特願平1−195107号明細書において、
酸化シリコン層とシリコン層との界面近傍へ炭素をイオ
ン注入により導入するか、若しくは被エッチング基板の
周辺部材に炭素を構成要素とする材料を配する技術を提
案している。イオン注入を行う前者の技術によれば、エ
ッチングが上記界面近傍へ及んだ時点で炭素が放出され
始めるが、この炭素は被エッチング領域に酸化シリコン
が存在する間はCO若しくはCO2の形で系外へ除去され酸
化シリコン系材料層のエッチングを何ら阻害するもので
はない。しかし、シリコン層が露出するとそこに炭素が
ポリマーの形で堆積するので、該シリコン層のエッチン
グが進行しにくくなり、選択比の向上が図られる。
また、被エッチング基板の周辺部材に炭素を構成要素
とする材料を配する後者の技術によれば、エッチング中
に随時スパッタ作用により炭素が系内に供給され、同様
の機構により選択比の向上が図られる。たとえば、カソ
ードカバー,ウェハクランプ、サセプター等の部材をシ
リコンカーバイド、ポリカーボネート、テフロン、ポリ
アリレート等の材料で構成することができる。
上述のように炭素が関与する従来のエッチングでは、
発光スペクトル中のCOピーク(519nm)の急激な強度低
下をもって終点判定を行うのが一般的である。
以上は、エッチングガスの選択及び周辺部材を構成す
る材料の選択等を通じて異方性と選択性を両立させよう
としている。これに加えて、近年のドライエッチングの
分野では、例えば1988年ドライ・プロセス・シンポジウ
ム抄録集第42〜49ページに記載されているように、被処
理基体を0℃以下の低温下に保持してエッチングを行う
低温エッチングが提案されている。この低温エッチング
とは、深さ方向のエッチング速度をイオンアシスト効果
により維持したまま、側壁部におけるラジカル反応を凍
結してサイドエッチング等の形状不良の発生を防止しよ
うとするものである。
〔発明が解決しようとする課題〕
ところで、半導体装置のデザインルールが微細化され
ると、フルオロカーボン系ガスに由来する炭素系ポリマ
ーによるパーティクル汚染の影響が問題となり、フルオ
ロカーボン系ガスの排除が望まれる。また、たとえフル
オロカーボン系ガスが排除されたとしても、前述の炭素
を含む周辺部材が汚染源になる。この問題の解決策とし
て、ウェハクランプやカソードカバーを石英により構成
することも考えらるが、これでは酸化シリコン系材料層
のエッチング時にエッチング面積が増大したのに等し
く、ローディング効果によりエッチング速度が大幅に低
下してしまう。
そこで、本発明は、フルオロカーボン系ガスを使用す
ることなく、シリコン系材料層に対する選択比が高く、
低汚染であり、且つ異方性の高いエッチングを可能とす
るドライエッチング方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明者は、上述の目的を達成するために鋭意検討を
行ったところ、従来の酸化シリコン系材料層のエッチン
グにおける炭素の役割をイオウに担わせ、且つ低温エッ
チングを行うことで諸問題が解決されることを見出し、
本発明を提案するに至ったものである。
すなわち、本発明に係るドライエッチング方法は、被
エッチング領域に予めイオウをイオン注入により導入
し、被エッチング基板を0℃以下に冷却しながらS2F2
SF2、SF4、S2F10のうち少なくとも1種を含むエッチン
グガスにより酸化シリコン系材料層のエッチングを行う
ものである。
また、本発明は、少なくとも表面がイオウを含む材料
により構成されるエッチング装置内部材を被エッチング
基板の周辺近傍に配してエッチングを行うようにしたも
のであり、さらに、本発明は、酸化イオウの発光スペク
トル若しくは質量スペクトルをモニタすることによりエ
ッチングの終点を検出するようにしたものである。
〔作用〕
本発明に係るドライエッチング方法は、S2F2、SF2、S
F4、S2F10のうち少なくとも1種を含むエッチングガス
が使用される。これらガスを用いて酸化シリコン系材料
層のエッチングを行うと、酸化シリコン中の珪素は主と
してフッ化イオウから生じたSF+、S+、F+等のイオンの
作用で揮発性のシリコンフッ化物を、また酸化シリコン
中の酸素はイオウと結合してSO、SO2等の揮発性のイオ
ウ酸化物をそれぞれ生成し、いずれもエッチング系外へ
除去される。ここで、被エッチング基板が0℃以下に冷
却されていることによりFによる反応が抑制されてい
るので、サイドエッチングが効果的に抑制される。一
方、酸化シリコン系材料層のエッチングがほぼ終了して
シリコン系材料層が露出し始めると、イオウは結合相手
である酸素の供給が断たれ、しかも被エッチング基板が
冷却されていることから、シリコン系材料層の表面へ堆
積する。この堆積によりシリコン系材料層のエッチング
が阻害され、シリコン系材料層に対して高い選択比を保
つことができるようになるので、酸化シリコン系材料層
をオーバーエッチングする場合等においても下地へのダ
メージを回避できる。しかも、堆積したイオウは被エッ
チング基体を昇温することにより容易に昇華除去できる
ので、パーティクル汚染を低減することが可能となる。
本発明では、被エッチング領域に予めイオウをイオン
注入により導入してからエッチングを行う。これによ
り、エッチングの進行と共に被エッチング領域からイオ
ウが放出され、エッチングガスに由来するイオウを補充
する。また、イオウを含む材料により構成されるエッチ
ング装置内部材を被エッチング基板の周辺近傍に配する
ことにより、これらの部材からスパッタリングされるイ
オウが同様にエッチング系内のイオウを補充する。
さらに、酸化イオウの発光スペクトル若しくは質量ス
ペクトルをモニタし、酸化イオウのピーク強度が急激に
減少する時点をもってエッチングの終点が検出される。
〔実施例〕
以下、本発明に係るドライエッチング方法の具体的な
方法を図面を参照しながら説明する。
本発明に係るドライエッチング方法は、第1図(A)
に示されるように、シリコン基板1上に絶縁膜と層間絶
縁膜2を形成し、さらに該層間絶縁膜2のエッチング用
マスクとして所定のパターニングにより開口部3aを有す
るフォトレジスト層3を形成する。
次に、被エッチング基板(ウェハ)を0℃以下に温度
制御できる冷却機構を備えてなるマグネトロンRIE装置
に上述の基体をセットし、液体窒素を使用して被エッチ
ング基板を約−100℃に冷却する。この場合の冷却機構
としては、ウェハ設置電極に冷媒循環用の配管系やペル
チェ素子等を内蔵させたもの、あるいはウェハ設置電極
の一部が冷媒を満たした容器中に浸漬されるもの等が用
いられる。
この状態で、一例としてS2F2ガス流量100SCCM、ガス
圧mTorr、高周波バイアスパワー1.0kWの条件でエッチン
グを行う。エッチングの進行は発光スペクトルによりモ
ニタされる。その結果、第1図(B)に示されるよう
に、開口部3aの内部において層間絶縁膜2のエッチング
が進行し、垂直壁を有するパターンが得られる。この過
程では、S2F2ガスから生成したSF+、S+、F+等のイオン
が開口部3aの底面に衝突することにより層間絶縁膜2の
表面を活性化し、既に吸着されているF原子とSiとの反
応をアシストする形でエッチングが進行する。このと
き、イオウは層間絶縁膜2中の酸素と化合してSO、SO2
等の形で系外へ除去されるので、エッチング反応を何ら
阻害することはない。
なお、SOの発生は発光スペクトル中316nm及び327nm付
近のピークにより、またSO2の発生は300nm付近のピーク
によりモニタすることができる。
さらにエッチングが進行すると、シリコン基板1が露
出するにしたがって結合相手の酸素を失ったイオウが冷
却の効果も相まって底面に堆積し始め、第1図(C)に
示されるように、イオウ堆積層4が形成される。このイ
オウ堆積層4がシリコン基板1のエッチングを阻害する
結果、極めて高い対下地選択性が達成される。なお、か
かるエッチングの終点は、上述の発光スペクトルのピー
ク強度がいずれも急激に減少することから、鋭敏に判定
することができる。
エッチング終了後、被エッチング基板を常温に戻う
と、イオウ堆積層4は速やかに昇華・消失するので、RI
E装置のチャンバー内でのパーティクル汚染を抑えるこ
とができる。
ここで用いられるエッチングガスは上述のS2F2以外に
もSF2、SF4、S2F10のうち少なくとも1種、これらのガ
スを2種以上を含む混合ガスであってもよい。あるい
は、F+の捕捉によりシリコンに対する選択比を一層向上
させる目的で、H2を添加して見掛け上のF/S比を低下さ
せてもよい。さらに、希釈用に希ガス等が適宜添加され
ていてもよい。
ここで、エッチング装置としてマグネトロンRIE装置
を使用したが、これに代えて高周波バイアス印加型ECR
(電子サイクロトロン共鳴)プラズマエッチング装置等
を利用してもよい。エッチング条件も適宜変更してもよ
い。
イオウ酸化物の発光スペクトルのピークは、上記の3
波長のピークの他にも多数存在するので、これらを終点
判定に使用してもよい。ただし、十分な強度を有し、且
つ石英窓を通してモニタできる波長帯に存在するものを
選ぶことが実用上は好ましい。さらに、質量スペクトル
に現れる各種のイオウ酸化物に由来するピークをモニタ
することにより行うことも可能である。
ところで、本発明にあっては、上述したようなエッチ
ングに先立って、第2図(A)に示されるように、シリ
コン基板11上に酸化シリコンからなる層間絶縁膜12が形
成され、さらにその上に所定の形状にパターニングされ
たフォトレジスト層13が形成されてなる基体において、
該フォトレジスト層13をマスクとするイオウのイオン注
入が行われる。このイオン注入は、投影飛程が層間絶縁
膜12の層厚にほぼ等しくなるよう、イオンエネルギーを
適宜制御しながら行うことが望ましい。これにより、層
間絶縁膜12とシリコン基板11の界面付近に高イオウ濃度
領域12aが形成される。
その後、上述したエッチング方法と同様に層間絶縁膜
12のエッチングを行うと、第2図(B)に示されるよう
に、エッチング底面が層間絶縁膜12とシリコン基板11の
界面に近づくにつれてイオウがスパッタ作用により効果
的に放出される。
さらに第2図(C)に示されるように、シリコン基板
12が露出したところで同様にイオウ堆積層14が形成さ
れ、エッチングが終了する。イオウ堆積層14の厚さは、
予め被エッチング領域にイオン注入によりイオンを導入
しないでエッチングを行う方法に比し厚くすることがで
き、これにより対下地選択性を一層向上させることがで
きる。
した。
本発明に係るドライエッチングは、マグネトロンRIE
装置のカソードカバーを硫化珪素SiSにより構成したも
のにより行われる。
ここで、ウェハ設置電極を約−100℃に冷却しなが
ら、一例としてS2F2ガス流量50SCCM、H2ガス流量10SCC
M、ガス圧7.5mTorr、高周波バイアスパワー1.2kWの条件
で、基体をエッチングする。この条件ではスパッタ作用
によりカソードカバーからもイオウが供給されるので、
シリコン基板の表面が露出した時点で効果的にイオウ堆
積層が形成され、容易に高選択性を達成することができ
る。
また、本発明に係るドライエッチングは、高周波バイ
アス印加型ECR(電子サイクロトロン共鳴)プラズマエ
ッチング装置のウェハクランプの表面に硫化窒素ポリマ
ー(SN)の被膜を施し、これにより被エッチング基板
を保持しながらS2F2ガスを用いて酸化シリコン層のエッ
チングが行われる。
ここで用いるクランプは、アルミナ製の本体の上面に
硫化窒素ポリマー層が形成されてなるものである。クラ
ンプ表面の硫化窒素ポリマー層は、エッチング中に消耗
するため、その厚さは枚葉処理における被エッチング基
板の処理枚数等に応じて適宜設定されている。
ここで、ECRプラズマエッチング装置のウェハ設置電
極を約−100℃に冷却しながら、一例としてS2F2ガス流
量50SCCM、H2ガス流量10SCCM、ガス圧10mTorr、マイク
ロ波パワー850OW、高周波バイアスパワー100Wの条件で
基体をエッチングする。この結果、スパッタ作用により
硫化窒素ポリマー層からイオウが放出され、容易に高選
択性を達成することができる。
以上の例ではカソードカバーとウェハクランプの本体
若しくは表面をイオウを含む材料により構成しが、ウェ
ハカバー、サセプター等に同様の工夫を施してもよい。
要は、イオンによるスパッタリングが可能な方向を向い
た面を有し、且つ被エッチング基板に近接配置されるも
のであれば、いかなるエッチング装置内部材であっても
構わない。
また、これらの部材は、アルミナや窒化シリコン等の
セラミクスの表面にイオウ粉末を焼結させた材料、セラ
ミクスの原料粉末にイオウ粉末を添加して粉末焼結によ
り成形した材料、イオウ板を表面に貼り合わせた材料等
の各種の無機系材料により構成することもできる。有機
高分子材料の中にもポリスルホン、ポリフェニレンスル
フィド、ポリフェニレンスルホン、ポリチオフェン等の
ようにイオウを含むものがあるが、これらはイオウの相
対含量が少ない上に、炭素によるパーティクル汚染を発
生させる虞れがあるので、無機系材料が好ましい。
本発明方法では、上述したようなエッチング装置を用
いることに加えて、予め被エッチング領域にイオン注入
によりイオンの導入が行われていることから、エッチン
グ反応系内に一層多くのイオウが供給され、選択性がよ
り一層向上される。
〔発明の効果〕
以上の説明からも明らかなように、本発明では比較的
F/S比の低いフッ化イオウガスを使用して酸化シリコン
材料層の低温エッチングが行われ、さらにエッチング系
内へイオウが補給され、鋭敏に終点が検出されるので、
高異方性と高選択性とが両立され、高集積度、高信頼
性、高性能を有する半導体装置を極めて再現性良く経済
的に製造することができる。
【図面の簡単な説明】
第1図(A)乃至第1図(C)は層間絶縁膜をエッチン
グする基本的な工程をその工程順にしたがって説明する
概略断面図であり、第1図(A)はエッチング開始前、
第1図(B)はエッチング進行途中、第1図(C)はエ
ッチング終了時の状態をそれぞれ表す。 第2図(A)ないし第2図(C)は本発明方法により層
間絶縁膜をエッチングする工程を工程順にしたがって説
明する概略断面図であり、第2図(A)はイオン注入工
程、第2図(B)はエッチング進行途中、第2図(C)
はエッチング終了時の状態をそれぞれ表す。 11……シリコン基板、12……層間絶縁膜、12a……高イ
オウ濃度領域、 13……フォトレジスト層、14……イオウ堆積層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】被エッチング領域に予めイオウをイオン注
    入により導入し、 被エッチング基板を0℃以下に冷却しながらS2F2、S
    F2、SF、S2F10のうち少なくとも1種を含むエッチング
    ガスにより酸化シリコン系材料層のエッチングを行うこ
    とを特徴とするドライエッチング方法。
  2. 【請求項2】少なくとも表面がイオウを含む材料により
    構成されるエッチング装置内部材を被エッチング基板の
    周辺近傍に配してエッチングを行うことを特徴とする請
    求項1記載のドライエッチング方法。
  3. 【請求項3】酸化イオウの発光スペクトル若しくは質量
    スペクトルをモニタすることによりエッチングの終点を
    検出することを特徴とする請求項1記載のドライエッチ
    ング方法。
JP2198045A 1990-07-27 1990-07-27 ドライエッチング方法 Expired - Fee Related JP3006048B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2198045A JP3006048B2 (ja) 1990-07-27 1990-07-27 ドライエッチング方法
KR1019910012953A KR100193874B1 (ko) 1990-07-27 1991-07-27 드라이 에칭 방법
US07/998,769 US5401359A (en) 1990-07-27 1992-12-29 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2198045A JP3006048B2 (ja) 1990-07-27 1990-07-27 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0484427A JPH0484427A (ja) 1992-03-17
JP3006048B2 true JP3006048B2 (ja) 2000-02-07

Family

ID=16384619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198045A Expired - Fee Related JP3006048B2 (ja) 1990-07-27 1990-07-27 ドライエッチング方法

Country Status (3)

Country Link
US (1) US5401359A (ja)
JP (1) JP3006048B2 (ja)
KR (1) KR100193874B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
JP3109253B2 (ja) * 1992-06-29 2000-11-13 ソニー株式会社 ドライエッチング方法
JP3111661B2 (ja) * 1992-07-24 2000-11-27 ソニー株式会社 ドライエッチング方法
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
US6024887A (en) * 1997-06-03 2000-02-15 Taiwan Semiconductor Manufacturing Company Plasma method for stripping ion implanted photoresist layers
US6121120A (en) * 1997-08-07 2000-09-19 Nec Corporation Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer
DE10103524A1 (de) * 2001-01-26 2002-08-22 Infineon Technologies Ag Verfahren und Halbleiteranordnung zur Ätzung einer Schicht eines Halbleitersubstrats mittels einer siliziumhaltigen Ätzmaske
US6737358B2 (en) * 2002-02-13 2004-05-18 Intel Corporation Plasma etching uniformity control
JP2004063731A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd 多層配線の形成方法及びその検査方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
JP6604911B2 (ja) 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368099A (en) * 1982-02-05 1983-01-11 Rca Corporation Development of germanium selenide photoresist
US4473939A (en) * 1982-12-27 1984-10-02 Hughes Aircraft Company Process for fabricating GaAs FET with ion implanted channel layer
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
JPH0666301B2 (ja) * 1986-04-24 1994-08-24 富士電機株式会社 プラズマエツチング方法
JP2656479B2 (ja) * 1987-01-14 1997-09-24 株式会社日立製作所 ドライエツチング方法
US4729967A (en) * 1987-04-09 1988-03-08 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
US4999320A (en) * 1988-03-31 1991-03-12 Texas Instruments Incorporated Method for suppressing ionization avalanches in a helium wafer cooling assembly
EP0376252B1 (en) * 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
JPH0360032A (ja) * 1989-07-27 1991-03-15 Sony Corp ドライエッチング方法
JP3024148B2 (ja) * 1989-12-05 2000-03-21 ソニー株式会社 エッチング装置
JPH04127528A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd エッチング方法
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法

Also Published As

Publication number Publication date
JPH0484427A (ja) 1992-03-17
KR100193874B1 (ko) 1999-06-15
US5401359A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
JP3000717B2 (ja) ドライエッチング方法
US5880036A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
JP3006048B2 (ja) ドライエッチング方法
US5312518A (en) Dry etching method
US4444618A (en) Processes and gas mixtures for the reactive ion etching of aluminum and aluminum alloys
US5376228A (en) Dry etching method
JP3044824B2 (ja) ドライエッチング装置及びドライエッチング方法
JPH05102107A (ja) 半導体装置の製造方法
JPH01220448A (ja) 窒化物絶縁層を選択的にドライ・エッチングする気体混合物及び方法
JPH06338479A (ja) エッチング方法
KR20050035674A (ko) 실리콘 이방성 식각 방법
JPS59124135A (ja) 反応性イオンエツチング方法
JP2687769B2 (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法
JP3239460B2 (ja) 接続孔の形成方法
JPH0982688A (ja) ドライエッチング方法
JP3301157B2 (ja) ドライエッチング方法
JP3263852B2 (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP3303375B2 (ja) ドライエッチング方法
JP3453996B2 (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JPH0653186A (ja) ドライエッチング方法
JP2684868B2 (ja) ドライエッチング方法
JP3104388B2 (ja) ドライエッチング方法
JPH0536645A (ja) ドライエツチング方法
JPS63124420A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees