JPS58143530A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS58143530A
JPS58143530A JP2701182A JP2701182A JPS58143530A JP S58143530 A JPS58143530 A JP S58143530A JP 2701182 A JP2701182 A JP 2701182A JP 2701182 A JP2701182 A JP 2701182A JP S58143530 A JPS58143530 A JP S58143530A
Authority
JP
Japan
Prior art keywords
etching
compound semiconductor
crystal
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2701182A
Other languages
English (en)
Other versions
JPH0214773B2 (ja
Inventor
Hiroko Asai
浅井 博子
Naoto Mogi
茂木 直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP2701182A priority Critical patent/JPS58143530A/ja
Publication of JPS58143530A publication Critical patent/JPS58143530A/ja
Publication of JPH0214773B2 publication Critical patent/JPH0214773B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明技術分野〕 本発明は化合物半導体装置の製造方法に係わ)、特にム
tを構成元素として含む化合−半導体結晶をlラズ!エ
ツチング装置によりエツチングする工程の教員に関する
〔発明の技術的背景とその問題点〕
GaA−、ImF等を主体とじ走■−V族化合榔半導体
が半導体レーデ、発光ダイオードなどの材料として使わ
れている。又、化合物半導体は従来0211を基板とし
たものよりも高性能を、もつ種種構造の電界効果トラン
ジスタやそれらを集積化し★4の、さらKは電気的′な
集積回′路と1光。
受光素子を集積化し良光電気集積回路と称される新しい
概念のデバイスがll1発されるに至っている。
一方%LIIIなどの半導体デバイスの製造1機におい
て生産性再現性O向上を目的に各lロセスのドライ化が
進められているが、その中で、エツチングのドライ化と
して反応性イオンエツチングと呼ばれる15ズマエツチ
ング方法がある。この方法は、通常平行平板型の装置が
用い地′蝋極(陽極)を有する真空容器に、九とえば1
0−2TorrljlJiにct2ヤOF4などの7%
 Ofン系ガスを導入し、平行平板電極に高闇波電力を
印加する。これによりグロー放電が生じ電子とイオンの
易動度の差により陰極が負に自己・肴イアスされ、陰極
上に暗部を生じると共に、自己・ヤイアスにより陰極降
下電圧v0が生じ、このVdcによりてlラズマ内の反
応性イオンが加速されて陰極Eの試料に衡突する。同時
に、被エツチング原子が反応性イオンと反応して揮発性
の強い分子を構成しガスとなり除去されることによって
エツチングがおこなわれる。この方法は、現在適当な条
件の選択によシl smm変度1スク・譬ターン幅を貴
方性エツチングすることが可能であるため、アンl−カ
ットを一般的な傾向とする湿式エツチングに比べて高密
度、高性能の集積回路の製造上不可決な技術となってい
る。
GaAsを基板として、 AAの混晶比の異なる複数の
AAGaムI結晶を積層にして半導体レーデ、発光ダイ
オード、フォトダイオードやこれらの集積化素子がつく
られるが、これらのデバイスの製造に上記反応性イオン
エツチングを使用することは極めて有効である0例えば
半導体レーデ菖 の場合、従来レーデ共振晶端面は人手によるへlll1
作業により作られ、極めて生産性の悪い!冒七スであり
喪が1反応性イオンエツチングを用いればモノリシック
に端面を形成でき、工業的価値が高い、又壜め込み型レ
ーデのメサエツチングは現在湿式エツチングによりおこ
なわれているが、ζQ■式エツチングによる1〜2μm
領域の制御は極めて厳しく、再現性の乏しいプロセスで
ある。これに対して、反応性イオンエツチングを用いて
−直にメサエツチングすることができればデー譬イスの
設計等においても極めて有利である。その他にも基板の
加工、ノ4ラスS発光ダイオードの穴あけ加工などにも
反応性イオンエツチングは有力な手段である。
以とのような有効性があるにもかかわらず、化合物半導
体7” t4イスの製造[程に反応性イオンエツチング
を使用することは従来の81中金喝等の加工の場合に比
べて以下にあげるような問題点が生じるためいまだ実用
の斌に達していない。
■ 化合物半導体の場合、被エツチング物質tI数種の
原子で構成されるため、複数の原子を同時にエッチ戸グ
する条件を選択する必要があり非常に複雑で未だ多くの
ことは知られていない。
■ 現在開発されている反応性イオンエツチング技術は
、そのほとんどが1μm以下の深さをエツチングするた
めのものである。一方、半導体レーデゾロセス等の場合
は、共振器端面中メ゛すO形成の良めに5μms度まで
のエツチング深さが必要であり従来の技術や条件を適用
することができない。
■ GaAmに対する反応性イオンエツチング用ブスと
してit cct2v2. ct、 itスなどが矧ら
れているが、AAGaAs K対する反応性がスは仰ら
れていない0本発明者等の実験によれば)、記ガスでは
ムAGmAmはエツチングされないことが確認されえ、
ムを金属のエツチング用ガスとしてはC4s CCl4
 a慕ct、等が知られておシこの−t!にもとづいて
cct4ttスを用いてAtGaAsのエツチングをお
こな−)たがエツチングレートが極めて小さくマースタ
材料とのエツチング選択比がとれない等の問題からデ・
譬イスlロセスに使用することはできない。
■ 本発明者等の実験によシ、ムteaAI結晶表面に
ムLを含まない保護層を連続的に形成し九のちにはct
2trスによりて上紀保一層及びA拓aAs層をエツチ
ングできることが確認され良、しかしこのような保護層
は7’ t4イスの設計上、不適轟であるだけでなくa
m性エッチングの条件下ではエツチングレートが極めて
小さく?−々イスlロセスとして使用することかで舞な
い。さらに人10混晶比の異なる複数の入LGa人1層
を積ノーにした場合は結晶表面上にL記保IN−を形成
して4各AtGaAs/−の境界部分でエツチングの停
止が生じてしまう。
〔発明の目的〕
本発明は前記の問題点を考慮してなされたものでグラズ
マエッチング装置を用いてAjを構成元素に含む化合物
半導体結晶を深く異方性エツチングすることを可能とし
た化合・物中導体装置の製造方法を提供する本のである
〔発明の概要〕
NjGaAsなどムtを構成元素として含む化合物半導
体は非唐に酸化されやすく一旦空気に晒されると、その
表面に酸化模が形成される。
入LGakm結晶が従来の!ラズマエトツチングでエツ
チングされない原因は結晶表面に形成される上記漬化嘆
がエツチングを阻止することにあると考えられる。そし
てこの表iii酸化礪を効果的にエツチングする丸めの
適当なガスとしてCCl2が考えられる。しかし前記の
ように、CC64のみではエツチングレートが無わめて
小さく実用性はない。そとて本発明者らはCCl2にc
t2を混合することによって、異方性エツチングであっ
てかつ、デ・譬イスlロセス上必要な値までエツチング
レートを嵩めることを試み慶。
又、この場合各種マスク材料と被エツチング物質との選
択比が大きいこともデバイス製造の際重要である0本発
明者等の実験では、CCt4CC4ガスよるAjGmA
s Oエツチングレートは0、04 s町−以下であり
、一方ct2とCCl4を混合したガスを用いると異方
性エツチング条件において40.3 s町−以上と、C
Cl4よυ1桁大きいエツチングレートが得られた。又
、この時のムLGaムlとレノスト、入t20. 、5
in2尋のマスク材料との選択比は3.5以上で実用範
囲であ)虎。
さらにムtの混晶比の異なる複数の入tGaAs fr
連疏的に成長形成した積層構造の−a合もと記の混合ガ
スによって大きいエツチングレートで六方性エツチング
が達成された。
以Fから本発明は、AtGaps等の人tを含む化合物
半導体結晶をプラズマエツチングするに際して、CCl
2とct2の混合ガスを用いることを特徴とする。
〔発明の効果〕
本発明によればklを構成元素として含む化合物半導体
を反応性イオン−エツチング法によって5μmeltの
深さまで異方性エツチングすることができる。化合・産
生導体装置の製造r程にこのエツチングプロセスを導入
した場合、生産性、再現性及び素子の設計上の容易変は
、従来の湿式エツチングプロセスに比べて大幅に改良さ
れるため、その工業的価値は極めて高い。
〔発明の実施例j 本発明の詳細を図示の実施例によって説明するO @1図は本発明に用い走化合物半導体装置の^tt−構
成冗素として含む化合物半導体をエツチングするための
平行平板型装置の概略を示している0例えばステンレス
製の真空容器1にエツチング用ガス導入口2,1が設け
られ、それぞレカbct、xスとCCA4ガスが導入さ
れる。対向配置された二枚の電極4,5はテフロンなど
の絶縁虜6によって真空容器1から結縁されている。高
周波電力は、高周波’glE fl (13,56MH
z )!から整合−C8を経て、ムtを構成元素として
含む化合物半導体結晶が成長形成されているウニハーク
が置かれ九一方の電極4に印加され他方の電極jは接地
の状態になっている。ここで両電極4.5は水冷z4イ
f10により冷却されてお勤、これと陰極電極4への1
1&周波印加端子は真空容器Jの外部へ真空シール1z
t−4しで引き出されている。ct、srスとCCl2
がスはルーツポンtやロー、タリーIンデなどの排気手
段で残留ガスを十分排気した後に導入され、コンダクタ
ンス・櫂ルプ11によってエツチング圧力がA整される
ようKなっている。13rjのぞき窓である。電極4に
高14波電力が印加されるとグロー放電を生じ、ガスプ
ラズマが発生しエノナンダが開始される。
第2図から第5図はそれぞれ本発明の一実施例に係わる
埋め込み型半導体レーデの製造工程をしめず断面模式図
である。まず第21!Hに示す如(GaAs基板21上
に、人’o、isc”o、isムs 4 J j、ム’
0.2”0,8ム−1” L  ”o、as”o、tt
sムa )ll J 4、ム’0.2”0.aム1 層
 25 、  ム’o、isG”o、4sムs  44
  j  6 .01人m 1g J F、ムL o、
40 a 。、4kI層2#を連続的に成長形成した。
基板上の積層体の膜厚はS Amm変度ある1次に31
13図に示す如く成長形威し庚上記U−人all一体表
面にレノストを塗布し、このレノストトダターンニング
してストライプ状のレノスト/ヤターン2#を形成した
。しかるのち、E記しノスト・臂ターン2tをマスクと
して、第1図に示し九平行平板蓋装置を用いCt、 t
スとCCt4tfスをそれぞれ0.02 (T@rr)
 、 0. O5(Torr)の圧力で混合しエツチン
グ圧力を0.06(Torr)KtI4節し、l&間間
型電力30 G (W)でエツチングをおこなり九とこ
ろ、第4図に示す如く上記ムAGaAi積層体が選択エ
ツチングされえ。
次に第5図に示す如くレゾスト・イタ−72#を除去し
、Ajo、40mg、4A@層28を選択結晶成長マス
クとして、 Gaムー基板21上Kjlめ込み層30を
選択的に形成する。しかるのち、この人to、60&g
、4ム−421を除去し柵め込み層30の上に絶縁層1
1を形成しG&ム1層IWK、電極32を真空蒸着によ
りM#成する。xGaAsJ&板210反対側にもう1
つの電極3Jを形成することにより堀め込み型半導体レ
ーfが構成される。
本実論例によれば、ム10混晶比の違によるエツチング
形状の相違はなく、メサエッチングの側面はほとんど平
九んて、サイドエツチングはおこらない。又、エツチン
グ開始時の時間のおくれも生じない、上紀東件における
レノストとG&ム−、ムAGmAmとのエツチング選択
比は3〜4てあI→@縦の深いエツチングに十分適用で
きることが明らかになりえ。
なお本発明は曽紀の実施例に限定されiものではない0
例えばkAを構成元素として含む化合物半導体装置であ
れば半導体レーデに限らす発光ダイオードのような他の
発光素子にも適用できる。又実施例では被エツチング物
質として^jGaAaを含む結晶を用いたがムを構成元
素として含む化合−半導体例えば(ムLGa I n 
)P s (GaAj)Sb #C+*(GaAj)J
ib lkどであCテC62N xとcct4ガスの混
合KjJ)エツチングされるものであればよい。又、実
施例で使用しぇエツチング条件に隈らず、被エツチング
物質である化合物半導体結晶によって最適条件が変化す
ること本ありうる。
その他事発明の1lii’を逸脱しない範囲で種々変形
して実施することができる。
【図面の簡単な説明】
wE1図は本発明に使用し走エツチング装置の概略断面
図、1112図から第5図は本発明の一実施例に係わる
埋め込み型半導体レーデの製造工程を示す断面模式図で
ある・ l・・・真空saI、2.1・・・エツチングガス導入
口、4,5・・・電極、l・・・絶縁物、7・・・13
.56醒Hzの高1III波電源、[・・整合器、9・
・・ムtを構成元素として含む化合物半導体結晶の形成
され九ヴエハー、Jl)・・・冷却用・譬イf、xx・
・・^空シール、12・・・、+ルノ、II・・・のぞ
き窓、21・・・GaA−基板、!!・・・ムj(1,
35G1□、45A111、zz・・・11 o、2G
*o、@ムs4.!4 °’ ”0.005”0.99
5人1−11 j−・・LL、2Gao、、ム84、f
fi [Ajo、、、Gao、65AM 7IIl。 I  P  −GaAs  4  、 2 [・・ ム
’0.6” 0.4ム畠 !−、I  9 −・レゾス
ト/臂ターン、3o・・・埋め込み、−13)・・・絶
縁層、sz、sx・・・電極。 出願入代1人  弁理士 鈴 江 武 彦第2図 第4図 第3図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)  真空容器内にIvhに対向配置された2秋の
    電極を有し、仁の電極間に高周波電力を印加する手段お
    よび仁の真空容器内Kfスな導入する手段を具備し九!
    う1マエツテング装置を用い、前記ガスとして塩素ガス
    と四塩化炭素ガスを導入し、前記高周故電力O印加によ
    りて発生し九グラズマによ多ムtを構成元素として含む
    化金物半導体結晶をエツチングするニーを有することを
    特徴とする化合物半導体装置の製造方法。
  2. (2)前記化合物半導体結晶はAjGaム−である特許
    請求の範1i1に111記載の化会物半導体装置O劇造
    方法。
  3. (3)  前記化合物半導体結晶はGaム−基板上に形
    成され九混晶比の異1に為ムAGmAmの積層体である
    特許請求の範囲第1項記載O化合−半導体装置0#造方
    法。
  4. (4)  前記エッチングエSFiエツチングf/aさ
    1svm以上を得る4のである特許請求の範囲第1項記
    載の化合物半導体装置の製造方法。
JP2701182A 1982-02-22 1982-02-22 化合物半導体装置の製造方法 Granted JPS58143530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2701182A JPS58143530A (ja) 1982-02-22 1982-02-22 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2701182A JPS58143530A (ja) 1982-02-22 1982-02-22 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58143530A true JPS58143530A (ja) 1983-08-26
JPH0214773B2 JPH0214773B2 (ja) 1990-04-10

Family

ID=12209159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2701182A Granted JPS58143530A (ja) 1982-02-22 1982-02-22 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58143530A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147174A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
EP0144142A2 (en) * 1983-11-30 1985-06-12 Kabushiki Kaisha Toshiba Method of fabrication a semiconductor laser
US4640737A (en) * 1983-11-30 1987-02-03 Kabushiki Kaisha Toshiba Dry etching method of compound semiconductor
JPH01278025A (ja) * 1988-04-29 1989-11-08 Toyoda Gosei Co Ltd 半導体のドライエッチング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0741986U (ja) * 1993-12-28 1995-07-21 株式会社貝野鉄工所 溶接機の接地部材

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518399A (en) * 1978-07-27 1980-02-08 Eaton Corp Plasma etching method of aluminium article
JPS5629328A (en) * 1979-08-17 1981-03-24 Toshiba Corp Plasma etching method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518399A (en) * 1978-07-27 1980-02-08 Eaton Corp Plasma etching method of aluminium article
JPS5629328A (en) * 1979-08-17 1981-03-24 Toshiba Corp Plasma etching method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147174A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
EP0144142A2 (en) * 1983-11-30 1985-06-12 Kabushiki Kaisha Toshiba Method of fabrication a semiconductor laser
US4640737A (en) * 1983-11-30 1987-02-03 Kabushiki Kaisha Toshiba Dry etching method of compound semiconductor
JPH01278025A (ja) * 1988-04-29 1989-11-08 Toyoda Gosei Co Ltd 半導体のドライエッチング方法

Also Published As

Publication number Publication date
JPH0214773B2 (ja) 1990-04-10

Similar Documents

Publication Publication Date Title
JPH0224016B2 (ja)
JPS58143530A (ja) 化合物半導体装置の製造方法
JP2000091570A5 (ja)
JPH03296284A (ja) 超伝導素子の製造方法
JPS58143596A (ja) 化合物半導体装置の製造方法
JP3089870B2 (ja) シリコン基体の加工方法
JPH03769B2 (ja)
JPH0620976A (ja) プラズマ気相反応装置およびプラズマ気相反応方法
EP0144142B1 (en) Method of fabrication a semiconductor laser
JPH0350412B2 (ja)
RU2096865C1 (ru) Способ изготовления кремний на изоляторе структур
JPS6266629A (ja) 薄膜形成方法
JPS5846637A (ja) 反応性イオンエツチング方法
JPH0393224A (ja) ドライエッチング方法
JPS54157496A (en) Manufacture of tunnel junction
JPS6394629A (ja) 半導体装置の製造方法
JPS58158981A (ja) トンネル形ジヨセフソン接合素子の作製方法
JPH07147252A (ja) プラズマ気相反応装置およびプラズマ気相反応方法
JPS6146044A (ja) 半導体装置の製造方法
JPS60250635A (ja) 絶縁膜の形成方法
JPH04345075A (ja) 超伝導素子およびその製造方法
JPH04340775A (ja) 超伝導素子およびその製造方法
JPS6066872A (ja) 半導体装置作製方法
JPS5536926A (en) Manufacturing of semiconductor device
JPH02267938A (ja) 化合物半導体のエッチング方法